JPWO2004051726A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2004051726A1
JPWO2004051726A1 JP2004556872A JP2004556872A JPWO2004051726A1 JP WO2004051726 A1 JPWO2004051726 A1 JP WO2004051726A1 JP 2004556872 A JP2004556872 A JP 2004556872A JP 2004556872 A JP2004556872 A JP 2004556872A JP WO2004051726 A1 JPWO2004051726 A1 JP WO2004051726A1
Authority
JP
Japan
Prior art keywords
nanomaterial
semiconductor device
wiring
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004556872A
Other languages
English (en)
Other versions
JP4683188B2 (ja
Inventor
阪本　利司
利司 阪本
川浦　久雄
久雄 川浦
寿夫 馬場
寿夫 馬場
二瓶　史行
史行 二瓶
落合　幸徳
幸徳 落合
本郷　廣生
廣生 本郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2004051726A1 publication Critical patent/JPWO2004051726A1/ja
Application granted granted Critical
Publication of JP4683188B2 publication Critical patent/JP4683188B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

微細化により、配線構造の抵抗値の増大および、エレクトロンマイグレーション及びストレスマイグレーション耐性の低下が問題となっている。 本発明は、微細化しても抵抗値が低く、エレクトロマイグレーションおよびストレスマイグレーションを生じない高い信頼性をもつ半導体装置の配線構造およびその製造方法を提供することにある。 半導体素子が形成された基板上の絶縁膜上に形成された配線溝あるいはビアホールにメタルとカーボンナノチューブの混合体を材料とした配線あるいは接続プラグを有する半導体装置と、その製造方法である。

Description

本発明は、半導体装置とその製造方法に関し、さらに詳しくは、接続プラグまたは配線を有する半導体装置とその製造方法に関するものである。
半導体装置の配線材料および配線を接続する接続プラグにはＣｕ、Ａｌなどの低抵抗金属が用いられている。半導体装置の微細化の進行に伴って、配線および配線プラグの断面積が縮小する。この結果、
（１）配線、接続プラグの抵抗値の増大
（２）増大した電流密度によるメタルイオンのエレクトロマイグレーション
（３）プロセス中に受ける熱サイクルや動作中の発熱等によるストレスマイグレーション
が深刻化してきた。エレクトロマイグレーションおよびストレスマイグレーションにより金属配線および接続プラグの抵抗の経時変化や、断線といった問題が発生する。
エレクトロマイグレーションにより配線が断線することを防止するために、低抵抗であるがマイグレーションに弱い配線材料Ａ（例えばＣｕやＡｌ）と高抵抗であるがマイグレーションに強い配線材料Ｂ（例えばチタン、タングステンやそれらのシリサイド物）を組み合わせて用いる方法がある。この場合、配線材料Ｂの冗長効果によって配線の断線を防止できる。しかしながらこの方法は、配線には有効ではあるが、配線プラグには有効ではない。また、配線においては断線には至らないものの、配線抵抗が増大する問題がある。さらに、ストレスマイグレーションに対しては有効でない。
これに対して、エレクトロマイグレーションに対して耐性のあるカーボンナノチューブを接続プラグに用いた半導体素子が提案されている（ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス誌 第４１巻、ページ４３７０−４３７４、２００２年）。
この例は、ビアホール中にカーボンナノチューブを形成し、上部配線層と下部配線層間を繋ぐ接続プラグとしている。５×３０ミクロンメートル四方のビアホール中にカーボンナノチューブが１０００本程度形成されている。
カーボンナノチューブはマイグレーション耐性が高く容易にマイグレーションが生じないことが知られている。
配線材料を組み合わせる方法では、接続プラグにおけるエレクトロマイグレーションによるボイド（空孔）の発生を防ぐことができない。また、配線においては、エレクトロマイグレーションやストレスマイグレーションによって、一部の配線が切れることによる抵抗変化は免れない。
しかしながら、多層カーボンナノチューブが金属的な性質をもち、抵抗が低いにもかかわらず多層カーボンナノチューブを用いた接続プラグは、抵抗値が高い。理由は、カーボンナノチューブと金属配線との間の接触抵抗が大きく、カーボンナノチューブの抵抗が小さくとも、接触抵抗によって接続プラグの抵抗が大きくなることが原因である。
本発明は、微細化しても抵抗値が低く、エレクトロマイグレーションおよびストレスマイグレーションを生じない高い信頼性をもつ半導体装置の配線構造およびその製造方法を提供することにある。
本発明によると、エレクトロマイグレーションおよびストレスマイグレーションに対して耐性のある配線構造を備えた半導体装置を提供することが可能となる。
第１図は、本発明の第１の実施の形態の配線構造を示す模式的な断面図であり、第２図は、本発明の第１の実施の形態の配線の製造方法の各工程を説明するための模式的な断面図である。
更に第３図は、本発明の第２の実施の形態であるシングルダマシン法による配線構造を示す模式的な断面図であり、第４図は、本発明の第２の実施の形態であるシングルダマシン法による配線の製造方法の各工程を説明するための模式的な断面図であり、更に、第５図は、本発明の第２の実施の形態であるシングルダマシン法による接続プラグの構造を示す模式的な断面図である。更に、第６図は、本発明の第２の実施の形態であるシングルダマシン法による接続プラグの製造方法の各工程を説明するための模式的な断面図である。
また、第７図は、本発明の第３の実施形態であるデュアルダマシン法による配線及び接続プラグを説明するための模式的な断面図であり、第８図は、本発明の第３の実施形態であるデュアルダマシン法による配線及び接続プラグの製造方法の各工程を説明するための模式的な断面図である。
以下、図中で用いている符合を説明する。
符号１０は、絶縁膜を、符号１１、５１は、配線を、符号１２、２９、４２、４９、５２は、層間絶縁膜を、符号１３、２８、４３、４８は、バリアメタル層を、符号１４、２４、４４は、カーボンナノチューブを、符号１７、５５は、配線溝を、符号１５、２５、４５は、粒子を、符号１８、３２、５７は、シード層を、符号１９、３３、３９、５８は、金属層を、符号２６、４６は、接続プラグを、符号１６、２７、３０、４７、５０、５３は、エッチングストッパ層を、符号３１、５６は、ビアホールを、符号５４は、ホールを、符号３４、５９は、第１配線層を、符号３５、６０は、接続プラグ層を、符号６１は、第２配線層を示す。
本発明は、ライン アンド スペースが０．１μｍ以下の設計ルールで製造される半導体装置に最適な配線構造である。本発明では、金属からなる接続プラグの断面に略均一にナノ材料が配置され、更に、金属からなる配線の底面に略均一にナノ材料が形成されていることを特徴とする半導体装置である。
ここでナノ材料とは、繊維状のカーボンナノ材料、粒子状のカーボンナノ材料またはシリコン細線である。
これらのナノ材料が基板に対して略垂直に配向している。更に、これらのナノ材料は、接続プラグ全体に配されていることが好ましく、配線の場合は、ナノ材料が、配線の上面近傍まで配されていることが好ましい。
更に、金属はＭＯＣＶＤ法または、メッキ法で形成されている方がボイドの点で有利である。
第１の製造方法としては、
絶縁性の基体上にナノメータサイズの金属を形成する工程と、
ナノメータサイズの金属上にナノ材料を成長させる工程と、
ナノ材料が成長した基体上に金属を堆積させる工程と、
ナノ材料を含む前記金属を配線に加工する工程と、を有することを特徴とする半導体装置の製造方法である。
第２の製造方法としては、以下の工程で製造することができる。
絶縁性の基体に溝を形成する工程と、
少なくとも前記溝の底部にナノメータサイズの金属を形成する工程と、
ナノメータサイズの金属上にナノ材料を成長させる工程と、
少なくとも前記溝を埋め込むように金属を堆積させる工程と、
ナノ材料を含む前記金属を配線に加工する工程と、を有することを特徴とする半導体装置の製造方法である。
この場合、絶縁性の基体は下層に配線あるいは半導体基板に形成された素子を有し、絶縁性の基体に形成された溝の底部の一部に下層配線あるいは素子の少なくとも一部が露出していても良い。
ナノメートルサイズの金属は前記ナノ材料を成長させる核となり、ナノメートルサイズの金属は鉄、白金、ニッケル、コバルトあるいは、ニッケルおよびコバルトのシリサイド物あるいは、酸化鉄のいずれかである。
ナノ材料は繊維状のカーボンナノ材料、粒子状のカーボンナノ材料または、シリコン細線である。
金属を堆積させる工程はメッキ法またはＭＯＣＶＤ法により金属を堆積させる方がボイドの点で有利である。
本発明の実施の形態を説明する。
金属のみからなる配線や接続プラグに過度の電流を流すと、電子流によってメタルイオンが移動する現象であるエレクトロマイグレーションが起こる。一方、メタルイオンの移動先に機械的強度が高い、例えばカーボンナノチューブのようなナノ材料が存在すると、メタルイオンの移動は抑制される。つまりエレクトロマイグレーションは抑制される。
現在の半導体素子の配線や接続プラグに使用されている金、銀、銅および、アルミのような電気抵抗の低い金属は、原子が金属結合により結合されている。これに対し、フラーレン、カーボンナノチューブ、カーボンナノホーン、シリコン細線のようなナノ材料を構成する原子は、共有結合により結合している。
カーボンナノ材料の一形態で、カーボンナノチューブの先端のみが炭素塊から突出した構造をした特開２００１−６４００４号公報に示されるカーボンナノホーン等のカーボン材料が製造・発見されている。
カーボンナノ材料は、共有結合からなり、共有結合は金属結合よりも結合力が強いために、引き離すのに大きなエネルギーが必要なため、機械強度もエレクトロンマイグレーション耐性も金属結合よりも高い。
表１は、機械強度を示すヤング率を、従来例で用いられているＣｕおよびＡｌとカーボンナノチューブとを比較したものである。
Figure 2004051726
 ナノ材料は、単層カーボンナノチューブ、多層カーボンナノチューブに代表される炭素繊維、フラーレン、カーボンナノホーン等で代表されるナノサイズの炭素材料及び、シリコン細線があげられる。
ここでカーボンナノチューブとは直径が１００ｎｍ以下でアスペクト比が１０以上あればよい。
シリコン細線とは、シリコンからなる直径１〜１００ｎｍ、アスペクト比が１０以上の繊維状の材料をいう。
この中で特に繊維状の材料は、製造時の機械的ストレスや温度ストレスにより発生する接続プラグおよび配線の破断を防ぐ働きがある。接続プラグや配線を形成する金属の中に機械的強度が高い繊維上の構造体が含まれているので、建築物における鉄筋とコンクリートの関係と同様に、繊維状構造体（鉄筋）は、金属（建物の骨組）の強度を増し、外部からの振動や熱収縮から接続プラグや配線（建物）を守る働きをする。
また、カーボンナノチューブの場合、多層カーボンナノチューブは金属的性質を示す。一方、単層カーボンナノチューブは、炭素シートの巻き方であるカイラリティを選ぶことで、金属的性質を示し、抵抗率は極めて小さくなる。
金属的性質を示す際のカーボンナノチューブの抵抗率を表１に示す。
カイラリティが異なると、単層カーボンナノチューブは、金属的性質または半導体的性質を持つようになる。現在の技術では、カイラリティを制御することは困難であるが、適当な割合で半導体的な単層カーボンナノチューブが含まれているとしても、本発明の優位性を覆すものではない。なぜなら、本発明の接続プラグおよび配線は、カーボンナノチューブと金属の混合材料から成っており、金属の部分を電流が流れることにより、抵抗増大を防ぐことができるからである。また、カーボンナノチューブの表面が金属で覆われるために、接続プラグと配線との接触抵抗を小さくできる。
本発明で用いるカーボンナノチューブは多層カーボンナノチューブあるいは単層カーボンナノチューブのいずれでもよい。多層カーボンナノチューブは、ＣＶＤ法によって容易に生成できる。また、細線であるがゆえの量子化の制約をうけることがないために、常に金属的な性質を持つといった利点がある。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施形態）
第１の実施の形態の半導体装置における配線構造を模式的な断面図である図１を用いて説明する。
図１において、配線１１は金属層３９からなり、素子または配線が形成された半導体基板（図示せず）上に形成された絶縁膜１０上に形成されている。配線１１を構成する金属層３９にはカーボンナノチューブ１４が混入されている。カーボンナノチューブ１４は、絶縁膜１０上に形成されたニッケルからなる粒子１５上に形成されている。粒子１５は、カーボンナノチューブの成長の際の触媒として働き、粒子１５を核としてカーボンナノチューブ１４が成長している。
第１の実施の形態の半導体装置の製造方法を図２（ａ）から（ｃ）を参照して用いて説明する。
（基板の形成およびカーボンナノチューブの形成）
絶縁膜１０は、半導体素子が形成されたシリコン基板（図示せず）上に形成されている。
絶縁膜１０は熱酸化法または、ＣＶＤ法で形成された膜厚２０ｎｍの膜で、酸化膜、窒化膜、酸窒化膜等からなる膜である。
次に、絶縁膜１０上にスパッタ法で形成した膜厚が２〜１０ｎｍのＮｉを用い粒子１５を形成する。
その後、該粒子１５を核として粒子１５上にカーボンナノチューブ１４を成長させる（図２（ａ））。
粒子１５は、ナノメートルサイズの粒状であり、金属、金属シリサイド、金属酸化物が使用できる。ニッケル以外にも鉄、白金、コバルトあるいは、コバルトおよびニッケルのシリサイド物あるいは、酸化鉄等が知られている。
ナノメートルサイズの粒状の粒子１５は、２〜１０ｎｍの膜を形成することで得られる。スパッタ法以外にも蒸着法、気相成長法であっても良い。
ここでカーボンナノチューブ１４は、単層カーボンナノチューブ、多層カーボンナノチューブ等に代表される繊維状のカーボンナノ材料、カーボンナノホーン、フラーレンで代表される粒子状のカーボンナノ材料及び、シリコン細線でもよい。
カーボンナノチューブは、熱ＣＶＤ法あるいはプラズマＣＶＤ法により成長を行う。熱ＣＶＤ法を用いるとナノチューブは絡まった状態になる傾向がある。配線の強度を高めるには、ナノチューブは絡まった状態である方が有利である。
一方、プラズマＣＶＤ法を用いるとカーボンナノチューブを基板に対して垂直に配向させることもできる。
プラズマＣＶＤ法による成長条件を以下に例示する。
プロセスガス：アセチレンとアンモニアの混合ガス
ガス圧：３から２０Ｔｏｒｒ
基板温度：４００度から５００度
ＤＣパワー：１００から２００Ｗ
熱ＣＶＤ法による成長条件を以下に例示する。
プロセスガス：メタン
ガス圧：０．１から１気圧
成長温度：５００から８００度
（配線の形成）
金属層３９としてＡｌ系合金であるＡｌ−Ｃｕ合金（Ｃｕ５％）をスパッタ法により膜厚６００ｎｍで絶縁膜１０上に堆積させた（図２（ｂ））。
金属層３９は、Ａｌ、Ｃｕ、Ａｇ、Ａｌ系合金（例えば、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等）、Ｃｕ系合金（Ｃｕ−Ａｇ等）等がある。スパッタ法以外にもメッキ法。ＭＯＣＶＤ（有機金属化学気相成長）法であってもかまわない。
カーボンナノチューブの密度と金属層３９を堆積する際のボイドの発生頻度とは相関があり、密度が高い程ボイドの発生頻度は高くなる。ボイドは熱膨張によって破裂する場合があり、半導体装置の信頼性を低下させる。ボイドの生成を抑制しなければならない。
ボイドの発生を抑制するには、（１）カーボンナノチューブを垂直に配向させる方法と（２）カーボンナノチューブの密度を下げる方法がある。（１）と（２）を併用してもよい。
カーボンナノチューブの密度は、Ｎｉの膜厚などを変えることにより制御できる。例えば、ニッケルの膜厚を薄くすればカーボンナノチューブの密度は低くなる。
最後に、公知のリソグラフィー技術と、エッチング技術を用いて配線１１を形成する（図２（ｃ））。
本第１の実施の形態の場合、配線中のカーボンナノチューブは、配線の上面近傍まで配されている方がストレスマイグレーション耐性は大きくなる。一方、エレクトロマイグレーションに対する耐性は、底面に略均一に配されていれば効果があるので、カーボンナノホーンのような粒状のカーボンナノ材料であってもかまわない。
（第２の実施の形態）
本発明の第２の実施形態は、シングルダマシン法による溝配線構造である。
図３は、シングルダマシン法による配線構造である。
シングルダマシン法による配線構造を説明する。素子または配線が形成された半導体基板（図示せず）上に形成された絶縁膜１０と絶縁膜１０上に形成された層間絶縁膜１２及びエッチングストッパ層１６が形成されている。
配線１１は層間絶縁膜１２及びエッチングストッパ層１６に形成した溝の中に形成されている。配線１１は、バリアメタル層１３上に形成された粒子１５と、粒子１５上に成長されたカーボンナノチューブ１４を有し、金属層３９により埋め込まれている。
粒子１５はＦｅまたはＮｉ、カーボンナノチューブ１４は例えばカーボンナノホーンなどのカーボンファイバーやシリコン細線などでよい。
次に図４を用いてシングルダマシン法による配線構造の製造方法を説明する。
（配線溝１７の形成）
絶縁膜１０と、絶縁膜１０上に形成された層間絶縁膜１２および、層間絶縁膜１２上にプラズマＣＶＤ法で形成されたＳｉＣ（膜厚 ３０ｎｍ）からなるエッチングストッパ層１６とが、半導体素子が形成されたシリコン基板（図示せず）上に形成されている。エッチングストッパ層１６は、配線となる金属が絶縁膜中に拡散することを防止する拡散防止膜としても働く。
絶縁膜１０（膜厚 ３００ｎｍ）はシリコン基板を熱酸化することで形成した酸化膜であっても、ＣＶＤ法（化学気相法）で成膜された酸化膜、窒化膜及び、酸窒化膜であってもかまわない。
層間絶縁膜１２（膜厚 ６００ｎｍ）は例えばＣＶＤ法で形成されたシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、あるいは低誘電率で電圧耐性が高い例えば特開平２００２−１１８１６９号公報に示される、ジビニルシロキサンベンゾシクロブテンのような有機物であってもかまわない。微細化に伴い配線の間隔が狭くなっているために、配線間容量を下げるために低誘電率で電圧耐性の高い有機物材料の研究が広く行われている。
エッチングストッパ層１６は、層間絶縁膜よりもエッチングレートが高いものが好ましく、更に、金属原子が絶縁膜中に拡散するのを防止する拡散防止膜としても働く必要があり、ＳｉＣ以外にシリコン窒化膜、シリコン酸窒化膜等が好ましい（図４（ａ））。
その後公知のフォトリソグラフィ技術およびエッチング技術を用いて、配線溝１７を形成する（図４（ｂ））。
（バリアメタルの形成）
配線溝１７を含む基板１０全面にバリアメタル層１３として膜厚５０ｎｍのＴａをスパッタ法により成膜する（図４（ｃ））。
バリアメタル層１３は、金属原子が絶縁膜中に拡散するのを防止する膜である。Ｔｉ、ＴｉＮ、またはＴｉとＴｉＮの２層（Ｔｉが下層）構造、あるいはＴａ、ＴａＮ、またはＴａとＴａＮの２層（Ｔａが下層）層構造等が好ましい。
（カーボンナノチューブの形成）
第１の実施の形態と同様に、スパッタ法で形成した膜厚が２〜１０ｎｍのＮｉを用い粒子１５を配線溝１７の底部に形成する。その後、粒子１５を核として粒子１５上にカーボンナノチューブを成長する。カーボンナノチューブは配線溝１７からはみ出す程度（８００ｎｍ程度）まで成長させる（図４（ｄ））。
（配線の形成）
シード層１８として膜厚５０ｎｍのＣｕをスパッタ法により形成し（図４（ｆ））、メッキ法によってＣｕからなる６５０ｎｍの金属層１９を堆積させ、総計７００ｎｍのＣｕ層からなる金属層をバリアメタル層１３上に形成する。
シード層１８の形成には、ＭＯＣＶＤ法（有機金属化学気相成長法）を用いてもよい。
金属層１９をＭＯＣＶＤ法（有機金属化学気相成長法）で形成する場合シード層１８の形成を省略してもかまわない。
メッキ法やＭＯＣＶＤ法は、スパッタ法よりもボイドが生じにくい。
配線１１は、シード層１８及び金属層１９で構成される。
溝配線の場合、ＡｌやＡｌ系合金よりも、ＣｕやＡｇあるいは、Ｃｕ系合金（Ｃｕ−Ａｇ等）、Ａｇ系合金（Ａｇ−Ｃｕ等）等が用いられていることが多い。
最後に、公知のＣＭＰ法（化学機械的研磨法）によって配線溝１７中以外の余分なＣｕ層、カーボンナノチューブ、Ｎｉを削り取り、配線１１を形成する。ＣＭＰでは、シリカを主成分とする研磨剤に過酸化水素を混合した研磨溶液（スラリー）を用いる（図４（ｇ））。
シード層１８は、金属層１９と同一組成であっても金属層１９と異なった組成であってもかまわない。
次に、下層配線と上層配線とを接続する接続プラグの構造を図面を用いて説明する。
第１層配線層３４（層間絶縁膜１２に形成された）に形成された配線１１と接続する接続プラグ層３５を提供するものである。
図５をもちいて、下層の配線１１に接続する、接続プラグの構造を説明する。
図５において図３と同じものは同一番号を用いている。
尚、図５における配線１１にはカーボンナノチューブを混入していないが、図３のようにカーボンナノチューブ１４を混入してあっても良い。
第１配線層３４は、層間絶縁膜１２、配線１１、バリアメタル層１３、エッチングストッパ層１６及び２７から構成されている。
第１配線層３４上の接続プラグ層３５は、層間絶縁膜２９、接続プラグ２６、バリアメタル層２８、粒子２５、エッチングストッパ層３０から構成されている。接続プラグ２６中にはカーボンナノチューブ２４が混入している。
図５には接続プラグと接続される上層配線が形成されていないが、上層配線も図４と同様な製造方法で形成できる。
接続プラグにカーボンナノチューブのような機械的強度が高く、エレクトロマイグレーション耐性の高い構造体が含まれることで、上層配線及び、下層配線にカーボンナノチューブのような機械的強度が高く、エレクトロマイグレーション耐性の高い構造体を含ませなくてもエレクトロマイグレーションは生じない。
一方、ストレスマイグレーションは、配線を構成する金属に機械的強度が高い構造体を混入させた方が効果的である。
以下、図６（ａ）から（ｇ）を参照して、第２の実施の形態の配線構造の接続プラグの製造方法を説明する。
（第１配線層およびビアホールの形成）
半導体素子が形成されたシリコン基板（図示せず）上に形成された絶縁膜１０と、絶縁膜１０上に形成された層間絶縁膜１２と該第１の層間絶縁膜１２に形成された溝部に形成された配線１１はバリアメタル層１３と金属とからなっている。層間絶縁膜１２上にエッチングストッパ層１６および２７が形成されている。エッチングストッパ層１６上に層間絶縁膜２９とエッチングストッパ層３０が形成されている（図６（ａ））。
層間絶縁層２９は層間絶縁膜１２と同様に形成される。
その後公知のフォトリソグラフィ技術およびエッチング技術を用いて、ビアホール３１を形成する（図６（ｂ））。
（バリアメタルの形成）
溝配線と同様にビアホール３１を含む基板全面にバリアメタル層２８として膜厚１０から３０ｎｍのＴａをスパッタ法により成膜する（図６（ｃ））。
（カーボンナノチューブの形成）
粒子２５となるＮｉ、カーボンナノチューブ２４を形成する。カーボンナノチューブはビアホール３１からはみ出す程度（８００ｎｍ程度）まで成長させる（図６（ｄ））。
（配線の形成）
シード層３２として膜厚３０ｎｍのＣｕをスパッタ法により形成し（図６（ｅ））、メッキ法によって６７０ｎｍのＣｕからなる金属層３３を堆積させ、総計７００ｎｍのＣｕ層をＴａ膜上に形成する（図６（ｆ））。シード層およびＣｕ層の形成には、ＭＯＣＶＤ法（有機金属化学気相成長法）を用いてもよい。最後に、従来技術であるＣＭＰ法によってビアホール中以外の余分なＣｕ層、カーボンナノチューブ、Ｎｉを削り取り、接続プラグ２６を形成する（図６（ｇ））。
接続プラグ２６は図４で説明した配線１１と同様に製造できる。
（第３の実施の形態）
第３の実施の形態は、配線と接続プラグとを同時に形成するデュアルダマシン法による溝配線構造について説明する。
図７をもちいてデュアルダマシン法による配線構造を説明する。
図７においても図３、図５と同じものは同一番号を用いている。
尚、図７における配線１１にはカーボンナノチューブを混入していないが、図３のようにカーボンナノチューブ１４が混入してあっても良い。
第１配線層５９は、層間絶縁膜１２、配線１１、バリアメタル層１３、エッチングストッパ層１６及び４７から構成されている。
本実施の形態は、半導体素子を含む基板（図示せず）上に形成された絶縁膜１０上に、第１層配線層５９、接続プラグ層６０および第２配線層６１を提供するものである。第１配線層５９は、層間絶縁膜１２、配線１１、バリアメタル層１３、エッチングストッパ層１６及び４７から構成されている。
第１配線構造上の接続プラグ層６０は、層間絶縁膜４９、接続プラグ４６、バリアメタル層４８、粒子４５、エッチングストッパ層５０から構成されている。接続プラグ４６中にはカーボンナノチューブ４４が混入している。
第２配線層６１は、層間絶縁膜５２、配線５１、バリアメタル層４８、エッチングストッパ層５３から構成されている。配線５１中にはカーボンナノチューブ４４が混入している。
以下、図８（ａ）から（ｈ）を参照して、本発明の第３の実施の形態であるデュアルダマシン法の製造方法を説明する。
（第１配線層およびビアホールの形成）
第２の実施の形態と同様な方法を用いてエッチングストッパ層４７を除いた第１配線層５９を形成する。
次に、膜厚３０ｎｍのＳｉＣ膜からなるエッチングストッパ層４７、５１、５３、プラズマＣＶＤ法により膜厚６００ｎｍのシリコン酸化膜からなる層間絶縁膜４９、５２をエッチングストッパ層４７、層間絶縁膜４９、エッチングストッパ層５１、層間絶縁膜５２、エッチングストッパ層５３の順に形成する（図８（ａ））。
その後フォトリソグラフィ技術およびエッチング技術を用いて、エッチングストッパ層５１、層間絶縁膜５２、エッチングストッパ層５３を貫通するホール５４を形成する（図８（ｂ））。
ホール５４はビアホール５６と同一パターンにしておく。次に、フォトリソグラフィ技術およびエッチング技術を用いて、第２配線層６１中に配線溝５５を形成する。このとき、ホール５４のパターンは層間絶縁膜４９に転写されビアホール５６が形成される（図８（ｃ））。
（バリアメタルの形成）
配線溝５５、ビアホール５６を含む基板全面にバリアメタル層４８として膜厚１０から３０ｎｍのＴａをスパッタ法により成膜する（図８（ｄ））。
（カーボンナノチューブの形成）
粒子４５となるＮｉ、カーボンナノチューブ４４を形成する。カーボンナノチューブ４４はビアホール５６からはみ出す程度（８００ｎｍ程度）まで成長させる（図８（ｅ））。
（配線及び、接続プラグの形成）
シード層５７として膜厚３０ｎｍのＣｕをスパッタ法により形成し（図８（ｆ））、メッキ法によって１３７０ｎｍのＣｕからなる金属層５８を堆積させ、総計１４００ｎｍのＣｕ層をＴａ膜上に形成する（図８（ｇ））。
シード層およびＣｕ層の形成には、ＭＯＣＶＤ法（有機金属化学気相成長法）を用いてもよい。
ボイド発生の抑制は、前述の方法で行える。
最後に、従来技術であるＣＭＰ法（化学機械的研磨法）によってビアホール５５中以外の余分なＣｕ層、カーボンナノチューブ、Ｎｉを削り取り、配線５１および接続プラグ４６を形成する（図８（ｈ））。
（第４の実施の形態）
第１の実施形態からだ３の実施の形態では、配線となる溝あるいはビアの底面に、核となる粒子を形成後、該核にカーボンナノチューブを成長させ、その後、金属膜を成膜して、溝配線構造を形成していた。
本実施の形態においては、例えば、図４（ｃ）で配線となる溝を形成し、バリアメタル層を形成後、カーボンナノ材料（単層・多層／金属的、半導体的、絶縁的カーボンナノチューブ等に代表される繊維状のナノ材料、カーボンナノホーンおよびフラーレン等に代表される粒子状のカーボンナノ材料および、シリコン細線のようなナノ材料であっても良い）を含んだメッキ液を用いたメッキ法によってカーボンナノチューブを含む配線を形成するものである。
本実施の形態の、カーボンナノチューブを含んだメッキ液を用いたメッキ法を用いることで、第１〜３の実施の形態で説明した、粒子を形成する工程、カーボンナノチューブを形成する工程を省略することができる。
メッキ液は、溝配線構造に銅を用いる場合、通常の硫酸銅系のメッキ液を用いることができる。例えば、硫酸銅０．１Ｍ、カーボンナノチューブ１．０ｇ／Ｌ、界面活性剤を混合した溶液を用い、メッキを行う前に、カーボンナノチューブがメッキ液に十分分散するよう超音波を１０分間行った後、通常の条件で電解メッキを行った。尚、超音波による分散は、メッキを行っている間、行っても良い。
メッキ液中のカーボンナノチューブの含有量は、メッキにより形成される膜の特性により要求されるカーボンナノチューブの含有量で異なるが、０．２ｇ／Ｌ以上、好ましくは、０．５ｇ／Ｌ以上、より好ましくは１．０ｇ／Ｌである。０．２ｇ／Ｌ以上であれば、膜中にカーボンナノチューブが分散される。上限は特に設ける必要はないが、２５ｇ／Ｌ以下、好ましくは１５ｇ／Ｌ、より好ましくは１０ｇ／Ｌ以下である。２５ｇ／Ｌ以下であれば、メッキ膜中にカーボンナノチューブが均一に分散する。
尚、本実施の形態では、銅の電解メッキを例示したが、通常メッキが行われる金・銀等の他の金属でも銅と同様に、メッキすることができる。
電解メッキ液は、特に本実施の形態に特有なメッキ液を用いる必要はなく、市販のメッキ液を用いて行うことができる。
更に、無電解メッキに対応することもできる。
本実施の形態においては、ナノ材料として、カーボンナノチューブを用いたが、単層・多層／金属的、半導体的、絶縁的カーボンナノチューブ等に代表される繊維状のナノ材料、カーボンナノフォーンおよびフラーレン等に代表される粒子状のカーボンナノ材料およびシリコン細線のようなナノ材料であっても良い。カーボンナノ材料（単層・多層／金属的、半導体的、絶縁的カーボンナノチューブ等に代表される繊維状のナノ材料、カーボンナノホーンおよびフラーレン等に代表される粒子状のカーボンナノ材料および、シリコン細線のようなナノ材料であっても良い）を含んだメッキ液を用いたメッキ法によってカーボンナノチューブを含む配線を形成すると、配線やビアとして形成される金属膜中にボイドが発生することがないという格別な効果を奏するものである。

Claims (26)

  1. 金属からなる接続プラグの断面に略均一にナノ材料が配置されていることを特徴とする半導体装置。
  2. 金属からなる配線の底面に略均一にナノ材料が形成されていることを特徴とする半導体装置。
  3. 前記ナノ材料が繊維状のカーボンナノ材料、粒子状のカーボンナノ材料またはシリコン細線である請求項１に記載の半導体装置。
  4. 前記ナノ材料が繊維状のカーボンナノ材料、粒子状のカーボンナノ材料またはシリコン細線である請求項２に記載の半導体装置。
  5. 前記ナノ材料が基板に対して略垂直に配向していることを特徴とする請求項１に記載の半導体装置。
  6. 前記ナノ材料が基板に対して略垂直に配向していることを特徴とする請求項２に記載の半導体装置。
  7. 前記ナノ材料は、前記接続プラグ全体に配されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記ナノ材料が、前記配線の上面近傍まで配されていることを特徴とする請求項２に記載の半導体装置。
  9. 前記金属がＭＯＣＶＤ法または、メッキ法で形成されていることを特徴とする請求項１に記載の半導体装置。
  10. 前記金属がＭＯＣＶＤ法または、メッキ法で形成されていることを特徴とする請求項２に記載の半導体装置。
  11. 絶縁性の基体上にナノメータサイズの粒子を形成する工程と、
    前記ナノメータサイズの粒子上にナノ材料を成長させる工程と、
    前記ナノ材料が成長した基体上に金属を堆積させる工程と、
    前記ナノ材料を含む前記金属を配線に加工する工程と、
    を有することを特徴とする半導体装置の製造方法。
  12. 絶縁性の基体に溝を形成する工程と、
    少なくとも前記溝の底部にナノメータサイズの粒子を形成する工程と、
    前記ナノメータサイズの粒子上にナノ材料を成長させる工程と、
    少なくとも前記溝を埋め込むように金属を堆積させる工程と、
    前記ナノ材料を含む前記金属を配線に加工する工程と、
    を有することを特徴とする半導体装置の製造方法。
  13. 前記絶縁性の基体は下層に配線あるいは半導体基板に形成された素子を有し、
    前記絶縁性の基体に形成された溝の底部の一部に前記下層配線あるいは前記素子の少なくとも一部が露出していることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記ナノメートルサイズの粒子は鉄、白金、ニッケル、コバルトあるいは、ニッケルおよびコバルトのシリサイド物あるいは、酸化鉄のいずれかであることを特徴とする請求項１１に記載の半導体装置の製造方法。
  15. 前記ナノメートルサイズの粒子は鉄、白金、ニッケル、コバルトあるいは、ニッケルおよびコバルトのシリサイド物あるいは、酸化鉄のいずれかであることを特徴とする請求項１２に記載の半導体装置の製造方法。
  16. 前記ナノ材料は繊維状のカーボンナノ材料、粒子状のカーボンナノ材料または、シリコン細線であることを特徴とする請求項１１に記載の半導体装置の製造方法。
  17. 前記ナノ材料は繊維状のカーボンナノ材料、粒子状のカーボンナノ材料または、シリコン細線であることを特徴とする請求項１２に記載の半導体装置の製造方法。
  18. 前記金属を堆積させる工程はメッキ法またはＭＯＣＶＤ法により金属を堆積させることを特徴とする請求項１１に記載の半導体装置の製造方法。
  19. 前記金属を堆積させる工程はメッキ法またはＭＯＣＶＤ法により金属を堆積させることを特徴とする請求項１２に記載の半導体装置の製造方法。
  20. 前記金属からなる接続プラグが、ナノ材料を含んだメッキ液を用いたメッキ法によって形成されたことを特徴とする請求項１に記載の半導体装置。
  21. 前記金属からなる配線が、ナノ材料を含んだメッキ液を用いたメッキ法によって形成されたことを特徴とする請求項２に記載の半導体装置。
  22. 絶縁性の基体上にナノ材料を含んだメッキ液を用い、ナノ材料を含んだ金属メッキ膜を形成する工程と、
    前記ナノ材料を含む前記金属メッキ膜を配線に加工する工程と、
    を有することを特徴とする半導体装置の製造方法。
  23. 絶縁性の基体に溝を形成する工程と、
    少なくとも前記溝を埋め込むように、ナノ材料を含んだメッキ液を用い、ナノ材料を含んだ金属メッキ膜を形成する工程と、
    前記ナノ材料を含む前記金属メッキ膜を配線に加工する工程と、
    を有することを特徴とする半導体装置の製造方法。
  24. 前記絶縁性の基体は下層に配線あるいは半導体基板に形成された素子を有し、
    前記絶縁性の基体に形成された溝の底部の一部に前記下層配線あるいは前記素子の少なくとも一部が露出していることを特徴とする請求項２３に記載の半導体装置の製造方法。
  25. 前記ナノ材料は繊維状のカーボンナノ材料、粒子状のカーボンナノ材料または、シリコン細線であることを特徴とする請求項２２に記載の半導体装置の製造方法。
  26. 前記ナノ材料は繊維状のカーボンナノ材料、粒子状のカーボンナノ材料または、シリコン細線であることを特徴とする請求項２３に記載の半導体装置の製造方法。
JP2004556872A 2002-11-29 2003-12-01 半導体装置およびその製造方法 Expired - Lifetime JP4683188B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002347753 2002-11-29
JP2002347753 2002-11-29
PCT/JP2003/015322 WO2004051726A1 (ja) 2002-11-29 2003-12-01 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2004051726A1 true JPWO2004051726A1 (ja) 2006-04-06
JP4683188B2 JP4683188B2 (ja) 2011-05-11

Family

ID=32462892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004556872A Expired - Lifetime JP4683188B2 (ja) 2002-11-29 2003-12-01 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US7518247B2 (ja)
JP (1) JP4683188B2 (ja)
CN (1) CN1720606A (ja)
WO (1) WO2004051726A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689218B2 (ja) * 2003-09-12 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4026573B2 (ja) * 2003-09-24 2007-12-26 株式会社デンソー 電子装置を収納するパッケージの製造方法
US20050112791A1 (en) * 2003-09-30 2005-05-26 Davis Robert C. Method and apparatus for fabricating commercially feasible and structurally robust nanotube-based nanomechanical devices
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
US7135773B2 (en) 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
JP2005277096A (ja) * 2004-03-24 2005-10-06 Japan Science & Technology Agency カーボンナノチューブ含有金属膜を用いてなる半導体配線とその製造方法、およびカーボンナノチューブ含有金属膜の製造方法
US7312155B2 (en) * 2004-04-07 2007-12-25 Intel Corporation Forming self-aligned nano-electrodes
JP3935479B2 (ja) * 2004-06-23 2007-06-20 キヤノン株式会社 カーボンファイバーの製造方法及びそれを使用した電子放出素子の製造方法、電子デバイスの製造方法、画像表示装置の製造方法および、該画像表示装置を用いた情報表示再生装置
JP5374801B2 (ja) * 2004-08-31 2013-12-25 富士通株式会社 炭素元素からなる線状構造物質の形成体及び形成方法
JP2006080170A (ja) 2004-09-08 2006-03-23 Hitachi Cable Ltd Ｃｎｔ入り配線材の製造方法およびスパッタリング用ターゲット材
JP2006108210A (ja) * 2004-10-01 2006-04-20 Fujitsu Ltd 配線接続構造およびその形成方法
TW200631111A (en) * 2004-11-04 2006-09-01 Koninkl Philips Electronics Nv Nanotube-based circuit connection approach
US7989349B2 (en) 2005-04-15 2011-08-02 Micron Technology, Inc. Methods of manufacturing nanotubes having controlled characteristics
JP5009511B2 (ja) * 2005-06-06 2012-08-22 富士通株式会社 電気的接続構造、その製造方法および半導体集積回路装置
US20060281306A1 (en) * 2005-06-08 2006-12-14 Florian Gstrein Carbon nanotube interconnect contacts
US7777291B2 (en) 2005-08-26 2010-08-17 Smoltek Ab Integrated circuits having interconnects and heat dissipators based on nanostructures
TWI298520B (en) * 2005-09-12 2008-07-01 Ind Tech Res Inst Method of making an electroplated interconnection wire of a composite of metal and carbon nanotubes
CN100431106C (zh) * 2005-09-26 2008-11-05 财团法人工业技术研究院 形成纳米碳管与金属复合材料的电镀互连导线的方法
JP4855757B2 (ja) * 2005-10-19 2012-01-18 富士通株式会社 カーボンナノチューブパッド及び電子デバイス
KR100721020B1 (ko) * 2006-01-20 2007-05-23 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법
US7713858B2 (en) 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
JP2010503191A (ja) 2006-09-04 2010-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 相互接続構造内におけるカーボンナノ構造成長の制御
DE102006043163B4 (de) 2006-09-14 2016-03-31 Infineon Technologies Ag Halbleiterschaltungsanordnungen
US8174084B2 (en) 2006-09-19 2012-05-08 Intel Corporation Stress sensor for in-situ measurement of package-induced stress in semiconductor devices
JP5055929B2 (ja) * 2006-09-29 2012-10-24 富士通株式会社 電子デバイスの製造方法
JP5168984B2 (ja) * 2007-03-30 2013-03-27 富士通株式会社 カーボンナノチューブ金属複合材料によるデバイス構造
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP4364253B2 (ja) 2007-04-05 2009-11-11 株式会社東芝 配線、電子装置及び電子装置の製造方法
KR100827524B1 (ko) * 2007-04-06 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8309992B2 (en) * 2007-09-07 2012-11-13 Nec Corporation Switching element including carbon nanotubes and method for manufacturing the same
WO2009035393A1 (en) * 2007-09-12 2009-03-19 Smoltek Ab Connecting and bonding adjacent layers with nanostructures
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
US8299605B2 (en) * 2007-11-14 2012-10-30 International Business Machines Corporation Carbon nanotube structures for enhancement of thermal dissipation from semiconductor modules
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration
EP2250661B1 (en) 2008-02-25 2020-04-08 Smoltek AB Deposition and selective removal of conducting helplayer for nanostructure processing
US20090294966A1 (en) * 2008-05-27 2009-12-03 Unidym, Inc. Carbon nanotubes as interconnects in integrated circuits and method of fabrication
US7858506B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
US20100224998A1 (en) * 2008-06-26 2010-09-09 Carben Semicon Limited Integrated Circuit with Ribtan Interconnects
US8531042B2 (en) * 2009-06-30 2013-09-10 Oracle America, Inc. Technique for fabricating microsprings on non-planar surfaces
US9099537B2 (en) * 2009-08-28 2015-08-04 International Business Machines Corporation Selective nanotube growth inside vias using an ion beam
JP5339222B2 (ja) * 2009-11-19 2013-11-13 株式会社村田製作所 電子デバイス
JP2011204769A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置及びその製造方法
JP2010263227A (ja) * 2010-06-16 2010-11-18 Fujitsu Ltd 電気的接続構造の製造方法
EP2541581A1 (en) * 2011-06-29 2013-01-02 Khalid Waqas Device comprising nanostructures and method of manufacturing thereof
US8716863B2 (en) * 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
US20130047348A1 (en) * 2011-08-31 2013-02-28 Charles Robert Smith Method and Kit For Depilation
CN102403304B (zh) * 2011-12-06 2016-03-16 上海集成电路研发中心有限公司 一种互连结构及其制作方法
US8865604B2 (en) * 2012-09-17 2014-10-21 The Boeing Company Bulk carbon nanotube and metallic composites and method of fabricating
JP5624600B2 (ja) * 2012-12-27 2014-11-12 株式会社東芝 配線及び半導体装置の製造方法
US9406888B2 (en) * 2013-08-07 2016-08-02 GlobalFoundries, Inc. Carbon nanotube device
JP2016012448A (ja) * 2014-06-27 2016-01-21 Tdk株式会社 導電線
JP2016012798A (ja) 2014-06-27 2016-01-21 Tdk株式会社 高周波伝送線路、アンテナ及び電子回路基板
JP2016012799A (ja) 2014-06-27 2016-01-21 Tdk株式会社 高周波伝送線路、アンテナ及び電子回路基板
RU2593416C1 (ru) * 2015-07-15 2016-08-10 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" (МИЭТ) Способ изготовления межсоединений полупроводниковых приборов
RU2593415C1 (ru) * 2015-07-15 2016-08-10 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" (МИЭТ) Способ изготовления межсоединений полупроводниковых приборов
CN105070767B (zh) * 2015-08-05 2018-04-20 西安电子科技大学 一种基于碳基复合电极的高温SiC JFET器件
US9994741B2 (en) 2015-12-13 2018-06-12 International Business Machines Corporation Enhanced adhesive materials and processes for 3D applications
CN106910687B (zh) * 2015-12-23 2019-11-26 上海新昇半导体科技有限公司 垂直真空密封碳纳米管场效应晶体管及其制造方法
US10141528B1 (en) 2017-05-23 2018-11-27 International Business Machines Corporation Enhancing drive current and increasing device yield in n-type carbon nanotube field effect transistors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003523608A (ja) * 2000-02-16 2003-08-05 インフィネオン テクノロジーズ アクチエンゲゼルシャフト カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
JP2004006864A (ja) * 2002-05-10 2004-01-08 Texas Instruments Inc 集積回路内の半導体デバイスおよびその構成方法
JP2004067485A (ja) * 2002-08-09 2004-03-04 National Institute Of Advanced Industrial & Technology カーボンナノチューブの導電性改善方法
JP2004076031A (ja) * 2002-08-09 2004-03-11 Ishikawajima Harima Heavy Ind Co Ltd 電解めっき用めっき浴及び複合めっき用めっき浴並びにこれらの製造方法
JP2004087510A (ja) * 2002-06-25 2004-03-18 Fujitsu Ltd 炭素元素線状構造体を用いた電子デバイス及びその製造方法
JP2004156074A (ja) * 2002-11-01 2004-06-03 Univ Shinshu めっき構造物とその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222148A (ja) * 1989-02-22 1990-09-04 Yamaha Corp 半導体装置
KR0148325B1 (ko) 1995-03-04 1998-12-01 김주용 반도체 소자의 금속 배선 형성방법
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
JP3363759B2 (ja) 1997-11-07 2003-01-08 キヤノン株式会社 カーボンナノチューブデバイスおよびその製造方法
KR20000074609A (ko) * 1999-05-24 2000-12-15 김순택 카본 나노 튜브를 이용한 전계 방출 어레이 및 그 제조방법
JP4403618B2 (ja) 1999-12-21 2010-01-27 パナソニック株式会社 カーボンナノチューブの製造方法
JP3730476B2 (ja) 2000-03-31 2006-01-05 株式会社東芝 電界放出型冷陰極及びその製造方法
JP2002008523A (ja) 2000-06-22 2002-01-11 Hitachi Ltd 画像表示装置
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4212258B2 (ja) 2001-05-02 2009-01-21 富士通株式会社 集積回路装置及び集積回路装置製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003523608A (ja) * 2000-02-16 2003-08-05 インフィネオン テクノロジーズ アクチエンゲゼルシャフト カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
JP2004006864A (ja) * 2002-05-10 2004-01-08 Texas Instruments Inc 集積回路内の半導体デバイスおよびその構成方法
JP2004087510A (ja) * 2002-06-25 2004-03-18 Fujitsu Ltd 炭素元素線状構造体を用いた電子デバイス及びその製造方法
JP2004067485A (ja) * 2002-08-09 2004-03-04 National Institute Of Advanced Industrial & Technology カーボンナノチューブの導電性改善方法
JP2004076031A (ja) * 2002-08-09 2004-03-11 Ishikawajima Harima Heavy Ind Co Ltd 電解めっき用めっき浴及び複合めっき用めっき浴並びにこれらの製造方法
JP2004156074A (ja) * 2002-11-01 2004-06-03 Univ Shinshu めっき構造物とその製造方法

Also Published As

Publication number Publication date
JP4683188B2 (ja) 2011-05-11
US20060091557A1 (en) 2006-05-04
US20090181535A1 (en) 2009-07-16
US7518247B2 (en) 2009-04-14
WO2004051726A1 (ja) 2004-06-17
CN1720606A (zh) 2006-01-11

Similar Documents

Publication Publication Date Title
JP4683188B2 (ja) 半導体装置およびその製造方法
JP5526457B2 (ja) 炭素細長構造束状体、その製造方法および電子素子
JP5395542B2 (ja) 半導体装置
TW483137B (en) Reduced electromigration and stressed induced migration of Cu wires by surface coating
JP4212258B2 (ja) 集積回路装置及び集積回路装置製造方法
TWI406361B (zh) 於互連應用中形成可靠介層接觸之結構及方法
JP4549002B2 (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
TWI269404B (en) Interconnect structure for semiconductor devices
JP2006148063A (ja) 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
JP2009117591A (ja) 配線構造及びその形成方法
US8338822B2 (en) Electrical connection structure having elongated carbon structures with fine catalyst particle layer
JP2010503191A (ja) 相互接続構造内におけるカーボンナノ構造成長の制御
WO2005119750A1 (ja) 半導体装置及びその製造方法
JP2005072171A (ja) 半導体装置およびその製造方法
US8533945B2 (en) Wiring structure and method of forming the same
JP5233147B2 (ja) 電子デバイス及びその製造方法
US20060071344A1 (en) Wiring connection structure and method for forming the same
CN102130091B (zh) 一种用于集成电路芯片的复合通孔互连结构
TWI280606B (en) Integrated circuit and fabrication method thereof
JP2013520002A (ja) 方向転換されたカーボンナノチューブで作られた相互接続構造
JP4735314B2 (ja) 半導体装置およびその製造方法
TW200816372A (en) Interconnection structure and manufacturing method thereof
KR100744419B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
KR100713916B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4683188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term