JP2013520002A - 方向転換されたカーボンナノチューブで作られた相互接続構造 - Google Patents
方向転換されたカーボンナノチューブで作られた相互接続構造 Download PDFInfo
- Publication number
- JP2013520002A JP2013520002A JP2012552439A JP2012552439A JP2013520002A JP 2013520002 A JP2013520002 A JP 2013520002A JP 2012552439 A JP2012552439 A JP 2012552439A JP 2012552439 A JP2012552439 A JP 2012552439A JP 2013520002 A JP2013520002 A JP 2013520002A
- Authority
- JP
- Japan
- Prior art keywords
- cnt
- along
- bundles
- electronic device
- bundle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1094—Conducting structures comprising nanotubes or nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
- H01L2224/215—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
Description
−第1方向に沿って少なくとも1つのCNT束を成長させる段階
−有利には液体を流すことによって、第2方向に沿ってCNT束の一部分を方向転換する段階
を実施することによって作り出される。
−前記デバイスのキャビティで、第1方向に沿って少なくとも2つのCNT束を成長させる段階
−有利には液体を流すことによって、第2方向に沿って前記2つのCNT束の一部分を方向転換し、接続ラインを形成する段階
を含む。
−有利にはビア内で、第1方向に沿った複数の平行なCNT束を成長させる段階
−第2方向に沿ってCNT束の一部分を方向転換させる段階
−有利には重なることによって、第2方向に沿ったCNT束の一部分を接続し、接続ラインを形成する段階
によって実施される。
−カプセル化のためのデバイスの表面の均一化、または上部接続レベルを形成するための支持体としての使用を可能にし得る。後者の場合、有利には例えばアルミニウムなどの金属材料を堆積することができ、第2のCNTレベルの成長を促進することができる。
−ビア間の接続の促進を可能にし得る。
−プレート全体に成長触媒を堆積し、次いでそれを(エッチング、研磨などによって)規定されていない領域から除去するか、または
−Dijonらの文献(Diam. Relat. Mater., 2009, doi:10.1016/j.diamond.2009.11.017)に記載されているように、規定されていない領域にTiNを堆積し、次いでウエハ全体に触媒を堆積するか
の何れかを実施し得る。
−垂直接続は、絶縁材料層で形成されるビア内に成長する垂直CNT束によって形成され;
−水平接続はまた、CNTによって確保され、接続ラインを形成する。それらは、ビアに由来する束の重なりによって生じることがあり、前記束は方向転換されているか(第1実施形態;図5A)、またはビアに由来する束と横方向に接触する独立の束の成長によって生じ、前記束は方向転換されている(第2実施形態;図5B)。
−例えばPdまたはTiで作られ、故にCNTの接触を改善する層10;および/または
−例えばAlで作られ、新規のCNTレベル、故に新規の相互接続レベルの成長を可能にする層2;
から形成され得る。
既に述べたように、垂直CNT束の重なりによるこの第1実施形態が、図5Aおよび6Aにそれぞれ示される。
シリカまたはマイクロエレクトロニクスの低誘電率(low-K)材料で作られる絶縁層1が、導電層2に堆積される。導体2は典型的には、アルミニウムである。
絶縁体1内に、将来のライン4となるグルーブ3が、従来のリソグラフィ方法によって形成される。
略50ナノメートルの厚さを有するTiN層5が、可能ならば等角堆積方法を用いて、グルーブ3に堆積される。TiNは、ここでは鉄である触媒6がTiNに堆積されるとき、カーボンナノチューブの成長を抑制する作用を有する。
ビア7がグルーブ3内に開口され、絶縁体1を通り抜けるエッチングは導体2で止まる。
触媒6の堆積は、常温で実施される。それは典型的に、1ナノメートルの鉄の層であり、蒸発またはイオンビームスパッタリングによって堆積される。堆積は、側面の被覆を最小化するために、垂直入射で実施される。
従来的には、カーボンナノチューブ(CNT)8は、室温で形成されたRF空気プラズマを用いて鉄を前もって酸化した後、600°Cで、C2H2+H2+He混合物(10sccm、50sccm、50sccm)を用いて成長される。プラズマ条件は以下の通りである:
−P=0.3Torr;
−30分間わたり、70−W power
成長の後、デバイスはイソプロピルアルコールに浸され、グルーブ3の方向と直角に交わる方向に引き出される:液体のメニスカスは、グルーブ3に垂直である。グルーブのチューブを通って流れる液体は、ビア7に由来するチューブ8を平らにする。チューブは、この操作後に高く緻密化される。さらに、チューブ8は、2つの異なる部分:
−ビア7と平行な軸を有する部分8a、および
−グルーブ3と平行な軸を有する部分8b
を有する。
この第2実施形態は、図5B、6B、7、9および10に示される。
ビア7に由来するナノチューブ8(8a、8b)の方向転換の後、パラジウム、銅、金、またはチタンなどの接触金属10が堆積される。
接触金属10は次いで、グルーブ3の終端から絶縁体1まで、エッチングによって開口される。ライン4に由来する将来のナノチューブ8’の成長領域 9 は、こうして形成される。
触媒は、蒸発またはスパッタリングによって堆積される。
デバイスは、触媒6を成長領域9に保持しながら、接触金属10上への触媒の堆積6を抑えるために、CMP(“化学機械研磨(Chemical and Mechanical Polishing)”)によって平坦化される。
図8の段階Fと同じ条件での第2の成長が実施される。成長領域9に由来し、ライン4を形成することを目的とするナノチューブ束8’は、こうして得られる。
成長の後、ナノチューブ束は、図8の段階Gと同じ方法で方向転換される。ビア7に由来するナノチューブ8を有するコンタクトビア金属10における接続ライン4は、こうして得られる。
2、10 金属層
3 グルーブ
5 TiN
6 触媒
7 ビア
8、8a、8b、8’ ナノチューブ
9 開口
Claims (13)
- 少なくとも2つの異なる方向に沿って伸びる電気接続を含む電子デバイスであって、前記接続は本質的にカーボンナノチューブ(CNT)(8)を用いて形成され、少なくとも2つのCNT束は、第1方向に沿って方向付けられた軸を有する部分(8a)と、第2方向に沿って方向転換された軸を有する部分(8b)とを含み、前記CNT束間の接続は前記少なくとも2つの束の一部分(8b)の重なりによって達成され、接続ライン(4)を形成する、電子デバイス。
- 前記2つの異なる方向は、実質的に直角に交わることを特徴とする、請求項1に記載の電子デバイス。
- 前記第1方向は実質的に垂直であり、この方向に沿ったCNT束の一部分(8a)はビア(7)を形成することを特徴とする、請求項1または2に記載の電子デバイス。
- 前記第2方向は実質的に水平であり、この方向に沿ったCNT束の一部分(8b)は接続ライン(4)を形成することを特徴とする、請求項1から3の何れか1項に記載の電子デバイス。
- それが、前記接続ライン(4)上に金属層(10、2)を含むことを特徴とする、請求項4に記載の電子デバイス。
- それが、前記第2方向に沿った一部分(8b)のレベルで、前記電子デバイスの少なくとも1つのCNT束と横方向で接続された別のCNT束(8’)を含み、前記接続ライン(4)を形成することを特徴とする、請求項1から3の何れか1項に記載の電子デバイス。
- 前記他の束(8’)は少なくとも2つの束(8b)と横方向で接続され、ビア(7)間の接続を確保することを特徴とする、請求項6に記載の電子デバイス。
- −前記デバイスのキャビティで、第1方向に沿って少なくとも2つのCNT束(8)を成長させる段階と、
−有利には液体を流すことによって、第2方向に沿って前記2つのCNT束の一部分(8b)を方向転換し、前記接続ライン(4)を形成する段階と、
を含む、請求項1から7の何れか1項に記載の電子デバイス内で、少なくとも2つの方向における電気接続を作り出す方法。 - −前記第1方向に沿った複数の平行なCNT束(8)の成長が、有利にはビア内で実施され、
−前記CNT束の一部分(8b)が前記第2方向に沿って方向転換され、
−前記第2方向に沿ったCNT束の一部分(8b)が重なりによって接続され、前記接続ライン(4)を形成する
ことを特徴とする、請求項8に記載の方法。 - それが、前記第2方向に沿ったCNT束の一部分(8b)上に、少なくとも1つの金属層(10、2)を堆積する段階をさらに含むことを特徴とする、請求項8または9に記載の方法。
- それが、前記第2方向に沿った一部分(8b)のレベルで、少なくとも1つのCNT束と横方向で接続することを目的とする別のCNT束(8’)を成長させ、場合によっては前記第2方向に沿って方向転換させ、前記接続ライン(4)を形成する段階をさらに含むことを特徴とする、請求項8に記載の方法。
- それが、前記他のCNT束(8’)上に金属層(2)を堆積する段階を含むことを特徴とする、請求項11に記載の方法。
- それが、CNTが成長されるべきではない領域に、TiNを堆積する少なくとも1つの段階をさらに含むことを特徴とする、請求項8から12の何れか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1050986 | 2010-02-11 | ||
FR1050986A FR2956243B1 (fr) | 2010-02-11 | 2010-02-11 | Structure d'interconnexion a base de nanotubes de carbone rediriges |
PCT/FR2010/052792 WO2011098679A1 (fr) | 2010-02-11 | 2010-12-17 | Structure d'interconnexion a base de nanotubes de carbone rediriges |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013520002A true JP2013520002A (ja) | 2013-05-30 |
JP5699164B2 JP5699164B2 (ja) | 2015-04-08 |
Family
ID=42667917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012552439A Expired - Fee Related JP5699164B2 (ja) | 2010-02-11 | 2010-12-17 | 方向転換されたカーボンナノチューブで作られた相互接続構造 |
Country Status (8)
Country | Link |
---|---|
US (2) | US20120292103A1 (ja) |
EP (1) | EP2534678B1 (ja) |
JP (1) | JP5699164B2 (ja) |
KR (1) | KR101721060B1 (ja) |
CN (1) | CN102725839A (ja) |
ES (1) | ES2531431T3 (ja) |
FR (1) | FR2956243B1 (ja) |
WO (1) | WO2011098679A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9096784B2 (en) | 2010-07-23 | 2015-08-04 | International Business Machines Corporation | Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance |
US9257359B2 (en) * | 2011-07-22 | 2016-02-09 | International Business Machines Corporation | System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks |
US9245813B2 (en) | 2013-01-30 | 2016-01-26 | International Business Machines Corporation | Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance |
US9090004B2 (en) | 2013-02-06 | 2015-07-28 | International Business Machines Corporation | Composites comprised of aligned carbon fibers in chain-aligned polymer binder |
US9082744B2 (en) | 2013-07-08 | 2015-07-14 | International Business Machines Corporation | Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329723A (ja) * | 2001-05-02 | 2002-11-15 | Fujitsu Ltd | 集積回路装置及び集積回路装置製造方法 |
JP2006228818A (ja) * | 2005-02-15 | 2006-08-31 | Fujitsu Ltd | カーボンナノチューブの形成方法および電子デバイスの製造方法 |
JP2006255867A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | カーボンナノチューブデバイス及びその製造方法 |
US20080042287A1 (en) * | 2004-07-29 | 2008-02-21 | International Business Machines Corporation | Integrated Circuit Chip Utilizing Oriented Carbon Nanotube Conductive Layers |
JP2008044099A (ja) * | 2006-08-11 | 2008-02-28 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | カーボンナノチューブ複合材料及びその製造方法 |
JP2009032819A (ja) * | 2007-07-25 | 2009-02-12 | Fujitsu Ltd | 電子装置の製造方法及びそれを用いた電子装置 |
JP2010006696A (ja) * | 2008-06-27 | 2010-01-14 | Commissariat A L'energie Atomique | 導体または半導体基板上に堆積させたカーボンナノチューブマットの製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100244262A1 (en) * | 2003-06-30 | 2010-09-30 | Fujitsu Limited | Deposition method and a deposition apparatus of fine particles, a forming method and a forming apparatus of carbon nanotubes, and a semiconductor device and a manufacturing method of the same |
US20090294966A1 (en) * | 2008-05-27 | 2009-12-03 | Unidym, Inc. | Carbon nanotubes as interconnects in integrated circuits and method of fabrication |
CN101562148B (zh) * | 2009-04-24 | 2011-08-24 | 北京大学 | 一种用碳纳米管实现上下两层导电材料垂直互连的方法 |
-
2010
- 2010-02-11 FR FR1050986A patent/FR2956243B1/fr not_active Expired - Fee Related
- 2010-12-17 US US13/575,371 patent/US20120292103A1/en not_active Abandoned
- 2010-12-17 CN CN2010800626547A patent/CN102725839A/zh active Pending
- 2010-12-17 KR KR1020127020149A patent/KR101721060B1/ko active IP Right Grant
- 2010-12-17 EP EP10807619.1A patent/EP2534678B1/fr not_active Not-in-force
- 2010-12-17 ES ES10807619.1T patent/ES2531431T3/es active Active
- 2010-12-17 WO PCT/FR2010/052792 patent/WO2011098679A1/fr active Application Filing
- 2010-12-17 JP JP2012552439A patent/JP5699164B2/ja not_active Expired - Fee Related
-
2014
- 2014-06-27 US US14/317,708 patent/US9165825B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329723A (ja) * | 2001-05-02 | 2002-11-15 | Fujitsu Ltd | 集積回路装置及び集積回路装置製造方法 |
US20080042287A1 (en) * | 2004-07-29 | 2008-02-21 | International Business Machines Corporation | Integrated Circuit Chip Utilizing Oriented Carbon Nanotube Conductive Layers |
JP2006228818A (ja) * | 2005-02-15 | 2006-08-31 | Fujitsu Ltd | カーボンナノチューブの形成方法および電子デバイスの製造方法 |
JP2006255867A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | カーボンナノチューブデバイス及びその製造方法 |
JP2008044099A (ja) * | 2006-08-11 | 2008-02-28 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | カーボンナノチューブ複合材料及びその製造方法 |
JP2009032819A (ja) * | 2007-07-25 | 2009-02-12 | Fujitsu Ltd | 電子装置の製造方法及びそれを用いた電子装置 |
JP2010006696A (ja) * | 2008-06-27 | 2010-01-14 | Commissariat A L'energie Atomique | 導体または半導体基板上に堆積させたカーボンナノチューブマットの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US9165825B2 (en) | 2015-10-20 |
CN102725839A (zh) | 2012-10-10 |
FR2956243B1 (fr) | 2013-10-25 |
WO2011098679A1 (fr) | 2011-08-18 |
KR101721060B1 (ko) | 2017-04-10 |
US20140338189A1 (en) | 2014-11-20 |
ES2531431T3 (es) | 2015-03-16 |
EP2534678A1 (fr) | 2012-12-19 |
FR2956243A1 (fr) | 2011-08-12 |
EP2534678B1 (fr) | 2015-02-11 |
KR20120113766A (ko) | 2012-10-15 |
JP5699164B2 (ja) | 2015-04-08 |
US20120292103A1 (en) | 2012-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7960277B2 (en) | Electronic device and method of manufacturing the same | |
KR100827524B1 (ko) | 반도체 소자의 제조 방법 | |
JP5699164B2 (ja) | 方向転換されたカーボンナノチューブで作られた相互接続構造 | |
TWI564241B (zh) | 具奈米碳管之產線後端的互連件 | |
US8338822B2 (en) | Electrical connection structure having elongated carbon structures with fine catalyst particle layer | |
TW200931531A (en) | Method for forming cu wiring | |
JP2009027157A (ja) | カーボンナノチューブベースの電気的接続の製造方法 | |
US8533945B2 (en) | Wiring structure and method of forming the same | |
JP2012049268A (ja) | 半導体基板の製造方法 | |
CN102881651B (zh) | 一种改善碳纳米管互连电特性的方法 | |
JP2013535820A (ja) | 狭い銅充填ビアの導電率を向上させるための方法及び構造体 | |
JP2008258184A (ja) | 電子デバイス及びその製造方法 | |
Kawabata et al. | Robustness of CNT via interconnect fabricated by low temperature process over a high-density current | |
TWI428274B (zh) | Process of nanotubes with internal connections | |
Katagiri et al. | Carbon nanotube vias fabricated by remote plasma-enhanced chemical vapor deposition | |
US20060138668A1 (en) | Passivation structure for semiconductor devices | |
KR100713916B1 (ko) | 반도체 소자의 제조방법 | |
JP2010263227A (ja) | 電気的接続構造の製造方法 | |
CN106356329B (zh) | 铜互连的电介质覆盖层的形成方法 | |
KR20230108327A (ko) | Cmos 호환가능 그래핀 구조, 인터커넥트 및 제조 방법 | |
JP2004031497A (ja) | 半導体装置およびその製造方法 | |
Xu et al. | Through-wafer interconnects using carbon nanotubes synthesized by chemical vapor deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140707 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140925 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141002 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5699164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |