KR20120113766A - 전향된 탄소 나노튜브로 이루어진 인터커넥션 구조 - Google Patents

전향된 탄소 나노튜브로 이루어진 인터커넥션 구조 Download PDF

Info

Publication number
KR20120113766A
KR20120113766A KR1020127020149A KR20127020149A KR20120113766A KR 20120113766 A KR20120113766 A KR 20120113766A KR 1020127020149 A KR1020127020149 A KR 1020127020149A KR 20127020149 A KR20127020149 A KR 20127020149A KR 20120113766 A KR20120113766 A KR 20120113766A
Authority
KR
South Korea
Prior art keywords
cnt
along
bundles
bundle
vias
Prior art date
Application number
KR1020127020149A
Other languages
English (en)
Other versions
KR101721060B1 (ko
Inventor
종 디종
Original Assignee
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 filed Critical 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Publication of KR20120113766A publication Critical patent/KR20120113766A/ko
Application granted granted Critical
Publication of KR101721060B1 publication Critical patent/KR101721060B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 적어도 2개의 다른 방향을 따라 확장하는 전기 커넥션들을 포함하는 전자 장치로서, 상기 커넥션들은 본질적으로, 적어도 두 개의 CNT 번들들이 제1 방향을 따라 축을 갖는 부분(8a) 및 제2 방향을 따라 축을 갖는 부분(8b)을 포함하는, 탄소 나노튜브(CNT)(8)로 형성되며, 커넥션 라인(4)을 형성하기 위해, CNT 번들 사이의 커넥션은 상기 적어도 두 개의 번들들의 상기 부분(8b)을 오버랩핑(overlapping)함으로써 달성되는 것을 특징으로 하는 전자 장치에 관한 것이다.

Description

전향된 탄소 나노튜브로 이루어진 인터커넥션 구조{Interconnection structure made of redirected carbon nanotubes}
본 발명은 카본 나노튜브(CNT; carbon nanotube)로 형성된 전기 커넥션(electric connection)들을 포함하는 전자 장치에 관한 것이다. 또한 본 발명은 이러한 커넥션들을 형성하는 방법에 관한 것이다.
본 발명은 특히 열, 전기 및 기계 커넥터를 위한 애플리케이션을 갖는다.
비아(via)들 또는 칩 인터커넥트(chip interconnect)들을 통해 제조한 CNT 또는 CNT 번들의 이용은 이미 제공되어 왔으며, 특히 구리(copper) 사용의 보완(complement) 또는 대안(alternative)도 제공하기 위해 제공되어 왔다. 실제로, 극히 작은 사이즈(minute size)가 수반된 경우에 후자는 조정(adapt)할 수 없다. 게다가 CNT는 다른 칩 레벨들 사이에 최상의 전기 전도도를 제공하는 것을 가능케 하는 낮은 전기저항과 같은 필요한 특성들을 갖는다.
비아(via)는 도전성 플레이트(conductive plate)들 사이에 커넥션을 생성하는 것을 가능케하는 캐비티(cavity)이다. 상기 플레이트 상에 형성된 전선(electric line)은 비아들 사이에 커넥션을 형성한다. 도전성 플레이트들은 알루미늄과 같은 금속으로 만들어지며, 그안에 파인 비아를 형성한 캐비티를 갖는 절연층(insulating layer)에 의해 분리된다.
구리는 전류 밀도가 매우 높은 경우 일렉트로마이그레이션(electromigration)으로 인한 장애를 야기하기 때문에, 전자 장치들의 소형화는 구리의 이용에 상당한 문제가 되었다. 구리선 및 비아들로 이루어진 아키텍처(Architecture)들은 22 나노미터 근처의 분해능(resolution)을 갖는 집적회로에서 그것들의 한계를 보인다.
도 1 및 2에 도시된 바와 같이, 구리 또는 텅스텐 비아들을 CNT들로 교체함으로써, 도전성 트랙(conductive track)들 사이의 커넥션을 보장하기 위한 CNT의 사용이 제공되어 왔다(Katagiri et al., Interconnect Technology Conference, 2009. IEEE International 1-3 June 2009, pp. 44- 46; Yokoyama et al. Japanese Journal of Applied Physics, Vol. 47, No 4, 2008, pp. 1985-1990). 그러나, 비아들 사이의 커넥션은 구리선에 의해 항상 보장되기 때문에, 이 방법은 완전히 구리를 없애는 것을 불가능하게 한다. 따라서 일렉트로마이그레이션 관련 이슈는 완전히 억제되었다.
문헌 US 2008/0042287은 상기 커넥션들이 CNT 번들에 의해 적어도 부분적으로 보장되는 전자 장치를 설명하고 있다. 상기 비아는, 다른 CNT 번들이 증착되고 상기 선 방향을 따라 향하는 도전성 물질의 층으로 커버된다. 그러나 상기 비아들 및 선들은 상기 동일한 CNT 번들로 형성되지 않는다.
문헌 US 2006/0212974은 상기 비아의 내부에 준비되고 이어서 두 개의 다른 레벨의 두 개의 도전층들을 연결시키기 위해 다른 방향을 따라 전향하는(redirect) CNT 번들들을 포함하는 전자 장치를 설명하고 있다. 비아들 사이에 커넥션들은 없다.
문헌 CN 101562148은 도전층 상에 CNT 용액의 증착에 의해 수직의(vertical) CNT 커넥션들을 형성하는 방법에 관한 것이다. 이 장치에 있어서, 다른 레벨의 두 개의 도전층들은 CNT 번들들에 의해 연결된다.
또 다른 기술은 CNT 비아의 동일한 개념에 기반하나, 상기 CNT의 성향을 바꾸어 그결과 수평선들을 형성하게 하는 금속 블록들을 이용하는 것을 포함한다(도 3). 그러나 촉매의 증착을 제어하고 금속 블록의 두 개의 표면 상에 두 개의 수직 방향으로의 CNT 성장을 제어하는 것은 어렵다(도 4). 이 기술의 또 다른 약점은 전도를 보장하기 위해 많은 CNT-금속 인터페이스들의 반복되는 교차이다.
문헌 US 2009/0294966은 두 개의 도전층들 사이의 전기 커넥션을 보장하는 종적인 CNT 비아들뿐만 아니라 비아들 사이의 전기적 커넥션을 제공하는 종적인 CNT 선들을 설명하고 있다. 이는 두 개의 다른 방향을 따라 향하는 두 개의 독립된 번들들을 포함한다. 상기 비아로부터 기원한 상기 CNT 번들들은 선을 형성하는 것이 불가능하다.
이들 다른 접근법은 조금씩 서서히 캐비티 내에서 CNT 성장을 제어함으로써 결과적으로 CNT 번들 밀도의 쟁점을 제기하는 것을 시사한다. 사실, 그것들의 특성 및 그것들의 성향의 동질성처럼, CNT 밀도의 제어는 나노일렉트로닉스에 있어 좋은 전기적 커넥션들을 제공하는데 중요하게 여겨진다. 따라서 높은 CNT 밀도는 필수적이다.
Hata와 동업자들(Hayamizu et al., Nature nanotechnology, Vol. 3, 2008, 289-294)은 알코올 용액 내에서 분산된 CNT 필름의 딥핑(dipping)에 의해 획득 가능한 조직화되고 밀도를 높이는 효과를 최근 밝혔다. 사실, CNT 필름이 알코올 수조에서 그것의 표면에 수직으로 딥핑되고 이어서 건조되는 경우, 상기 CNT는 수집되고 정렬된다. 상기 액체의 표면 장력과 강한 반 데르 발스 상호 작용(Van der Waals interactions)으로 인해, 상기 CNT들은 흑연에 가까운 구조를 이룬다. 상기 CNT들의 분해는 치밀화(densification) 후에 관찰되지 않는다. 그러나, Hata는 동일한 방향을 따라 향하는 CNT들로 이루어진 구조를 획득하였으며, 그 결과 가능한 애플리케이션들을 제한하였다.
본 발명은 특히 금속들의 이용을 없애는 것이 가능하고 단순한 제조 공정을 실행하는 기술적 해결 방안을 위한 조사로부터 나왔다.
일반적으로, 본 발명은 비아로 불리는 캐비티 내에 포함되고 제1 방향을 따라 향하는 탄소 나노튜브(CNT) 번들로, 전자 장치에 전기 커넥션을 형성하는 것을 포함한다. 그러한 CNT 번들들은 선들에 의해 측면으로 상호 연결되며 또한 제2 방향을 따라 향하는 CNT 번들들로 만들어진다.
나머지 논의에 있어서, 용어 "비아(via)" 및 "선(line)"은 각각 캐비티들 또는 비아들 내에 포함된 CNT 번들을 가리키며, 커넥션 선을 나타낸다.
일반적으로, 본 발명에 따른 전자 장치는 특히 절연층(실리카(silica) 또는 낮은 K 마이크로일렉트로닉스 물질)으로 덮힌 도전판(예를 들어, 알루미늄으로 이루어짐)으로 이루어진 연속된 구조를 포함한다. 선들에 의해 상호 연결된 캐비티들은 플레이트들(비아들) 사이 또는 비아들(선들) 사이에 인터커넥트들을 형성하기 위해 절연 블록 내부에 파내진다.
더 특별하게는, 본 발명은 적어도 두 개의 다른 방향들을 따라 확장하는 전기 커넥션(electric connection)을 포함하는 전자 장치에 관한 것이다. 일반적으로, 상술한 커넥션들은 본질적으로 탄소 나노튜브(CNT)의 번들로 형성되며, 여기서 적어도 두 개의 CNT 번들들은 제1 방향을 따라 향하는 축을 갖는 부분과 제2 방향을 따라 전향된 축을 갖는 부분을 포함한다. 더욱이, CNT 번들들 사이의 커넥션은 커넥션 선(connection line)을 형성하기 위해 상술한 적어도 두 개의 CNT 번들들의 부분을 오버랩핑(overlapping) 함으로써 달성된다.
상기 전기 커넥션들을 형성하는 적어도 두 개의 번들들은 방향이 휘어지며, 상기 CNT 번들들 중 하나의 에어리어(area)는 제1 방향을 따라 또 다른 영역은 제2의 다른 방향을 따라 향한다.
본 발명의 전기 커넥션 시스템은 적어도 두 개의 방향들, 유리하게는 수직(vertical) 및 수평(horizontal)으로 커넥션을 형성할 수 있으나, 두 개 방향 이상, 특히 3개 방향의 커넥션, 특히 수평면(horizontal plane)에 두 개의 상이한 커넥션들을 형성하는데도 사용될 수 있음에 주목하여야 한다.
본 발명에 따르면, 전기 커넥션들은 CNT 번들들 또는 번치(bunch)들, 즉, 대체로 평행 성장축(parallel growth axis)을 갖는 다수의 집적된 탄소 나노튜브로 주로 형성된다. 용어 "본질적으로(essintially)"는 전기 커넥션들이 CNT들, 결과적으로 종래 기술인 금속선 또는 블록이 없는 경우에 오직 보장될 수 있음을 가리킨다. 그러나 하기에서 설명되는 바와 같이, 번들들 사이의 전기 컨택트는 금속 증착(metal deposition)을 더 실행함으로써 향상될 수 있다.
실제는, 이러한 전기 커넥션들은 다음 방법을 실행함으로써 생성된다:
- 제1 방향을 따라 적어도 하나의 CNT 번들의 성장;
- 유리하게는 액체의 흐름에 의해, 제2 방향을 따라, CNT 번들 일부의 전향(redirection).
일반적으로, 본 발명에 따른 전자 장치 내에서 적어도 두 개의 방향으로 전기 커넥션들을 생성하는 방법은 다음의 단계를 포함한다:
- 상술한 장치의 캐비티에 제1 방향을 따라 적어도 두 개의 CNT 번들을 성장;
- 커넥션 선을 형성하기 위해, 유리하게는 액체의 흐름에 의해, 제2 방향을 따라, 상기 두 개의 CNT 번들들 일부의 전향.
이 장치의 형성는 결과적으로, 종래 기술에서 시도되고 실험된 기술들에 따라, 특히 철(iron)과 같은 촉매로서, 캐비티 내에 제1 방향을 따라 CNT 번들들의 제어된 성장을 포함한다.
일반적으로, 상술한 번들들이 비아보다 적어도 더 큰 높이를 가지는 경우, CNT 번들들의 성장은 멈춘다. 이어서 이들 CNT 번들의 일부는, 유리하게는 액체의 흐름에 의해, 제2 방향을 따라 전향된다.
CNT 번들의 전향은 Hayamizu 등 문서에 설명된 기술에 의해 실행될 수 있다(Nature nanotechnology, Vol. 3, 2008, 289-294). 실제는, 그것은 이소프로필 알코올(isopropyl alcohol) 용액 내에서 CNT들을 이머징(immersing)하는 단계와 그루브(groove)의 방향에 평행하게 그것들을 끌어당기는(pulling) 단계를 포함하며, 상기 그루브는 액체의 메니스커스(meniscus)에 수직이다. 또한 이 동작은 CNT 번들들의 치밀화를 가능하게 한다.
특별한 실시예에 따르면, 제2 방향을 따라 전향된 CNT 번들의 부분은, 제1 방향을 따르는 CNT 번들의 부분에 실질적으로 수직이다.
일반적으로, 제1 방향은 실질적으로 수직 방향이다. 유리하게는, 제1 방향을 따르는 CNT 번들의 부분은 전자 장치의 비아를 형성한다.
우선적으로, 제2 방향은 실질적으로 수평 방향이다. 유리하게는, 제2 방향을 따르는 CNT 번들의 부분은 전자 장치의 커넥션 선을 형성한다.
특별한 실시예에서, 결과적으로 비아들 및 선들은 수직이다.
비아들 사이에 커넥션들을 형성하기 위해, 특히, 본 발명에 따른 전자 장치는, 커넥션 선을 형성하는, 실질적으로 수평일 수 있는, 제2 방향을 따르는 부분을 갖는 적어도 두 개의 CNT 번들들을 우선적으로 포함한다. 상기 선은 유리하게는 제2 방향을 따르는 CNT 번들들의 부분을 중첩시킴으로써(overlapping), 즉, 번들 말단(end)의 연속적인 중첩(successive superposition)에 의해 형성된다.
이 실시예는 다음 방법에 의해 실행된다:
- 유리하게는 비아들 내에, 제1 방향을 따라 다수의 평행 CNT 번들들의 성장;
- 제2 방향을 따라 CNT 번들들 일부의 전향;
- 커넥션 선을 형성하기 위해, 유리하게는 중첩시킴으로써, 제2 방향을 따라 CNT 번들들 일부의 연결.
중첩은 CNT 번들들의 상부 일부를 평평하게 만들며(flattening), 제1 방향으로, 바람직하게는 실질적으로 수직으로, 캐비티 내에 포함된 CNT 번들의 일부를 오직 제거함으로써 사실상 획득된다. 유리하게는, 제2 방향, 즉 중첩 방향은 커넥션 선을 포함하도록 하기 위해 절연 블록 내에 미리 파인 그루브의 방향이다.
특정 실시예에 따르면, 본 발명의 장치는 추가적으로 금속층(metal layer)을 포함한다. 유리하게는, 그것은 제2 방향을 따라 CNT 번들들의 적어도 일부, 훨씬 더 유리하게는 커넥션 선을 덮는다.
이 금속층은 다음을 가능하게 할 수 있다:
- 캡슐화(encapsulation)를 위해, 상기 장치의 표면을 균일화(uniformize)하거나 상부 커넥션 레벨을 형성하는 지지체(support)로서 사용, 마지막 경우에 있어서, 제2 CNT 레벨의 성장을 향상시킬 수 있는 금속 물질, 예를 들어, 알루미늄을 증착하는 것이 유리하다; 및/또는
- 비아들 사이의 커넥션을 향상.
이 금속층은 당업자에게 공지된 채용된 기술로 증착된다.
또 다른 실시예에 따르면, 전자 장치는 선을 형성하기 위해, 제2 방향으로 그것의 일부의 레벨에서, 상기 장치의 적어도 하나의 CNT 번들에 측면으로 연결된 다른 CNT 번들을 더 포함할 수 있다. 이 다른 CNT 번들은 비아로부터 및 아마 몇몇 비아들 사이에서 기원한 번들과 커넥션을 보장한다. 이 커넥션은, 이전에 설명된 바와 같이, 제2 방향을 따라 직접적으로 다른 CNT 번들의 성장 후 또는 제2 방향을 따라 전향 후에 달성된다.
우선적으로, 상기 다른 CNT 번들은 비아들 사이의 커넥션을 보장하기 위해, 적어도 두 개의 CNT 번들들에 측면으로 연결된다.
상기 선택된 동작 모드에 따르면, 비아들 또는 커넥션 선을 형성하는 CNT 번들들의 성장은 동시 또는 독립된 것일 수 있다.
유리하게는, 상기 다른 CNT 번들의 성장은 캐비티 내부가 아닌 그루브 내부에서 실행된다. 따라서 상기 다른 CNT 번들은, 절연 블록에 의해 물리적으로 분리되기 때문에, 도전 플레이트와 직접적으로 접촉할 수 없다. 제2 방향을 따라 이 다른 CNT 번들의 전향은 그루브에서 달성될 수 있다.
이 특정 실시예에서, CNT 번들들 사이의 측면 커넥션은 유리하게는 금속층의 증착에 의해 달성될 수 있다. 실제는, 금속층은 두 가지 타입의 CNT 번들들의 접점에 위치한다: 제2 방향을 따라 그것의 일부의 레벨에서, 선을 형성하는 다른 번들 및 비아(들)로부터 발생한, 적어도 하나의 CNT 번들. 이 층은 유리하게는 다음의 그룹으로부터 선택된 소위 접촉 금속(contact metal)으로 형성된다: 팔라듐(palladium), 구리(copper), 금(gold) 또는 티타늄(titanium). 결과적으로, 상기 접촉 금속은 커넥션 선을 형성하는 CNT 번들 및 비아들로부터 기원한 CNT 번들들 사이의 커넥션을 보장한다.
본 발명의 문맥에서, 미리 정해진 성장 에어리어(area)에 CNT를 위치시키기 위해, 다음 중 어느 하나가 실행될 수 있다.
- 전체 플레이트 상에 성장 촉매를 증착시키고 이어서 미리 정해지지 않은 에어리어로부터 (에칭(etching), 연마(polishing)에 의해) 그것을 제거;
- Dijon 등(Diam. Relat. Mater., 2009, doi:10.1016/j.diamond.2009.11.017)에 설명된 바와 같이, 미리 정해지지 않은 에어리어 상에 TiN을 증착하고 이어서 촉매 전체 웨이퍼(catalyst full wafer)를 증착.
바람직한 실시예에 따르면, 본 발명에 따른 전자 장치 내에서 적어도 두 개의 방향으로 전기 커넥션을 형성하는 방법은 제2 방향을 따라 CNT 번들들의 일부 상에서 적어도 하나의 금속층을 증착하는 단계를 더 포함한다.
커넥션 선을 형성하기 위해, 제2 방향을 따라 그것의 일부의 레벨에서, 제2 방향을 따라 전향(redirection)이 가능한, 적어도 하나의 CNT 번들에 측면으로 연결하기 위한 다른 CNT 번들을 성장시키는 단계를 더 포함할 수 있다. 이 특정 경우에 있어서, 상기 방법은 아마 상기 다른 CNT 번들 상에 금속층을 증착하는 단계를 포함할 수 있다.
나아가, 본 발명에 따른 장치를 형성하는 방법은, CNT가 성장해서는 안되는 에어리어 상에 TiN을 증착시키는 적어도 하나의 단계를 포함할 수 있다.
본 발명에 따른 전자 장치에서, 전류(electric current)는 탄소 나노튜브를 통해 근본적으로 흐르는 것으로 나타나고, 그 결과 일렉트로마이그레이션 문제는 상당히 감소한다. 나아가, 그러한 장치들을 형성하는 방법은, 비교적 시도되고 실험된 기술들을 시행한다.
따라서 본 발명은 플레이트(plate)들 사이의 커넥션을 보장하거나 CNT 번들 방향의 변화를 보장하는 금속들의 이용을 없애는 것이 가능한 새로운 아키텍처를 제공하며, 이는 카본 나노튜브(CNT)의 성장 및 전향(redirection)에 기반한다.
첨부된 도면과 관련하여, 본 발명의 앞서 언급한 그리고 다른 특징 및 이점들이 하기의 실시예들의 한정되지 않은 설명에서 논의될 것이다.
도 1은 종래 기술 ULSI ("Ultra Large Scale Integration(극대규모 집적 회로)") 인터커넥트에서 탄소 나노튜브의 집적을 도시한 도면을 나타낸다.
도 2는 종래 기술, 즉, 구리 케이블과의 접촉을 형성하는, 비아에서의 탄소 나노튜브의 성장을 도시한 도면이다.
도 3은 금속 접촉 블록을 나타내는, 종래 기술 선/비아 인터커넥션 시스템의 3차원 현미경 도면(microscope view)이다.
도 4는 금속 접촉 블록을 나타내는, 종래 기술 선/비아 인터커넥션 시스템의 도면이다.
도 5는 각각 (A) 비아들로부터 기원한 전향된 CNT를 중첩하거나 (B) 개별 CNT들 사이의 커넥션에 의한, 본 발명에 따른 인터커넥션 장치의 도면이다. 화살표는 전류 방향을 원은 교차되는 접점을 나타낸다.
도 6은 CNT 번들들 사이의 접촉이 금속에 의해 향상되는 본 발명에 따른 두 개의 인터커넥션 장치(A, B)의 도면이다.
도 7은 비아들 및 선들이 동시에 형성되는 본 발명의 일실시예에 따른 개략도이다. 좌측도: 단면도; 우측도: 평면도.
도 8은 CNT 오버랩핑에 의해 본 발명에 따른 인터커넥션 장치를 형성하는 방법을 도시한 도면이다: A 내지 F: 그루브에 수직인 단면도; G 내지 H는 그루브 방향에 평행인 도면.
도 9는 비아들 및 선의 동시 성장에 의해 본 발명에 따른 대체 인터커넥션 장치를 형성하는 방법을 도시한 도면이다.
도 10은 비아들 및 선의 독립적 성장, 및 접촉 금속의 삽입에 의해, 본 발명에 따른 대체 인터커넥션 장치를 형성하는 방법을 도시한 도면이다.
다른 실시예들이 결과적으로 두 개의 다른 수직 방향들로, 수직 및 수평 인터커넥트들을 필요로 하는 전자 장치에 관하여 하기에서 설명된다. 이들 모든 커넥션들은 탄소 나노튜브로 형성된다:
- 절연 물질의 층에 형성된, 비아들 내에서 성장하는 수직 CNT 번들들에 의해 수직 커넥션들이 형성된다;
- 수평 커넥션들이 또한 CNT들에 의해 보장되고 커넥션 라인을 형성한다. 그것들은 비아들로부터 기원한 전향된 번들들을 중첩함으로써 발생되거나(제1 실시예; 도 5A), 비아들로부터 발생한 전향된 번들들과 측면 접촉된 독립된 번들을 성장시킴으로써 발생될 수 있다(제2 실시예; 도 5B).
특정 실시예에 따르면, 금속층(2, 10)은 또한, 특히 CNT 번들들의 일부(8b) 상에서, CNT 번들들과 접촉한다(도 6a 및 도 6b).
이러한 층은 유리하게는 다음으로 구성된다:
- 예컨대 Pd 또는 Ti로 구성되어 CNT의 접촉을 향상시키는 층(10); 및/또는
- 새로운 CNT 레벨, 결과적으로 새로운 인터커넥션 레벨의 성장을 허용하는 예컨대, Al로 구성된 층(2).
변형으로서, 그것은 두 가지 종류의 층들(10, 2)을 결합한 이중층(bilayer)일 수 있다.
I/ 본 발명의 제1 실시예(First embodiment of the invention):
이미 언급된 바와 같이, 수직 CNT 번들들을 중첩시키는 제1 실시예는 각각 도 5A 및 6A에 도시되어 있다.
더 상세하게는, 그것의 형성 방법은 도 8에 도시되어 있다. 단계 A부터 F가 단면도, 즉, 그루브(3)에 수직으로 개략적으로 도시되어 있으며, 도 8G 및 8H는 그루브(3)의 방향에 평행한 도면에 대응함에 주목하여야 한다.
A/ 기저 구조의 형성(Forming of the base structure):
실리카 또는 마이크로일렉트로닉스의 낮은 K 물질로 구성된, 절연층(1)이 도전층(2) 상에 증착된다. 도체(2)는 일반적으로 알루미늄이다.
B/ 그루브의 에칭(Etching of the groove):
절연체(1) 내에, 향후 선(4)이 될 그루브(3)가, 통상적인 리소그래피법에 의해 형성된다.
C/ TiN 증착(TiN deposition):
약 50nm의 두께를 갖는 TiN층(5)이 가능하다면 컨포멀 증착법(conformal deposition method)으로 그루브(3)에 증착된다. TiN은 촉매(6), 여기서는 철이 TiN에 증착되는 경우, 탄소 나노튜브의 성장을 저해하는 기능을 한다.
D/ 비아 오프닝(Via opening):
비아들(7)이 그루브(3)에서 오픈된다. 절연체(1)를 통한 에칭이 도체(2)에서 중지된다.
E/ 촉매 증착(Catalyst deposition):
촉매(6)의 증착은 상온에서 실행된다. 일반적으로 그것은 증착(evaporation) 또는 이온 빔 스퍼터링(ion beam sputtering)에 의해 증착된, 1nm의 철층이다. 측벽피복성(side coverage)을 최소화하기 위해, 증착은 수직 입사(normal incidence)로 실행된다.
F/ 선택적 나노튜브 성장(Selective nanotube growth):
통상적으로, 탄소 나노튜브(CNT)(8)는 C2H2+H2+He 혼합물(10 sccm, 50 sccm, 50 sccm)에 의해 600℃에서 성장하여 상온에서 형성된 RF 에어 플라즈마(RF air plasma)에 의해 미리 산화된 철을 갖는다. 플라즈마 조건은 다음과 같다:
- 압력 0.3 토르(P = 0.3 Torr);
- 30분 동안 70W 파워(70-W power for 30 minutes).
이 방법은 마지막 것이 TiN(5) 상에 증착되는 경우를 제외하고, 철(6) 상에 나노튜브(8)의 성장을 허용한다. 이 경우에 있어서, 성장은 없다.
600℃ 성장 동안 압력은 1토르(Torr)이다. 저온 플라즈마(cold plasma) 및 기온 상승이 0.3 토르 압력으로 15분 내로 실행된 후에 반응 가스가 유입된다.
나노튜브(8)의 높이는 성장 시간에 의해 정해진다.
G/ 나노튜브 전향(Nanotube redirection):
성장 후에, 장치는 이소프로필 알코올(isopropylic alcohol)에서 이머징되고 그루브(3)의 방향에 수직으로 당겨진다: 액체의 메니스커스(meniscus)는 그루브(3)에 수직이다. 그루브 튜브를 통하여 흐르는 액체는 비아들(7)로부터 기원한 튜브(8)을 평평하게 한다. 상기 튜브들은 이 동작 후에 매우 밀도가 높아진다. 나아가, 튜브들(8)는 두 개의 다른 부분을 갖는다:
- 비아들(7)의 축과 평행한 축을 갖는 부분(8a), 및
- 그루브(3)의 축에 평행한 축을 갖는 부분(8b).
상이한 비아들(7)로부터 기원한 나노튜브 번들들(8)은 결과적으로 그루브(3)에서 평평해지고 접촉이 이뤄진다. 따라서 상이한 비아들(7)로부터 기원한 적어도 두 개의 나노튜브 번들들을 중첩시킴으로써 라인 커넥션(line connection)(4)을 형성하는 것이 가능하다.
이 단계의 마지막에서, 도 5a에 도시된 바와 같은 인터커넥션 시스템이 획득된다. 선(3)은 비아들(7)로부터 기원한 나노튜브 번들들(8b)를 중첩시킴으로써 형성된다. 이 실시예에서, 선저항 R은 나노튜브 저항에 더해진 일련의 인터페이스 저항으로 구성된다.
그러나, 계속되는 단계에서(도 8h), 다음 레벨에서(캡슐화) 동작(인터커넥트의 생성)을 반복하는 것이 가능하도록 하고 구조를 평면화하기 위해, 선(4)의 표면에서, 다시 알루미늄으로 금속 증착(2)를 실행하는 것이 추천될 수 있다. 이 단계의 마지막에서, 도 6a에 도시된 바와 같은 인터커넥션 시스템이 획득된다.
II/ 본 발명의 제2 실시예(Second embodiment of the invention):
제2 실시예는 도 5b, 6b, 7, 9 및 10에서 도시된다.
도 5b는, 오직 하나의 인터페이스 저항이 남기 때문에, 선저항이 제1 실시예에서보다 더 작다는 사실을 도시한다.
도 7은 적어도 두 개의 상이한 나노튜브 번들들로부터 기원한, 유리하게는 동시에 형성된, 실질적으로 수직인 인터커넥트들, 각각 비아들(7) 및 선들(4)에 따른 제2 실시예의 원리를 도시한 도면이다. 좌측부는 단면도이고 우측부는 평면도를 나타냄에 주의하여야 한다.
단계 A부터 C는 도 8의 것과 유사하다.
그러나 비아들(7)의 오픈 전에, 추가적인 단계가 실행된다(도 9d: 촉매(6)의 증착 후에, 에어리어에서의 탄소 나노튜브(8')의 성장을 획득하기 위해, TiN(5)의 오프닝(opening)(9)이 그루브(3)에 형성된다. 이는 선의 성장 에어리어(9)를 배열하는 것에 대응한다.
다음 단계는 레진층(resin layer)을 갖는 보호 구멍(9)을 가지는 오프닝 비아들(7)을 포함한다(도 9e).
촉매의 증착 후(도 9f) 및 성장 단계 동안(도 9g), 튜브(8, 8')는 각각 라인 레벨에서 형성된 비아들(7) 및 성장 에어리어(9)에서 성장한다. CNT(8, 8')로부터 기원한 번들들은, 비아들 및 라인에서의 촉매 두께 및 상이한 플라즈마 조건을 바꿈으로써, 상이한 길이로 주어질 수 있다.
비아들(7)로부터 및 성장 에어리어(9)로부터 각각 기원한 두 개의 나노튜브 번들들(8, 8')의 전향 후에, 획득된 인터커넥션 시스템은 도 5b에 도시된 것에 대응한다. 커넥션 라인(4)이 비아들(7)로부터 기원하지 않은 나노튜브 번들들(8')로써 구성됨을 관찰할 수 있다.
도 10은 도 8로부터 비롯되나, 나노튜브(8, 8')의 성장이 선(4) 및 비아들(7)로부터 별도로 실행되고, 인터페이스 금속(10)이 (각각 비아들(8b)의 CNT 및 선들(8'의 CNT 사이에) 두 개의 나노튜브 번들들 사이에 삽입되는 일실시예이다.
상기 방법은 도 8의 단계 a부터 g로 개시된다.
그러나, 단계 H는 대신 도 10의 단계 H' 내지 M'이 실행된다:
H'/ 접촉 금속의 증착(Deposition of a contact metal):
비아들(7)로부터 기원한 나노튜브들(8)의 전향 후에(8a, 8b), 팔라듐, 구리, 금 또는 티타늄과 같은 접촉 금속(10)이 증착된다.
I'/ 접촉 금속 오프닝(Contact metal opening):
이어서 접촉 금속(10)이, 절연체(1)까지 완전히, 그루브(3)의 말단에서 에칭함으로써, 오픈된다. 선(4)으로부터 기원한 장래 나노튜브(8')의 성장 에어리어(9)가 결과적으로 형성된다.
J'/ 촉매 증착(Catalyst deposition):
촉매가 증착 또는 스퍼터링에 의해 증착된다.
K'/ 접촉 금속 평탄화(Contact metal planarization):
성장 에어리어(9)에 촉매(6)를 유지하면서, 접촉 금속(10) 상에 촉매 증착(6)을 억제하기 위해 CMP ("Chemical and Mechanical Polishing")에 의해 장치가 평탄화된다.
L'/ 제2 나노튜브 성장(Second nanotube growth):
도 8의 단계 F에서와 같이 동일한 조건에서 제2 성장이 실행된다. 성장 에어리어(9)에서 기원하여 선(4)을 형성하기 위한 나노튜브(8')의 번들이 결과적으로 획득된다.
M'/ 선 전향(Line redirection):
성장 후에, 나노튜브 번들은 도 8의 단계 G에서와 같은 동일한 방법으로 전향된다. 비아(7)로부터 기원한 나노튜브들(8)을 갖는 컨택트 비아 금속(10) 내의 커넥션 라인(4)이 결과적으로 획득된다.
이러한 프로세스의 마지막에는, 도 6b에 도시된 바와 같은 인터커넥션 시스템이 획득된다.
1: 절연층 2: 도전층
3: 그루브 4: 라인 커넥션
5: TiN 6: 성장 에어리어

Claims (13)

  1. 적어도 2개의 다른 방향을 따라 확장하는 전기 커넥션들을 포함하는 전자 장치로서, 상기 커넥션들은 본질적으로, 적어도 두 개의 CNT 번들들이 제1 방향을 따라 축을 갖는 부분(8a) 및 제2 방향을 따라 축을 갖는 부분(8b)을 포함하는, 탄소 나노튜브(CNT)(8)로 형성되며, 커넥션 라인(4)을 형성하기 위해, CNT 번들 사이의 커넥션은 상기 적어도 두 개의 번들들의 상기 부분(8b)을 오버랩핑(overlapping)함으로써 달성되는 것을 특징으로 하는 전자 장치.
  2. 제1항에 있어서,
    상기 두 개의 방향들은 실질적으로 수직(perpendicular)인 것을 특징으로 하는 전자 장치.
  3. 상기 제1 방향은 실질적으로 수직이고, 이 방향을 따라 상기 CNT 번들의 부분(8a)이 비아(7)를 형성하는 것을 특징으로 하는 전자 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    제2 방향은 실질적으로 수평이고, 이 방향을 따라 상기 CNT 번들의 부분(8b)이 커넥션 선(4)을 형성하는 것을 특징으로 하는 전자 장치.
  5. 제4항에 있어서,
    커넥션 선(4) 상에 금속층(10, 2)을 포함하는 것을 특징으로 하는 전자 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    커넥션 선(4)을 형성하기 위해, 제2 방향을 따라 그것의 부분(8b)의 레벨에서, 전자 장치의 적어도 하나의 CNT 번들에 측면 연결된 다른 CNT 번들(8')을 포함하는 것을 특징으로 하는 전자 장치.
  7. 제6항에 있어서,
    상기 다른 번들(8')은 비아들(7) 사이의 커넥션을 보장하기 위해, 적어도 두 개의 번들들(8b)에 측면 연결되는 것을 특징으로 하는 전자 장치.
  8. 제1항 내지 제7항의 전자 장치 내에 적어도 두 개의 방향으로 전기 커넥션들을 형성하는 방법에 관한 것으로, 다음의 단계를 포함하는 것을 특징으로 하는 방법:
    - 상기 장치의 캐비티 내에 제1 방향을 따라 적어도 두 개의 CNT 번들들(8)을 성장시키는 단계;
    - 커넥션 선(4)을 형성하기 위해, 유리하게는 액체의 흐름에 의해, 제2 방향을 따라 상기 두 개의 CNT 번들들의 부분(8b)을 전향(redierct)시키는 단계.
  9. 제8항에 있어서,
    제1 방향을 따라 다수의 평행 CNT 번들들(8)의 성장은 유리하게는 비아들 내에서 실행되고;
    상기 CNT 번들들의 부분(8b)은 제2 방향을 따라 전향되며;
    상기 제2 방향을 따르는 상기 CNT 번들들의 부분(8b)은 커넥션 선(4)을 형성하기 위해 오버랩핑됨으로써 연결되는 것을 특징으로 하는 방법.
  10. 제8항 또는 제9항에 있어서,
    제2 방향을 따르는 상기 CNT 번들들의 부분(8b) 상에 적어도 하나의 금속층(10, 2)을 증착시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제8항에 있어서,
    커넥션 선(4)을 형성하기 위해, 상기 제2 방향을 따라 그것의 부분(8b)의 레벨에서, 적어도 하나의 CNT 번들에 측면으로 연결되기 위한 다른 CNT 번들(8')을 성장시키는 단계 및 제2 방향을 따라 전향시킬 수 있는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서,
    상기 다른 CNT 번들(8') 상에 금속층(2)을 증착시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서,
    CNT가 성장되어서는 안되는 에어리어 상에 TiN을 증착시키는 적어도 하나의 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020127020149A 2010-02-11 2010-12-17 적어도 2개의 다른 방향을 따라 확장하는 전기 커넥션들을 포함하는 전자 장치 및 이를 형성하는 방법 KR101721060B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1050986 2010-02-11
FR1050986A FR2956243B1 (fr) 2010-02-11 2010-02-11 Structure d'interconnexion a base de nanotubes de carbone rediriges
PCT/FR2010/052792 WO2011098679A1 (fr) 2010-02-11 2010-12-17 Structure d'interconnexion a base de nanotubes de carbone rediriges

Publications (2)

Publication Number Publication Date
KR20120113766A true KR20120113766A (ko) 2012-10-15
KR101721060B1 KR101721060B1 (ko) 2017-04-10

Family

ID=42667917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127020149A KR101721060B1 (ko) 2010-02-11 2010-12-17 적어도 2개의 다른 방향을 따라 확장하는 전기 커넥션들을 포함하는 전자 장치 및 이를 형성하는 방법

Country Status (8)

Country Link
US (2) US20120292103A1 (ko)
EP (1) EP2534678B1 (ko)
JP (1) JP5699164B2 (ko)
KR (1) KR101721060B1 (ko)
CN (1) CN102725839A (ko)
ES (1) ES2531431T3 (ko)
FR (1) FR2956243B1 (ko)
WO (1) WO2011098679A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9096784B2 (en) 2010-07-23 2015-08-04 International Business Machines Corporation Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance
US9257359B2 (en) * 2011-07-22 2016-02-09 International Business Machines Corporation System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks
US9245813B2 (en) 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9090004B2 (en) 2013-02-06 2015-07-28 International Business Machines Corporation Composites comprised of aligned carbon fibers in chain-aligned polymer binder
US9082744B2 (en) 2013-07-08 2015-07-14 International Business Machines Corporation Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329723A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd 集積回路装置及び集積回路装置製造方法
US20060212974A1 (en) * 2005-03-18 2006-09-21 Fujitsu Limited Carbon nanotube device and manufacturing method of the same
US20080042287A1 (en) * 2004-07-29 2008-02-21 International Business Machines Corporation Integrated Circuit Chip Utilizing Oriented Carbon Nanotube Conductive Layers
JP2008044099A (ja) * 2006-08-11 2008-02-28 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi カーボンナノチューブ複合材料及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244262A1 (en) * 2003-06-30 2010-09-30 Fujitsu Limited Deposition method and a deposition apparatus of fine particles, a forming method and a forming apparatus of carbon nanotubes, and a semiconductor device and a manufacturing method of the same
JP5028744B2 (ja) * 2005-02-15 2012-09-19 富士通株式会社 カーボンナノチューブの形成方法および電子デバイスの製造方法
JP2009032819A (ja) * 2007-07-25 2009-02-12 Fujitsu Ltd 電子装置の製造方法及びそれを用いた電子装置
US20090294966A1 (en) * 2008-05-27 2009-12-03 Unidym, Inc. Carbon nanotubes as interconnects in integrated circuits and method of fabrication
FR2933106B1 (fr) * 2008-06-27 2010-12-24 Commissariat Energie Atomique Procede d'obtention de tapis de nanotubes de carbone sur substat conducteur ou semi-conducteur
CN101562148B (zh) * 2009-04-24 2011-08-24 北京大学 一种用碳纳米管实现上下两层导电材料垂直互连的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329723A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd 集積回路装置及び集積回路装置製造方法
US20080042287A1 (en) * 2004-07-29 2008-02-21 International Business Machines Corporation Integrated Circuit Chip Utilizing Oriented Carbon Nanotube Conductive Layers
US20060212974A1 (en) * 2005-03-18 2006-09-21 Fujitsu Limited Carbon nanotube device and manufacturing method of the same
JP2008044099A (ja) * 2006-08-11 2008-02-28 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi カーボンナノチューブ複合材料及びその製造方法

Also Published As

Publication number Publication date
US20140338189A1 (en) 2014-11-20
CN102725839A (zh) 2012-10-10
JP2013520002A (ja) 2013-05-30
EP2534678A1 (fr) 2012-12-19
FR2956243A1 (fr) 2011-08-12
EP2534678B1 (fr) 2015-02-11
FR2956243B1 (fr) 2013-10-25
US9165825B2 (en) 2015-10-20
ES2531431T3 (es) 2015-03-16
US20120292103A1 (en) 2012-11-22
KR101721060B1 (ko) 2017-04-10
WO2011098679A1 (fr) 2011-08-18
JP5699164B2 (ja) 2015-04-08

Similar Documents

Publication Publication Date Title
US7960277B2 (en) Electronic device and method of manufacturing the same
TWI298709B (en) Conductive article, conductive trace, and assembly including substrate and conductive trace disposed on the substrate
US7217650B1 (en) Metallic nanowire interconnections for integrated circuit fabrication
JP4549002B2 (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
US7521358B2 (en) Process integration scheme to lower overall dielectric constant in BEoL interconnect structures
US8338822B2 (en) Electrical connection structure having elongated carbon structures with fine catalyst particle layer
KR101110804B1 (ko) 배선 구조체의 형성 방법
US9165825B2 (en) Interconnection structure made of redirected carbon nanotubes
US20080317947A1 (en) Method for making a carbon nanotube-based electrical connection
US8598708B2 (en) Carbon nanotube-based interconnection element
JP2012049268A (ja) 半導体基板の製造方法
TW201323318A (zh) 具奈米碳管之產線後端的互連件
US20070224855A1 (en) Semiconductor device and method of forming wires of semiconductor device
JP5233147B2 (ja) 電子デバイス及びその製造方法
CN102881651B (zh) 一种改善碳纳米管互连电特性的方法
Kawabata et al. Robustness of CNT via interconnect fabricated by low temperature process over a high-density current
KR20230108327A (ko) Cmos 호환가능 그래핀 구조, 인터커넥트 및 제조 방법
JP2010263227A (ja) 電気的接続構造の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant