JP4026573B2 - 電子装置を収納するパッケージの製造方法 - Google Patents

電子装置を収納するパッケージの製造方法 Download PDF

Info

Publication number
JP4026573B2
JP4026573B2 JP2003331718A JP2003331718A JP4026573B2 JP 4026573 B2 JP4026573 B2 JP 4026573B2 JP 2003331718 A JP2003331718 A JP 2003331718A JP 2003331718 A JP2003331718 A JP 2003331718A JP 4026573 B2 JP4026573 B2 JP 4026573B2
Authority
JP
Japan
Prior art keywords
package
lid member
plating
electronic device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003331718A
Other languages
English (en)
Other versions
JP2005101192A (ja
Inventor
智仁 薫田
司 福来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YOSHIKAWAKOGYO CO.,LTD.
Denso Corp
Original Assignee
YOSHIKAWAKOGYO CO.,LTD.
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YOSHIKAWAKOGYO CO.,LTD., Denso Corp filed Critical YOSHIKAWAKOGYO CO.,LTD.
Priority to JP2003331718A priority Critical patent/JP4026573B2/ja
Priority to DE102004042538A priority patent/DE102004042538B8/de
Priority to US10/941,929 priority patent/US7320940B2/en
Publication of JP2005101192A publication Critical patent/JP2005101192A/ja
Application granted granted Critical
Publication of JP4026573B2 publication Critical patent/JP4026573B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00Details of instruments
    • G01P1/02Housings
    • G01P1/023Housings for acceleration measuring devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)

Description

本発明は、電子装置を収納したパッケージ部材に、メッキ処理された蓋部材を取り付けてなる電子装置を収納するパッケージの製造方法に関する。
この種のパッケージとしては、電子装置として加速度センサチップ、角速度センサチップ、弾性表面波素子などをパッケージ部材に収納し、これに蓋部材を取り付けてふたをするようにしたものがある。
ここで、収納される電子装置は、マイクロマシニング技術等により加工された数μmオーダーの微細構造物をチップ表面に形成した素子などからなる。
このような電子装置を収納するパッケージは、メッキ処理により表面にメッキ膜が形成された蓋部材を用意し、一側に開口部を有するパッケージ部材内に、当該開口部を介して電子装置を収納した後、当該開口部を覆うようにパッケージ部材に蓋部材を取り付けることにより、製造することができる。
このような、マイクロマシニング技術によりチップ表面に微細構造物を形成した電子装置を収納したパッケージとしては、櫛歯構造体を有する半導体力学量センサチップを収納したものが提案されている(たとえば、特許文献1参照)。
このものは、センサチップをセラミックパッケージ部材に実装し、金属製の蓋部材(リッド)をパッケージ部材にシーム溶接する構造をとっている。ここで、蓋部材は溶接のために、その表面にNi(ニッケル)メッキ処理が施されている。
特開2002−005951号公報
しかしながら、このようなパッケージおいて、蓋部材は、溶接性の向上などの目的でNiメッキ等のメッキ処理がなされるが、その表面には、大きさが数μmから数十μmのメッキ膜のバリ(ドロス)が成長・付着している。
そのバリの様子を図6に示す。この図6は、Niメッキ処理を施した蓋部材を顕微鏡観察した結果に基づいて模式的に表した一部断面斜視図である。
蓋部材70の表面にメッキ膜71が形成されており、そのメッキ膜71の表面には、ささくれだったような状態でバリ72が存在している。このバリ72の発生については、メッキ槽の中に存在する金属屑などが、メッキの際に蓋部材70の表面に付着し、その屑を核としてバリ72が成長することによると考えられる。
ここで、上記特許文献1に記載されているようなパッケージ部材内に収納されているセンサチップは、その表面に数μmオーダーの可動構造物を形成しており、蓋部材の溶接後に、蓋部材に付着しているバリが搬送時の衝撃などにより落下し、可動構造物に付着すると、それによってセンサチップの特性が劣化するという問題が発生する。
そして、このような問題は、同様な可動構造物を有している角速度センサ素子、弾性表面波素子などの電子装置にもあてはまる。
いずれにせよ、このバリによる問題は、電子装置を収納したパッケージ部材に、メッキ処理された蓋部材を取り付けてなるパッケージにおいては、共通した問題である。
そこで、本発明は、上記問題に鑑み、電子装置を収納したパッケージ部材に、メッキ処理された蓋部材を取り付けてなるパッケージにおいて、蓋部材に存在するメッキ膜のバリがパッケージ部材内の電子装置上に落下するのを防止することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、メッキ処理により表面にメッキ膜が形成された蓋部材(70)を用意し、一側に開口部(10c)を有するパッケージ部材(10)内に、この開口部(10c)を介して電子装置(50)を収納した後、開口部(10c)を覆うようにパッケージ部材(10)に蓋部材(70)を取り付けるようにした電子装置を収納するパッケージの製造方法において、蓋部材(70)の表面をメッキ処理した後、当該メッキ処理された表面を化学研磨処理することにより、メッキ膜によるバリを除去し、しかる後、蓋部材(70)をパッケージ部材(10)に取り付けることを特徴としている。
本発明は、本発明者らの行った実験検討の結果、見出されたものであり、メッキ処理された蓋部材(70)の表面を化学研磨処理することにより、メッキ膜によるバリを除去し、当該バリを従来に比べて大幅に低減できることが、実験的に確認できている(図5参照)。
そして、メッキ膜のバリが大幅に低減された蓋部材(70)を、電子装置(50)が収納されたパッケージ部材(10)に取り付けることにより、本発明において、電子装置を収納するパッケージができあがる。
よって、本発明によれば、電子装置を収納したパッケージ部材に、メッキ処理された蓋部材を取り付けてなるパッケージにおいて、蓋部材に存在するメッキ膜のバリがパッケージ部材内の電子装置上に落下するのを防止することができる。
ここで、請求項2に記載の発明のように、請求項1に記載の電子装置を収納するパッケージの製造方法においては、メッキ処理として、Niメッキを行うようにすることができる。
また、請求項3に記載の発明のように、請求項1または請求項2に記載の電子装置を収納するパッケージの製造方法においては、蓋部材(70)を、パッケージ部材(10)に対して溶接により取り付けるようにすることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。
図1は、本発明の実施形態に係る電子装置を収納するパッケージとしての加速度センサ装置100の概略断面構成を示す図である。また、図2は、図1において蓋部材70を外した状態で矢印A方向からみた内部構成の概略平面図である。
パッケージ部材10はセラミックからなるものである。このパッケージ部材10には、後述する各部材を収納する凹部10bが、パッケージ部材10の一側から凹んだ形で形成されている。そして、この凹部10bの開口部10cが、すなわちパッケージ部材10の開口部10cとなる。
この凹部10bの底面(以下、ダイアタッチ面という)上には、シリコン系樹脂等よりなる接着剤20を介して、制御ICチップ30が搭載されている。この制御ICチップ30は、信号処理用回路チップとして構成されている。
そして、この制御ICチップ30の上には、フィルム状接着材(接着フィルム)や硬化型の接着剤からなる接着材40を介して、電子装置としての半導体センサチップ50が搭載されている。本例では、接着材40はフィルム状接着材40からなる。
また、パッケージ部材10、制御ICチップ30及び半導体センサチップ50には、それぞれ、アルミニウム(Al)等よりなるワイヤボンディング用のパッド10a、30a、50aが形成されている。
そして、パッケージ部材10と制御ICチップ30とは、パッド10aと30aとをつなぐワイヤ60aによって電気的に接続され、制御ICチップ30と半導体センサチップ50とは、パッド30aと50とaをつなぐワイヤ60bによって電気的に接続されている。なお、これらワイヤ60a、60bは金やアルミ等のワイヤボンディングにより形成される。
半導体センサチップ50は、第1シリコン基板51と第2シリコン基板52とを酸化膜53を介して貼り合わせてなるSOI(シリコン−オン−インシュレータ)基板により構成されたものであり、可動電極54と固定電極55との間の容量変化に基づいて加速度を検出する静電容量式加速度センサチップを構成している。
この静電容量式加速度センサチップは、周知のものであるため、ここではその概略を述べる。
第2シリコン基板52には、互いに対向する櫛歯状の可動電極54と固定電極55とを備えた梁構造体56が形成されている。そして、図中の矢印Xで示すX軸方向に加速度(力学量)が印加されると、可動電極(本発明でいう変位部)54がこのX軸方向へ変位する。
この可動電極54の変位量に基づいて可動電極54と固定電極55との間の静電容量信号が変化し、この容量信号は、ワイヤ60bから制御ICチップ30へ取り出され、制御ICチップ30にて電圧等の信号に変換される。
この変換された信号は、ワイヤ60aからパッケージ部材10へ伝達され、パッケージ部材10に備えられた図示しない配線から外部へ出力される。このようにして、印加加速度が検出されるようになっている。
かかる半導体センサチップ50の第1シリコン基板51側の主表面は、本例においては、フィルム状接着材40を介して、制御ICチップ30の一側の主表面に接合固定されている。
ここで、このフィルム状接着材40としては、熱硬化性樹脂もしくは熱可塑性樹脂よりなるフィルムを採用することができる。たとえば、ポリイミド系樹脂やアクリル系樹脂が採用できる。
また、制御ICチップ30とパッケージ部材10との間に介在する接着剤20は、制御ICチップ30の他側の主表面の全域に配されていても良いが、本実施形態では、図2に示されるように、制御ICチップ30の他側の主表面の4隅部に配されている。
これにより、パッケージ部材10におけるダイアタッチ面すなわち制御ICチップ30の搭載面は、制御ICチップ30の他側の主表面のうちの4隅部と部分的に接合固定されている。
また、パッケージ部材10には、凹部10bの開口部10cを覆うように、鉄系金属等よりなる蓋部材70が取付固定されている。この蓋部材70は、金属材の表面にメッキ処理を施してなるものであり、具体的には、コバール材や42アロイ等に対してNiメッキ処理等を施してなるものを採用することができる。
本例では、蓋部材70は、コバール材に対してNiメッキ処理を施してなるものであり、メッキ膜の厚さは、たとえば1μm〜5μm程度である。そして、この蓋部材70は、パッケージ部材10にろう付けされたコバール等からなるリング状の金属部材80に対して、シーム溶接されることにより、接合されている。
この蓋部材70によって、パッケージ部材10内に収納された制御ICチップ30および半導体センサチップ50は、外部から覆われ保護される。たとえば、蓋部材70の取り付けによって、パッケージ部材10の内部は気密に封止され、たとえば窒素雰囲気となっている。
次に、図3および図4を参照して、加速度センサ装置100の製造方法について説明する。
図3は、蓋部材70の製造工程フローを示す工程図である。また、図4は、加速度センサ装置100の製造方法の各工程を示す工程図であり、途中の各工程におけるワークの状態を上記図1の断面に沿った形状として示したものである。なお、図4中、パッド10a、30a、50aは省略する。
まず、図3を参照して、蓋部材70の製造方法を説明する。蓋部材70は、まず、素材をプレス加工することにより、その形状が形成される(プレス工程)。
次に、このプレス成形された蓋部材70を、Niメッキするために前処理を行う(前処理工程)。この前処理としては、通常のNiメッキの前処理方法と同様の方法を採用することができ、たとえば、バレル処理や化学研磨処理等を行う。
次に、前処理がなされた蓋部材70に対して、その表面に、電気メッキ法等により、Niメッキ処理を施す(Niメッキ工程)。そして、Niメッキ処理により表面にメッキ膜が形成された蓋部材70を洗浄する(洗浄工程)。
続いて、本実施形態では、従来行われなかった新規な工程として、メッキされた蓋部材70の表面に対して化学研磨処理を行う(化学研磨工程)。
化学研磨は、ワークを化学研磨材中に浸漬させることにより、ワーク表面のバリ等を除去するものである。それにより、蓋部材70の表面に形成されているメッキ膜によるバリを除去する。
ここで、使用する化学研磨材は、通常メッキの前処理材として使用するコバール材や42アロイ材用の研磨材(溶液)であり、Niを研磨する目的のものではないが、含有している酸の成分により、微弱な力で付着しているバリをNiメッキ面より引き剥がすことができると考えられる。
その後、化学研磨された蓋部材70は、洗浄・乾燥工程に施され、後述するパッケージ部材10への取り付けに供される。
次に、図4を参照して、加速度センサ装置100の製造方法を説明する。図4(a)〜(c)に示す様に、パッケージ部材10の開口部10cから、ディスペンサ等を用いて、接着剤20をパッケージ部材10のダイアタッチ面(凹部10bの底面)における所望部位に配設する。
続いて、その上から制御ICチップ30を搭載することにより、接着剤20を介して制御ICチップ30をパッケージ部材10に接合する(信号処理用回路チップ搭載工程)。なお、パッケージ部材10には、あらかじめ上記した溶接用の金属部材80が、ろう付けされている。
そして、図4(d)に示すスタック工程では、フィルム状接着材40が貼り付いた状態の半導体センサチップ50を、パッケージ部材10の開口部10cから、制御ICチップ30の上に搭載する(半導体センサチップ搭載工程)。
なお、フィルム状接着材40が貼り付いた状態の半導体センサチップ50の形成方法および当該センサチップ50の搭載方法すなわちスタック工程の詳細については、ここでは述べないが、上記特許文献中に、これらの詳細が記載してあり、本実施形態においても、同様の方法を採用することができる。
そして、上記スタック工程が完了すると、半導体センサチップ50がフィルム状接着材40を介して制御ICチップ30と接合される。なお、半導体センサチップ50の搭載については、接着材40として通常の硬化型の接着剤を採用して行うことも、もちろん可能である。
続いて、図4(e)に示すワイヤボンディング工程では、アルミや金等の一般的なワイヤボンディングにより、各パッド10a、30a、50aをワイヤ60a、60bにて結線する。
その後、上記図3に示される工程にて製造された蓋部材70を、溶接(シーム溶接等)することにより、蓋部材70をパッケージ部材10に取り付ける。こうして、上記図1に示す加速度センサ装置100が完成する。
かかる加速度センサ装置100は、例えば、自動車のECUに搭載され、上述したように、印加加速度の検出を行うようになっている。
ところで、本実施形態によれば、メッキ処理により表面にメッキ膜が形成された蓋部材70を用意し、一側に開口部10cを有するパッケージ部材10内に、この開口部10cを介して電子装置としての半導体センサチップ50を収納した後、開口部10cを覆うようにパッケージ部材10に蓋部材70を取り付けるようにしたパッケージの製造方法において、蓋部材70の表面をメッキ処理した後、当該メッキ処理された表面を化学研磨処理することにより、メッキ膜によるバリを除去し、しかる後、蓋部材70をパッケージ部材10に取り付けることを特徴とする製造方法が提供される。
ここで、メッキ処理された蓋部材70の表面を化学研磨処理することにより、メッキ膜によるバリを除去し、当該バリを従来に比べて大幅に低減できることが、実験的に確認できている。
図5は、本実施形態の製造方法におけるバリの除去効果について、具体的に調査した結果を示す図である。
ここでは、蓋部材70として、コバール材に対してNiメッキ処理を施し、メッキ膜の厚さを1μm〜5μm程度としたものを用い、この蓋部材70について、上記化学研磨工程(図3参照)を行った。化学研磨材として、コバールや42アロイ材用の過酸化水素系の研磨材である三菱ガス化学社製のCPE1000を用いた。
また、メッキ後のバリを除去するという目的であれば、化学研磨の他に、電解研磨(メッキ槽中でメッキ時とは陽極と陰極を逆にする手法)やバレル処理などが別の手法として考えられる。
また、メッキ後のバリを落下させないようにするという目的であれば、シンター(焼き鈍し)処理やレーザ処理などにより、バリをNiめっき面に焼き付けるという手法も考えられる。
そこで、Niメッキ工程後に上記化学研磨を行った本実施形態の蓋部材70に加えて、本実施形態の比較例として、Niメッキ工程後に電界研磨、シンター処理をそれぞれ行った蓋部材、さらに、NIメッキ工程後に何も処理を行わない従来の蓋部材についても、調査を行った。
バリの除去効果の評価は、次のようにして行った。Niメッキされた蓋部材においては、その表面粗さを計測すると0.1μm以下である。しかし、走査型電子顕微鏡で表面観察すると、上記図6に示したように、数μmから数十μmの微小なメッキのバリ等が成長・付着している。
このような蓋部材をエタノール中で超音波洗浄すると、エタノール中に上記したメッキ膜のバリが混ざる。そのため、この超音波洗浄の後、エタノール中の異物量を測定すると、当該バリを異物としてカウントすることができ、異物量が少ないほどバリの除去効果が高いことになる。
このような異物カウントによる評価を、Niメッキ後に化学研磨処理した本実施形態の蓋部材70、および、上記した比較例の蓋部材について行った。ここでは、2μm以上の大きさの異物をカウントすることとした。
図5には、本実施形態の蓋部材(化学研磨)、比較例である従来品、シンター、電界研磨といった各サンプルにおける異物量について、各サンプル間の相対的な値(異物発生割合)として示してある。
この図5に示される結果では、化学研磨処理を行った本実施形態の蓋部材70では、従来品に比べて、異物量が1/10以下にまで低減できている。また、実際にSEM(電子顕微鏡)にて表面観察を行ったところ、上記従来品、電解研磨、シンター、バレル、化学研磨の順に、だんだんと表面がなめらかになることが確認された。
つまり、本実施形態の製造方法によれば、メッキ工程後に化学研磨処理を行うという独自の方法を採用することによって、メッキ膜によるバリを除去し、当該バリを従来に比べて大幅に低減できることがわかる。
こうして、本実施形態では、メッキ膜のバリが大幅に低減された蓋部材70を、電子装置としての半導体センサチップ50が収納されたパッケージ部材10に取り付けることによって、電子装置を収納するパッケージとしての上記加速度センサ装置100ができあがる。
よって、本実施形態によれば、電子装置50を収納したパッケージ部材10に、メッキ処理された蓋部材70を取り付けてなるパッケージ100において、製品組付後に発生する搬送系での振動などにより、蓋部材70に存在するメッキ膜のバリがパッケージ部材10内の電子装置50上に落下するのを防止することができる。
(他の実施形態)
なお、蓋部材に施されるメッキ処理は、Niメッキに限定されるものではなく、適宜、他のメッキを用いてもよい。また、蓋部材のパッケージ部材への取り付け方法は、溶接に限定されるものではない。
また、上記実施形態では、加速度センサ装置を例にとって説明したが、本発明の電子装置を収納するパッケージは、加速度センサ装置に限定されるものではない。
たとえば、電子装置として加速度センサチップ、角速度センサチップ、弾性表面波素子などをパッケージ部材に収納し、これに、メッキ処理された蓋部材を取り付けてふたをするようにしたものに対しても、適用することができる。
要するに、本発明は、パッケージ部材の開口部からパッケージ部材内に電子装置を収納した後、開口部を覆うように、メッキ処理された蓋部材をパッケージ部材に取り付けるようにしたパッケージの製造方法において、蓋部材の表面をメッキ処理した後、当該メッキ処理された表面を化学研磨処理することにより、メッキ膜によるバリを除去した後、蓋部材をパッケージ部材に取り付けることを主たる特徴とするものであり、他の部分は適宜設計変更可能である。
本発明の実施形態に係る電子装置を収納するパッケージとしての加速度センサ装置の概略断面図である。 図1において蓋部材を外した状態で加速度センサ装置を矢印A方向からみたときの内部構成を示す概略平面図である。 上記実施形態に係るパッケージの製造方法における蓋部材の製造工程フローを示す工程図である。 図1に示される加速度センサ装置の製造方法を示す工程図である。 上記実施形態の製造方法におけるバリの除去効果について具体的に調査した結果を示す図である。 メッキ処理された蓋部材の表面におけるバリの様子を示す一部断面斜視図である。
符号の説明
10…パッケージ部材、10b…凹部、
10c…パッケージ部材の開口部としての凹部の開口部、
50…電子装置としての半導体センサチップ、70…蓋部材。

Claims (3)

  1. メッキ処理により表面にメッキ膜が形成された蓋部材(70)を用意し、
    一側に開口部(10c)を有するパッケージ部材(10)内に、前記開口部(10c)を介して電子装置(50)を収納した後、
    前記開口部(10c)を覆うように前記パッケージ部材(10)に前記蓋部材(70)を取り付けるようにしたパッケージの製造方法において、
    前記蓋部材(70)の表面を前記メッキ処理した後、当該メッキ処理された表面を化学研磨処理することにより、前記メッキ膜によるバリを除去し、
    しかる後、前記蓋部材(70)を前記パッケージ部材(10)に取り付けることを特徴とする電子装置を収納するパッケージの製造方法。
  2. 前記メッキ処理として、Niメッキを行うことを特徴とする請求項1に記載の電子装置を収納するパッケージの製造方法。
  3. 前記蓋部材(70)を、前記パッケージ部材(10)に対して、溶接により取り付けることを特徴とする請求項1または2に記載の電子装置を収納するパッケージの製造方法。
JP2003331718A 2003-09-24 2003-09-24 電子装置を収納するパッケージの製造方法 Expired - Fee Related JP4026573B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003331718A JP4026573B2 (ja) 2003-09-24 2003-09-24 電子装置を収納するパッケージの製造方法
DE102004042538A DE102004042538B8 (de) 2003-09-24 2004-09-02 Verfahren zum Herstellen eines Gehäuses für eine elektronische Komponente
US10/941,929 US7320940B2 (en) 2003-09-24 2004-09-16 Method for manufacturing electronic device including package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003331718A JP4026573B2 (ja) 2003-09-24 2003-09-24 電子装置を収納するパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2005101192A JP2005101192A (ja) 2005-04-14
JP4026573B2 true JP4026573B2 (ja) 2007-12-26

Family

ID=34308946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331718A Expired - Fee Related JP4026573B2 (ja) 2003-09-24 2003-09-24 電子装置を収納するパッケージの製造方法

Country Status (3)

Country Link
US (1) US7320940B2 (ja)
JP (1) JP4026573B2 (ja)
DE (1) DE102004042538B8 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4367165B2 (ja) * 2004-02-13 2009-11-18 株式会社デンソー 半導体力学量センサの検査方法
JP4618790B2 (ja) * 2005-04-07 2011-01-26 田中貴金属工業株式会社 ハーメチックシールカバー及びその製造方法
JP4740678B2 (ja) * 2005-07-27 2011-08-03 Okiセミコンダクタ株式会社 半導体装置
US20080257045A1 (en) * 2007-04-18 2008-10-23 Denso Corporation Sensor device for detecting physical quantity
CN102139365A (zh) * 2010-12-30 2011-08-03 东莞市星河精密压铸模具有限公司 一种去除压铸件毛刺的加工工艺
JP5732286B2 (ja) * 2011-03-16 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6387818B2 (ja) 2014-12-11 2018-09-12 日立金属株式会社 気密封止用蓋材の製造方法
JP6417970B2 (ja) 2015-01-28 2018-11-07 ミツミ電機株式会社 モジュール及びその製造方法
US20170199217A1 (en) * 2016-01-13 2017-07-13 Seiko Epson Corporation Electronic device, method for manufacturing electronic device, and physical-quantity sensor
CN106744644A (zh) * 2016-10-11 2017-05-31 中国科学院地质与地球物理研究所 一种mems传感器低应力封装管壳及封装系统
JP7310598B2 (ja) * 2019-12-25 2023-07-19 株式会社デンソー 電子装置
JP2023050622A (ja) * 2021-09-30 2023-04-11 セイコーエプソン株式会社 慣性センサーモジュール
CN114164468A (zh) * 2021-11-13 2022-03-11 深圳市宏钢机械设备有限公司 一种改善金属表面粘接光器件强度的表面处理工艺

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243729A (en) * 1978-07-31 1981-01-06 Semi-Alloys, Inc. Metallic hermetic sealing cover for a container
JPS58197277A (ja) * 1982-05-08 1983-11-16 Mitsubishi Gas Chem Co Inc 金属の化学的溶解処理液
JPS60221585A (ja) * 1984-04-18 1985-11-06 Oki Electric Ind Co Ltd ニツケル酸化被膜除去方法
US4820659A (en) * 1986-07-16 1989-04-11 General Electric Company Method of making a semiconductor device assembly
EP0265578A1 (en) * 1986-10-30 1988-05-04 Jan-Olof Eriksson A non-abrasive polish or cleaning composition and process for its preparation
JPH06209058A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法,並びにその実装方法
JP3299640B2 (ja) * 1994-10-05 2002-07-08 東芝テック株式会社 ネットワーク対応ファクシミリ装置
JPH08162583A (ja) 1994-11-30 1996-06-21 Toshiba Corp リードフレームの製造方法
GB9609021D0 (en) * 1996-05-01 1996-07-03 Smithkline Beecham Plc Novel compounds
JPH1110540A (ja) * 1997-06-23 1999-01-19 Speedfam Co Ltd Cmp装置のスラリリサイクルシステム及びその方法
US6110011A (en) * 1997-11-10 2000-08-29 Applied Materials, Inc. Integrated electrodeposition and chemical-mechanical polishing tool
US6162366A (en) * 1997-12-25 2000-12-19 Canon Kabushiki Kaisha Etching process
US6355505B1 (en) * 1998-04-08 2002-03-12 Fuji Photo Film Co., Ltd. Heat sink and method of manufacturing heat sink
EP0951069A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Microelektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
TW512170B (en) * 1998-07-24 2002-12-01 Ibm Aqueous slurry composition and method for polishing a surface using the same
JP3078544B2 (ja) * 1998-09-24 2000-08-21 住友特殊金属株式会社 電子部品用パッケージ、その蓋体用の蓋材およびその蓋材の製造方法
US6274063B1 (en) * 1998-11-06 2001-08-14 Hmt Technology Corporation Metal polishing composition
JP4264679B2 (ja) 1999-04-09 2009-05-20 三菱瓦斯化学株式会社 プリント配線板の製造方法
JP2001239386A (ja) 2000-02-25 2001-09-04 Mitsubishi Gas Chem Co Inc 炭酸ガスレーザーによる孔あけ方法
JP2002005951A (ja) * 2000-06-26 2002-01-09 Denso Corp 半導体力学量センサ及びその製造方法
US6974517B2 (en) * 2001-06-13 2005-12-13 Raytheon Company Lid with window hermetically sealed to frame, and a method of making it
JP2003017645A (ja) * 2001-07-03 2003-01-17 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JPWO2003021651A1 (ja) * 2001-08-16 2004-12-24 旭化成ケミカルズ株式会社 金属膜用研磨液及びそれを用いた半導体基板の製造方法
US6800218B2 (en) * 2001-08-23 2004-10-05 Advanced Technology Materials, Inc. Abrasive free formulations for chemical mechanical polishing of copper and associated materials and method of using same
WO2004051726A1 (ja) * 2002-11-29 2004-06-17 Nec Corporation 半導体装置およびその製造方法
US20040232379A1 (en) * 2003-05-20 2004-11-25 Ameen Joseph G. Multi-oxidizer-based slurry for nickel hard disk planarization

Also Published As

Publication number Publication date
US20050062067A1 (en) 2005-03-24
JP2005101192A (ja) 2005-04-14
DE102004042538B8 (de) 2008-04-10
US7320940B2 (en) 2008-01-22
DE102004042538B4 (de) 2007-10-11
DE102004042538A1 (de) 2005-05-19

Similar Documents

Publication Publication Date Title
JP4026573B2 (ja) 電子装置を収納するパッケージの製造方法
KR100657069B1 (ko) 압전 발진기 및 그 제조 방법
KR101676149B1 (ko) 시일 링 및 시일 링의 제조 방법
US10804174B2 (en) Non-magnetic package and method of manufacture
JP4658625B2 (ja) 角速度センサ及びその製造方法
KR102254806B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP2007096901A (ja) 水晶振動片およびその製造方法、水晶デバイス
KR102228131B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP2008177481A (ja) 半導体センサー装置およびその製造方法
JP5006429B2 (ja) 半導体センサー装置およびその製造方法
CN102130661B (zh) 压电器件的制造方法
JP2005191313A (ja) 蓋体およびこれを用いた光半導体素子収納用パッケージ
JP2008271331A (ja) 圧電振動子の製造方法、圧電振動用素子、圧電振動子及び発振器
JP2004297348A (ja) 圧電発振器の製造方法
JP2009105528A (ja) フリップチップ型電子部品、弾性表面波素子及びその製造方法
US20230353122A1 (en) Resonance device and manufacturing method
JP2006173280A (ja) 半導体センサ
US20150022059A1 (en) Electronic component and manufacturing method of the same
JP2010223763A (ja) 物理量検出デバイス
JP2007093400A (ja) 屈曲振動型圧電振動片、音叉型圧電振動子、および角速度検出センサ
JP2007234960A (ja) 電子デバイスおよびその製造方法
JP2007250834A (ja) 電子部品装置の製造方法
JP2016178404A (ja) 振動子の製造方法および発振器の製造方法
JP2010226420A (ja) 圧電デバイス
JP2010226418A (ja) 圧電デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4026573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees