JPH08162583A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH08162583A
JPH08162583A JP6297429A JP29742994A JPH08162583A JP H08162583 A JPH08162583 A JP H08162583A JP 6297429 A JP6297429 A JP 6297429A JP 29742994 A JP29742994 A JP 29742994A JP H08162583 A JPH08162583 A JP H08162583A
Authority
JP
Japan
Prior art keywords
metal plate
dross
thin film
burr
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6297429A
Other languages
English (en)
Inventor
Takaharu Hosokawa
隆治 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6297429A priority Critical patent/JPH08162583A/ja
Publication of JPH08162583A publication Critical patent/JPH08162583A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/787Means for aligning
    • H01L2224/78703Mechanical holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch

Landscapes

  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】リードフレームから完全にバリ(ドロス)を取
り除く。 【構成】金属板31の一面側には、薄板32が形成され
る。薄板32は、メッキ、又は樹脂を塗布することによ
り、又はテープ状部材を貼り付けることにより形成でき
る。薄板32は、多層にし、金属板31と反対側をバリ
(ドロス)に対して密着性が悪い材料から構成するのが
よい。この後、金属板31の他面側からレーザ34を照
射して金属板31を加工する。すると、バリ(ドロス)
の大部分は、薄膜に付着するため、化学研磨液などによ
ってバリ(ドロス)を容易に除去できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームの製造
方法に関するもので、特に、レーザ加工に伴うバリ(ド
ロス)の対策に使用される。
【0002】
【従来の技術】図24は、レーザにより金属板を加工
し、リードフレームを形成する場合の従来の方法を示し
ている。この方法では、リードフレームは、ノズル11
から照射されるレーザ12を金属板13の所定箇所に当
て、レーザ12のエネルギーでこの所定箇所の金属を除
去することにより形成される。
【0003】しかし、金属板13の一面側からレーザ1
2を照射した場合、レーザ12によって溶かされた金属
(母材)は、ダスト14として除去されると共に金属板
13の他面側にバリ(ドロス)15として残ってしま
う。
【0004】このバリ(ドロス)15は、本体の金属板
(リードフレーム)13と一体化しており、例えば化学
研磨液などで取り除こうとしても、このバリ(ドロス)
15を完全に除去することはできない。
【0005】このため、図25及び図26に示すよう
に、バリ(ドロス)15が下面(チップ16が搭載され
る面と反対側の面)にある場合、リードフレームにチッ
プ16を搭載した後のボンディング工程において、押え
部材17によるリードフレームの押えが不十分になった
り、セカンドボンディング(リード18側のボンディン
グ)時の超音波の力が逃げてしまい、ボンディングが十
分にできなくなる。
【0006】また、図25及び図27に示すように、バ
リ(ドロス)15が上面(チップ16が搭載される面と
同じ側の面)にある場合、リードフレームにチップ16
を搭載した後のボンディング工程において、押え部材1
7によるリードフレームの押えが不十分になったり、ボ
ンディングワイヤ19がバリ(ドロス)15に接触し、
切れてしまったりする。
【0007】
【発明が解決しようとする課題】このように、従来は、
レーザにより金属板を加工し、リードフレームを形成す
る場合に、同時にバリ(ドロス)も形成されてしまうた
め、ボンディング工程において十分なボンディングがで
きなくなるという欠点がある。
【0008】本発明は、上記欠点を解決すべくなされた
もので、その目的は、リードフレームから完全にバリ
(ドロス)を除去し、ワイヤボンディングを十分に行え
るようにすることである。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明のリードフレームの製造方法は、まず、金属
板の一面側に薄膜を形成し、前記金属板の他面側からレ
ーザを照射して前記金属板を所望の形状に加工する。次
に、前記金属板の他面側に付着したバリを取り除き、前
記薄膜を取り除く、という一連の工程からなる。
【0010】前記薄膜は、前記金属板と密着性の良い部
分と前記バリと密着性の悪い部分とを有している。前記
薄膜は、メッキにより、又は樹脂を塗布することによ
り、又はテープ状の部材を貼り付けることにより形成す
る。
【0011】前記バリは、機械的に、又は化学研磨液に
浸すことにより取り除くことができる。前記薄膜は、前
記バリを除去した後に取り除いてもよいし、前記バリと
前記薄膜を同時に取り除いてもよい。
【0012】
【作用】上記構成によれば、金属板の一面側に薄膜を形
成した後、金属板の他面側からレーザを照射して金属板
の加工を行っている。即ち、バリ(ドロス)の大部分は
薄膜に付着するため、このバリ(ドロス)を化学研磨液
などにより容易に除去できる。
【0013】従って、ボンディング工程のセカンドボン
ディングにおいて、バリ(ドロス)とキャピラリの接触
がなく、かつ、超音波の力が分散するということもな
い。また、バリ(ドロス)自体が不純物となって半導体
装置内に取り残されるという自体もない。
【0014】
【実施例】以下、図面を参照しながら、本発明のリード
フレームの製造方法について詳細に説明する。 [A] 図1〜図11は、本発明の第1実施例に係わる
リードフレームの製造方法を示している。
【0015】まず、図1及び図2に示すように、金属板
31の一面側に薄膜32を形成する。この薄膜32は、
例えば、以下のようにして形成される。 a. 薄膜32が金属膜などのようにメッキにより形成
できる場合には、メッキ法により薄膜32を形成する。
【0016】b. レジストなどの樹脂を塗布する。 c. テープ状の部材を貼り付ける。 次に、図3に示すように、ノズル33を金属板31の他
面側の所定の位置に移動させる。この後、レーザ34を
金属板31他面側から当該金属板31に向けて照射す
る。すると、レーザ34が当たった部分の金属板31は
溶かされ、その部分の金属が除去される。
【0017】その結果、図4〜図6に示すように、金属
板31は、所望の形状を有するリードフレーム31´へ
と変わる。なお、レーザ34の照射のため、リードフレ
ーム31´の一面側の薄膜32には、バリ(ドロス)3
5が付着している。
【0018】次に、図7及び図8に示すように、機械的
に、又は化学研磨液に浸すことにより、バリ(ドロス)
35を除去する。なお、バリ(ドロス)35は、その大
部分が薄膜32に付着し、その一部が金属板31の側面
に接触しているのみであるから、バリ(ドロス)35の
全てを容易に取り除くことができる。
【0019】次に、図9〜図11に示すように、メッキ
剥離液やレジスト剥離液などにより、金属板31の一面
側の薄膜32を除去する。これにより、バリ(ドロス)
35が完全に除去されたリードフレームが形成する。
【0020】この後、図示しないが、このリードフレー
ム上にチップを搭載し、ワイヤボンディングを行う。な
お、図12に示すように、薄膜32がテープ状部材であ
る場合には、このテープ状部材を剥がすと同時に、バリ
(ドロス)35を取り除くこともできる。
【0021】上記製造方法によれば、金属板31の一面
側に薄膜32を形成した後に、金属板31の他面側から
レーザ34を照射している。つまり、バリ(ドロス)3
5の大部分は薄膜32に付着するため、このバリ(ドロ
ス)35を化学研磨液などにより容易に除去することが
できる。
【0022】従って、ボンディング工程のセカンドボン
ディングにおいて、バリ(ドロス)とキャピラリの接触
がなく、かつ、超音波の力が分散するということもな
い。また、バリ(ドロス)自体が不純物となって半導体
装置内に取り残されるという自体もない。つまり、ワイ
ヤボンディングを正確かつ完全に行うことができる。 [B] 図13〜図22は、本発明の第2実施例に係わ
る半導体装置の製造方法を示している。
【0023】まず、図13に示すように、金属板31の
一面側に薄膜32を形成する。この薄膜32は、少なく
とも2層を有している。金属板31側の層Aは、金属板
31に対して密着性のよい材料から構成され、金属板3
1と反対側の層Bは、バリ(ドロス)に対して密着性の
悪い材料から構成されている。
【0024】この薄膜32は、例えば、以下の方法のう
ちのいずれか1つ、又は2つ以上を組み合わせることに
より形成できる。 a. 薄膜32が金属膜などのようにメッキにより形成
できる場合には、メッキ法により薄膜32を形成する。
【0025】b. レジストなどの樹脂を塗布する。 c. テープ状の部材を貼り付ける。 次に、図14に示すように、ノズル33を金属板31の
他面側の所定の位置に移動させる。この後、レーザ34
を金属板31の他面側から当該金属板31に向けて照射
する。すると、レーザ34が照射された部分の金属は、
除去される。
【0026】その結果、図15〜図17に示すように、
所望の形状を有するリードフレーム31´が形成され
る。なお、レーザ34の照射により、リードフレーム3
1´の一面側の薄膜32には、バリ(ドロス)35が付
着している。
【0027】但し、薄膜32は、バリ(ドロス)35に
対して密着性の悪い材料から構成されているため、上述
の第1実施例の場合よりもバリ(ドロス)35の量を減
らすことができる。
【0028】次に、図18及び図19に示すように、機
械的に、又は化学研磨液に浸すことにより、バリ(ドロ
ス)35を除去する。なお、バリ(ドロス)35はその
大部分が薄膜32に付着し、かつ、薄膜32とバリ(ド
ロス)35は密着性が悪いため、バリ(ドロス)35の
全てを容易に取り除くことができる。
【0029】次に、図20〜図22に示すように、メッ
キ剥離液やレジスト剥離液などにより、リードフレーム
31´の一面側の薄膜32を除去する。これにより、バ
リ(ドロス)35が完全に除去されたリードフレームが
形成される。
【0030】この後、図示しないが、このリードフレー
ム上にチップを搭載し、ワイヤボンディングを行う。な
お、図23に示すように、薄膜32がテープ状部材であ
る場合には、このテープ状部材を剥がすと同時に、バリ
(ドロス)35を取り除くこともできる。
【0031】上記製造方法によれば、金属板31の一面
側に多層の薄膜32を形成した後に、金属板31の他面
側からレーザ34を照射している。つまり、バリ(ドロ
ス)35の大部分は薄膜32に付着するため、このバリ
(ドロス)35を化学研磨液などにより容易に除去する
ことができる。
【0032】従って、ボンディング工程のセカンドボン
ディングにおいて、バリ(ドロス)とキャピラリの接触
がなく、かつ、超音波の力が分散するということもな
い。また、バリ(ドロス)自体が不純物となって半導体
装置内に取り残されるという自体もない。つまり、ワイ
ヤボンディングを正確かつ完全に行うことができる。
【0033】
【発明の効果】以上、説明したように、本発明のリード
フレームの製造方法によれば、次のような効果を奏す
る。金属板の裏面側に薄膜を形成した後、金属板の表面
側からレーザを照射して金属板の加工を行っている。即
ち、バリ(ドロス)の大部分は薄膜に付着するため、こ
のバリ(ドロス)を化学研磨液などにより容易に除去で
きる。
【0034】従って、ボンディング工程のセカンドボン
ディングにおいて、バリ(ドロス)とキャピラリの接触
がなく、かつ、超音波の力が分散するということもな
い。また、バリ(ドロス)自体が不純物となって半導体
装置内に取り残されるという自体もない。以上より、ワ
イヤボンディングを正確かつ完全に行うことができる。
【図面の簡単な説明】
【図1】本発明の製造方法の第1実施例の一工程を示す
平面図。
【図2】図1のII−II線に沿う断面図。
【図3】本発明の製造方法の第1実施例の一工程を示す
断面図。
【図4】本発明の製造方法の第1実施例の一工程を示す
平面図。
【図5】図4のV−V線に沿う断面図。
【図6】図4のVI−VI線に沿う断面図。
【図7】本発明の製造方法の第1実施例の一工程を示す
断面図。
【図8】本発明の製造方法の第1実施例の一工程を示す
断面図。
【図9】本発明の製造方法の第1実施例の一工程を示す
平面図。
【図10】図9のX−X線に沿う断面図。
【図11】図4のXI−XI線に沿う断面図。
【図12】本発明の製造方法の第1実施例の一工程を示
す断面図。
【図13】本発明の製造方法の第2実施例の一工程を示
す断面図。
【図14】本発明の製造方法の第2実施例の一工程を示
す断面図。
【図15】本発明の製造方法の第2実施例の一工程を示
す平面図。
【図16】図15のXVI−XVI線に沿う断面図。
【図17】図15のXVII−XVII線に沿う断面
図。
【図18】本発明の製造方法の第2実施例の一工程を示
す断面図。
【図19】本発明の製造方法の第2実施例の一工程を示
す断面図。
【図20】本発明の製造方法の第2実施例の一工程を示
す平面図。
【図21】図20のXXI−XXI線に沿う断面図。
【図22】図20のXXII−XXII線に沿う断面
図。
【図23】本発明の製造方法の第2実施例の一工程を示
す断面図。
【図24】従来の製造方法の一工程を示す断面図。
【図25】従来の製造方法の一工程を示す断面図。
【図26】従来の製造方法の一工程を示す断面図。
【図27】従来の製造方法の一工程を示す断面図。
【符号の説明】
11,33 …ノズル、 12,34 …レーザ、 13,31 …金属板、 14 …ダスト、 15,35 …バリ(ドロス)、 16 …チップ、 17 …押え部材、 18 …リード、 19 …ボンディングワイヤ、 20 …キャピラリ、 21 …ベッド、 32 …薄膜。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 金属板の一面側に薄膜を形成する工程
    と、前記金属板の他面側からレーザを照射して前記金属
    板を所望の形状に加工する工程と、前記金属板の他面側
    に付着したバリを取り除き、前記薄膜を取り除く工程と
    を具備することを特徴とするリードフレームの製造方
    法。
  2. 【請求項2】 前記薄膜は、前記金属板と密着性の良い
    部分と前記バリと密着性の悪い部分とを有していること
    を特徴とする請求項1に記載のリードフレームの製造方
    法。
  3. 【請求項3】 前記薄膜は、メッキにより、又は樹脂を
    塗布することにより、又はテープ状の部材を貼り付ける
    ことにより形成することを特徴とする請求項1に記載の
    リードフレームの製造方法。
  4. 【請求項4】 前記バリは、機械的に、又は化学研磨液
    に浸すことにより取り除くことを特徴とする請求項1に
    記載のリードフレームの製造方法。
  5. 【請求項5】 前記薄膜は、前記バリを除去した後に取
    り除かれることを特徴とする請求項1に記載のリードフ
    レームの製造方法。
  6. 【請求項6】 前記バリは、前記薄膜を除去すると同時
    に取り除かれることを特徴とする請求項1に記載のリー
    ドフレームの製造方法。
JP6297429A 1994-11-30 1994-11-30 リードフレームの製造方法 Pending JPH08162583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6297429A JPH08162583A (ja) 1994-11-30 1994-11-30 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6297429A JPH08162583A (ja) 1994-11-30 1994-11-30 リードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH08162583A true JPH08162583A (ja) 1996-06-21

Family

ID=17846405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6297429A Pending JPH08162583A (ja) 1994-11-30 1994-11-30 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH08162583A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007001078A1 (ja) * 2005-06-27 2007-01-04 Nitto Denko Corporation レーザ加工用表面保護シート
US7320940B2 (en) 2003-09-24 2008-01-22 Denso Corporation Method for manufacturing electronic device including package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7320940B2 (en) 2003-09-24 2008-01-22 Denso Corporation Method for manufacturing electronic device including package
WO2007001078A1 (ja) * 2005-06-27 2007-01-04 Nitto Denko Corporation レーザ加工用表面保護シート
US9089930B2 (en) 2005-06-27 2015-07-28 Nitto Denko Corporation Surface protection sheet for laser material processing

Similar Documents

Publication Publication Date Title
JP3638771B2 (ja) 半導体装置
US6329671B1 (en) Semiconductor device and method of manufacturing the same
TWI345279B (en) Methods and apparatus for packaging integrated circuit devices
US4786545A (en) Circuit substrate and method for forming bumps on the circuit substrate
US20110269269A1 (en) Laser ablation alternative to low cost leadframe process
JPH08162583A (ja) リードフレームの製造方法
JP3013786B2 (ja) 半導体装置の製造方法
JP2004281526A (ja) 半導体装置の製造方法
JPS63254753A (ja) ダイヤモンド・ヒートシンクの製造方法
JP3173464B2 (ja) 半導体装置の製造方法
JP3235456B2 (ja) チップの実装方法
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置
JPH06228775A (ja) 金属板の加工方法
JP2004031639A (ja) 樹脂封止型半導体装置の製造方法
JPH08153943A (ja) 回路基板のリード端子接合方法
JPH04258150A (ja) 半導体装置の製造方法
JPH0832348B2 (ja) 半導体装置のリードカツト方法
JP3183099B2 (ja) バンプの形成方法
JPS63160257A (ja) 半導体装置及びその製造方法
JP2890890B2 (ja) 接続部材の製造方法
JP2890891B2 (ja) 接続部材の製造方法
JP3186648B2 (ja) フィルムの打抜き方法
JPH0621109A (ja) 半導体チップへの半田層の形成方法
JPH0368118B2 (ja)
JP3214302B2 (ja) バンプ付ワークの製造方法