JP3214302B2 - バンプ付ワークの製造方法 - Google Patents

バンプ付ワークの製造方法

Info

Publication number
JP3214302B2
JP3214302B2 JP19306595A JP19306595A JP3214302B2 JP 3214302 B2 JP3214302 B2 JP 3214302B2 JP 19306595 A JP19306595 A JP 19306595A JP 19306595 A JP19306595 A JP 19306595A JP 3214302 B2 JP3214302 B2 JP 3214302B2
Authority
JP
Japan
Prior art keywords
bump
bumps
work
electrode
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19306595A
Other languages
English (en)
Other versions
JPH0945693A (ja
Inventor
秀喜 永福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP19306595A priority Critical patent/JP3214302B2/ja
Publication of JPH0945693A publication Critical patent/JPH0945693A/ja
Application granted granted Critical
Publication of JP3214302B2 publication Critical patent/JP3214302B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ウェハから切り出され
たチップなどのワークの電極上にバンプを形成するバン
プ付ワークの製造方法に関するものである。
【0002】
【従来の技術】チップなどのワークの電極にバンプ(突
出電極)を形成する方法として、従来より様々な方法が
提案されている。以下、従来のバンプの形成方法の一例
について説明する。
【0003】図5は従来のバンプ付ワークであるフリッ
プチップの部分断面図である。フリップチップ1は、チ
ップ2の表面に設けられた電極3上にバンプ4を形成し
て構成されている。電極3はアルミニウムであって、空
気に触れるとその表面に酸化膜が生じやすい。酸化膜は
バンプ4の接着性を阻害し、電極3とバンプ4の間で導
通不良を生じやすいことから、電極3の表面には酸化防
止のためのバリヤメタルとしてチタン膜5とニッケル膜
6が薄く形成されている。チタン膜5やニッケル膜6は
蒸着手段により形成される。またバンプ4の素材は金で
あって、メッキ手段によりニッケル膜6上に積層形成さ
れる。
【0004】
【発明が解決しようとする課題】上記従来方法は、蒸着
手段やメッキ手段により電極3上にチタン膜5、ニッケ
ル膜6、バンプ4を順次形成していくため、工程数が多
く、しかもバンプ4の素材として高価な金を用いること
もあって、コストアップになりやすく、更には歩留りも
低いという問題点があった。
【0005】したがって本発明は、ワークの電極の表面
に生じた酸化膜による導通不良を解消できるバンプ付ワ
ークの製造方法を提供することを目的とする。また低コ
ストでバンプを形成できるバンプ付ワークの製造方法を
提供することを目的とする。
【0006】
【0007】
【課題を解決するための手段】 このために本発明は、
起を有するバンプを導電ペーストにより治具上に形成す
る工程と、この導電ペーストにより形成されたバンプを
仮硬化させる工程と、このバンプをワークの電極に押し
付け加熱することにより、前記突起でこの電極の表面の
酸化膜を破壊する工程と、このバンプを本硬化させてこ
の電極に接着する工程と、前記治具を前記バンプから剥
ぎ取る工程とからバンプ付ワークを製造する。
【0008】またワークの表面に形成された電極を覆う
ようにボンドを塗布する工程と、突起を有するバンプを
導電ペーストにより治具上に形成する工程と、この導電
ペーストにより形成されたバンプを仮硬化させる工程
と、このバンプを前記電極に押し付けて前記突起で前記
電極の表面の酸化膜を破壊しながら、このバンプを前記
ボンドで前記ワークに接着する工程と、前記治具を前記
バンプから剥ぎ取る工程とからバンプ付ワークを製造す
る。
【0009】また表面にエッジを有する微粒子が混入さ
れた素材によりワークの電極上にバンプを形成する工程
と、このバンプを治具により加圧してこのバンプを押し
拡げながら、前記微粒子により前記電極の表面の酸化膜
を破壊して前記バンプを前記電極に接着する工程とから
バンプ付ワークを製造する。
【0010】
【作用】上記構成によれば、バンプの先鋭な突起によっ
て電極表面の酸化膜を破壊し、電極の新鮮面を露出させ
てバンプを電極に接着し、バンプと電極の間の導通性を
十分に確保できる。
【0011】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図1は本発明の第一実施例のバンプ付ワークの製
造工程図である。図1(a)において、11はワークで
あり、その上面には電極12が形成されている。ワーク
11は、例えばウエハから切り出されたチップや基板で
ある。また電極12はアルミニウムなどの金属であり、
図示しないがその表面には空気に触れることにより酸化
膜が生じている。
【0012】図1(b)において、13はプレート状の
治具であり、そのフラットな上面にはバンプ14が形成
されている。このバンプ14は、導電ペーストをスクリ
ーン印刷機で印刷することにより形成される。このよう
なスクリーン印刷機は、例えば特開平4−65243号
公報に記載されている。スクリーン印刷は、スクリーン
マスク上をスキージを摺動させて、スクリーンマスク上
のペーストをスクリーンマスクに開孔されたパターン孔
を通して治具13に塗布し、次いでスクリーンマスクと
治具13を分離することによりバンプ14を形成する
が、その際、バンプ14の上面はフラットにはならず、
その上面には突起aが必然的に生じる。後述するよう
に、本発明はこのようにバンプ14の上面に突起aが生
じることに着眼してなされたものである。
【0013】次に図1(c)に示すように、キュアによ
り治具13上のバンプ14を仮硬化させる。仮硬化と
は、バンプ14を不十分に加熱して、不十分に硬化させ
るものである。このキュアは、加熱炉(図示せず)にお
いて、治具13を比較的短時間加熱することにより行わ
れる。
【0014】次に図1(d)に示すように、図1に示す
ワーク11に図1(c)に示す治具13を重ね合わせ
て、仮硬化したバンプ14を電極12に強く押し付け、
次いでその状態で図1(e)に示すようにキュアにより
バンプ14を十分に加熱することにより、バンプ14を
電極12の上面に接着する。図1(d)および図1
(e)に示す工程において、仮硬化したバンプ14の突
起aは電極12の表面に強く押し付けられ、この表面の
酸化膜を部分的に破壊する。したがって電極12の新鮮
面は露出し、バンプ14はこの新鮮面にしっかり接着さ
れる。
【0015】次に図1(f)に示すように、治具13を
バンプ14から剥ぎ取ることにより、バンプ付ワーク1
5が完成する。ここで、バンプ14は図1(d)(e)
に示されるように、治具13のフラットな面により電極
12に押し付けられたので、バンプ付ワーク15のすべ
てのバンプ14の上面の高さは揃う。したがってこのバ
ンプ付ワーク15を配線基板(図外)に実装する場合、
すべてのバンプ14を配線基板の電極に確実に接地させ
てボンディングできる。
【0016】図2は本発明の第二実施例のバンプ付ワー
クの製造工程図である。なお、以下の各実施例におい
て、第一実施例と同一要素には同一符号を付す。図2
(a)に示すワーク11の上面にボンド16を塗布する
(図2(b))。ボンド16は電極12を覆うように均
一な厚さで薄く塗布される。このボンド塗布はスクリー
ン印刷機などにより行われる。
【0017】また図2(c)に示すように治具13上に
スクリーン印刷機によりバンプ14を形成し、次いでバ
ンプ14をキュアにより加熱して硬化させる(図2
(d))。次に図2(e)に示すように治具13をワー
ク11に重ねて加圧する。するとバンプ14の突起aは
電極12の表面に接地して表面の酸化膜を破壊する。
【0018】次に図2(f)に示すように再度キュアを
行ってボンド16を硬化させ、ボンド16の接着力によ
りバンプ14を電極12上に接着する。次いで図2
(g)に示すように治具13をバンプ14から剥ぎ取れ
ば、バンプ付ワーク17が完成する。なお上述のように
治具13でバンプ14を加圧したことにより、突起aは
潰れている。この第二実施例も、第一実施例と同様の作
用効果が得られる。
【0019】図3は本発明の第三実施例のバンプ付ワー
クの製造工程図、図4は同バンプのA部分の部分拡大図
である。図3(a)に示すワーク11を用意し、図3
(b)に示すようにワーク11上にスクリーン印刷機に
よりバンプ14を形成して、キュアによりバンプ14を
仮硬化させる。図4に示すように、バンプ14の内部に
はエッジを有する硬質の微粒子18が混合されている。
この微粒子18は、例えばガラスやニッケルなどであ
る。
【0020】次に図3(c)に示すように治具13をワ
ーク11に重ねて加圧し、次いでキュアによりバンプ1
4を本硬化させる(図3(d))。次に治具13をバン
プ14から剥ぎ取れば、バンプ付ワーク19が完成する
(図3(e))。ここで、図3(c)(d)に示す工程
において、バンプ14を治具13により電極12に押し
付ければ、バンプ14は左右に押し拡げられる(図3
(d)の矢印参照)。これにより、バンプ14中の微粒
子18は電極12の表面をこすって酸化膜を破壊するの
で、電極12の新鮮面は露出し、バンプ14は新鮮面に
しっかり接着される。
【0021】
【発明の効果】本発明によれば、バンプの突起やエッジ
を有する微粒子により電極の表面の酸化膜を破壊して新
鮮面を露出させながら、バンプを電極に接着できるの
で、バンプと電極の間の導通性を十分に確保できる。ま
たワーク上のバンプの高さを揃えることができ、さらに
は従来例のように電極上にバリヤメタルとしてのチタン
膜やニッケル膜を形成する必要がなく、また高価な金を
不要にできるので、大巾なコストダウンを図れる。
【図面の簡単な説明】
【図1】本発明の第一実施例のバンプ付ワークの製造工
程図
【図2】本発明の第二実施例のバンプ付ワークの製造工
程図
【図3】本発明の第三実施例のバンプ付ワークの製造工
程図
【図4】本発明の第三実施例のバンプの部分拡大図
【図5】従来のバンプ付ワークであるフリップチップの
部分断面図
【符号の説明】
11 ワーク 12 電極 13 治具 14 バンプ 15、16、19 バンプ付ワーク 18 微粒子 a 突起

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】突起を有するバンプを導電ペーストにより
    治具上に形成する工程と、この導電ペーストにより形成
    されたバンプを仮硬化させる工程と、このバンプをワー
    クの電極に押し付け加熱することにより、前記突起でこ
    の電極の表面の酸化膜を破壊する工程と、このバンプを
    本硬化させてこの電極に接着する工程と、前記治具を前
    記バンプから剥ぎ取る工程と、を含むことを特徴とする
    バンプ付ワークの製造方法。
  2. 【請求項2】ワークの表面に形成された電極を覆うよう
    にボンドを塗布する工程と、突起を有するバンプを導電
    ペーストにより治具上に形成する工程と、この導電ペー
    ストにより形成されたバンプを仮硬化させる工程と、
    のバンプを前記電極に押し付けて前記突起で前記電極の
    表面の酸化膜を破壊しながら、このバンプを前記ボンド
    で前記ワークに接着する工程と、前記治具を前記バンプ
    から剥ぎ取る工程と、を含むことを特徴とするバンプ付
    ワークの製造方法。
  3. 【請求項3】表面にエッジを有する微粒子が混入された
    素材によりワークの電極上にバンプを形成する工程と、
    このバンプを治具により加圧してこのバンプを押し拡げ
    ながら、前記微粒子により前記電極の表面の酸化膜を破
    壊して前記バンプを前記電極に接着する工程と、を含む
    ことを特徴とするバンプ付ワークの製造方法。
JP19306595A 1995-07-28 1995-07-28 バンプ付ワークの製造方法 Expired - Fee Related JP3214302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19306595A JP3214302B2 (ja) 1995-07-28 1995-07-28 バンプ付ワークの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19306595A JP3214302B2 (ja) 1995-07-28 1995-07-28 バンプ付ワークの製造方法

Publications (2)

Publication Number Publication Date
JPH0945693A JPH0945693A (ja) 1997-02-14
JP3214302B2 true JP3214302B2 (ja) 2001-10-02

Family

ID=16301626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19306595A Expired - Fee Related JP3214302B2 (ja) 1995-07-28 1995-07-28 バンプ付ワークの製造方法

Country Status (1)

Country Link
JP (1) JP3214302B2 (ja)

Also Published As

Publication number Publication date
JPH0945693A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
JP3065549B2 (ja) 半導体チップ部品の実装方法
EP0042693B1 (en) Semi-conductor power device assembly and method of manufacture thereof
JPH08203961A (ja) 集積回路チップの構造体及びその実装方法
JP2000082723A (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP3214302B2 (ja) バンプ付ワークの製造方法
JP2001308146A (ja) チップキャリアに半導体チップを取り付けるための装置
JP2606606B2 (ja) 半導体装置の製造方法
JPH11111761A (ja) 半導体チップ部品の実装体
JPH11204567A (ja) 異方性導電接着剤およびその基板への形設方法ならびに半導体チップ実装方法ならびに半導体装置
JPH1117050A (ja) 回路基板及び回路基板の製造方法
JP3180628B2 (ja) バンプ付ワークの製造方法
JP2748530B2 (ja) 半導体装置の製造方法
JPS63143851A (ja) 半導体装置
JP3235456B2 (ja) チップの実装方法
JP2830824B2 (ja) バンプ付きワークの実装方法および実装構造
JP3726795B2 (ja) バンプ付きワークの実装方法
JP2812304B2 (ja) フリップチップ型半導体装置のリペア方法
JP3314662B2 (ja) バンプの形成方法
JP3600015B2 (ja) 絶縁金属基板の製造方法
JP2002134641A (ja) 半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法
JPH05299476A (ja) 半導体チップの実装方法
JP2000012613A (ja) 異方性導電接着剤および電子部品の実装方法
JP2538718B2 (ja) 半導体装置の製造方法
JPH09174807A (ja) 印刷用スキージおよびペースト印刷方法
JP2002164388A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees