WO2016170901A1 - 回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス - Google Patents

回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス Download PDF

Info

Publication number
WO2016170901A1
WO2016170901A1 PCT/JP2016/059239 JP2016059239W WO2016170901A1 WO 2016170901 A1 WO2016170901 A1 WO 2016170901A1 JP 2016059239 W JP2016059239 W JP 2016059239W WO 2016170901 A1 WO2016170901 A1 WO 2016170901A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit pattern
substrate
film
light
conductive
Prior art date
Application number
PCT/JP2016/059239
Other languages
English (en)
French (fr)
Inventor
明彦 半谷
Original Assignee
スタンレー電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタンレー電気株式会社 filed Critical スタンレー電気株式会社
Publication of WO2016170901A1 publication Critical patent/WO2016170901A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern

Definitions

  • a part 50 a of the second circuit pattern 50 is mounted on one surface of the substrate 10, and the other portion 50 b is mounted on the other surface of the substrate 10.
  • the second circuit pattern 50 a and the second circuit pattern 50 b partially overlap in the main plane direction of the substrate 10, and a through hole 70 is formed in the overlapping portion of the substrate 10.
  • the conductor 52 is filled. Thereby, the second circuit pattern 50 a on one surface of the substrate 10 and the second circuit pattern 50 b on the other surface are connected in the thickness direction of the substrate 10 by the conductor 52 in the through hole 70.
  • the substrate 10 has a curved shape as shown in FIGS.
  • the first circuit pattern 40 and the second circuit pattern 50 are arranged along the surface of the curved substrate 10.
  • the resistor film 140, the first circuit pattern 40, and the second circuit pattern 50 are formed by applying a film containing conductive particles and sintering it by light irradiation.
  • the resistor film 140 and the circuit patterns 40 and 50 on the curved substrate 10 can be easily formed without disconnection or thinning. .
  • the resistance value of the resistor film 140 is measured by the process of FIG. 5E, and when the resistance value is larger than a predetermined range, the edge of the resistor film 140 is shown in FIG. Then, the resistor film 140 is spread, and the resistor film 140 is additionally formed. On the other hand, when the resistance value is smaller than the predetermined range, the resistor film 140 is trimmed and removed by irradiating light. Thereby, the resistance value of the resistor film 140 can be adjusted to fall within a predetermined range.
  • the irradiation pattern of light applied to the film 41 includes a region where the electrode 31 of the electronic component of the film 41 is in contact. Since the position of the electrode 31 of the mounted electronic component can be confirmed and the irradiation pattern can be determined using the position of the electrode 31 as a reference, the positional deviation between the circuit pattern and the electronic component can be suppressed.
  • the light is also applied to a region that overlaps the second circuit pattern 50. By light irradiation, the conductive nanoparticles are melted at a temperature lower than the melting point of the bulk of the material constituting the particles.
  • a method for manufacturing a resistor is also provided. That is, a solution in which conductive nano-sized particles having a particle size of less than 1 ⁇ m and an insulating material are dispersed, or a solution in which the conductive nano-sized particles coated with an insulating material layer are dispersed is applied to the substrate surface.

Abstract

湾曲した回路基板でありながら、回路パターンの導電性の信頼性が高く、大きな電流を通電することができる回路基板の製造方法を提供する。 粒径が1μm未満である導電性ナノサイズ粒子と絶縁材料とが分散された溶液、もしくは、絶縁材料層で被覆された導電性ナノサイズ粒子が分散された溶液を、基板表面に所望の形状で塗布し、前記絶縁材料で被覆された導電性ナノサイズ粒子を含む膜を形成する第1工程と、形成した膜に所定のパターンで光を照射し、光によって導電性ナノサイズ粒子を焼結し、所定のパターンの導電性ナノサイズ粒子層である第1回路パターンを形成する第2工程とを有する。そして、第1工程の前、もしくは、第1工程の後で第2工程の前に、基板を湾曲させる工程を行う。

Description

回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス
 本発明は、基板上に回路パターンを備えた回路基板に関する。
 曲面形状の回路基板を製造する方法としては、例えば、特許文献1に記載のように、回路パターンを基板に印刷した後、金型などで成型することにより回路基板を湾曲させる方法が提案されている。
 また、近年、回路パターンを印刷により形成するプリンテッドエレクトロニクスという技術分野が盛んに研究されている。例えば、特許文献2には、銅ナノ粒子を含む非導電性フィルムをインクジェットプリンタ等により堆積させ、形成したフィルムに上方から光を照射することにより、銅粒子を融合させ、導電性の回路を形成する技術が開示されている。
特公平02-60079号公報 特開2014-116315号公報
 特許文献1に記載されているように、回路パターンを基板上に形成した後で金型成型等により回路基板を湾曲させる方法は、回路パターンに応力がかかる。そのため、回路パターンを構成する導電体層に伸縮性が乏しいと、回路パターンにクラックが発生したり、断線する可能性がある。一方、導電体層に伸縮性を付与すると、クラックにはならないが、導電体層が湾曲することにより伸び、膜厚が薄くなる現象が発生する。そのため、抵抗値が高くなり、通電可能な電流値が低下するという問題が生じる。
 本発明の目的は、湾曲した回路基板でありながら、回路パターンの導電性の信頼性が高く、大きな電流を通電することができる回路基板の製造方法を提供することにある。
 上記目的を達成するために、本発明は、粒径が1μm未満である導電性ナノサイズ粒子と絶縁材料とが分散された溶液、もしくは、絶縁材料層で被覆された導電性ナノサイズ粒子が分散された溶液を、基板表面に所望の形状で塗布し、前記絶縁材料で被覆された導電性ナノサイズ粒子を含む膜を形成する第1工程と、形成した膜に所定のパターンで光を照射し、光によって導電性ナノサイズ粒子を焼結し、所定のパターンの導電性ナノサイズ粒子層である第1回路パターンを形成する第2工程とを有する。そして、第1工程の前、もしくは、第1工程の後で第2工程の前に、基板を湾曲させる工程を行う。
 本発明によれば、湾曲した回路基板でありながら、導電性の信頼性が高く、大きな電流を通電することができる回路パターンを形成することができる。
(a)~(f)第1の実施形態の湾曲した回路基板の製造方法を示す説明図。 (a)~(f)第1の実施形態の湾曲した回路基板の別の製造方法を示す説明図。 第2の実施形態の電子デバイスの(a)上面図、(b)A-A断面図、(c)B-B断面図。 (a)~(e)第2の実施形態の電子デバイスの製造工程を示す説明図。 (a)~(f)第2の実施形態の電子デバイスの製造工程を示す説明図。 (a)~(g)第2の実施形態の電子デバイスの製造工程を示す説明図。
 本発明の一実施形態の回路基板の製造方法について説明する。
 <第1の実施形態>
 第1の実施形態の湾曲した回路基板の製造方法について図1および図2を用いて説明する。
 まず、図1(a)のように、基板10を用意し、基板10を所望の形状に湾曲させる。例えば、金型を用いた成型により湾曲させることができる。
 つぎに、図1(b)のように、粒径が1μm未満である導電性ナノサイズ粒子(以下、導電性ナノ粒子と呼ぶ)と絶縁材料とが溶媒に分散された溶液、もしくは、絶縁材料層で被覆された導電性ナノ粒子が溶媒に分散された溶液を用意する。溶媒としては、有機溶媒や水を用いることができる。この溶液を、基板10の表面に所望の形状で塗布する。塗布された溶液は、図1(c)のように、基板10上で表面が平滑になり、塗膜(膜41)を形成する。必要に応じて膜41を加熱し、乾燥させる。膜41内には、導電性ナノ粒子が分散され、導電性ナノ粒子の周囲は絶縁材料で覆われた状態である。よって、膜41はこの段階では非導電性である。
 つぎに、図1(d)のように、膜41に所定のパターンで光を照射する。光照射により、導電性ナノ粒子は、その粒子を構成する材料のバルクの融点よりも低い温度で溶融する。導電性ナノ粒子の周囲の絶縁材料層は、光照射により蒸発するかもしくは軟化する。そのため、溶融した導電性ナノ粒子は、隣接する粒子と直接融合するか、もしくは、軟化した絶縁材料層を突き破って隣接する粒子と融合する。これにより、導電性ナノ粒子同士を焼結することができ、光照射した領域が、電気導電性の第1回路パターン40となる。これにより、図1(e)のように、第1回路パターン40を形成する。なお、光照射後の導電性ナノ粒子は、粒子同士が結合しているが、ある程度粒子形状を保っている。
 このように、第1の実施形態では、導電性ナノ粒子を含む膜41を塗布により形成し、光照射により所望の第1回路パターン40の形状に焼結させる構成であるため、予め基板10を湾曲させても、膜41の形成および第1回路パターン40の焼結を問題なく行うことができる。よって、湾曲により第1回路パターン40がクラックを生じたり、回路パターンの膜厚が薄くなることがなく、導電性の信頼性の高い回路パターンを備えた湾曲した回路基板を製造できる。
 なお、基板10を湾曲させる工程は、図1のように膜41を形成する前に行うことに限定されるものではなく、光を照射する工程(図1(d))よりも前であればどのようなタイミングに行ってもよい。例えば、図1(d)の工程の直前に基板10を湾曲させることができる。これを図2を用いて説明する。
 例えば、図2(a),(b)のように、湾曲させていない平板状の基板10上に、溶液を塗布し、膜41を形成する。そして、膜41が形成された基板を金型等を用いて湾曲させる(図2(c))。その後、光を所望のパターンで照射して(図2(d))、第1回路パターン40を形成する(図2(e))。
 この方法では、膜41が形成された状態で基板10を湾曲させるため、膜41自体にはクラックが生じる可能性があるが、図2(d)で光を照射することにより、導電性ナノ粒子の周囲の絶縁材料層は、光照射により蒸発するかもしくは軟化し、溶融した導電性ナノ粒子が隣接する粒子と融合する。よって、この融合過程で、膜41のクラックは消失するため、クラックのない第1回路パターン40を形成することができる。また、基板を湾曲させることにより、膜41が引き延ばされ薄くなる可能性があるが、それを見込んで塗布量を増加させておくことにより、必要な膜厚の第1回路パターン40を光による焼結で形成できる。図2の方法によっても、導電性の信頼性の高い回路パターンを備えた湾曲した回路基板を製造できる。
 なお、光を照射していない膜41の領域は、焼結が生じないため、非導電性のまま残る。非導電性の膜41は、この後の工程で除去してもよい。例えば、有機溶媒等を用いて膜41を除去することが可能である。
 また、図1(c)の後で膜41上に図1(f)のように、光透過性の基板10を膜41の上に搭載し、2枚の基板10で膜41を挟んでもよい。また、図2(b)で膜41を形成した後で膜41の上に光透過性の基板を膜41の上に搭載した後、2枚の基板10で膜41挟んだ状態で、基板10を湾曲させてもよい(図2(f))。いずれの場合も、2枚の基板10で挟んだ状態でも光透過性の基板10側から基板10を通して光を照射して第1回路パターン40を形成することができる。また、膜41を挟む2枚の基板10として、いずれも光透過性のものを用いることも可能である。
 基板10の材質としては、第1回路パターン40を支持することができ、少なくとも表面が絶縁性であり、湾曲させる加工が可能であり、しかも、第1回路パターン40の形成時の光照射に耐えることができるものであればどのような材質であってもよい。例えば、ポリエチレンテレフタレート(PET)基板、ポリエチレンナフタレート(PEN)基板、ガラスエポキシ基板、紙フェノール基板、フレキシブルプリント基板、セラミック基板、ガラス基板、表面を絶縁層で被覆した金属基板などを用いることができる。透明な基板10を用いた場合には、回路パターンの焼成のための光を基板の裏面側から照射することができる。また、本実施形態の基板10は、フィルム状のものを用いることも可能である。
 第1回路パターン40を構成する導電性ナノ粒子の材料としては、Ag、Cu、Au、Pd、ITO、Pt、Feなどの導電性金属および導電性金属酸化物のうちの1つ以上を用いることができる。
 導電性ナノ粒子を被覆する絶縁材料としては、スチレン樹脂、エポキシ樹脂、シリコーン樹脂、および、アクリル樹脂などの有機物、ならびに、SiO、Al、TiOなどの無機材料、また有機と無機のハイブリット材料のうちの1以上を用いることができる。また、膜41において導電性ナノ粒子を被覆する絶縁材料層の厚みは、1nm~10000nm程度であることが好ましい。
 導電性ナノ粒子は、粒径(例えば、平均粒子径)0.01μm~1μmの導電性粒子を含んでいる。第1回路パターン40(焼結された部分)の配線幅は、例えば1μm以上にすることが可能である。第1回路パターン40の厚みは、10nm~10μm程度に形成することが可能である。また、第1回路パターン40の電気抵抗値は、10-4Ω/cm2以下であることが望ましく、特に、10-6Ω/cm2オーダー以下の低抵抗であることが望ましい。
 図1(d)、図2(d)の工程で照射する光の波長は、紫外、可視、赤外いずれの光であってもよいが、膜41に含まれる導電性ナノ粒子に吸収される波長を選択して用いる。導電性ナノ粒子として、Ag、Cu、Au、Pdなどを用いた場合、例えば400~600nmの可視光を用いることができる。光を照射する所望のパターン(第1回路パターン40)は、開口を有するマスクに光を通すことにより形成することができる。また、第1回路パターン40の配線幅よりも小さい照射径に集光した光ビームを用い、光ビームを膜41上の所望のパターンに走査させてもよい。
 本実施形態では、膜41を導電性ナノ粒子により形成したが、本発明はこれに限られるものではなく、導電性ナノ粒子に代えて、導電性ナノ粒子と、粒径(例えば、平均粒子径)1μm以上の導電性マイクロサイズ粒子(以下導電性マイクロ粒子と呼ぶ)とを混合した導電性粒子を用いることも可能である。導電性マイクロ粒子の材質は、導電性ナノ粒子と同様のものを用いる。粒子サイズ以外の各工程の詳細は、上述した工程と同様にする。これにより、膜厚の厚い回路パターンを形成することができる。
 <第2の実施形態>
 本発明の第2の実施形態として、第1の実施形態の湾曲した回路基板を用いた電子デバイスについて図3(a)、(b)、(c)を用いて説明する。
 図3の電子デバイスは、第2回路パターン50a,50b(以下、第2回路パターン50とも呼ぶ)を備えた基板10と、基板10上に搭載された、電子部品30および電子部品30に直列に第2回路パターン50によって接続された抵抗器240とを含む。抵抗器240は、電子部品30に過大な電流が流れるのを防止する保護抵抗として作用する。
 第2回路パターン50のうち一部50aは、基板10の一方の面に搭載され、他の部分50bは、基板10の他方の面に搭載されている。第2回路パターン50aと第2回路パターン50bは、基板10の主平面方向において、一部で重なり合っており、重なり合っている部分の基板10には、スルーホール70が形成され、スルーホール70には導電体52が充填されている。これにより、基板10の一方の面の第2回路パターン50aと他方の面の第2回路パターン50bは、スルーホール70内の導電体52により基板10の厚み方向に接続されている。
 電子部品30は、基板10に設けられた領域20内に配置されている。領域20内には電子部品30と電気的に接続される第1回路パターン40が配置されている。第2回路パターン50aは、領域20の周縁部で第1回路パターン40に接続されている。第2回路パターン50aは、領域20の外側に配置された電源60に接続され、第1回路パターン40に電流を供給する。
 抵抗器240は、抵抗体膜140を含む。抵抗体膜140は、第2回路パターン50の途中に設けられた間隙に配置され、間隙の両脇の第2回路パターン50を接続する。抵抗体膜140の周囲には、非導電性の膜141が備えられている。なお、膜141は、除去されていてもよい。
 第1回路パターン40は、一部または全部が、粒径(例えば、平均粒子径)が1μm未満である導電性ナノ粒子を焼結した層によって構成されている。第1回路パターン40は、電子部品30を搭載するための領域20内に少なくとも一対配置され、領域20の両脇の第2回路パターン50(50a、50b)とそれぞれ接続されている。一対の第1回路パターン40の間には、非導電性層41が配置されている。電子部品30は、一対の第1回路パターン40に、直接フリップチップ実装されている。図3(a),(b)では、第1回路パターン40の間に非導電性層41が配置されているが、非導電性層41は、必ずしも配置されていなくてもよく、除去されていてもよい。
 第2回路パターン50(50a,50b)の厚さは、図3(b)のように、第1回路パターン40の厚さよりも厚い。第1回路パターン40は、導電性ナノ粒子を焼結して形成しているため、厚く形成することが難しく、第1回路パターン40を電源60まで延長して形成した場合、薄い第1回路パターン40の電気抵抗が大きくなる。そのため、電子部品30に大きな電流を供給することは難しくなる。本実施形態では、微細な配線が必要な、電子部品30を搭載する領域20内のみを第1回路パターン40で形成し、領域20の外側は厚膜の第2回路パターン50によって構成することにより、第1回路パターン40を電源60まで形成した場合と比較して電気抵抗を低下させて電子部品30への大きな電流の供給を可能にする。
 また、第2回路パターン50の一部または全部を、導電性粒子を光照射によって焼結した層によって構成することも可能である。
 なお、図3では、電源60を基板10上に搭載しているが、電源60は必ずしも基板10上に配置されていなくてもよい。例えば、基板10に電源60の代わりにコネクタを配置してもよい。この場合、基板10に搭載されていない電源をケーブル等を介してコネクタに接続することができる。コネクタは、第2回路パターン50に接続される。また、電源60として太陽電池等の発電装置を用いることも可能である。
 基板10は、図3(b)、(c)のように、湾曲した形状である。第1回路パターン40および第2回路パターン50は、湾曲した基板10の表面に沿って配置されている。本実施形態では、抵抗体膜140、第1回路パターン40および第2回路パターン50を、導電性の粒子を含む膜を塗布して、それを光照射によって焼結させて形成する。このとき、焼結工程よりも前に基板10を湾曲させることにより、湾曲した基板10上の抵抗体膜140ならびに回路パターン40,50を断線や線細りさせることなく、容易に形成することができる。
 特に、抵抗体膜140は、焼結工程後に湾曲工程を実施すると、伸縮することで抵抗膜の抵抗値が変化してしまい、保護回路としての役割が低減するが、湾曲工程後に焼結工程を実施することにより、所望の抵抗値をえることができる。
 基板10の材質は、第1の実施形態と同様のものを用いることができる。第1回路パターン40を構成する導電性ナノ粒子の材質及びサイズとしては、第1の実施形態と同様のものを用いることができる。第2回路パターン50を導電性粒子を焼結して形成する場合は、導電性ナノ粒子と、導電性マイクロ粒子とを混合した導電性粒子を用いることができる。
 電子部品30としては、どのようなものを用いてもよいが、一例としては、発光素子(LED,LD)、受光素子、集積回路、表示素子(液晶ディスプレイ、プラズマディスプレイ、ELディスプレイ等)を用いることができる。また、図3では、基板10上に、電子部品30を一つのみ搭載しているが、2以上の領域20を設け、2以上の電子部品30を搭載することももちろん可能である。この場合、第2回路パターン50は、複数の電子部品30を直列や並列等の所望の回路パターンで接続するように形成する。
 つぎに、図3の電子デバイスの製造方法について、図4~図6を用いて説明する。図4(a)~(e)は、基板10にスルーホール70と第2回路パターン50を形成する工程を示し、図5(a)~(f)は、抵抗体膜140を形成する工程を示し、図6(a)~(g)は、基板10上の領域20に第1回路パターン40を形成し、電子部品30を搭載する工程を示している。
 以下において、抵抗体膜140、スルーホール70の導電体52、第2回路パターン50は、導電性ナノ粒子と導電性マイクロ粒子とを含んだ層によって形成され、第1回路パターン40の一部または全部は、導電性ナノ粒子を含んだ層によって構成された電子デバイスの製造方法として説明する。
 まず、基板10として透明基板を用意する。基板10を湾曲させるタイミングについては後述する。導電性ナノ粒子と、導電性マイクロ粒子と、絶縁材料とが溶媒に分散された溶液、もしくは、絶縁材料の層で被覆された導電性ナノ粒子および導電性マイクロ粒子が溶媒に分散された溶液を用意する。この溶液は、導電性ナノ粒子の他に、粒径(例えば平均粒子径)1μm以上の導電性マイクロ粒子を含むほかは、第1の実施形態で述べた膜41を形成するための溶液と同様である。導電性マイクロ粒子の材質は、導電性ナノ粒子と同様のものを用いることができる。この溶液を、基板10の一方の面に塗布して、第2回路パターンを形成するための膜51と、抵抗体膜140を形成するための膜141とを形成する(図4(a),(b)、図5(a)~(c))。
 次に、図4(c-1)のように、基板10の膜51とは逆側の面から所定の位置に光を照射し、光101によって基板10にスルーホール(貫通孔)70をあける。スルーホール70が形成されることにより、膜51の一部はスルーホール70内に流入し、スルーホール70を充填する(図4(c-2))。このとき、膜51は、乾燥していない液体状態の方がスルーホール70に容易に充填されるため、溶液塗布後に乾燥させないままスルーホール70を形成することが好ましい。
 膜51、141に対して、図3の第2回路パターン50aおよび抵抗体膜140を形成すべき領域、ならびに、スルーホール70内に、それぞれ光102、103を照射する(図4(c-2)、図5(d))。スルーホール70内に流入した膜51に照射する光103は、スルーホール70の形成時に照射する光101より強度を弱めて照射する。
 光102,103等の照射により、膜51、141を構成する導電性ナノ粒子は、その粒子を構成する材料のバルクの融点よりも低い温度で溶融し、導電性ナノ粒子の周囲の絶縁材料層は、光照射により蒸発するかもしくは軟化する。溶融した導電性ナノ粒子は、周囲の導電性マイクロ粒子と結合するため、導電性ナノ粒子を起点として、導電性マイクロ粒子を光照射によってバルクよりも低温で焼結することができる。これにより、光102等が照射された領域の導電性ナノ粒子と導電性マイクロ粒子とを焼結して抵抗体膜140および第2回路パターン50aを形成することができる。また、スルーホール70内の膜51の導電性ナノ粒子と導電性マイクロ粒子とを光103により焼結して、スルーホール70内を充填する導電体52を形成することできる。
 光102、103等を照射していない膜51、141の領域は、焼結が生じないため、非導電性のまま残る。なお、焼結されない非導電性の膜51、膜141の領域は、残存させたままでもよいし、除去してもよい。
 次に、抵抗体膜140について、図5(e)の工程により、抵抗値を測定し、抵抗値が予め定めた範囲よりも大きい場合には、図5(f)により抵抗体膜140の縁に光を照射し、抵抗体膜140を広げ、抵抗体膜140を追加形成する。一方、抵抗値が予め定めた範囲より小さい場合には、光を照射して、抵抗体膜140をトリミングして除去する。これにより、抵抗体膜140の抵抗値を予め定めた範囲に入るように調整することができる。
 続いて、基板10の他方の面に、図4(a),(b)と同様の工程を行って膜51を形成し、光102を照射して焼結し、第2回路パターン50bを基板10の他方の面に形成する(図4(c-4))。このとき第2回路パターン50bをスルーホール70の位置を覆うように形成することにより、一方の面の第2回路パターン50aと、他方の面の第2回路パターン50bとをスルーホール70内の導電体52により結合することができる。また、基板10の一方の面側から形成した導電体52がスルーホール70の内部の全体を充填していない場合には、図4(c-4)の工程で、基板10の他方の面側からスルーホール70上に膜51を形成することにより、最終的にスルーホール70内を全て満たす導電体52を形成することができる。
 なお、第2回路パターン50a,50bの形成方法としては従来の方法を用いることもできる。例えば、金属薄膜を基板10上に形成した後、エッチングにより図3の第2回路パターン50a、50bの形状にパターニングすることにより第2回路パターン50a,50bを形成することができる。
 つぎに、第1回路パターン40を形成するため、第1の実施形態で説明したように、導電性ナノ粒子と、上記絶縁材料とが溶媒に分散された溶液、もしくは、上記絶縁材料の層で被覆された上記導電性ナノ粒子が溶媒に分散された溶液を用意する。
 上記工程により形成された、第2回路パターン50(50a,50b)を備えた基板10(図6(a))の領域20内に、上記溶液を塗布する(図6(b))。塗布された溶液は、図6(c)のように、基板10上で表面が平滑になり、塗膜(膜41)を形成する。膜41の端部は第2回路パターン50の端部と重なるようにする。必要に応じて膜41を加熱し、乾燥させる。膜41内には、導電性ナノ粒子が分散され、導電性ナノ粒子の周囲は絶縁材料で覆われた状態である。
 続いて、図6(d)のように、電子部品30を膜41の所定の位置に位置合わせして搭載し、図6(e)のように、電子部品30の電極31を膜41に密着させる。
 つぎに、図6(f)のように、基板の裏面側から膜41に、図3(a)の第1回路パターン40の形状に光を照射し、光によって導電性ナノ粒子を焼結する。これにより、領域20には、図6(g)のように一対の第1回路パターン40を形成する。膜41に照射する光は、基板10の裏面側から照射するが、上述の膜51、141に照射する光は、基板の表面側からでも裏面側からでもよい。
 照射する光の波長は、膜41に含まれる導電性ナノ粒子に吸収される波長であって、基板10での吸収が少ない波長を選択して用いる。照射する光は、紫外、可視、赤外いずれの光であってもよい。例えば導電性ナノ粒子として、Ag、Cu、Au、Pdなどを用いた場合、400~600nmの可視光を用いることができる。
 膜41に照射する光の照射パターンは、膜41の電子部品の電極31が当接された領域を含む。搭載された電子部品の電極31の位置を確認し、その電極31の位置を基準として照射パターンを決定することができるため、回路パターンと電子部品との位置ずれを抑制することができる。光は、第2回路パターン50と連続した第1回路パターン40を形成するため、第2回路パターン50と重なる領域にも照射する。光照射により、導電性ナノ粒子は、その粒子を構成する材料のバルクの融点よりも低い温度で溶融する。導電性ナノ粒子の周囲の絶縁材料層は、光照射により蒸発するかもしくは軟化する。そのため、溶融した導電性ナノ粒子は、隣接する粒子と直接融合するか、もしくは、軟化した絶縁材料層と突き破って隣接する粒子と融合する。これにより、導電性ナノ粒子同士を焼結することができ、光照射した領域が、電気導電性の第1回路パターン40となる。なお、光照射後の導電性ナノ粒子は、粒子同士が結合しているが、ある程度粒子形状を保っている。
 この後、未焼結の膜41を除去してもよい。
 以上の工程により、所望のパターンの微細な第1回路パターン40を、塗布と光照射という簡単な工程で形成できる。
 また、導電性ナノ粒子は、焼結時に溶融するため、電子部品30の電極31と結合し、第1回路パターン40と電極31とを固着することができる。すなわち、電極31はバンプ等を用いることなく、第1回路パターン40と直接接合される。この製造方法は、電子部品30を搭載した状態で光照射を行うため、搭載後の電極31の位置を基準としたパターンで光照射を行うことができる。そのため電子部品30の電極31と第1回路パターン40との接合は確実に高い精度で得られる。
 なお、図6(b)の工程において、導電性ナノ粒子と絶縁材料とが溶媒に分散された溶液、もしくは、絶縁材料の層で被覆された上記導電性ナノ粒子が溶媒に分散された溶液を基板10上に塗布する際に、印刷手法を用いて膜41を形成してもよい。印刷手法としては、インクジェット印刷やフレキソ印刷、グラビアオフセット印刷等を用いることができる。この場合、図6(d)の工程では、印刷により形成した膜41の全体に光を照射して焼結して、第1回路パターン40を形成することができる。また、図4(a),(b)、図5(a),(b)の工程で形成する膜51,141についても、同様に印刷により形成することが可能である。
 次に、基板を湾曲させるタイミングについて説明する。基板10を図3(b)、(c)のように湾曲させる工程は、膜51,141,41に最初に光を照射する工程(図4(c-2)、図5(d)、図6(f))の前までに行うことが望ましい。これにより、抵抗体膜140および第1および第2回路パターン40、50の断線や線細りを防ぐことができる。
 例えば、予め基板10を湾曲させてから第2回路パターン50を形成してもよいし、第1の実施形態の図2の工程と同様に、塗膜の形成後に湾曲させてもよい。
 また、本実施形態では、第2回路パターン50および抵抗体膜140を光照射により形成した後、第1回路パターン40となる膜41を塗布し、光照射を行っているが、第2の回路パターン50の膜を形成した後、光照射を行わないまま、図6(a)~(e)の工程を行って、図6(f)の工程で第2回路パターン50の光照射と第1回路パターンの光照射とを同時に、または、連続して行うことも可能である。この場合、図6(f)の光照射の前であれば、どのような段階で基板10を湾曲させてもよい。
 なお、第2の実施形態では、光透過性の基板を用いて、膜41の裏面側から光を照射したが、基板10として非透過性の基板を用いて、膜41の上面から光を照射することもできる。その場合においては、膜41に光照射して第1回路パターン40を形成後に、第1回路パターン上にバンプ42や半田ボール等を必要に応じて搭載し、電子部品30を、その電極31が第1回路パターン40上に一致するように位置合わせして搭載する。バンプ等を配置した場合には、バンプの位置が電子部品30の電極31の位置と一致するように位置合わせする。その後、加熱または超音波を照射して、電子部品30の電極31を第1回路パターン40とを接続し、電子部品30を固定する。
 なお、第2の実施形態では、抵抗体器240を形成する膜141は、第2回路パターン50を形成する膜51と同じ塗布液で形成したが、抵抗体器240を形成する膜141を構成する塗布液に、絶縁性材料をさらに含有させる等して第2回路パターン50と形成する膜51の塗布液とは異なる配合の塗布液を用いることも可能である。これにより、抵抗体器240を構成する膜141の抵抗値を容易に調整することが可能になる。また、抵抗体器240を形成する膜141を、第1回路パターン40を形成する膜41と同じ塗布液で形成することや、第1回路パターン40を形成する塗布液に絶縁性材料をさらに含有させる等、異なる配合の塗布液で形成することも可能である。
 本実施形態によれば、種々の電子部品を高密度に基板10に搭載しつつ、少ない製造工程で一括して実装して、電子デバイスを製造できる。しかも、光照射により、回路パターンを容易に変更できるため、設計変更にも容易に対応することができる。
 また、上述のように本実施形態によれば、以下のように導電体で充電されたスルーホールを備えた電子デバイスの製造方法も提供される。すなわち、この電子デバイスの製造方法は、第1工程で、粒径が1μm未満である導電性ナノサイズ粒子と、粒径が1μm以上である導電性マイクロサイズ粒子と、絶縁材料とが分散された溶液、もしくは、絶縁材料層でそれぞれ被覆された導電性ナノサイズ粒子および前記導電性マイクロサイズ粒子が分散された溶液を、基板の表面に所望の形状で塗布し、前記絶縁材料で被覆された前記導電性ナノサイズ粒子と前記導電性マイクロサイズ粒子を含む膜を形成する。第2の工程では、前記貫通孔内を前記導電体で充填する。上記第2工程は、前記基板の前記膜とは逆側の面から所定の位置に光を照射し、前記光によって基板に貫通孔をあけ、前記貫通孔に前記膜の一部を流入させて前記貫通孔を前記膜で充填する第2-1工程と、光照射により、前記貫通孔内の前記膜の導電性ナノサイズ粒子と導電性マイクロサイズ粒子とを焼結して導電体を形成する第2-2工程とを有するようにする。
 また、上述のように本実施形態によれば、抵抗器の製造方法も提供される。すなわち、粒径が1μm未満である導電性ナノサイズ粒子と絶縁材料とが少なくとも分散された溶液、もしくは、絶縁材料層で被覆された前記導電性ナノサイズ粒子が分散された溶液を、基板表面に所望の形状で塗布し、膜を形成する第1工程と、前記膜の一部に所定のパターンで光を照射し、前記光によって導電性ナノサイズ粒子を焼結し、前記所定のパターンの導電性ナノサイズ粒子層である抵抗体膜を形成する第2工程とを有する抵抗器の製造方法である。
 本実施形態の電子デバイスは、電子部品を基板に搭載したデバイスであればどのようなものでも適用可能である。例えば、自動車のインストルメント・パネル(計器表示盤)やゲーム機の表示部等に適用できる。また、基板を湾曲させることができるため、ウエアラブル(体に装着可能な)な電子デバイス(メガネ、時計、ディスプレイ、医療機器等)や、湾曲したディスプレイに適用可能である。
10・・・基板、20・・・電子部品搭載のための領域、30・・・電子部品、40・・・第1回路パターン、41・・・膜、50(50a,50b)・・・第2回路パターン、52・・・導電体、60・・・電源、70・・・スルーホール、240・・・抵抗器、140・・・抵抗体膜

 

Claims (4)

  1.  粒径が1μm未満である導電性ナノサイズ粒子と絶縁材料とが少なくとも分散された溶液、もしくは、絶縁材料層で被覆された前記導電性ナノサイズ粒子が少なくとも分散された溶液を、基板表面に所望の形状で塗布し、前記絶縁材料で被覆された前記導電性ナノサイズ粒子を含む膜を形成する第1工程と、
     前記膜に所定のパターンで光を照射し、前記光によって導電性ナノサイズ粒子を焼結し、前記所定のパターンの導電性ナノサイズ粒子層である第1回路パターンを形成する第2工程とを有し、
     前記第1工程の前、もしくは、前記第1工程の後であって第2工程の前に、前記基板を湾曲させる工程を有することを特徴とする回路基板の製造方法。
  2.  請求項1に記載の回路基板の製造方法であって、
     前記基板は、光透過性であり、第2工程は、前記基板の下面側から前記基板を通して前記膜に光を照射することを特徴とする回路基板の製造方法。
  3.  粒径が1μm未満である導電性ナノサイズ粒子と絶縁材料とが少なくとも分散された溶液、もしくは、絶縁材料層で被覆された前記導電性ナノサイズ粒子が少なくとも分散された溶液を、基板表面に所望の形状で塗布し、前記絶縁材料で被覆された前記導電性ナノサイズ粒子を含む膜を形成する第1工程と、
     前記膜に所定のパターンで光を照射し、前記光によって導電性ナノサイズ粒子を焼結し、前記所定のパターンの導電性ナノサイズ粒子層である第1回路パターンを形成する第2工程と、
     前記第1回路パターンの上に、電子部品を搭載実装する第3工程とを有し、
     前記第2工程よりも前に、前記基板を湾曲させる工程を有することを特徴とする電子デバイスの製造方法。
  4.  基板と、前記基板に設けられた、電子部品を搭載するための領域と、前記領域内に配置され、前記電子部品と電気的に接続される第1回路パターンと、前記第1回路パターンに接続されて、前記領域の外側から前記第1回路パターンに電流を供給する第2回路パターンと、前記領域に搭載され、前記第1回路パターンに接続された電子部品とを有し、
     前記第1回路パターンの一部または全部は、粒径が1μm未満である導電性ナノサイズ粒子を焼結した層によって構成され、
     前記第2回路パターンは、前記第1回路パターンよりも厚さが大きく、
     前記基板は湾曲していることを特徴とする電子デバイス。
PCT/JP2016/059239 2015-04-24 2016-03-23 回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス WO2016170901A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-089852 2015-04-24
JP2015089852A JP2016207904A (ja) 2015-04-24 2015-04-24 回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス

Publications (1)

Publication Number Publication Date
WO2016170901A1 true WO2016170901A1 (ja) 2016-10-27

Family

ID=57142985

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/059239 WO2016170901A1 (ja) 2015-04-24 2016-03-23 回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス

Country Status (2)

Country Link
JP (1) JP2016207904A (ja)
WO (1) WO2016170901A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355684B2 (en) * 2018-05-17 2022-06-07 Stanley Electric Co., Ltd. Multilayer circuit substrate and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005095849A (ja) * 2003-02-26 2005-04-14 Seiko Epson Corp 機能性材料定着方法、機能性材料定着装置、デバイス製造方法、電気光学装置及び電子機器
JP2006032916A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 配線基板、及び半導体装置、並びにその作製方法
JP2006165517A (ja) * 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
WO2007000833A1 (ja) * 2005-06-29 2007-01-04 Harima Chemicals, Inc. 導電性回路の形成方法
JP2014017364A (ja) * 2012-07-09 2014-01-30 Panasonic Corp 部品実装基板の製造システム、および製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005095849A (ja) * 2003-02-26 2005-04-14 Seiko Epson Corp 機能性材料定着方法、機能性材料定着装置、デバイス製造方法、電気光学装置及び電子機器
JP2006032916A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 配線基板、及び半導体装置、並びにその作製方法
JP2006165517A (ja) * 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
WO2007000833A1 (ja) * 2005-06-29 2007-01-04 Harima Chemicals, Inc. 導電性回路の形成方法
JP2014017364A (ja) * 2012-07-09 2014-01-30 Panasonic Corp 部品実装基板の製造システム、および製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355684B2 (en) * 2018-05-17 2022-06-07 Stanley Electric Co., Ltd. Multilayer circuit substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP2016207904A (ja) 2016-12-08

Similar Documents

Publication Publication Date Title
JP6473361B2 (ja) 電子デバイスの製造方法、および、電子デバイス
JP6491032B2 (ja) 抵抗器の製造方法、および、抵抗器
US10383214B2 (en) Electronic device, method for producing same, and circuit substrate
US10932373B2 (en) Circuit board, electronic circuit device, and production method of circuit board
US10312223B2 (en) Semiconductor light-emitting device and method for producing the same
Araki et al. Stretchable and transparent electrodes based on patterned silver nanowires by laser-induced forward transfer for non-contacted printing techniques
US9870072B2 (en) Touch device structure having through holes
JP6771346B2 (ja) 電子デバイスの製造方法、および、電子デバイス
CN107871810B (zh) 显示装置
WO2016170901A1 (ja) 回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス
WO2016170902A1 (ja) 電子デバイスの製造方法、電子デバイス、回路基板の製造方法、および、回路基板
US11355684B2 (en) Multilayer circuit substrate and manufacturing method thereof
JP2014075461A (ja) 導電性配線及び導電性配線作製方法
JP5846594B1 (ja) 配線形成方法
JP2020039002A (ja) 電子デバイス
JP7022595B2 (ja) 電子デバイス、およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16782923

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16782923

Country of ref document: EP

Kind code of ref document: A1