CN100401860C - 图案形状物及其制造方法 - Google Patents

图案形状物及其制造方法 Download PDF

Info

Publication number
CN100401860C
CN100401860C CNB2005100690864A CN200510069086A CN100401860C CN 100401860 C CN100401860 C CN 100401860C CN B2005100690864 A CNB2005100690864 A CN B2005100690864A CN 200510069086 A CN200510069086 A CN 200510069086A CN 100401860 C CN100401860 C CN 100401860C
Authority
CN
China
Prior art keywords
pattern
support component
particle
form object
nano particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100690864A
Other languages
English (en)
Other versions
CN1697588A (zh
Inventor
大仓秀章
佐野武
小林宽史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN1697588A publication Critical patent/CN1697588A/zh
Application granted granted Critical
Publication of CN100401860C publication Critical patent/CN100401860C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas

Abstract

本发明公开了一种图案形状物及其制造方法。该图案形状物包括由粒子聚集体构成的图案，用于支撑图案的支撑元件，和在图案与支撑元件边界处形成的混合层。混合层由粒子和支撑元件的混合物构成。在混合层以外的部分内的粒子尺寸大于混合层内的粒子尺寸。

Description

图案形状物及其制造方法
技术领域
本发明主要涉及一种包括在支撑材料上形成的预期图案的图案形状物以及该物的制造方法。本发明具体涉及一种包括在支撑材料如印刷电路板上形成的电路图案的图案形状物，一种包括显示器滤色器图案的图案形状物，及其制造方法。此工艺可用于印刷工艺中。
背景技术
可用于在如印刷电路板和塑料薄膜连接器等基层上形成线路以及用于形成显示器和有机半导体器件的滤色器的预期图案的印刷技术种类繁多，例如有筛网和光刻法。在基板或基层材料上形成图案时需要考虑的因素包括图案的尺寸精确度、膜厚、电光性质和机械特性。此外，还有图案对基板的粘合性问题。
近来，纳米粒子构成的材料发展起来，原因在于其能简化图案的形成。特别是，在线路形成中，对用Ag纳米粒子作为基层的油墨的研制取得了进展，提出了使用喷墨印刷法的简单的图案形成工艺以及其它工艺。将纳米粒子用于或印刷于基板上，并使其干燥和固化，从而在基板上形成图案。此时，由于纳米粒子本身对基层材料没有粘合性，因此需要某种措施来提供对基板的充分粘合性。
已经公开了一种意图与基层材料形成物理粘结例如固着效应的方法。该工艺公开在JPA 10-51089(线路基板及其制造方法)中。根据此传统工艺，将导电组分——其主要成分为低电阻金属粉末，印刷在针侵入硬度(needleinvasion hardness)为10-100μm的绝缘层上；印刷后施加压力，从而形成第一层5(由绝缘层1中的有机树脂4和导电组分3组成)，和第二层6(由导电组分3构成)，其中使第一层5的厚度大于低电阻金属粒子的平均粒度的0.3倍，使线路层2比第二层6薄，实现了粘合性。(参考上述专利文献的图1)。
但是，根据传统工艺，虽然在由微细粒子制成图案时可以利用渗透性，但问题是，除非在高负荷条件下进行粒子压缩，否则就不能获得满意的性质例如图案部分的导电性，而且由于压缩引起体积收缩，因此该工艺不适用于微型化的图案形成。而且，如果减小粒度以实现微型化，则导电部分的导电性降低；而且图案越精细，则需要膜厚越厚以获得粘合力。因此，该工艺存在局限性。
而且，JPA2000-36650公开了另一传统工艺(电路板制造方法)。根据此专利文献，在用作电路的光滑绝缘基板1的表面上形成大量凹陷3，其内附有金属粒子2。然后，在用作电路的地方镀上并形成与附于各凹陷3内的金属粒子2相结合的电路金属膜4。
但是，根据此方法，为了放置金属粒子则必须对基板进行加工，且很难将凹陷制成罐形，因而产生的问题是，很难获得金属粒子对基层材料的粘合力。而且，如果将此方法用于微型化图案，则由于该方法要求精确度因此制造成本增加。
此外，日本专利NO.3431556(转印介质及其制造方法，使用该转印介质的线路基板的制造方法)公开了另一种工艺。根据此工艺，使用光致抗蚀剂工艺，借助光敏树脂使作为转印介质基层的铝基板101的表面进行选择性曝光。然后，通过光泽电镀在曝光的基板表面上形成金属层104，从而使金属粒子的生长方向几乎平行于基板表面。接着，通过非光泽电镀在金属层104上形成金属层105，从而使金属粒子的生长方向基本上垂直于基板表面，从而得到转印介质。之后，通过施压将得到的转印介质粘附在表面上具有粘合剂202的绝缘基板201上，将作为导电线路的金属层104和105转印和放置在绝缘基板表面上，通过化学蚀刻法除去转印介质的基板101，从而得到线路基板。
但是，根据此方法，需要进行金属层105的粗加工工艺，因此制造工艺复杂。
【专利文献1】JPA 10-51089
【专利文献2】JPA 2000-36650
【专利文献3】日本专利NO.3431556
发明内容
本发明的主要目的是提供一种图案形状物及其制造方法，其基本上消除了一种或多种由相关技术的局限性和不利性所引起的问题。
具体地说，本发明的目的是提供一种图案形状物，其对支撑元件具有良好的粘合力，制造成本低，解决了传统工艺中的问题。
本发明的特征和优越性随后将在说明书中进行阐述，其中的一部分内容可显而易见地由说明书和附图得出，或按照说明书所给出的教导在实施本发明时得到。说明书中以完整、清楚、简要和准确的术语对图案形状物及其制造方法进行了特别描述，以使本领域普通技术人员能够实施本发明，借此可认识和实现本发明的目的以及其它特征和优越性。
为了体现上述的和其它的优越性，并且与此处具体表达和广泛描述的本发明的目的相一致，本发明提供了以下内容。
【解决问题的手段】
本发明解决问题的手段主要基于：在由以粒子聚集体构成的图案和用于支撑图案的支撑元件构成的图案形状物中，将图案内的粒子尺寸设置为大于由较小粒子和支撑元件构成的混合层内的粒子尺寸，该混合层形成于粒子聚集体和支撑元件的边界。
【解决方式1】
解决上述问题的解决方式1提供了一种图案形状物，其中图案由粒子聚集体和用于支撑图案的支撑元件构成，该粒子和支撑元件在支撑元件和图案的边界处形成混合层；所述混合层是在支撑元件具有流动性的状态下，由于支撑元件渗入图案而形成，而且其中除混合层之外的其它部分内的粒子尺寸大于混合层内的粒子尺寸。
【作用】
在支撑元件具有流动性的条件下，通过将支撑元件渗透入构成图案的粒子聚集体中就可简单地增大图案对支撑元件(基层材料/基板)的粘合力。通过使用热固性树脂和紫外固化型树脂，并在与图案进行接触后对树脂进行固化可容易地获得流动性。在使用热塑性树脂的情况下，通过加热，然后使图案与支撑元件接触可获得流动性。在这种情况下，特别是通过模塑的形成方法是有用的。
在由粒子聚集体和由上述树脂制成的支撑元件构成的混合层中，粘合性比导电性更重要。出于该原因，期望粒子尺寸小，从而使与支撑元件接触的表面积大，以提高粘合力。在除图案混合层之外的部分，即要求导电性的部分中，均期望粒子尺寸尽可能大，以获得实用的线路导电性，这是通过尽可能地防止粒子边界减小来实现的。
【实施例1】
实施例1为解决方式1中所述的图案形状物，其中粒子聚集体由熔融态的纳米粒子构成。
【作用】
当粒子聚集体由纳米粒子构成时，由于混合层中纳米粒子的间距随树脂(支撑元件)的渗透性而变化，因此在混合层中通过熔融而形成的粒子的尺寸与其它位置的粒子尺寸不同。在混合层以外的位置，由于作为导电性的干扰物的粒子边界与事先由粒子态构成的位置相比，粒子边界处更加致密，因此在疏松材料附近获得了导电性。此外，在混合层中，由于粒子熔融不再继续，因此虽然没有获得导电性，但可降低熔融时产生的空隙，从而获得良好的粘合性。
【实施例2】
实施例2为实施例1中所述的图案形状物，其中纳米粒子为金属。
【作用】
通过使用金属作为纳米粒子，并使纳米金属粒子受热熔融可容易地获得导电性。因此，作为一种形成线路的方法，除传统工艺如电镀、蒸涂和溅射之外，可使用类似于胶版印刷或喷墨印刷的一般目的的印刷工艺。以此方式拓宽了制造方法的选择性。
【实施例3】
实施例3为根据解决方式1、实施例1和实施例2所述的图案形状物，其中支撑元件由固化流体树脂制成。
【作用】
作为流体树脂，可使用熔融态的热塑性树脂、热固性树脂和固化前的光固化性树脂。以渗透性来提高粘合力时，无需对图案材料本身进行特别处理就可获得期望的粘合力。特别是，在银纳米粒子的情况下，由于该材料本身不具有粘合力，因此该方法是有效。
【实施例4】
实施例4为解决方式1和实施例1-3中所述的图案形状物，其中除图案表面外，将该图案嵌入支撑元件内。
【作用】
由于将该图案嵌于支撑元件中以使图案被支撑元件包围，因此改善了图案的粘合力。在图案形成于镀层表面上且通过粘合剂转印形成支撑元件的情况下，例如，图案的侧面也与支撑元件接触，从而改善了图案的粘合力。
【实施例5】
实施例5为解决方式1和实施例1-4中所述的图案形状物，其中在两个或更多个平面内形成图案。
【作用】
当形成三维图案时，有必要在两个或更多个平面内形成图案，这是困难的。
如果在转印片上形成疏松状态的图案，并且仅通过转印等方式将其粘贴于支撑元件上，以制造该三维形式的物，则会因图案的挠性而发生如断裂的问题。此外，根据通过施加力以获得导电性的方法，产生的问题是该力所产生的负荷不同而使图案的形状损坏。根据本发明，优点是通过加热使纳米粒子熔融而不影响基层材料的方法实现了连续性(导电性)。
【实施例6】
实施例6为解决方式1和实施例1-5中所述的图案形状物，其中支撑元件由两个或更多个元件构成。
【作用】
当支撑元件由两个或更多个元件构成时，一个在接触图案的位置处制造，其他作为支撑元件的加强件。实际上，为了获得满意的粘合性，选择粘合剂作为粘附于图案上的支撑元件，这种情况下，用另一种根据尺寸和强度进行选择的树脂来加强粘合剂。以此方式构成支撑元件时，对支撑元件的要求可分担到每个材料上，对材料的选择机会大。此外，如果在接触图案的支撑元件的位置处选择的材料可以通过加热等方式熔融，则支撑元件从图案上的分离可容易地进行，有利于循环加工。
【实施例7】
实施例7为解决方式1和实施例1-6中所述的图案形状物，其中支撑元件具有光透射性质。
【作用】
由于支撑元件具有光透射性质，因此可以安装光学元件。例子是：其中
半导体激光器倒装在玻璃基板上，
从光源发出的光透射过玻璃部分，和
光波导形成于玻璃基板之中或其上，用以进行光透射；与本发明相应的是，其分别为：
半导体激光器安装在图案形状物内，并透射过图案形状物，
从光源发出的光透射过支撑元件，和
光波导形成于图案形状物上，用以进行光透射。
【实施例8】
实施例8为实施例7中所述的图案形状物，其中支撑元件由紫外线固化型树脂制成。
【作用】
由于支撑元件由紫外线固化树脂制成，因此可在短时间内使图案形成于支撑元件上。在短时间内进行固化的优越性是，由于降低了图案粒子之间的粘合剂的渗透性，因此使图案的作用不发生降低。例如，形成线路时，降低了金属纳米粒子的熔融，且由于粘合剂的渗透而降低了导电性；因此，重要的是阻止粘合剂渗透至图案中心。此外，可利用紫外线固化树脂的光透射性质将光学元件安装在图案形状物上(参考实施例7)。
【实施例9】
实施例9为解决方式1和实施例1-8中所述的图案形状物，其中使用亲水/疏水现象形成图案。
【作用】
通过利用使用了亲水/疏水现象的型和模，可容易地使功能材料形成预期的图案形状。例如，通过使用大量液体进行浸渍和涂刷的方法，通过喷墨方法以及通过分配器喷洒方法形成图案，上述方法在形成精细图案时尤其有效。当精细图案的连续性特别重要时，虽然在喷墨法中，由于排墨喷嘴之间的位置间隙以及排墨体的不均匀性而不能获得连续性，但通过预先以亲水/疏水方式形成图案的喷墨方法能得到满意的图案。
【实施例10】
实施例10为解决方式1和实施例1-9中所述的图案形状物，其中该图案由两个或多个图案层构成。
【作用】
通过将两个或多个图案一个挨一个层压可形成多层图案。对于线路来说，提供了多层线路，可在小区域内形成三维线路。此外，能够以平面形状形成多层线路板。
【解决方式2】
本发明的另一发面提供了解决方式2，其为解决方式1和实施例1-10中所述的图案形状物的制造方法，其解决了上述问题。根据解决方式2，使用含有纳米粒子的油墨在模具上形成图案，使用流体支撑材料形成支撑元件以覆盖图案，使支撑元件固化并将纳米粒子加热至熔融，以使粒子生长而形成粒子聚集体，随后使该粒子聚集体冷却并将其从模具上取下。
【作用】
在渗透作为图案支撑元件的流体支撑材料之后，使构成图案的纳米粒子熔融，由此制得解决方式1和实施例1-10中所述的图案形状物。此时，通过控制流动性支撑材料渗入纳米粒子内的时间来控制渗透厚度，直到渗透即将停止(即，直到支撑材料失去流动性)。
【解决方式3】
本发明的另一方面提供了解决方式3，其为解决方式1和实施例1-10中所述的图案形状物的制造方法，其解决了上述问题。根据解决方式3，使用不含纳米粒子的油墨在模具上形成图案，使用流体支撑材料形成支撑元件以覆盖图案，将纳米粒子加热至熔融，以使粒子生长而形成粒子聚集体，与此同时固化该支撑元件，并在该粒子聚集体冷却后将其从模具上取下。
【作用】
如果流体支撑元件材料对图案的渗透性大于解决方式2，则使用该解决方式3，其中图案的熔融与支撑元件材料的固化同时进行，进而制得图案形状物。此外，还可以缩短加热时间，而且在使用热塑性树脂时，由于高温树脂接触图案，因此纳米粒子即刻发生熔融；因此固化占用更短的时间。
【实施例11】
实施例11为解决方式2和解决方式3中所述的制造方法，其中使元件形成于一体化图案上。
【作用】
通过将元件如电子元件和光学元件排列在三维物中，利用传统的封装方式可容易地制造高性能器件。当在后期难以安装三维形式的元件时，以及当意图进一步微型化时，这是尤其有效的方法。
【实施例12】
实施例12为解决方式2和解决方式3中所述的制造方法，其中线路沿图案形成。
【作用】
由于图案是由粒子聚集体构成，由所需的功能而定，因此可能存在问题。在支撑元件上形成图案后，通过在图案上提供一种功能材料可解决该问题。使用在支撑元件(基层材料)上形成的图案，可在图案上镀铜而形成线路。这种情况下，可获得对支撑元件的粘合性，并且可以形成不同形状的元件。还可在三维物中精细地形成线路。由于铜粒子易于氧化，因此不易形成铜线路。在这种情况下，首先用银纳米粒子形成图案，获得导电性，然后进行镀铜。
而且，通过预先在三维物中形成具有亲水/疏水性质的图案，功能图案例如线路，不仅可以通过电镀形成，还可以通过喷墨方式和采用并非用于精细供料所设计的分配器形成。由于制造工艺的选择机会增大，这在制造厚膜时该方法特别有效。
【本发明的效果】
本发明提供了图案形成方法，其中利用了支撑元件对构成图案的粒子的渗透性，而无需特殊制作或特殊工艺提高了对支撑元件的粘合性。也就是，通过形成其中图案和支撑元件在两种元素的边界处混合的混合层可提高粘合性。由于构成图案的粒子精细，例如为纳米粒子，因此得到均衡的渗透性，而且纳米粒子通过其表面活性能而熔融在图案内，产生连续的粒状结构。由于在支撑元件已渗透的区域(即混合层)内，纳米粒子不能大量熔融，因此混合层内的粒状结构与混合层以外的图案内的结构相比更趋于不连续，防止由于粒子在熔融时的凝聚作用引起的空穴(空隙)的产生，进而获得牢固的表面粘合力。
本发明的效果如下。
(1)通过支撑元件材料渗透入形成图案的粒子中而形成的混合层，可形成具有大粘合力的图案。特别是，由于混合层内的粒子尺寸小于图案中除混合层外的其它部分内的粒子尺寸，因此图案与支撑元件之间的粘合力进一步增大。
(2)通过使用纳米粒子形式，容易形成具有大粘合力的图案。而且，由于纳米粒子易于熔融，因此其可以形成不易损坏的精细图案。
(3)通过利用纳米粒子的低温熔融可容易地形成线路。
(4)通过利用作为支撑元件的流体树脂的渗透性，容易形成具有大粘合力的图案。
(5)由于流体树脂的渗透性也涉及图案的侧面，因此该图案具有优异的耐剥离特性。
(6)由于图案由利用粒子熔融作用的粒状图案构成，因此即使当图案形成于两个或更多个平面内时，图案也不会断裂。
(7)通过选择和使用两个或更多个支撑元件，使图案形状物的粘合力得到改善，强度得到提高。
(8)通过选择对支撑元件具有光透射性质的材料，可以安装光学元件。而且，还可以形成光波导。
(9)通过使用紫外线固化型树脂作为支撑元件，缩短了所需固化时间，而且降低了树脂对图案的渗透性。
(10)由于图案是采用由亲水/疏水材料制成的型和模形成，因此通过将纳米粒子一次性供入该型和模中可容易地形成图案。
(11)通过多次转印图案可容易地形成三维形式的多层图案。而且，当图案为线路时，该图案成为多层线路，并且在小区域内形成三维线路。因此，能够以平面形状形成多层线路板。
(12)通过在流体树脂渗透至形成图案的纳米粒子之间并固化之后，使纳米粒子熔融，不必对纳米粒子施加力，容易形成具有优异粘合性的图案。
(13)通过同时进行纳米粒子的熔融(图案材料)和流体树脂的固化(支撑元件材料)，可缩短加热时间。
(14)由于功能元件可一体化安装，因此可以实现微型化。而且，还可使传输线缩短，获得高性能。
(15)通过用厚膜制造图案，可形成具有优异导电性的线路。
附图说明
图1给出了根据本发明实施方案1的图案形状物的透视图，及其部分放大图；
图2A-2D是用于阐释线路图案制造方法的横截面图，该线路图案用于证实根据实施方案1的图案形状物的有关效果；
图3给出了在具有拐角部分的支撑元件上形成的图案形状物的横截面图，及其部分放大图；
图4A-4D是用于阐释根据本发明实施方案2的三维图案形状物的制造方法的横截面图；
图5A-5E是用于阐释根据本发明实施方案3的三维图案形状物的制造方法的横截面图；
图6A-6E是用于阐释根据本发明实施方案4连接有Si晶片的三维图案形状物的制造方法的横截面图；和
图7A-7D是用于阐释根据本发明实施方案5形成有多层线路的三维图案形状物的制造方法的横截面图。
具体实施方式
【最佳实施方案描述】
以下参考附图对本发明的实施方案进行描述。
【本发明的最佳实施方式】
本发明的目的是为了相对简单和廉价地提高图案对支撑元件的粘合性，该目的通过提供一种其中的粒子大于混合层外的粒子的混合层来实现。
【实施方案1】
参考图1、2A-2D和3对本发明的实施方案1进行阐释。
图1为根据实施方案1在支撑元件上形成的图案形状物的横截面图。图2A-2D是用于阐释线路图案制造方法的横截面图，该线路图案用于证实根据实施方案1的图案形状物的有关效果。图3为在具有拐角部分的支撑元件上形成的图案形状物的横截面图。
图案形状物10包括由粒子聚集体12(粒状材料)构成的图案11、支撑元件13，和在聚集体12与支撑元件13边界处产生的混合层15，其中支撑元件13接触聚集体12的粒子，并渗入粒子中，从而形成混合层15。图案11的粒子通过分子间力、氢键和局部共价键而结合构成聚集体12。如果粒子为金属粒子，则还可以应用金属键。从另一个观点来看，构成图案11以致支撑元件13可以渗入图案11中。
可通过使用纳米粒子——每个粒子直径尺寸在几纳米至几十纳米范围内的粒子实现本发明的目的。纳米粒子具有很高的表面活性，因此，其熔点低于疏松材料的熔点。因此，将纳米粒子排列为图案形状后，加热以使粒子开始熔融和生长。粒子熔融形成更大的粒子；但是，由于当较大粒子的尺寸大于某一尺寸时熔点升高，因此不再进行熔融。
熔融作用受到温度和粒子之间的接触状态影响。因此，其为树脂并通过渗透性而存在于纳米粒子之间的支撑元件13减小了纳米粒子的熔融作用。因此，在受热而熔融的图案11内(即，除了混合层15之外的部分)的粒子尺寸变大，而在熔融作用很小的混合层15内的粒子尺寸并不变大。以此方式，即，通过在图案11内形成混合层15的方式，克服了纳米粒子粘合力小的缺点，并且可容易地形成对支撑元件13具有高粘合力的图案11。
由于因熔融引起粒子尺寸的生长速率取决于加热温度和时间，因此可通过调节加热温度和时间来控制图案11内的粒子尺寸和混合层15内的粒子尺寸。例如，当混合层15内的粒子平均直径为50nm时，图案11内的粒子平均直径为100nm或更大，即，粒度比为约1∶2。以此方式，即，通过使混合层15内的粒子尺寸小于图案11内的粒子尺寸，可进一步提高图案对支撑元件的粘合力。
为了证实根据实施方案1的图案形状物(粒子结构)的效果，按照下述方式制造如图2A-2D所示的，在白色玻璃片(100×100×1mm)上形成的具有200μm宽的电路图案的图案形状物。
首先，通过喷涂法将含氟丙烯酸酯(TG-702，Daikin Industries产品)涂布于PET膜21上，从而形成含氟丙烯酸酯膜22。之后，将PET膜21浸渍在加热到90℃的乙二醇中30秒，以使其具有亲水性。接着，按照下述方式形成200μm宽的图案：用半导体激光器(L8933，由Hamamatsu Photonics K.K.制造的产品)进行绘制，并使含氟丙烯酸酯膜22具有疏水性(即，形成疏水部分23)，图2A中示出了具有亲水部分24的200μm宽的图案。然后，通过浸渍法将银胶状悬浮体(由Nippon Paint Co.Ltd.制造的Fine SphereSVW102)涂布于图2A所示的版(制造方法的状态)上，如图2B所示，只在含氟丙烯酸酯膜22的亲水部分24形成了由银粒子构成的图案25。
接下来，用分配器将紫外线固化树脂27(SD-2200，由Dainippon Ink andChemicals，Inc.制造)供给白色玻璃片基板28，将图2B所示的版粘贴到其上，再从白色玻璃片一侧照射紫外线。如图2C所示，以15mW/cm2的强度进行10秒紫外线照射。紫外线固化树脂27固化后，从玻璃基板28上移走该版，如图2D所示，在白色玻璃基板28上形成了200μm宽的图案25。之后，在150℃下固化30分钟，从而制得具有导电性的图案形状物20。
使用粘合胶带“Nice Tac”(制造商为Nichiban.Co，Ltd.商标)在按照上面方式形成的图案(线路)上进行剥离试验。在此，剥离试验进行两个阶段，即，一个阶段是在紫外线固化型树脂上进行转印之后，而另一个阶段是在150℃下固化30分钟之后。两种情况下都未观察到对粘合胶带的粘合，并证实保持了导电性。
为了进行比较，通过下述方式形成了另一个同样为200μm宽的图案：用分配器将同样的紫外线固化树脂(SD-2200)供给白色玻璃片，用涂刷器进行平整，通过紫外线照射进行固化，用分配器涂布银胶体溶液(Fine SphereSVW102)，并在150℃下固化30分钟。证实获得了导电性。在固化前的剥离试验中，观察到图案在粘合胶带上的转印，其虽然一部分图案保留在基板上，但是不能导电。另一方面，在固化后的剥离试验中，未观察到对粘合胶带的粘合，并获得了导电性。
此外，类似地使用分配器，用银胶体溶液在白色玻璃片上形成另一个200μm宽的图案。如上所述在150℃下固化30分钟。在固化之前和固化之后的剥离试验中，均观察到剥离现象且获得了导电性。
综上所述，已证实为了获得纳米粒子的粘合性，有必要在树脂和纳米粒子之间粘附一层，而且通过利用树脂的渗透性提高了粘合力。
根据扫描电镜(SEM)的测量，平均粒度为约50nm；在图案11内，平均粒度为约100nm。从这一点来说，认为熔融状态随树脂的渗透性而改变。此外，在粒子边界处的图案11内发现了因熔融而产生的凹陷；但是，由于树脂的渗透性以及熔融作用小，因此在混合层15内没有发现凹陷。也就是说，证实得到了图1所示的粒度分布。
而且，由于图案11由粒状物质形成并具有优异的连续性，因此本发明有利于将图案11安装在弯曲表面和两个或更多个平面上。另外，如，当图案为疏松物时，在两个平面相遇的部分(参考图3)需要成圆加工或提供另一种结构以使拐角成圆形，从而使图案不会被损坏(线路损坏)。
另一方面，由于图案11由根据本发明的粒状物构成，因此即使图案11沿拐角放置也可无断开地连续形成。特别是，当使用金属纳米粒子形成线路时，纳米粒子为预期图案的形状，并熔融；因此，在拐角部分也可满意地形成线路。以此方式，与疏松物相比，通过本发明的图案形成方法可在弯曲表面上产生优异的连续性。
【实施方案2】
本发明的实施方案2可参考图4进行阐述，该图示出三维图案形状物的制造方法。
首先，通过切割铝金属块制造上模31和下模32作为在铸造三维图案形状物时要用的模具。
接下来，用喷涂法将含氟丙烯酸酯(TG-702，由Daikin Industries制造)涂布于下模32，形成含氟丙烯酸酯膜22。然后，将下模32浸渍在加热至90℃的乙二醇中30秒，即，进行亲水加工。之后，使用半导体激光器(L8933)绘制图案，将含氟丙烯酸酯膜22由亲水性变为疏水性，从而如图4A所示，形成疏水图案23，和形成亲水图案24，其宽度为50μm。
然后将其上形成有亲水/疏水图案的版，即下模32浸渍在银胶体悬浮体(Fine Sphere SVW102)中，以便银纳米粒子仅粘合在亲水部分24上，形成图案25，如图4B所示。之后，对构成图案25的银纳米粒子进行干燥。然后，如图4C所示，将上模31放置在下模32上，将快速固化的两部分(two-part)液体环氧树脂33(ARALDITE
Figure C20051006908600171
由Huntsman Advanced Materials，Inc.制造)倾注在模具内，并在60℃下放置5小时。然后如图4D所示，脱除(分离)模具，得到三维物，将其在150℃下固化30分钟。以此方式制得具有50μm宽电路图案的三维图案形状物30。
此外，使图案形状物30的电路图案加厚，从而通过在20℃下进行焦磷酸浴铜电镀来获得4A/cm2的电流密度和10μm的理论厚度。由于难以仅通过纳米粒子来制备厚膜，因此按照上述方式获得厚膜从而获得需要的电流容量和导电性。
虽然采用在3-维物上形成图案的情况来阐释实施方案2，但本发明不仅可用于在两个或更多个平面和弯曲表面上形成图案形状物的情况，还可用于在一个平面内形成图案形状物的情况，例如印刷电路板。在这种情况下，由于必须的只是在平面上形成图案，因此可以进行高度灵活地设计，如微型化。
虽然采用通过激光加热亲水图案膜形成亲水和疏水图案的情况来阐释实施方案2，但该方法并不限于此。下列方法可用于形成亲水/疏水图案。将疏水层如硅树脂层用于亲水图案，并用激光加热去除疏水层。此外，还可使用锐钛矿型二氧化钛光催化剂来形成亲水图案。具体地说，在模具上形成氧化钛膜，用以形成三维物，并用紫外线照射应形成亲水图案的部分。以此方法也可形成亲水图案。
此外，还考虑了另一个在模具上形成图案的方法，其中将平面上形成的图案粘贴到模具上。在这种情况下，由于图案形成于膜上，因此可在弯曲表面上形成图案。
虽然根据实施方案2，在支撑元件完全固化后使图案固化，但也可使图案和支撑元件同时固化。这在要限制支撑元件对图案的渗透的时候尤其有用。而且，还可意图缩短加工时间。
此外，根据实施方案2，由于使用亲水/疏水图案，因此将图案嵌入支撑元件中。在这种情况下，由于图案与支撑元件在非表面处接触，因此图案具有更大的粘合力。
而且，图案的形成方案并不限于使用亲水图案，还可使用活版印刷(凸版印刷)和凹版印刷(刻花模板)。特别是，当图案形成于凸面部分上时，其特征在于，如果图案被支撑元件包围则易于形成图案。
此外，还可通过用分配器或喷墨法在模具上直接绘制图案来形成图案。在使用喷墨法的图案形成法的情况下，还可使用实施方案2所用的银胶体悬浮体。此处，除粘度高外，对悬浮体没有特别的限制。如果选择银胶体乙醇悬浮体(Fine Sphere SVE102)，则例如可缩短悬浮体的挥发时间。
此外，通过使用具有光透射特性的材料，象紫外线固化树脂来形成支撑元件，可以安装光学元件。这种情况下，通过提供由紫外线固化型树脂(SD-2200)制成的结构元件可形成图案形状物。
虽然在实施方案2中描述了电路图案的形成方法，但该形成方法并不限于形成导电图案，还可用于形成金属、半导体和绝缘体的图案，由于本发明的主要目的是提高由粒子构成的图案物的粘合力，因此如本文所述实现了该目的。
【实施方案3】
接下来，参考图5A-5E对本发明的实施方案3进行阐释，该图示出三维图案形状物的制造方法。
表示图5B所示方法的实施方案3与在下模32上形成图案25(参见图4B)的实施方案2相同。在按照与实施方案2相同的方法形成的模具(图5B)上，用分配器供给用作粘合剂41的紫外线固化型树脂(SD-2200)，以便如图5C所示使图案25被包围，并且在15mW/cm2下用紫外线固化10秒。然后，在将上模31放置在下模32上后，使用快速固化型两部分环氧树脂33ARALDITE(由Huntsman制造)填充模具内部，并在60℃下放置5小时(图5D)。接着，从模具上脱除三维物(图5E)，并在150℃下固化30分钟。这样，在三维物上形成具有50μm电路图案宽度的图案形状物40。
通过使粘合剂41快速粘合在图案25上获得图案25的粘合性，可减少进入图案25中的粘合剂的渗出。虽然对实施方案3的描述是关于以三维盒形状形成图案的情况，但本发明还可用于其它的在平面物象印刷电路板上形成图案的情况。
【实施方案4】
参考图6A-6E对本发明的实施方案4进行阐释，该图示出制造Si晶片与其相连接的三维图案形状物的方法。
实施方案4的制造方法在一定程度上与实施方案3具有相同的步骤，即供给粘合剂51来包围在下模32中形成的图案25。然后，根据实施方案4，如图6C所示，安装由导电粘合剂DOTITE XA-910(由FUJIKURA KASEI Co.Ltd.制造)制成的、具有补片53的Si晶片52。
此处，将图案的宽度设置为200μm，并且提供上述粘合剂51作为环氧树脂底层填料(由NAMICS制造的产品)。将该Si晶片52通过倒装晶片粘合剂(CB-500，由Misuzu FA(名字更改为Athlete FA K.K.)制造)连接起来。在连接过程中，通过在200℃下脉冲加热2分钟，从顶端进行暂时固化。此处，该Si晶片52各处都含有Au图案用以确定导电性。
然后，在150℃下将导电粘合剂、环氧树脂底层填料和银纳米粒子固化30分钟，将上模31放置在下模32上，将ARALDITE倾注入模具中，并将其在室温下放置24小时(图6D)。之后，从模具中脱除该三维物(图6E)，并通过证实导电性来确定与Si晶片52的连接。以此方式，制造出该含有Si晶片的三维图案形状物。
【实施方案5】
参考图7A-7D对本发明的实施方案5进行阐释，该图示出制造其中形成有多层线路的三维图案形状物的方法。
根据实施方案5，在PET膜61上用含氟丙烯酸酯形成亲水/疏水图案，将银胶体悬浮体(Fine Sphere SVW102)供给至其上面，并干燥，以便与实施方案1的制造方法(图2A和图2B)一样，形成用作电路图案的转印元件62。之后，通过将导电粘合剂DOTITE XA-910供给至转印元件62的纳米粒子上，进行干燥，形成补片63(图7B)。
然后，与实施方案3类似(图5B)，在模具上形成图案25(图7A)，使用分配器将用作粘合剂41的紫外线固化型树脂供给至图案25上。之后，将形成有转印元件62的PET膜61粘在图案25上，并用紫外线进行固化。接着，除去PET膜61，在图案25上形成另一个电路图案(转印元件62)。通过重复形成其它电路图案(转印元件62)形成多层线路图案(图7B)。
然后，将上模31放置在下模32上，将快速固化型两部分环氧树脂33ARALDITE(由Huntsman Advance Materials制造)倾注入模具中，在150℃下固化导电粘合剂和银纳米粒子30分钟，并在室温下放置24小时(图7C)。之后，通过从模具中脱除三维形式物而获得形成有多层线路的三维图案形状物60(图7D)。
此外，本发明并不限于这些实施方案，在不偏离本发明范围的情况下可进行改变和调整。
本申请基于2004年5月11日在日本专利局申请的日本优先权申请2004-141085，其全部内容引入本文作为参考。

Claims (13)

1.一种图案形状物，其包括由粒子聚集体构成的图案和支撑该图案的固化的流体树脂支撑元件，其特征在于，还包括
混合层，该层中由纳米粒子形成的该粒子和支撑元件在粒子聚集体和支撑元件的边界处混合，该粒子聚集体是相互熔融的纳米粒子的聚集体；
所述混合层是在支撑元件具有流动性的状态下，由于支撑元件渗入图案而形成；
其中，除混合层之外的部分的粒子尺寸大于混合层内的粒子尺寸；
对于除混合层之外部分的粒子，该纳米粒子被相互熔融；
对于混合层部分的粒子，该纳米粒子被流动态的支撑元件的渗透阻碍形成熔融。
2.如权利要求1所述的图案形状物，其特征在于：纳米粒子为金属材料。
3.如权利要求1所述的图案形状物，其特征在于：除图案表面外，该图案均嵌在支撑元件内。
4.如权利要求1所述的图案形状物，其特征在于：该图案覆盖多个平面。
5.如权利要求1所述的图案形状物，其特征在于：支撑元件由多个元件构成。
6.如权利要求1所述的图案形状物，其特征在于：支撑元件具有光透射特性。
7.如权利要求6所述的图案形状物，其特征在于：支撑元件由紫外线固化型树脂制成。
8.如权利要求1所述的图案形状物，其特征在于：利用亲水和疏水现象形成图案。
9.如权利要求1所述的图案形状物，其特征在于：该图案由多层构成。
10.一种权利要求1所述的图案形状物的制造方法，其特征在于包括：
使用含有纳米粒子的油墨在模上形成图案的步骤；
使用流体材料形成支撑元件以使支撑元件覆盖图案的步骤；和
在支撑元件固化后，通过加热并熔融纳米粒子使粒子生长形成粒子聚集体，然后在冷却后从模上取下图案形状物的步骤。
11.一种权利要求1所述的图案形状物的制造方法，其特征在于包括：
使用含有纳米粒子的油墨在模上形成图案的步骤；
使用流体材料形成支撑元件以使支撑元件覆盖图案的步骤；和
通过加热并熔融纳米粒子以使粒子生长形成粒子聚集体，同时使支撑元件固化，然后在冷却后从模上取下图案形状物的步骤。
12.如权利要求10或11所述的制造方法，其特征在于：功能元件一体地形成于所述图案上。
13.如权利要求10或11所述的制造方法，其特征在于：沿图案一体地形成线路。
CNB2005100690864A 2004-05-11 2005-05-10 图案形状物及其制造方法 Expired - Fee Related CN100401860C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004141085A JP4484578B2 (ja) 2004-05-11 2004-05-11 パターン形状体及びその製造方法
JP2004141085 2004-05-11

Publications (2)

Publication Number Publication Date
CN1697588A CN1697588A (zh) 2005-11-16
CN100401860C true CN100401860C (zh) 2008-07-09

Family

ID=34941175

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100690864A Expired - Fee Related CN100401860C (zh) 2004-05-11 2005-05-10 图案形状物及其制造方法

Country Status (4)

Country Link
US (1) US20050252398A1 (zh)
EP (1) EP1596435B1 (zh)
JP (1) JP4484578B2 (zh)
CN (1) CN100401860C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137862B1 (ko) * 2005-06-17 2012-04-20 엘지디스플레이 주식회사 평판표시소자의 제조방법
DE102006017115B4 (de) * 2006-04-10 2008-08-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
US8293121B2 (en) * 2006-09-27 2012-10-23 Samsung Electro-Mechanics Co., Ltd. Method for forming fine wiring
KR100961282B1 (ko) * 2008-03-14 2010-06-03 포항공과대학교 산학협력단 친수성 표면과 소수성 표면을 갖는 멤브레인의 제조방법
FR2929864B1 (fr) * 2008-04-09 2020-02-07 Commissariat A L'energie Atomique Auto-assemblage de puces sur un substrat
JP2010131936A (ja) * 2008-12-08 2010-06-17 Hitachi Chem Co Ltd 構造体包埋フィルム及びこの構造体包埋フィルムの製造方法
CN107567197B (zh) * 2017-08-29 2019-09-13 华中科技大学 一种自清洁柔性导电线路及其制备方法
CN108899278A (zh) * 2018-06-30 2018-11-27 昆山国显光电有限公司 图案化的纳米银线薄膜及触控面板的制造方法
JPWO2021132479A1 (zh) * 2019-12-27 2021-07-01
TWI781528B (zh) * 2021-02-02 2022-10-21 日商材料概念股份有限公司 配線基板及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
JPH1051089A (ja) * 1996-07-31 1998-02-20 Kyocera Corp 配線基板およびその製造方法
EP1323793A1 (en) * 2001-12-29 2003-07-02 Samsung Electronics Co., Ltd. Metallic nanoparticle cluster ink and method for forming metal pattern using the same
JP2003229653A (ja) * 2002-02-04 2003-08-15 Toppan Printing Co Ltd 導電性積層体及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2585700A (en) * 1949-02-12 1952-02-12 Charles E Bloom Method of making conductive designs
WO1984003586A1 (en) * 1983-03-02 1984-09-13 Dennis R Mitchell Method for bonding electrical conductors to an insulating substrate
JPS62282488A (ja) * 1986-05-30 1987-12-08 日本写真印刷株式会社 印刷配線板用転写材と該転写材を用いた印刷配線板およびその製造法
JPH071824B2 (ja) * 1986-03-05 1995-01-11 大日本印刷株式会社 印刷回路を有する成形品の製造方法およびその製造に使用する転写シ−ト
US4853252A (en) * 1986-12-17 1989-08-01 Siemens Aktiengesellschaft Method and coating material for applying electrically conductive printed patterns to insulating substrates
JPH0193149A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 半導体装置
JPH03189605A (ja) * 1989-12-20 1991-08-19 Nippon Steel Corp 熱線反射板
JPH08191178A (ja) * 1991-09-10 1996-07-23 Sumitomo Bakelite Co Ltd 印刷配線板の製造方法
JP2000036650A (ja) * 1998-07-17 2000-02-02 Matsushita Electric Works Ltd 回路板製造法
JP3431556B2 (ja) * 1999-12-07 2003-07-28 松下電器産業株式会社 転写媒体及びその製造方法、転写媒体を用いた配線基板の製造方法
US6472247B1 (en) * 2000-06-26 2002-10-29 Ricoh Company, Ltd. Solid-state imaging device and method of production of the same
JP4037135B2 (ja) * 2002-03-06 2008-01-23 セントラル硝子株式会社 電波透過性波長選択膜の製法
JP4982932B2 (ja) * 2001-09-03 2012-07-25 ソニー株式会社 画像表示装置の製造方法
JP2003141929A (ja) * 2001-10-30 2003-05-16 Mitsui Mining & Smelting Co Ltd 銅ペースト用の銅粉
JP2003283123A (ja) * 2002-03-20 2003-10-03 Asahi Kasei Corp 積層基板及びその製造方法
JP3879558B2 (ja) * 2002-03-26 2007-02-14 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置、並びに電子機器
JP2004051755A (ja) * 2002-07-18 2004-02-19 Ricoh Co Ltd 弾性導電樹脂及び弾性導電接合構造
JP2004130482A (ja) * 2002-10-11 2004-04-30 Ebara Corp マイクロ部品及びその製造方法
US7364769B2 (en) * 2003-05-13 2008-04-29 Ricoh Company, Ltd. Apparatus and method for formation of a wiring pattern on a substrate, and electronic devices and producing methods thereof
JP4191567B2 (ja) * 2003-09-18 2008-12-03 株式会社リコー 導電性接着剤による接続構造体及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
JPH1051089A (ja) * 1996-07-31 1998-02-20 Kyocera Corp 配線基板およびその製造方法
EP1323793A1 (en) * 2001-12-29 2003-07-02 Samsung Electronics Co., Ltd. Metallic nanoparticle cluster ink and method for forming metal pattern using the same
JP2003229653A (ja) * 2002-02-04 2003-08-15 Toppan Printing Co Ltd 導電性積層体及びその製造方法

Also Published As

Publication number Publication date
EP1596435B1 (en) 2015-03-18
JP2005322834A (ja) 2005-11-17
JP4484578B2 (ja) 2010-06-16
EP1596435A2 (en) 2005-11-16
CN1697588A (zh) 2005-11-16
EP1596435A3 (en) 2008-10-08
US20050252398A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
CN100401860C (zh) 图案形状物及其制造方法
TWI527848B (zh) 非隨機異方性導電膠膜及其製程
US8802214B2 (en) Non-random array anisotropic conductive film (ACF) and manufacturing processes
CN108770221B (zh) 一种印刷电路及其制备方法
JP3774638B2 (ja) インクジェット印刷法を利用する回路パターンの形成方法
KR100702743B1 (ko) 전자 장치 및 그 제조 방법
US11248148B2 (en) Method for manufacturing electrically conductive adhesive film, electrically conductive adhesive film, and method for manufacturing connector
US20120295098A1 (en) Fixed-array anisotropic conductive film using surface modified conductive particles
US20050133767A1 (en) Water-soluble electrically conductive composition, modifications, and applications thereof
US20140141195A1 (en) FIXED ARRAY ACFs WITH MULTI-TIER PARTIALLY EMBEDDED PARTICLE MORPHOLOGY AND THEIR MANUFACTURING PROCESSES
RU2009131220A (ru) Способ изготовления структурированных токопроводящих повехностей
CN101760147A (zh) 一种溶剂型各向异性纳米导电胶及其制造方法
CN108770220B (zh) 一种电路制备方法
US6981318B2 (en) Printed circuit board manufacturing method
KR101520412B1 (ko) 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법
JPS62176139A (ja) 異方導電材料およびこれを用いた半導体装置の実装方法
CN209766120U (zh) 一种印刷电子制作设备及其流水线
JP3982444B2 (ja) 異方性導電接着材
JP2004335663A (ja) 異方導電フィルムの製造方法
JP2006165198A (ja) 三次元成形回路部品の製造方法およびこれにより製造された三次元成形回路部品
KR101345084B1 (ko) 이방성도전필름과 그 제조용 도전입자 및 제조방법
WO2022050354A1 (ja) 実装構造体、ｌｅｄディスプレイ、及び実装方法
CN208462142U (zh) 一种电路结构
CN117402568A (zh) 一种粒子阵列型的各向异性导电胶膜及其制备方法
CN117528949A (zh) 微结构电路制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20190510