KR100202020B1 - 패턴의 표면 처리 방법 - Google Patents
패턴의 표면 처리 방법 Download PDFInfo
- Publication number
- KR100202020B1 KR100202020B1 KR1019960015999A KR19960015999A KR100202020B1 KR 100202020 B1 KR100202020 B1 KR 100202020B1 KR 1019960015999 A KR1019960015999 A KR 1019960015999A KR 19960015999 A KR19960015999 A KR 19960015999A KR 100202020 B1 KR100202020 B1 KR 100202020B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- photosensitive film
- insulating layer
- photoresist film
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000008367 deionised water Substances 0.000 claims abstract description 32
- 229910021641 deionized water Inorganic materials 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 238000004381 surface treatment Methods 0.000 claims abstract description 16
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 238000001035 drying Methods 0.000 claims abstract description 5
- 230000018044 dehydration Effects 0.000 claims description 8
- 238000006297 dehydration reaction Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000005406 washing Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
본 발명은 반도체 기판상에 감광막을 사용하여서 소정 형상의 절연층을 형성시킨 후 반도체 기판을 건조시킬 때 반도체 기판상에 물반점이 형성되는 것을 방지시키기 위한 패턴의 표면 처리 방법에 관한 것으로, 이러한 방법은 반도체 기판상에 절연층 및 감광막을 순차적으로 형성시키는 단계와, 감광막을 포토 리쏘그래피 공정에 의하여 소정 형상으로 형성시키는 단계와, 감광막을 표면 처리하여서 표면 장력을 증가시키는 단계와, 감광막의 패턴을 통하여 노출된 절연층의 일부를 습식 식각 공정에 의하여 제거하는 단계와, 반도체 기판을 탈이온수로 세정시키는 단계와, 반도체 기판을 건조시키는 단계로 이루어지며 이에 의해서 반도체 기판상에 물반점이 형성되는 것을 방지시켜 깨끗한 표면 상태의 반도체 기판을 제공한다.
Description
제1도는 종래 실시예에 따른 패턴 형성 방법을 나타낸 흐름도.
제2도는 종래 실시예에 따른 물반점 현상을 개략적으로 나타낸 단면도.
제3도는 본 발명에 따른 패턴의 표면 처리 방법을 나타낸 흐름도.
제4도는 감광막 표면에의 자외선 처리 유/무에 따른 탈수시간 및 물반점 발생율을 비교한 도표.
제5도는 감광층의 세정 효과를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
51 : 기판 52 : 패턴층
53 : 감광막 54 : 세정액
본 발명은 감광막을 사용하여 반도체 기판상에 소정 형상의 패턴을 갖는 절연층을 형성시키기 위한 방법에 관한 것으로서, 특히 절연층 형성 후 반도체 기판을 건조시킬 때 상기 반도체 기판상에 물반점(water mark)이 발생되는 것을 방지시키기 위한 패턴의 표면 처리 방법에 관한 것이다.
일반적으로, 반도체 기판상에 적층된 절연층은 마스크를 형성하기 위한 포토쏘그래피 공정(Photolithography)과 습식 식각 공정 또는 건식 식각 공정에 의하여 소정 형상으로 패터닝된다.
즉, 제1도에 도시되어 있는 바와 같이, 종래 실시예에 따른 패턴 형성 방법은 반도체 기판상에 절연 물질을 소정 두께로 적층시킴으로서 절연층을 형성시키고 상기 절연층상에 포토 레지스트를 도포시킨 후 포토리쏘그래피 공정에 의하여 상기 절연층에 대한 마스크로 작용하는 소정 형상의 감광막을 형성시킨 후 상기 감광막의 패턴을 통하여 노출된 상기 절연층을 습식 식각 공정에 의하여 소정 형상으로 패터닝시킨다.
이후에, 상기 기판을 과산화수소에 담구었다가 탈이온수로 세정을 하거나 또는 탈이온수로 세정하여서 상기 반도체 기판상에 잔존하는 불순물을 제거한 후 상기 탈이온수를 제거하기 위하여 상기 반도체 기판을 건조기에서 건조시킨다.
이때, 제2도에 도시되어 있는 바와 같이, 소정 형상의 감광막(23)이 잔존하고 있는 반도체 기판(21)을 탈이온수(24)에 담근 후 상기 탈이온수(24)를 탈수시킬 때 상기 탈이온수 (24)의 일부는 상기 반도체 기판(21)상에 잔류하게 된다.
즉, 상기 감광막(23)의 표면()에 대한 상기 탈이온수(24a)의 표면 장력 크기는 상기 감광막(23) 및 절연층(22)의 패턴을 통하여 노출된 상기 기판(21)의 표면()에 대한 상기 탈이온수(24b)의 표면 장력 크기보다 작게 나타나므로, 탈이온수를 탈수시킬 때 상기 반도체 기판(21)상에 탈이온수의 일부가 잔류하게 된다.
따라서, 상기 반도체 기판(21)상에 잔류하는 탈이온수를 건조기에 건조시킬 때 가상선으로 도시된 바와 같이 상기 감광막(23)의 표면()상에 잔존하는 탈이온수(24a)는 상기 반도체 기판(21)의 표면()상에 잔존하는 탈이온수(24b)보다 먼저 제거되며 그 결과 상기 반도체 기판(21)상에 물반점이 형성된다는 문제점이 야기된다.
한편, 삼성전자주식회사가 한국 특허청에 특허 출원하고 표면 처리 방법이라는 명칭으로 1993년 4월 22일 특허 공개된 공개 번호 제 93-6842호에 기재된 발명 내용에는 반도체 기판이 순수가 담긴 처리조내에 잠겨있는 상태에서 순수의 배수속도를 느리게 조절하여 물반점의 형성을 방지할 수 있다고 소개되어 있다.
그러나, 본 발명의 인용 문헌으로 참조되는 상기 특허 문헌에 따라 순수의 배수 속도를 느리게 하기 위해서는, 그에 따른 배수 속도를 조절하는 장치의 추가가 요구되고, 그로인해 비용증가 및 공정상의 복잡함이 가중된다.
또한, 상기의 방법은 패턴의 상태에 따라 재현성이 불확실하므로, 물반점의 형성을 근본적으로 방지할 수 있는 방법은 아니다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 본 발명의 목적은 감광막의 표면을 자외선에 노출시켜 감광막 표면의 특성을 변화시킴으로써, 감광막을 사용하여 반도체 기판상에 소정 형상의 패턴층을 형성시킨 후 상기 반도체 기판을 건조시킬 때 상기 반도체 기판상에 물반점이 형성되는 것을 방지시킬 수 있는 패턴의 표면 처리 방법을 제공하는 데 있다.
본 발명의 일실시예에 따르면, 본 발명의 목적은 반도체 기판상에 절연층 및 감광막을 순차적으로 형성시키는 단계와, 상기 감광막을 포토 리쏘그래피 공정에 의하여 소정 형상으로 형성시키는 단계와, 상기 감광막을 표면 처리하여서 표면 장력을 증가시키는 단계와, 상기 감광막의 패턴을 통하여 노출된 상기 절연층의 일부를 습식 식각 공정에 의하여 제거하는 단계와, 상기 반도체 기판을 탈이온수로 세정시키는 단계와, 상기 반도체 기판을 건조시키는 단계로 이루어진 것을 특징으로 하는 패턴의 표면 처리 방법에 의해서 달성된다.
본 발명의 일실시예에 따르면, 상기 감광막의 표면처리는 자외선을 조사시킴으로서 수행되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
제3도는 본 발명에 따라서 반도체 기판상에 물반점 현상이 형성되는 것을 방지시킬 수 있는 패턴의 표면 처리 방법을 나타낸 흐름도이고, 제4도는 감광막 표면에의 자외선 처리 유/무에 따른 탈수시단 및 물반점 발생율을 비교한 도표이며, 제5도는 본 발명의 패턴의 표면 처리 방법에 따른 탈이온수의 제거 상태를 도시한 단면도이다.
제3도 및 제5도에 도시되어 있는 바와 같이, 본 발명에 따른 패턴의 표면 처리 방법은 반도체 기판(51)상에 절연층(52) 및 감광막(53)을 순차적으로 형성시키는 단계와, 상기 감광막(53)을 포토 리쏘그래피 공정에 의하여 소정 형상으로 형성시키는 단계와, 상기 감광막(53)을 표면 처리하여서 상기 감광막(53)의 표면 장력을 증가시키는 단계와, 상기 감광막(53)의 패턴을 통하여 노출된 상기 절연층(52)의 일부를 습식 식각 공정에 의하여 제거하는 단계와, 상기 반도체 기판(51)을 탈이온수(54)로 세정시키는 단계와, 상기 반도체 기판(54)을 건조시키는 단계로 이루어진다.
먼저, 실리콘으로 이루어진 반도체 기판(51)상에 실리콘 산화물을 화학 기상 증착 공정(CVD)에 의하여 소정 두께로 적층시켜서 절연층(52)을 형성시킨다.
상기 절연층(52)상에 포토 레지스터(PR)를 스핀 코팅 공정에 의하여 일정한 두께로 도포시켜서 감광막(53)을 형성시킨 후 상기 감광막(53)의 일부를 자외선에 노출시키고 현상액에 현상시킴으로서 소정 형상의 패턴을 갖는 감광막(53)을 형성시키며 상기 감광막(53)의 패턴을 통하여 상기 절연층(52)의 일부가 노출된다.
이때, 상기 반도체 기판(51)의 표면 장력 크기보다 상대적으로 낮게 나타나는 상기 감광막(53)의 표면 장력을 향상시키기 위하여 상기 감광막(53)을 표면 처리함으로써, 상기 감광막(53)의 표면을 여기 상태로 유지시키며, 이러한 감광막(53)의 표면 처리는 상기 감광막(53)의 표면에 자외선을 조사시킴으로써 수행된다.
한편, 상기 감광막(53) 표면상에 자외선을 조사시키기 위한 장비는 진공 챔버내에 감광막(53)이 형성된 반도체 기판(51)을 지지하기 위한 지지대와 상기 지지대로부터 상방향으로 소정 간격 이격되어 있는 자외선 조사 램프를 구비하고 있으며, 상기 지지대에는 지지되는 반도체 기판(51)을 가열하기 위한 가열 수단이 구비되어 있다.
즉, 상기 가열 수단의 가열 작용이 수행되는 상태에서 상기 지지대상에 반도체 기판(51)이 지지되어 있으며 상기 반도체 기판(51)상에 형성된 상기 감광막(53)은 상기 자외선 조사 램프의 발광 작용에 의하여 자외선에 노출된다.
상기한 바와 같이 자외선 조사에 의하여 여기된 상태의 표면을 구비함으로써 표면 장력이 증대되어 있는 상기 감광막(53)의 패턴을 통하여 노출된 절연층(52)의 일부는 BOE(buffered oxide etchant) 용액 또는 불산 용액과 같은 식각 용액의 식각 작용에 의하여 제거되어서 소정 형상으로 패터닝된다.
이후에, 상기 습식 식각 공정에 의하여 상기 절연층(52)을 소정 형상으로 패터닝시킬 때 발생되는 불순물을 제거하기 위하여 탈이온수로 상기 반도체 기판(51)을 세정시킨 후 상기 탈이온수를 탈수시키며 이때 상기 감광막(53)의 표면 장력 작용에 의하여 상기 감광막(53) 표면상에 일부 탈이온수가 잔존하게 된다.
즉, 제5도에 도시되어 있는 바와 같이, 표면 처리된 상기 감광막(53) 표면(a)의 표면 장력 크기는 상기 감광막(53) 및 절연층(52)의 패턴을 통하여 노출된 상기 반도체 기판(51) 표면(b)의 표면 장력 크기보다 크게 유지되어 있으므로 상기 탈이온수(54)의 탈수 공정시 상기 반도체 기판(51)의 표면(b)상에 잔존하는 탈이온수(54b)는 완전 제거되는 반면에 상기 감광막(53) 표면(a)상에 일부 탈이온수(54a)가 잔존하게 된다.
이후에, 상기 감광막(53)상에 잔존하는 일부 탈이온수(54a)는 건조기내에서 건조되며 그 결과 상기 반도체 기판(51)상에 물반점이 형성되는 것을 방지시킨다.
한편, 제4도에 도시되어 있는 바와 같이, 종래의 감광막(53)의 표면에 자외선에 처리를 하지 않은 경우의 감광막(53)으로부터 탈이온수가 탈수되는 시간(sheet off time)이 0.8초인 것에 비해, 동일한 조건하에서 본 발명에 따라 감광막(53)의 표면을 자외선에 노출시킨 경우에는 감광막(53)의 표면 장력 증가로 인해 탈수 시간이 190초로 종래에 비해 약 200배 이상이 길어졌다.
또한, 종래의 감광막(53)의 표면에 자외선에 처리를 하지 않은 경우는 물반점 발생율이 80%인 것에 비해, 본 발명에 따라 감광막(53)의 표면을 자외선에 노출시킨 경우에는 물반점 발생율이 0.0%로서 물반점 형성이 방지되었다.
상기 도표에서 비교된 결과에서와 같이, 본 발명에 따라 감광막(53)의 표면을 자외선에 노출시킨 경우는 감광막(53)의 표면 장력이 증가됨에 따라 감광막(53)의 표면으로부터 탈이온수가 탈수되는 시간이 길어지고, 상대적으로 웨이퍼 기판(51)은 감광막(53)에 비해 표면 장력이 작아지며, 그에 따라 반도체 기판(51)상에 잔류하는 탈이온수의 탈수 시간은 감광막에서의 탈수 시간보다 짧아지게 되므로, 반도체 기판(51)의 표면상에 존재하는 탈이온수를 용이하게 제거할 수 있다.
따라서, 상기 반도체 기판(51)을 건조시키기 전에 상기 반도체 기판(51)상에 잔류하는 탈이온수를 탈수시키는 시간을 감광막에서의 탈수 시간보다 짧게 유지시킴으로써, 반도체 기판(51)의 표면상에 존재하는 탈이온수를 용이하게 제거하여 물반점 현상을 방지시킬 수 있다.
즉, 본 발명은 웰 산화막 습식 식각 공정 또는 베리드 콘택 습식 식각 공정과 같이 반도체 제조 공정중 감광막 패턴 형성후 BOE 용액을 사용하여 산화막 습식 식각 공정시 식각된 부분에 반도체 기판이 표면이 노출되는 공정에 적용되어서 반도체 기판상에 물반점이 형성되는 것을 억제시킬 수 있으므로 절연막 습식 식각 공정에 대한 신뢰성을 향상시킬 수 있다.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 첨부 도면을 참조하여 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.
따라서, 본 발명에 따르면, 반도체 기판상에 형성된 절연층을 소정 형상으로 패터닝시키기 전에 상기 절연층상에 형성된 감광층의 표면을 자외선에 노출시켜서 상기 감광막의 표면 장력을 증가시킴으로써, 상기 반도체 기판을 건조시킬 때 상기 반도체 기판상에 물반점이 형성되는 것을 효과적으로 방지시킬 수 있다.
Claims (3)
- 반도체 기판(51)상에 절연층(52) 및 감광막(53)을 순차적으로 형성시키는 단계와, 상기 감광막(53)을 포토 리쏘그래피 공정에 의하여 소정 형상으로 형성시키는 단계와, 상기 감광막(53)을 표면 처리하여서 상기 감광막(53)의 표면 장력을 증가시키는 단계와, 상기 감광막(53)의 패턴을 통하여 노출된 상기 절연층(52)의 일부를 습식 식각 공정에 의하여 제거하는 단계와, 상기 반도체 기판(51)을 탈이온수(54)로 세정시키는 단계와, 상기 반도체 기판(54)을 건조시키는 단계로 이루어진 것을 특징으로 하는 패턴의 표면 처리 방법.
- 제1항에 있어서, 상기 감광막(53)의 표면처리는 상기 감광막(53)의 표면을 자외선에 노출시킴으로서 수행되는 것을 특징으로 하는 패턴의 표면 처리 방법.
- 제2항에 있어서, 상기 반도체 기판(51)을 건조시키기 전에 상기 반도체 기판(51)상에 잔류하는 탈이온수를 탈수시키는 시간을 감광막(53)에서의 탈수시간보다 짧게 유지시키는 것을 특징으로 하는 패턴의 표면 처리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015999A KR100202020B1 (ko) | 1996-05-14 | 1996-05-14 | 패턴의 표면 처리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015999A KR100202020B1 (ko) | 1996-05-14 | 1996-05-14 | 패턴의 표면 처리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077268A KR970077268A (ko) | 1997-12-12 |
| KR100202020B1 true KR100202020B1 (ko) | 1999-06-15 |
Family
ID=19458640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015999A KR100202020B1 (ko) | 1996-05-14 | 1996-05-14 | 패턴의 표면 처리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100202020B1 (ko) |
-
1996
- 1996-05-14 KR KR1019960015999A patent/KR100202020B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077268A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11862484B2 (en) | Semiconductor manufacturing apparatus and manufacturing method of semiconductor device | |
| KR930020582A (ko) | 반도체소자 제조공정의 비아 콘택형성방법 | |
| KR100215594B1 (ko) | 실리콘 웨이퍼의 처리방법 | |
| KR20120035856A (ko) | 반도체 장치의 제조 방법 | |
| JP3535820B2 (ja) | 基板処理方法および基板処理装置 | |
| JPH10172960A (ja) | アッシング方法 | |
| KR100202020B1 (ko) | 패턴의 표면 처리 방법 | |
| JPH08186099A (ja) | レジストのアッシング方法 | |
| US20060093968A1 (en) | Method of processing substrate and chemical used in the same | |
| KR100244516B1 (ko) | 패턴 형성 방법 | |
| JP4524457B2 (ja) | 半導体装置の製造方法及び装置 | |
| JP3237386B2 (ja) | 洗浄・乾燥方法と洗浄装置 | |
| US6106167A (en) | Apparatus for photolithography process with gas-phase pretreatment | |
| JP2001326173A (ja) | パターン形成方法 | |
| JPH09213672A (ja) | 半導体ウェハ処理装置および処理方法 | |
| KR100189724B1 (ko) | 감광막 제거방법 | |
| JPH10150018A (ja) | 洗浄乾燥方法および洗浄乾燥装置 | |
| US6313041B1 (en) | Method of enhancing the rate of removal of a layer of light-sensitive material after an etching step in the fabrication of semiconductor electronic devices | |
| KR100510467B1 (ko) | 웨이퍼상에 물반점 형성이 방지되는 커패시터하부전극 형성방법 | |
| CN1420391A (zh) | 双层光刻过程 | |
| JPH10125571A (ja) | パターン形成方法 | |
| JPH05182904A (ja) | パターン形成方法 | |
| KR100252759B1 (ko) | 반도체소자제조방법 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| CN1179621A (zh) | 构图方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |