KR100215594B1 - 실리콘 웨이퍼의 처리방법 - Google Patents

실리콘 웨이퍼의 처리방법 Download PDF

Info

Publication number
KR100215594B1
KR100215594B1 KR1019950018718A KR19950018718A KR100215594B1 KR 100215594 B1 KR100215594 B1 KR 100215594B1 KR 1019950018718 A KR1019950018718 A KR 1019950018718A KR 19950018718 A KR19950018718 A KR 19950018718A KR 100215594 B1 KR100215594 B1 KR 100215594B1
Authority
KR
South Korea
Prior art keywords
oxide film
aqueous solution
wafer
etching
silicon wafer
Prior art date
Application number
KR1019950018718A
Other languages
English (en)
Other versions
KR960002601A (ko
Inventor
모쿠지 가게야마
모리야 미야시타
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR960002601A publication Critical patent/KR960002601A/ko
Application granted granted Critical
Publication of KR100215594B1 publication Critical patent/KR100215594B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은, 게어트산화막의 부분적 박막화의 방지, 양호한 상태에서의 반도체기판(웨이퍼)의 에칭(처리)과 표면의 분석 및 금속불순물의 저감화를 목적으로 한다.
제1발명에 있어서는 F함유 수용액을 기판에 접촉시키면서 자외선이 조사되기 때문에, 산화막과 반도체기판이 동등한 에칭속도로 제어성이 양호하게 평탄성을 잃지 않고 에칭되고, 제2발명에 있어서는 반도체 웨이퍼는 산성수용액에넣어진 상태로 자외선이 조사되어 에칭되고, 표면의 거칠기를 열화시키지 않고표면 금속오염과 파티클이 제거되며, 이 에칭에 사용된 산성수용액의 원소분석에 의해 반도체 웨이퍼의 최표면층 내의 불순물원소는 고정밀도로 분석되고,제3발명에 있어서는 자외선의 조사에 의해 발생하는 홀에 다결정실리콘 중의금속이 전자를 공급하여 재결합시키고, 스스로는 이온으로 되어 수용액 중에유출한다.

Description

실리콘 웨이퍼의 처리방법
제 1 도는 본 발명의 실시예에 사용하는 장치의 종단면도,
제 2 도는 그 공정단면도,
제 3 도는 MOS캐패시터의 절연파괴 측정후의 산화막의 파괴장소를 통계적으 로 나타낸 것으로, 종래예(A)와 본 발명의 실시예(B)에 있어서의 비교맵,
제 4 도는 종래예의 공정단면도,
제 5 도는 제2발명의 실시예의 순서도,
제 6 도는 그것에 사용하는 장치의 종단면도,
제 7 도는 자외선 처리시간에 의한 거칠기(Ra)의 변화를 나타낸 그래프,
제 8 도는 HF농도에 의한 에칭깊이와 거칠기의 변화를 나타낸 그래프,
제 9 도는 첫번째의 제2발명(웨이퍼처리)의 처리시퀀스도,
제 10 도는 그 실시예에 사용하는 장치의 종단면도,
제 11 도는 두번째의 제2발명(웨이퍼처리)의 실시에 사용하는 장치의 종단면도
제 12 도는 그 처리시퀀스도,
제 13 도는 35%HC1을 도포한 경우의 자외선 처리시간에 의한 에칭깊이의 변화를 나타낸 그래프,
제 14 도는 35%HC1 도포한 경우의 자외선 처리시간에 의한 에칭깊이의 변화를 나타낸 그래프,
제 15 도는 제 13 도에 나타낸 샘플의 AFM에 의한 단차측정결과의 그래프,
제 16 도는 AFM(원자간력현미경;原子間力顯微鏡)에 의해 얻어진 샘플표면의 현미경 사진이고, 전자현미경과 마찬가지로 검출한 전기신호를 화상으로 변환시킴으로써 얻어진 현미경 사진으로 02중에서의 처리의 거칠기를 나타낸 도면대용 사진,
제 17 도는 파티클의 제거능력을 나타낸 그래프,
제 18 도는 표면층의 분석비교예를 나타낸 그래프,
제 19 도는 제3발명의 제1실시예를 나타낸 도면,
제 20 도는 제3발명의 제2실시예를 나타낸 도면이다.
도면의 주요부분에 대한 부호의 설명
1,11 : Si기판 2 : 도포액
3 : 사파이어제 램프커버 4 : 자외선램프
5 : 기판지지 스테이지 12 : pad산화막
13 : 질화막 14 : 필드산화막
31 : 저압수은등(자외선램프) 32 : 약액공급노즐
33 : 순수(純水)공급노츨 34 : 반도체기판상에 도포된 순수
35 : 반도체기판 36 : 스테이지
37 : 챔버 51,71: 반도체 웨이퍼
52 : 웨이퍼 스테이지 53 : 장치틀체
54 : 내챔버 55,77 : 저압수은등
56 : 약액/순수공급노즐 57 : 약액
58 : 윗뚜껑 59,76 : 사파이어창
72,75 : 웨이퍼고정용 틀체 73 : 약액 또는 순수
74 : 약액/순수공급노즐 78 : 배액용밸브
91 : 다결정실리콘 92 : 순수(또는 산수용액)
93 : 자외선램프 94 : 수조,
95 : 회전대 96 : 액체공급구
[산업상의 이용분야]
본 발명은 실리콘 웨이퍼의 처리방법에 관한 것이다.
[종래의 기술 및 그 문제점]
[제1종래기술]
일반적으로 반도체장치의 제조에 있어서, 미세가공이 중요한 공정이다. 그때, 소자 사이를 전기적으로 분리시킴으로써 원하는 특성을 얻고 있다. 그 때문에, 종래 LOCOS법이라 불리워지는 국소적인 기판의 산화방법에 의해 소자간의 전기적인 분리가 행해져 왔다. LOCOS법에 의해 소자간의 전기적분리를 행하기 위해, 제 4 도에서 알 수 있는 바와 같이 수소연소산화등을 이용하여 국소적으로 두꺼운 산화막(14: 필드산화막)을 형성하고 있다.
보다 상세하게는 제 4 도(a)에서 알 수 있는 바와 같이 Si기판(11) 상에 pad산화막(12)을 형성하고, 그 위에 소자형성 예정영역에 대응하는 부분에 산화에 대한 마스크로서 질화막(13)을 형성한다.
이후, 제 4 도(b)에서 알 수 있는 바와 같이 수소연소산화 등을 이용하여 국소적으로 산화막(14)을 형성한다.
이후, 제 4 도(c)에서 알 수 있는 바와 같이 중앙부분의 질화막(13) 및 얇은산화막(12:pad산화막)을 에칭한다.
이후, 제 4 도(d)에서 알 수 있는 바와 같이 전체적으로 다시 산화하여 도면중 좌우의 필드산화막(14)을 형성한다.
상술한 것으로부터 알 수 있는 바와 같이, 필드산화막(14)의 형성에 의한소자분리에 의해 필드산화막(14)으로 에워싸인 소자영역이 형성된다. 그 소자영역에 MOS트랜지스터나 MOS캐패시터 등이 형성된다. 그러나, 장치의 고집적화, 미세화에 따라 요구되는 장치의 전기적 특성이 엄격해 지고 이에 따라LOCOS법에도 여러가지의 좋지 않은 점이 생길 수 있다. 그 하나가 새부리(bird's beak)이다. 새부리는, LOCOS법에 의한 필드산화막의 선택산화시에 산화마스크로서 이용하는 질화막(13)의 아래에 산소가 침입함으로써 제4도(a),(b)에서 알 수 있는 바와 같이 단면형상이 소자영역을 끼고 서로 마주보도록 뻗어나는 새의 부리 모양의 산화막 부분을 말한다. 이 상태에서 제4도(b),(c)에서 알 수 있는 바와 같이 게이트산화막(14a)의 형성공정으로 진행하기위해 게이트산화의 전(前)처리공정으로서의 소자영역 상의 비교적 얇은 산화막(12A)의 에칭처리에서 그 산화막(12A)을 완전히 제거하도록 처리시간에 마진을 예상하고 있다. 이 때문에, 제4도(c)에서 알 수 있는 바와 같이 필드산화막(14)도 미미하지만 에칭되어 버려 소자영역단부에 각(角:11A)이 형성되어 평탄성이 나빠진다. 그 때문에, 그 후에 게이트산화막(14A)을 형성해도 그 각부분에 기인하여 그 부분의 게이트산화시의 산화속도가 다른 부분에 비해 늦어지기 때문에 국소적인 박막화(thinning)가 생기고, 결국 얇은 부분(14B)이 생겨 게이트산화막(14A)의 파괴의 기점으로 되기 쉽다.
[제2종래기술]
자외선을 이용한 반도체 웨이퍼의 처리방법은 몇가지가 생각되어지고 있다.
그 대부분은 자외선에 의해 수중의 산소 또는 공기중의 산소로부터 오존 또는 활성산소를 생성시키고, 생성한 오존의 현저한 산화력으로 반도체 웨이퍼표면의 유기물을 제거하도록 하는 소위 오존산화방법이다.
오존산화 이외의 자외선의 이용방법으로서의 건식세정에서는 여러가지의반응성가스의 래티칼화 등을 들 수 있다. 습식세정에서는 상술한 오존산화 외에 무기물질의 제거 등 추상적인 표현의 결과에 머무르고 있다.
또한, 반도체 궤이퍼의 세정이라는 관점에서 보면 중요한 파라메터는 금속오염과 파티클이다. 통상의 프로세스는, 외부로부터의 다량의 오염이 없기 때문에 유기물의 제거는 레지스트의 제거에 한정되고 있다. 종래 습식의 세정이많이 사용되고 있지만, 알칼리 세정에서는 반도체 궤이퍼 표면을 에칭시킬 수있기 때문에 파티클의 제거에는 유효하지만, 금속의 흡착이나 거칠기의 열화를억제하는 것이 어렵다. 반대로, 산(酸)세정에서는 금속오염의 제거에는 유효하지만, 반도체 웨이퍼 표면을 에칭할 수 없기 때문에 파티클의 제거에는 적당하지 않다. 따라서, 일반적으로 이들의 알칼리 세정이나 산세정을 조합하여사용하는 것이 많고, 경제적으로도 최적의 세정법이라고 말하기는 어렵다.
한편, 반도체 웨이퍼의 금속불순물 분석기술은 표면분석이나 벌크의 분석에 관하여 여러가지의 고감도의 방법이 개발되어 지고 있다. 표면분석에서는,예 컨대 전반사형 광X선 분석 이 나 VPD(Vapor Phase Decomposit ion method)/AAS(Atomic Absorption Spectroscopy)[기상분해원자흡광분광분석법]등이 특히 고감도의 분석으로서 유효하다. 또한, 벌크의 분석에서는 반도체의표층을 불산과 초산의 혼합액(불초산)에 의해 에칭하고, 그 에칭액을 가열농축하여 AAS로 분석하는 방법, 또는 반도체 조각을 전량 불초산용액에서 용해하여AAS(프레 임 레스 원자흡광분광분석 ), 또는 ICP(Induct ion CoupledPlasma)/MS(Mass Spectroscopy) [유도결합 플라즈마 질 량분석 법 ] 등으로 분석 하는 방법이 행해지고 있다.
그러나, 실제의 반도체 웨이퍼 중의 금속불순물의 분포는 분석 직전의 열공정 등에 의해 현저히 다르고, 많은 경우 가장 표면에서 가장 많고 벌크 중심으로 향함에 따라 점점 감소하는 경향이 강하다. 경우에 따라서는 벌크 중심부근의 결정결함부에 금속불순물이 트랩, 석출되고, 이에 의해 그 금속불순물의 깊이 방향의 분포는 크게 달라진다. 즉, 상술의 반도체 표층의 에칭에 의한 분석이 이와 같은 분포를 아는데 중요하게 된다. 일반적으로, 불초산계의에천트로 에칭하기 위해 상기 반도체 표충분포에는 비교적 고농도의 산을 필요로 한다. 또한, 반응성이 높기 때문에 반도체 웨이퍼에 접촉한 직후부터 반응이 시작된다. 이 때문에 어떻게 해서든지 에칭 얼룩이 생기기 쉽고, 더욱이약액 자신의 고순도화가 필수로 된다. 특히,10nm 정도의 최표충을 분석하려고 한 경우에는 상기 약액 자신의 순도나 에칭 얼룩이 분석치에 큰 영향을 미친다.
[제3종래기술]
MOS형 반도체기판으로서 이용되는 실리콘단결정 웨이퍼는 다결정실리콘을석영용기 내에서 용해하고, CZ법이라 부르는 인상(引上) 방법에 의해 단결정잉곳(ingot)을 제조하여 웨이퍼 형상으로 잘라 냄으로서 만들어진다. 원료로되는 다결정실리콘은 규암을 환원하여 고체실리콘으로 한 것을 다시 여러단계정제함으로써 만들어진다. 이 다결정실리콘은 단결정실리콘 인상의 원료로서석영용기에 넣어져 용해된다. 이 다결정실리콘은 석영용기에 넣어지기 전에다결정실리콘 표면의 불순물을 제거하기 위해 산과 초산의 혼합액에 의해 표면을 1∼5㎛ 에칭된다.
종래기술에서 이용되는 다결정실리콘은 상당히 순도가 높은 것이다. 그러나, 일반적으로 그것으로부터 만들어진 실리콘 웨이퍼에는 장치특성을 열화시킬 만큼의 금속불순물이 존재한다. 실리콘 웨이퍼를 산과 초산의 혼합액으로용해하고, 그 용해액을 프레임레스 원자흡광법으로 분석한 결과 FE가 1010atoms/㎤, A1이1011atoms/㎤ 존재하는 것을 알았다. 상술한 바와 같이, 다결정실리콘 표면의 불순물은 제거할 수 있지만 다결정실리콘 중(中)에포함되어 있는 금속불순물은 많이 존재하고 있고 실제로 제거할 수 없다는 문제가 있었다.
상술한 바와 같이, 종래는 게이트산화막에 얇은 부분이 형성되어 그것이파괴의 기점으로 되기 쉽다는 난점이 있었다. 더욱이, 반도체 웨이퍼의 세정을 간단히 행하는 것이 곤란하고, 또한 반도체 웨이퍼의 금속불순물의 분석을정확히 행하는 것이 곤란했다. 더욱이, 다결정실리콘 표면의 불순물은 제거할 수 있지만, 다결정실리콘 중의 금속불순물의 제거는 곤란했다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 필드산화막 형성후에 형성되는 게이트산화막의 박막화를 방지하고, 반도체 웨이퍼 표면의 금속오염을방지하면서 또한 표면 거칠기의 열화를 방지하면서 그 웨이퍼를 처리함과 동시에 표면의 분석을 행하며, 웨이퍼 중의 금속불순물을 감소시키는 것에 그 목적이 있다.
[발명의 구성 및 작용]
상기 목적을 달성하기 위한 본 발명에 따른 실리콘 웨이퍼 처리방법은, 산성수용액에 실리콘 웨이퍼를 노출시키는 제1단계와;실리콘 웨이퍼를 에칭하기위해 산성수용액에 노출된 실리콘 웨이퍼상에 자외선을 조사하는 제2단계를 구비하여 이루어진 것을 특징으로 한다.
또한, 본 발명은 제1단계 이전에 아르곤 분위기에서 불산의 이용에 의해 실리콘 노출부상에 형성된 실리콘 산화막을 제거하는 단계를 더 구비하여 이루어진 것을 특징으로 한다.
또한, 염산과 불산 및 그들의 혼합액중 어느 하나가 산성수용액으로서 이용되고, 자외선이 약30분 동안 조사되며, 실리콘 웨이퍼가 산소가스 분위기에서 에칭되고, 실리콘 웨이퍼가 그 실리콘 웨이퍼의 표면상에 산성수용액을 인가함으로써 산성수용액에 노출되며, 실리콘 웨이퍼가 수용액에 실리콘 웨이퍼를 침적함으로써 산성수용액에 노출되는 것이 바람직하다.
또한, 실리콘 웨이퍼가 SOI 웨이퍼인 것을 특징으로 한다.
[실시예]
[제1발명의 실시예]
제1발명은, 개략적으로는 다음과 같이 설명된다. 즉, LOCOS법에 의해 필드산화막을 형성하여 소자분리시킨 후의 공정으로, 게이트산화막을 형성하는 공정 전(前)의 공정으로서의 소자영역의 기존 산화막을 에칭하는 공정에 있어서 F함유 수용액을 도포 또는 동일한 수용액에 기판을 침적하고, 그 상태로 자외선을 조사함으로써 그 후의 게이트 산화막의 박막화를 방지하도록 했다.
이하, 제1발명의 제1실시예를 제1도∼제3도를 참조하여 설명한다.
제1도는 본 실시예에서 이용한 매엽식(枚葉式)의 자외선 처리장치를 나타낸 측면도이다. 이 장치는 기판 지지스테이지(5)를 갖추고, 이 스테이지(5)상에 표면에 수용액(2)을 도포한 Si기판(1)을 지지하고 있다. 이 Si기판(1)과 대향하는 위치에 사파이어제(製) 램프커버(3)를 매개로 자외선 램프(4)가 설치되어 있다.
이와 같은 구조의 장치를 이용하여 제2도(a)∼(d)에 나타낸 프로세스에 의해 MOS캐패시터를 제조했다. 제2도와 제4도는 (c)공정 이외는 동시에 처리를 행하는 처리이다. 결국, 제2도와 제4도는 (c)공정 이외에는 동일하다. 제2도(b)의 단계에서 얻어진 Si기판(1:제1도)을, 제1도에 나타낸 장치를 이용하여제2도(c)의 단계에서 처리하여 제2도(d)의 Si기판(1)으로 한다. 즉, 제2도(b)에 나타낸 Si기판(1)은 도면중 좌우에 필드산화막(14)이 형성되어 있으면서 그것들을 연결하는 얇은 pad산화막(12)이 형성되어 있다. 이와 같은 기판(1)은다음의 단계에서 파선으로 나타냈고, 필드산화막(14)의 표층부분과 pad산화막(12)이 제거되어 제2도(c)에 나타낸 바와 같이 된다. 이 제2도(c)에 있어서의처리는 다음과 같이 하여 행해진다. 즉, 제1도에 나타낸 장치에 기판(1)을 반입하여 산소분위기에 둔 상태로 한다. 이 후, 자외선을 조사함과 동시에O.05%HF2를 상기 기판(1)에 도포한다. 0.05%HF 수용액(2)은 기판(1) 상에 표면장력에 의해 약 2∼4㎛ 두께로 도포된다. 이 상태로 10분간 이상 유지한다.이것에 의해, pad산화막(11)과 필드산화막(14)이 도포액인 0.05%HF2에 의해 에칭됨과 동시에 pad산화막(12)이 완전히 에칭되고, 이것에 의해 노출한 하지(下地)로서의 Si기판(1)도 O.05%HF2와 자외선과의 상승효과에 의해 산화막과 거의동등한 속도로 에칭된다.
상기 처리후에 Si기판(1)을 동일한 장치 내에서 물로 세척한 후 반출한다.이렇게 하여 제조된 Si기판(1)은, 필드산화막(14)과 노출한 Si기판(1)의 표면과의 경계는 제4도(c)의 경우와 같은 각부(1lA)를 갖지 않고 제2도(c)와 같은형상을 유지하고 있다. 따라서, 그 후에 게이트산화막(14C)을 형성해도 각부(11A)를 갖지 않기 때문에 그 산화막(14C)은 얇은 부분은 갖지 않는다.
이렇게 하여 만들어진 MOS캐패시터의 게이트산화막의 절연내압 측정을 이용하여 산화막의 파괴장소를 종래의 방법으로 만들어진 M0S캐패시터의 그것과 비교했고, 그 결과를 제3도에 나타냈다. 제3도(a)는 종래 방법에 의한 MOS캐패시터,(b)는 본 발명에 의한 것이다. 종래의 방법으로 만들어진 MOS캐패시터(A)는 도면중 X로 나타낸 산화막의 파괴장소가 산화막의 엣지(edge)부분에집중하고 있다. 한편, 본 발명의 방법으로 만들어진 MOS캐패시터(B)의 산화막의 파괴장소는 엣지부분에는 집중하지 않는 결과로 되었다. 또한, 파괴에 이르는 내압치도 종래예(A) 보다도 높았다. 이는 게이트산화막의 엣지부분에 종래라면 형성되어 버리는 박막 부분이 생기지 않기 때문이라고 생각된다. 이는자외선과 HF수용액을 이용하여 에칭을 행하면, 산화막과 Si기판 각각의 에칭속도가 거의 같아져 선택비가 낮아지기 때문이다.
더욱이, 본 장치에서의 처리에는 80mW/㎠의 출력을 갖는 저압수은등을 자외선램프(4)로 하여 Si기판(1)보다 2cm 떨어진 상태로 이용했다. 장치내 분위기를 산소로 치환하여 처리를 행한 것은 분위기가 아르곤가스의 경우 보다도자외선에 의한 에칭처리후의 소자영역의 평탄도가 양호했기 때문이고, 아르곤분위기에서도 동일한 에칭이 가능하다.
결국, Si기판(1)의 에칭은 수웅액 중의 용존산소의 자외선에 의한 오존화가 아니라, Si의 광여기에 의한 캐리어에 기인하는 Si의 애노드 용해가 발생하고 있다고 해석된다. 따라서, 광원으로서는 보다 출력이 높은 것이 바람직하다. 도포하는 수용액(2)으로서는 실리콘산화막을 에칭할 수 있는 것을 이용해야만 하지만, 그 에칭속도는 자외선에 의한 하지로서의 Si의 에칭속도와 동일한 것이 바람직하다(표1참조). 따라서, 본 실시예에 있어서는 약액으로서0.05%의 불산수용액을 이용했지만, 도포액(2)으로서는 불산에 한정되지 않고,불화 암모늄수용액 또는 플르오로 규산도 좋다. 이 경우 PH나 농도를 조정하는 것으로 불산을 이용한 경우와 마찬가지의 효과가 얻어진다.
당연한 것이지만, 자외선 조사시의 약액의 공급은 상기 도포 이외의 방법,예컨대 얕은 용액중으로 기판을 침적한다는 방법도 좋고, 또한 자외선 조사중에 액 공급을 계속하거나 기판을 회전시켜도 좋다.
더욱이, Si02(실리콘산화막)와 Si를 자외선 등의 광을 이용하여 마찬가지로 에칭하는 수단으로서 불초산(HF와 HNO3의 혼합수용액)을 이용하는 것을 들수 있다. 그러나, 이 불초산을 이용하면 본 발명자들의 실험에서는 평탄도가열화하고 에칭의 제어성이 저하하는 것을 알았다. 이에 대해 실시예에서 기술한 자외선을 이용하는 방법에 의하면, 적어도 Si의 에칭에 관해서는 자외선광원의 온/오프 또는 광원의 차폐에 의해 충분히 제어할 수 있으면서 에칭 얼룩도 기판의 회전에 의해 제어할 수 있었다.
제1발명의 실시예에 의하면, 종래와 마찬가지로 불산 등의 F함유 수용액을 기판에 접촉시키면서 자외선을 조사하는 것으로, 산화막과 기판을 동시에 동등한 에칭속도로 제어가 양호하고, 평탄성을 잃지 않고 에칭을 할 수 있다. 이 때문에, LOCOS법에 의해 소자분리한 후의 게이트산화막 형성 직전의 전처리에적용하면 필드산화막 엣지에서의 필드산화막의 오버에칭에 의한 소자영역 엣지의 각부의 형성과, 그에 의한 게이트산화막의 박막화를 제어할 수 있다.
[제2발명의 실시예]
제2발명은 개략적으로는 이하와 같다. 즉, 산성수용액을 반도체 웨이퍼상에 도포하고, 그 상태로 이 반도체 웨이퍼에 자외선을 조사하어 반도체 웨이퍼를 에칭한다. 더욱이, 상기 처리후의 산성수용액을 분석함으로써 반도체 웨이퍼 최표면층의 금속불순물을 분석한다.
이하, 제2발명의 제1실시예를 제9도∼제17도를 참조하면서 설명한다.
평가에 사용한 장치는 제10도에 나타낸다. 제10도에 있어서, 이 장치는 상방을 개방한 용기형상의 장치틀체(53)을 갖춘다. 이 틀체(53)의 내부에는 내챔버(54)가 스페이서에서 뜬 상태로 설치되어 있다. 더욱이, 이 내챔버(54)의 내부에 반도체 궤이퍼(51)를 회전가능하게 지지하는 웨이퍼 스테이지(52)가 설치되어 있다. 이 웨이퍼(51)에 약액과 순수를 절환공급하기 위한 공급노즐이 내챔버 측벽의예컨대 제10도에 상방부분에 설치되어 있다. 이 노즐(56)로부터의 약액이, 예컨대 제 10 도에 나타낸 바와 같이 웨이퍼(51)의 표면에 실려지게 된다.
이와 같이 구성된 틀체(53)에는 윗뚜껑(58)이 씌워져 있다. 이 윗뚜껑(58)은표면에 사파이어창(59)을 갖추고, 그 내측에는 아래로 매달린 상태로 저압수은등(55)이 취부되어 있다.
보다 상세하게는 반도체 웨이퍼(51)는 회전 및 상하방향으로 운동 가능한스테이지(52) 상에 고정되어 있고, 사파이어창(59)을 매개로 저압수은등(55)과대향하고 있다. 본 장치는 구조재료로서의 PTFE제 틀체(53)로 구성되어 있고,그 내측에는 석영제의 내챔버(54)가 삽입되어 있으며, 상부 사파이어창(59)과의 사이에서 밀폐공간을 형성하도록 되어있다. 고꼬정 노즐인 약액/순수 공급노즐(56)로부터는 도시하지 않은 절환밸브에 의해 약액 또는 순수가 반도체 웨이퍼(51) 상에 공급된다. 공급된 약액 또는 순수는 반도체 웨이퍼(51) 상에 표면장력에 의해 도포된 상태를 유지한다(57). 또한, 본 장치 내는 진공펌프에 의한 찌꺼기 끌어내기와 가스의 공급에 의해 챔버 내의 분위기를 원하는 성분으로 바꾸는 것이 가능하게 되어 있다.
산화막으로 패터닝된 반도체 웨이퍼(51)를 제9도에 나타낸 시퀀스로 처리했다, 즉, 웨이퍼(51)를 챔버 내로 반입(S11) 후, Ar로 챔버 내를 가스치환했다(S12). 그후,0.5%HF에서 Si 노출부의 자연산화막을 제거하고(S13), 일단궤이퍼(51)를 건조 시켰다. 그후,35%HC1을 웨이퍼 상에 도포하고(S14), 자외선을 30분간 조사했다(S15). 그 결과, 제15도에 나타낸 바와 같은 깊이 약15nm의 단차가 얻어졌다. 그동안 산화막은 거의 에칭되어 있지 않은 것을 알수 있다. 이 에칭면은 에칭전과 동일한 레벨의 거칠기를 나타내고, 특히 챔버내 분위기를 02로 한 경우 그 거칠기는 비교적 양호하다는 결과가 얻어졌다(제16도).
고온으로 처리된 웨이퍼, 특히 에피택셜 웨이퍼나 수소어닐 웨이퍼 등에서는 표면에 산화막이 존재하지 않는다. 이 때문에, 도포시에 웨이퍼의 표면에금속이 석출되는 것이 알려져 있다. 즉, 장치 활성층으로 되는 표면근방에 고농도의 금속불순물이 존재하는 것으로 된다. 이와 같은 반도체 웨이퍼에 대해서는 본 발명의 처리가 유효하고, 평탄성을 잃지 않고 고농도로 편석(偏析)한 불순물층을 제거·세정이 가능하게 된다. 더욱이, 파티클의 제거에도 효과가 있는 것을 알았다(제17도).
HC1에 의한 에칭의 경우 7%의 HC1에서는 에칭의 효과는 거의 기대할 수 없었다. 산화막과 베어 Si의 선택에칭 조건이 엄격하지 않은 경우는 HF를 사용하는 것이 바람직하다.
상기의 패터닝된 샘플, 즉 제9도의 단계(S11)에서 반입한 반도체 웨이퍼(51)를 단계(S14)에서 HC1 대신 0.5%HF 또는 0.05%HF를 도포하여 제9도와 동일한 처리를 행했다. 이 경우 제9도에 나타낸 ③의 처리(단계(S13))는 불필요하다. 0.5%HF를 도포한 경우,20분간의 자외선 조사 처리로 100nm의 산화막패턴은 모두 에칭되어 버렸지만, 보다 두꺼운 산화막 패턴의 경우는 이 O.5%HF를이용하는 쪽이 에칭속도의 점에서 유리하다. 0.05%HF를 도포한 경우에는 그산화막은 충분한 두께로 잔존하고 있었다. HF농도를 1/2로 해도 그 에칭량은1/2 정도이고 산화막과 베어 Si의 선택성은 향상한다.
당연한 것이지만, 산화막 등의 패턴을 갖지 않은 웨이퍼의 경우에는 보다고농도의 HF를 도포하여 자외선 조사하는 것으로, 보다 높은 에칭속도가 얻어진다. 웨이퍼 표면에 부착해 있던 파티클도 리프트오프에 의해 웨이퍼 표면으로부터 이탈한다. 이 때문에, 췌이퍼 표면의 파티클수의 감소도 관찰 되었다. 처리후의 웨이퍼는 소수성(疎水性)을 나타내고, 파티클 등의 부착하기 쉬운 상태로 된다. HF도포·자외선 조사 처리를 연속하여 순수 도포·자외선처리 또는 오존산화하는 것으로 파티클의 부착은 억제된다. 금속불순물도 제거된다.
더욱이, 상기 실시예에서는 저압수은등(105)으로서 직경 150mm의 와권상(渦卷狀)의 램프로 80mW/㎠의 출력을 갖는 것을 이용했지만, 보다 고출력의것이나 보다 단파장의 광을 내는 광원을 이용하면 상기 에칭은 보다 빠르게 진행된다.
제11도는 상기와 같은 웨이퍼처리에 기초하여 분석을 행하는 장치이다.제11도에 있어서, 이 장치는 반도체 웨이퍼(31)를 고정상태로 협지(挾持)하는한쌍의 틀체(72,75)를 갖춘다. 틀체(75)에는 사파이어창(76)을 매개로 틀체(79)가 부설되어 있다. N2또는 Ar가스로 치환 가능한 이 틀체(79)의 내부에는 저압수은등(77)이 밀폐되어 있다. 틀체(75)에 있어서의 반도체 웨이퍼(71)와 사파이어창(76)에 의해 구획되는 공간(73)에는 공급노즐(74)로부터 약액과 순수를 선택적으로 공급충진 가능하게 되어 있다. 이 공간(73) 중의 약액 또는 순수는 배액용 밸브(78)에서 외부로 배출가능하게 되어 있다.
이와 같은 구성의 장치에 있어서, 제12도에 나타낸 시퀀스로 처리를 행했다. 종래예에 나타낸 바와 같이, 지금까지의 불초산계 등의 화학반응으로 인한 에칭에서는 약액의 공급/배출시의 타임래그(time lag)에 의해 웨이퍼면 내에서 에칭 얼룩이 생겨 버렸다. 이에 대해 본 실시예에서는 자외선램프의 점등/소등에 의해 에칭시간을 제어할 수 있어 그와 같은 에칭 얼룩은 생기지 않았다. 더욱이, 에칭전에 표면에 흡착하고 있는 금속불순물이나 파티클을 제거하기 위해, 단시간의 약액 중에서의 자외선처리나 제9도의 단계(13)의 종래 약액세정을 행해도 된다.
본 실시예에서는 약액으로서 HC1, HF를 이용했지만, 밀폐된 빈틈(73)에 약액을 공급하기 때문에, 그 약액량은 근소해도 된다. 또한, 희석한 약액(예컨대,0.05%HF)에서도 현저한 에칭을 나타내므로, 약액 자신의 순도의 영향도 억제하기 쉽다.
또한, 빈틈(73) 중에 약액을 매개로 반도체 웨이퍼와의 사이에 전압을 인가할 수 있는 전극을 설치하고, 양자의 사이에 전압을 인가하면서 상기 자외선 조사를 행함으로써 보다 고속으로 에칭할 수 있다.
에칭처리용의 약액은 테플론비이커로 이동하여 가열·농축함으로써 AAS, ICP-MS 등으로 정량/정성(定性)분석이 가능해진다. 당연한 것이지만, 보다 소량의 약액으로 에칭을 하면 농축의 필요는 없어지고, 농축도 특히 가열의 필요도 없다. 또한, 이 농축을 희(希)HF 처리한 것과 같은 소수성 웨이퍼 상에 적하(滴下)하여 증발건고(蒸發乾固) 시킴으로써 가능하다. 종래의 에천트는 증발·건고중에 웨이퍼가 용해되 버리기 때문에 특별한 처리가 필요하다. 웨이퍼 상에서 증발·건고한 샘플은 그대로 전반사형광X선분석(TRXRF) 하는 것이 가능해 간편하게 고감도의 정성·정량분석이 가능하다. 제18도는 상기 분석법과 종래법을 비교한 것이다. 본 발명에 의하면, 특히 반도체 웨이퍼의 최표면층의 분해능력을 향상시킬 수 있으며, 또한 약액 자신의 순도의 영향을 받기어렵기 때문에 고감도의 분석이 가능한 것을 알았다.
이상 기술한 자외선과 산성수용액에 의한 Si의 에칭의 메카니즘은 광여기된 산화수용액중의 음이온과 Si의 반응 및 자외선 조사에 의해 여기된 Si중의 캐리어의 상기 반응에서의 기여로 생각된다. 순수의 광분해는 저압수은등에 의한 자외선(184.9nm)에서는 생기지 않는다. 본 처리에 이용한 약액은 HCI과 HF였지만, H2O2나 HNO3와 같은 산화성산에서는 Si의 에칭은 현저하지 않고,예컨대 HC1이나 HF 중에 이와 같은 H2O2나 HNO3를 첨가하는 것은 광화학반응이외의 Si의 에칭반응이 생기기 때문에 제어성이 악화하여 바람직하지 않다.HC1이나 HF 이외에도 비산화성의 산이면 동일한 에칭을 기대할 수 있는 것은명백하다.
이상 상술한 실시예에 의하면, 반도체 웨이퍼를 산성수용액에 담근 상태또는 웨이퍼에 산성수용액을 도포한 상태로 자외선을 조사함으로써 반도체 웨이퍼가 에칭되고, 이것에 의해 종래의 세정법에서는 2종류 이상의 세정을 조합시키지 않으면 불가능 했던 표면 금속오염과 파티클의 표면의 거칠기를 열화시키지 않고 동시에 제거할 수 있다. 또한, 에칭에 사용한 산수용액을 필요에따라 농축하여 원소분석을 함으로써 반도체 웨이퍼의 최표면층 내의 불순물원소를 정밀도 좋게 분석할 수 있다.
더욱이, 상기한 바와 같은 많은 에칭을 필요로 하지 않는 경우 이하의 방법을 적용할 수 있다.
이 방법은, 개략적으로는 불소를 포함하는 수용액 또는 가스에 의해 반도체기판 표면의 산화막을 제거후 연속하여 상기 반도체 표면에 순수를 공급하고, 그 상태로 상기 반도체기판 표면의 순수를 매개로 자외선을 조사한다는 것이다.
이하, 이 방법을 제5도∼제8도를 이용하여 설명한다. 제5도는 본 제1실시예의 시퀀스를 나타낸 순서도이고, 제6도는 이 방법의 실시에 사용하는 장치,제7도는 거칠기(Ra)의 자외선 조사시간, 제8도는 에칭 깊이와 거칠기(Ra)의 HF농도 의존성을 나타낸다.
제6도에 있어서, 여기에 나타내는 장치는 내외(內外)를 격리하는 챔버(37)를 갖춘다. 이 챔버(37) 내에, 표면에 순수(34)를 도포한 상태의 반도체기판(35)을 회전가능하게 유지하는 스테이지(36)가 설치되어 있다. 이 챔버(37)내에는 그 측벽에 설치된 약액공급노즐(32) 및 순수공급노즐(33)로부터 약액및 순수를 공급가능하게 하고 있다. 기판(35)과 대향하는 챔버(37) 밖에 저압수은등(31:80mW/㎠)을 설치하고 있다.
이와 같은 제6도의 구성장치를 이용하여 제5도에 나타낸 시퀀스에 따라 이하에 기술한 바와 같이 반도체기판을 에칭했다.
스테이지(36) 상에 고정한 직경 150mm의 실리콘 반도체기판(35: 이하, Si웨이퍼라 칭함)의 표면에 0.5%의 불산(이하, HF)을 노즐(32)에서 공급하고, Si웨이퍼(35)의 표면의 자연산화막을 에칭한다(S1). 그후, 상기 HF를 제거하기위해 스테이지(36)를 회전시켜 HF를 날려버린다(S2). 다음에, 노즐(33)로부터Si웨이퍼(35) 상에 순수를 공급한다(S3). 그때의 유량은 0.21/min로 했다. Si웨이퍼(35) 상에는 표면장력에 의해, 두께가 2∼4㎛로 ψ150 Si궤이퍼에서는 약55cc에 순수를 도포할 수 있다. 그래서, 어느 정도의 도포 얼룩이나 공급 얼룩을 고려하여 60cc의 순수가 공급되도록 순수의 공급시간을 제어했다. 이경우, 순수의 공급량이 많으면 에칭속도가 감소해 버리는 현상이 보여졌다.
순수가 Si웨이퍼(35) 상에 도포된 상태로 자외선을 10분간 조사했다(S4).
이후, 스테이지(36)의 회전에 의해 순수를 날려 스핀건조했다(S5).
그 결과, 약 8nm의 에칭이 인정되고, 또한 표면의 거칠기는 처리전의 거칠기 이하로 역제할 수 있었다. 또한, 에칭 깊이를 조사하기 위해 두께 100nm의열산화막을 패터닝한 Si웨이퍼를 이용했다. HF 도포공정에서의 2분간으로 맞추어 12분간의 처리의 시간에서도 산화막은 에칭되지 않고 남았다.
에칭량은 자외선 조사시간(제7도)과 도포하는 HF농도에 의해 변화하는(제8도) 것을 알았다. 0.5%HF로 자연산화막을 에칭한 후,10분간 흐르는 물에 세척하고 나서 자외선 조사한 경우 에칭량은 1/3 이하로 감소했다. 이 때문에,물 세척에 의해 제거되기 쉬운 Si에 흡착해 있는 F가 에칭에 관계하고 있는 것으로 생각된다. 순수의 공급량이 많으면 에칭속도가 저하하는 것은, 새로운순수의 공급에 의해 Si-F결합의 Si-OH결합으로의 치환이 촉진되기 때문이라고생각된다.
이와 같은 방법으로 에칭을 행하면, Si궤이퍼(35) 표면의 평탄화를 유지하고 적어도 초기상태를 유지하면서 산화막을 마스크로서 선택적으로 에칭이 가능해진다.
더욱이, 이 방법은 상기 실시예에 있어서는 특히 처리분위기에 대해 언급하고 있지 않지만,O2분위기의 쪽이 불활성가스(Ar이나 N2) 분위기 보다 에칭량, 거칠기도 양호한 결과를 나타냈다.
또한, 이상에는 HF에 의한 전처리를 0.5%HF 수용액에서 행한 경우에 대해기술했지만,49%HF 수용액에서는 보다 빠른 에칭속도가 얻어지고 또한, 거칠기의 향상도 보여졌다(제8도). 또한, HF 대신에 NH4F를 이용해도 동등한 표과가 얻어졌다.
더욱이, Si웨이퍼의 자연산화막을 제거하기 위해 액체가 아닌, 예컨대 HF증기를 이용해도 된다. 이 경우, 열산화막의 패턴이 모두 에칭되기 전에 순수를 도포하면 좋다. 상기 실시예와 같이, 열산화막 두께가 100nm이면 충분한선택성이 얻어진다. 더욱이, 이 경우에는 자연산화막이 용해된 표면에는 고농도의 F가 흡착하고 있기 때문에 고속도의 Si 에칭처리가 가능해진다(제8도).
또한, 처리후의 표면을 친수성(親水性)으로 함으로써 미립자의 부착 등을방지하기 쉬운 경우가 생각되어진다. 이와 같은 경우에는 원하는 시간 자외선조사를 한 후 계속해서 노즐로부터 순수를 공급하면서 자외선 조사처리를 하면, 소수성 표면을 대기중에 폭로시키지 않고 친수성 표면을 얻는 것도 가능하다. 더욱이, 당연한 것이지만 자외선에 의한 유기물의 제거도 가능하다.
이와 같이 하여, 산화막 내압 및 TDDB 평가를 행한 바, 게이트산화 직전에처리를 행한 샘플에서는 양품율(良品率)의 향상이 보여졌다.
상기한 바와 같이, 이 방법에 의하면 HF에 의한 전처리 후 연속해서 순수를 도포하면서 자외선을 조사하도록 했기 때문에, F가 흡착한 Si 표면에서만 Si의 에칭이 진행하고, 이 때문에 산화막의 유무에 따라 에칭이 선택적으로 행해지고, 또한 거칠기가 향상하며, 더욱이 금속불순물의 제거도 동시에 행할 수있다.
[제3발명의 실시예]
제3발명의 개요는 다음과 같다. 즉, 입자상태로 분쇄한 다결정실리콘을 물 또는 산성수용액 중에 담그고, 그 액을 교반(攪拌)하면서 자외선 조사함으로써 다결정실리콘 중의 금속불순물을 감소시킨다.
본 제3발명은 다음의 원리에 의한 것이다. 자외선이 조사됨으로써 다결정실리콘 중에 전자와 홀의 쌍이 발생한다. 이때, 다결정실리콘 중의 금속은 홀에 전자를 공급하여 재결합 시킨다. 금속이 전자를 방출하는 것은 스스로가 산화된다는 것이고, 금속은 이온으로 되어 물 또는 산성수용액 중으로 용출(溶出)한다. 산성수용액 중이라면 용출한 이온은 다결정실리콘에 다시 흡착하기어렵다.
다음에, 제3발명의제1실시예를 설명한다.
본 발명의 실시예에 사용하는 장치는 제19도에 나타낸다. 이 장치는 다결정실리콘(91)과 수용액(92)을 넣기 위한 수조(94)와, 수조(94)를 탑재하는 회전대(95) 및, 수조(94)의 주위에 설치되어 있는 자외선램프(93)를 갖춘다.
수조(94)에 넣는 다결정실리콘은 입자지름이 작을수록 표면적이 크기 때문에 효과가 올라간다. 본 실시예에서는 다결정실리콘으로서 5mm 이하의 작은 조각으로 분쇄한 것을 이용하고 있다. 이 다결정실리콘(91)의 5kg을 1%의 산액(92)의 20kg과 동시에 석영제의 수조(94)에 넣는다. 60회전/분의 속도로 회전대(95)를 회전시키면서 자외선램프(93)를 조사한다. 저압수은의 자외선램프(93)는 파장 185.4,253.7mm에 주피크를 갖는 것이고, 수조(94)의 주위및 상부에 조사가능하게 합계 10개가 설치되어 있으며, 각 램프의 출력은 300W이다. 이 상태로 30분 처리하고, 그후 산수용액(92)을 빼고 순수로 씻은후 건조질소로 다결정실리콘(91)을 건조시켜 그 다결정실리콘(91)을 단결정 육성용의 원료로 사용한다.
다음에, 제3발명의 제2실시예를 설명한다. 본 실시예의 실시에 사용되는장치는 제20도에 나타낸다. 이 장치는 깊이가 얕은 수조(94A)에 액체를 공급하는 공급구(96)와 배액구(97)가 설치되어 있는 것이 특징이다. 공급구(96)로부터는 순수와 0.5% 산수용액을 각각 공급할 수 있도록 되어 있다. 제1실시예와 마찬가지로 5kg의 다결정실리콘(91)을 수조(94A) 내에 가능한한 균일하게두고, 최초에 0.5% 산수용액(92)을 3분간 공급한다. 그후, 순수를 10분간 공급한다. 이 시퀀스중은 램프(93)에 의해 자외선을 계속 조사하고 있다. 이시퀀스를 3회 반복한 후, 액체의 공급을 중지하고 건조질소로 다결정실리콘(91)을 건조시켜 다결정실리콘(91)을 단결정 육성용의 원료로서 사용한다.
본 제3발명의 실시예를 이용함으로써 다결정실리콘 중의 금속불순물을 감소시키는 것이 가능하게 되었다. 이 다결정실리콘을 원료로서 제조한 실리콘단결정 웨이퍼 중의 금속불순물을 종래의 것과 비교하면 로 되어 저감효과가 분명해진다.
[발명의 효과]
이상 설명한 바와 같이 제1발명에 의하면, 산화막과 반도체기판을 동등한속도로 에칭할 수 있으며, 따라서 이 방법을 LOCOS법에 의한 소자분리 후의 게이트산화막 형성을 이전의 전처리에 적용하면 게이트산화막의 박막화를 방지할수 있다.
제2발명에 의하면,1개의 프로세스로 반도체 웨이퍼 표면의 금속오염과 파티클을 표면의 거칠기를 열화시키지 않고 동시에 제거할 수 있다.
제3발명에 의하면, 다결정실리콘 중의 불순물이 이온으로 되어 수용액 중으로 유출하여 불순물을 제거할 수 있다.

Claims (8)

  1. 산성수용액에 실리콘 웨이퍼를 노출시기는 제1단계와; 실리콘 웨이퍼를 에칭하기 위해 산성수용액에 노출된 실리콘 웨이퍼상에자외선을 조사하는 제2단계를 구비하여 이루어진 것을 특징으로 하는 실리콘 궤이퍼 처리방법.
  2. 제11항에 있어서, 제1단계 이전에 아르곤 분위기에서 불산의이용에 의해 실리콘 노출부상에 형성된 실리콘 산화막을 제거하는 단계를 더 구비하여 이루어진 것을 특징으로 하는 실리콘 웨이퍼의 처리방법.
  3. 제11항에 있어서, 염산과 불산 및 그들의 혼합액중 어느 하나가 산성수용액으로서 이용되는 것을 특징으로 하는 실리콘 웨이퍼의 처리방법.
  4. 제11항에 있어서, 자외선이 약 30분 동안 조사되는 것을 특징으로 하는 실리콘 웨이퍼의 처리방법.
  5. 제11항에 있어서, 실리콘 웨이퍼가 산소가스 분위기에서 에칭되는 것을 특징으로 하는 실리콘 웨이퍼의 처리방법.
  6. 제11항에 있어서, 실리콘 웨이퍼가 그 실리콘 웨이퍼의 표면상에 산성수용액을 인가함으로써 산성수용액에 노출되는 것을 특깅으로하는 실리콘 웨이퍼의 처리방법.
  7. 제11항에 있어서, 실리콘 웨이퍼가 수용액에 실리콘 웨이퍼를 침적함으로써 산성수용액에 노출되는 것을 특징으로 하는 실리콘 웨이퍼의 처리방법.
  8. 제11항에 있어서, 실리콘 웨이퍼가 S0I 웨이퍼인 것을 특징으로 하는 실리콘 웨이퍼의 처리방법.
KR1019950018718A 1994-06-30 1995-06-30 실리콘 웨이퍼의 처리방법 KR100215594B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6171648A JPH0817815A (ja) 1994-06-30 1994-06-30 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法
JP94-171648 1994-06-30

Publications (2)

Publication Number Publication Date
KR960002601A KR960002601A (ko) 1996-01-26
KR100215594B1 true KR100215594B1 (ko) 1999-08-16

Family

ID=15927114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018718A KR100215594B1 (ko) 1994-06-30 1995-06-30 실리콘 웨이퍼의 처리방법

Country Status (5)

Country Link
US (1) US6037270A (ko)
EP (1) EP0690484B1 (ko)
JP (1) JPH0817815A (ko)
KR (1) KR100215594B1 (ko)
DE (1) DE69511639T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539045B1 (ko) * 1997-07-16 2006-02-28 소니 가부시끼 가이샤 반도체박막의형성방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036867B4 (de) * 1999-07-30 2006-04-13 Tokyo Electron Ltd. Substrat-Bearbeitungsverfahren und -vorrichtung
JP3569662B2 (ja) * 2000-06-26 2004-09-22 三菱住友シリコン株式会社 多結晶シリコンの評価方法
US6849859B2 (en) * 2001-03-21 2005-02-01 Euv Limited Liability Corporation Fabrication of precision optics using an imbedded reference surface
SG121697A1 (en) * 2001-10-25 2006-05-26 Inst Data Storage A method of patterning a substrate
US6689698B2 (en) * 2001-11-13 2004-02-10 Chartered Semiconductor Manufacturing Limited Method for etching a silicided poly using fluorine-based reactive ion etching and sodium hydroxide based solution immersion
JP4006226B2 (ja) * 2001-11-26 2007-11-14 キヤノン株式会社 光学素子の製造方法、光学素子、露光装置及びデバイス製造方法及びデバイス
JP4355799B2 (ja) * 2002-04-22 2009-11-04 株式会社エム光・エネルギー開発研究所 シリコンウエハの研磨方法
JP3795867B2 (ja) * 2003-01-30 2006-07-12 株式会社ルネサステクノロジ エッチング装置、エッチング方法および半導体装置の製造方法
CN1314084C (zh) * 2003-02-20 2007-05-02 松下电器产业株式会社 蚀刻方法、蚀刻装置以及半导体器件的制造方法
JP4240403B2 (ja) * 2003-12-11 2009-03-18 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
KR100561005B1 (ko) * 2003-12-30 2006-03-16 동부아남반도체 주식회사 반도체 소자의 제조 방법
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
JP4772610B2 (ja) * 2006-07-19 2011-09-14 東京エレクトロン株式会社 分析方法
US8261730B2 (en) * 2008-11-25 2012-09-11 Cambridge Energy Resources Inc In-situ wafer processing system and method
KR101985217B1 (ko) * 2012-01-25 2019-09-03 후지필름 가부시키가이샤 커패시터 형성방법
JP7126468B2 (ja) * 2019-03-20 2022-08-26 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680482B2 (ja) * 1990-06-25 1997-11-19 株式会社東芝 半導体基板、半導体基板と半導体装置の製造方法、並びに半導体基板の検査・評価方法
JPS6057937A (ja) * 1983-09-09 1985-04-03 Ushio Inc 紫外線洗浄方法
JPS614576A (ja) * 1984-06-15 1986-01-10 Hoya Corp スプレ−方法
DE4002327A1 (de) * 1990-01-26 1991-08-01 Wacker Chemitronic Verfahren zur nasschemischen behandlung von halbleiteroberflaechen und loesung zu seiner durchfuehrung
JPH0415614A (ja) * 1990-05-09 1992-01-21 Ricoh Co Ltd 変位拡大装置
JP2653566B2 (ja) * 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
US5238529A (en) * 1992-04-20 1993-08-24 Texas Instruments Incorporated Anisotropic metal oxide etch
EP0567939A3 (en) * 1992-04-29 1993-12-15 Texas Instruments Inc Method of removing small particles from a surface
US5234540A (en) * 1992-04-30 1993-08-10 Submicron Systems, Inc. Process for etching oxide films in a sealed photochemical reactor
US5464480A (en) * 1993-07-16 1995-11-07 Legacy Systems, Inc. Process and apparatus for the treatment of semiconductor wafers in a fluid

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539045B1 (ko) * 1997-07-16 2006-02-28 소니 가부시끼 가이샤 반도체박막의형성방법

Also Published As

Publication number Publication date
KR960002601A (ko) 1996-01-26
DE69511639T2 (de) 2000-01-13
DE69511639D1 (de) 1999-09-30
US6037270A (en) 2000-03-14
EP0690484A1 (en) 1996-01-03
EP0690484B1 (en) 1999-08-25
JPH0817815A (ja) 1996-01-19

Similar Documents

Publication Publication Date Title
KR100215594B1 (ko) 실리콘 웨이퍼의 처리방법
JP3086719B2 (ja) 表面処理方法
US5030319A (en) Method of oxide etching with condensed plasma reaction product
JP3662472B2 (ja) 基板表面の処理方法
US4695327A (en) Surface treatment to remove impurities in microrecesses
US5885361A (en) Cleaning of hydrogen plasma down-stream apparatus
JP2581268B2 (ja) 半導体基板の処理方法
JPH0878372A (ja) 有機物除去方法及びその装置
TWI543245B (zh) 半導體裝置之製造方法及半導體基板之清洗方法
JPH09275085A (ja) 半導体基板の洗浄方法ならびに洗浄装置および半導体基板製造用成膜方法および成膜装置
JP2002118085A (ja) 基板処理方法および基板処理装置
JPH0555184A (ja) クリーニング方法
KR100591427B1 (ko) 에칭방법, 에칭장치 및 반도체장치의 제조방법
JP2001044429A (ja) ゲート絶縁膜形成前処理方法及びその前処理装置
JPH03204932A (ja) シリコン層上の被膜除去方法
JPH0766168A (ja) 半導体製造方法および半導体製造装置
JPH01146330A (ja) シリコン固体の表面清浄化方法
JPS6276632A (ja) 表面処理装置
JPH09190994A (ja) ケイ酸残留物の生成を防止のためのフッ酸処理後の脱イオン水／オゾン洗浄
JPS6345822A (ja) クリ−ニング方法および装置
JP4059016B2 (ja) 半導体基板の洗浄乾燥方法
JP2617610B2 (ja) ウェーハ処理装置
WO1989000895A1 (en) Surface treatment to remove impurities in microrecesses
JPH04124825A (ja) 半導体ウエハの洗浄方法
JPH09260328A (ja) シリコンウエーハ表面の処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100428

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee