JPH0817815A - 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法 - Google Patents

半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法

Info

Publication number
JPH0817815A
JPH0817815A JP6171648A JP17164894A JPH0817815A JP H0817815 A JPH0817815 A JP H0817815A JP 6171648 A JP6171648 A JP 6171648A JP 17164894 A JP17164894 A JP 17164894A JP H0817815 A JPH0817815 A JP H0817815A
Authority
JP
Japan
Prior art keywords
oxide film
aqueous solution
etching
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6171648A
Other languages
English (en)
Inventor
Mokuji Kageyama
山 もくじ 影
Moriya Miyashita
下 守 也 宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6171648A priority Critical patent/JPH0817815A/ja
Priority to US08/496,677 priority patent/US6037270A/en
Priority to KR1019950018718A priority patent/KR100215594B1/ko
Priority to DE69511639T priority patent/DE69511639T2/de
Priority to EP95110253A priority patent/EP0690484B1/en
Publication of JPH0817815A publication Critical patent/JPH0817815A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ゲート酸化膜の部分的薄膜化の防止、良好な
状態での半導体基板（ウェーハ）のエッチング（処理）
と表面の分析並びに金属不純物の低減化。 【構成】 第１発明においては、Ｆ含有水溶液を基板に
接触させつつ紫外線が照射されるので、酸化膜と半導体
基板とが同等のエッチング速度で制御性良く、平坦性を
失うことなくエッチングされ、第２発明においては、半
導体ウェーハは、酸性水溶液に曝された状態で紫外線が
照射され、これによりエッチングされ、表面のラフネス
を劣化させることなく表面金属汚染とパーティクルが除
去され、このエッチングに使われた酸性水溶液の元素分
析により、半導体ウェーハの最表面層内の不純物元素は
高精度に分析され、第３発明においては、紫外線の照射
により発生するキールに多結晶シリコン中の金属が電子
を供給して再結合させ、自らはイオンとなって水溶液中
に流出する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体デバイスの製造
方法、半導体基板の処理方法、分析方法及びその製造方
法に関する。
【０００２】
【従来の技術】第１の従来技術 一般に、半導体デバイスの製造において、微細加工が重
要な工程である。その際、素子間を電気的に分離するこ
とにより所望の特性を得ている。そのため、従来よりＬ
ＯＣＯＳ法と呼ばれる局所的な基板の酸化方法により、
素子間の電気的な分離が行われてきた。ＬＯＣＯＳ法に
よって、素子間の電気的分離を行わせるために、図４か
らわかるように、水素燃焼酸化等を用いて局所的に厚い
酸化膜（フィールド酸化膜）１４を形成している。
【０００３】より詳しくは、図４（Ａ）からわかるよう
に、Ｓｉ基板１１上にｐａｄ酸化膜１２を形成し、その
上の素子形成予定領域に対応する部分に酸化に対するマ
スクとしての窒化膜１３を形成する。
【０００４】この後、同図（Ｂ）からわかるように、水
素燃焼酸化等を用いて局所的に酸化膜１０４を形成す
る。
【０００５】この後、同図（Ｃ）からわかるように、中
央部分の窒化膜１３及び薄い酸化膜（ｐａｄ酸化膜）１
２をエッチングする。
【０００６】この後、同図（Ｄ）からわかるように、全
体的に再び酸化し、図中左右のフィールド酸化膜１０４
を形成する。
【０００７】上述したところからわかるように、フィー
ルド酸化膜１０４の形成による素子分離により、フィー
ルド酸化膜１０４に囲まれた素子領域が形成される。そ
の素子領域にＭＯＳトランジスタやＭＯＳキャパシタ等
が形成される。しかしながら、デバイスの高集積化・微
細化に伴ない、要求されるデバイスの電気的特性が厳し
くなり、これにつれて、ＬＯＣＯＳ法にも種々の不具点
が生じてきている。そのひとつがバーズビークである。
バーズビークとは、ＬＯＣＯＳ法によるフィールド酸化
膜の選択酸化の際に、酸化マスクとして用いる窒化膜１
３の下に酸素が侵入することにより、図４（Ａ），
（Ｂ）からわかるように、断面形状が素子領域を挟んで
向い合うように伸びる鳥のくちばし状の酸化膜部分をい
う。この状態で、同図（Ｂ），（Ｃ）からわかるよう
に、ゲート酸化膜１４Ａの形成工程に進むため、ゲート
酸化の前処理工程としての、素子領域上の比較的薄い酸
化膜１２Ａのエッチング処理で、その酸化膜１２Ａを完
全に除去するよう、処理時間にマージンを見込んでい
る。このため、同図（Ｃ）からわかるように、フィール
ド酸化膜１４もわずかながらエッチングされてしまい、
素子領域端部に角１１Ａができ、平坦性がわるくなる。
そのために、その後にゲート酸化膜１４Ａを形成して
も、その角部分に起因して、その部分のゲート酸化時の
酸化速度が他の部分に比べて遅いために、局所的な薄膜
化（thinning）が生じ、つまり薄い部分１４Ｂが生じ、
ゲート酸化膜１４Ａの破壊の起点となり易い。
【０００８】第２の従来技術 紫外線を用いた半導体ウェーハの処理方法はいくつか考
えられている。その多くは、紫外線により、水中の酸素
もしくは空気中の酸素から、オゾンもしくは活性酸素を
生成させて、生成したオゾンの著しい酸化力で半導体ウ
ェーハ表面の有機物の除去しようとするいわゆるオゾン
酸化方法である。
【０００９】オゾン酸化以外の紫外線の利用方法として
のドライ洗浄では、種々の反応性ガスのラジカル化など
が挙げられる。湿式洗浄では、上述のオゾン酸化の他
に、無機物質の除去など、抽象的な表現の結果にとどま
っている。
【００１０】また、半導体ウェーハの洗浄という観点か
らみれば、重要なパラメータは、金属汚染とパーティク
ルである。通常のプロセスでは、外部からの多量の汚染
がないため、有機物の除去はレジストの除去に限られて
いる。従来より、湿式の洗浄が多用されているが、アル
カリ洗浄では半導体ウェーハ表面をエッチングできるた
めにパーティクルの除去には有効であるものの、金属の
吸着やラフネスの劣化を抑えることが難しい。反対に、
酸洗浄では、金属汚染の除去には有効であるものの、半
導体ウェーハ表面をエッチングすることができないため
に、パーティクルの除去に不向きである。よって、一般
的に、これらのアルカリ洗浄や酸洗浄を組み合わせて使
うことが多く、経済的にも最適な洗浄法とはいい難い。
【００１１】一方、半導体ウェーハの金属不純物分析技
術は、表面分析やバルクの分析に関して、種々の高感度
な手法が開発されてきている。表面分析では、例えば、
全反射蛍光Ｘ線分析やＶＰＤ（Vapor Phase Decomposit
ion method）／ＡＡＳ（Atomic Absorption Spectrosco
py）［気相分解原子吸光分光分析法］などが特に高感度
な分析として有効である。また、バルクの分析では、半
導体の表層を弗酸と硝酸の混合液（弗硝酸）によりエッ
チングし、そのエッチング液を加熱濃縮してＡＡＳで分
析する方法、もしくは半導体片を全量弗硝酸溶液にて溶
かしてＡＡＳ（フレームレス原子吸光分光分析）もしく
はＩＣＰ（Induction Coupled Plasma）／ＭＳ（Mass S
pectroscopy ）［誘導結合プラズマ質量分析法］等で分
析する方法が行われている。
【００１２】しかしながら、実際の半導体ウェーハ中の
金属不純物の分布は、分析直前の熱工程等により著しく
異なり、多くの場合、最表面に最も多く、バルク中心に
向かうに従って漸減する傾向が強い。場合によってはバ
ルク中心付近の結晶欠陥部に金属不純物がトラップ・析
出され、これによってその金属不純物の深さ方向の分布
は大きく異なってくる。即ち、上述の半導体表層のエッ
チングによる分析がこのような分布を知る上で重要にな
ってくる。一般的に、弗硝酸系のエッチャントでエッチ
ングするため、上記半導体表層分析には比較的高濃度の
酸を必要とする。また、反応性が高いため、半導体ウェ
ーハに接触した直後より反応が始まる。このため、どう
してもエッチングむらが生じやすく、さらに薬液自身の
高純度化が必須となる。特に、１０ｎｍ程度の最表層を
分析しようとした場合には、上記薬液自身の純度やエッ
チングむらが分析値に大きな影響を与える。
【００１３】第３の従来技術 ＭＯＳ型半導体基板として用いられるシリコン単結晶ウ
ェーハは、多結晶シリコンを石英るつぼ内で溶解し、Ｃ
Ｚ法といわれる引上げ方法によって単結晶インゴットを
製造し、ウェーハ状に切り出すことで作られる。原料と
なる多結晶シリコンは、硅岩を還元して固体シリコンと
したものを更に数段階精製することによって作られる。
この多結晶シリコンは、単結晶シリコン引上げの原料と
して石英るつぼに入れて溶解される。この多結晶シリコ
ンは、石英るつぼに入れられる前に、多結晶シリコン表
面の不純物を取り除くため、酸と硝酸の混合液により表
面を１〜５μｍエッチングされる。
【００１４】従来技術で用いられている多結晶シリコン
は非常に純度の高いものである。しかし、一般に、それ
から作られたシリコンウェーハにはデバイス特性を劣化
させるだけの金属不純物が存在する。シリコンウェーハ
を酸と硝酸の混合液で溶解し、その溶解液をフレームレ
ス原子吸光法で分析した結果、Ｆｅが１０10atoms ／ｃ
ｍ3 、Ａｌが１０11atoms ／ｃｍ3 存在することがわか
った。前述のように、多結晶シリコン表面の不純物は取
り除くことができるため、多結晶シリコン中に含まれて
いる金属不純物は実際上取り除くことができない。
【００１５】
【発明が解決しようとする課題】上述のように、従来
は、ゲート酸化膜に薄い部分ができて、それの破壊の起
点となり易いという難点があった。さらに、半導体ウェ
ーハの洗浄を簡単に行うのが困難であり、且つ、半導体
ウェーハの金属不純物の分析を的確に行うのが困難であ
った。さらに、多結晶シリコン表面の不純物は除去でき
るものの、多結晶シリコン中の金属不純物の除去は困難
であった。
【００１６】本発明は、上記多種の観点に鑑みてなされ
たもので、その目的は、フィールド酸化膜形成後に形成
されるゲート酸化膜の薄膜化を防ぐこと、半導体ウェー
ハの表面の金属汚染を防ぎつつ且つ表面のラフネスの劣
化を防ぎつつそのウェーハを処理すると共に表面の分析
を行うこと及びウェーハ中の金属不純物を低減すること
にある。
【００１７】
【課題を解決するための手段】第１の発明は、半導体基
板の表面の特定の領域を酸化して酸化膜を形成する第１
の工程と、この第１の工程の後に、少なくとも弗素を含
む水溶液を前記半導体基板の表面に接触させつつ紫外線
を照射して、前記酸化膜及び半導体基板をほぼ等しい速
度でエッチングする第２の工程と、を備えるものとして
構成される。
【００１８】第２の発明は、半導体ウェーハに酸性水溶
液を曝す第１工程と、その状態で紫外線を照射すること
により、この半導体ウェーハをエッチングする第２工程
を有するものとして構成される。
【００１９】第３の発明は、酸性水溶液中に粒状とした
多結晶シリコンを浸漬し、その状態の多結晶シリコンに
紫外線を照射することにより、前記多結晶シリコン中の
金属不純物を低減させるものとして構成される。
【００２０】
【作用】第１発明においては、Ｆ含有水溶液を基板に接
触させつつ紫外線が照射されるので、酸化膜と半導体基
板とが同等のエッチング速度で制御性良く、平坦性を失
うことなくエッチングされる。
【００２１】第２発明においては、半導体ウェーハは、
酸性水溶液に曝された状態で紫外線が照射され、これに
よりエッチングされ、表面のラフネスを劣化させること
なく表面金属汚染とパーティクルが除去され、このエッ
チングに使われた酸性水溶液の元素分析により、半導体
ウェーハの最表面層内の不純物元素は高精度に分析され
る。
【００２２】第３発明においては、紫外線の照射により
発生するホールに多結晶シリコン中の金属が電子を供給
して再結合させ、自らはイオンとなって水溶液中に流出
する。
【００２３】
【実施例】第１発明の実施例 第１発明は、概略的には次のように説明される。即ち、
ＬＯＣＯＳ法によりフィールド酸化膜を形成して素子分
離させた後の工程であって、ゲート酸化膜を形成する工
程の前の工程としての、素子領域の既存酸化膜をエッチ
ングする工程において、Ｆ含有水溶液を塗布あるいは同
水溶液に基板を浸漬し、その状態で紫外線を照射するこ
とにより、その後のゲート酸化膜の薄膜化を防ぐように
した。
【００２４】以下、第１発明の一実施例を図１〜図３を
参照して説明する。
【００２５】図１は本実施例で用いた枚葉式の紫外線処
理装置を示す側面図である。この装置は、基板支持ステ
ージ５を有し、このステージ５上に、表面に水溶液２を
塗布したＳｉ基板１を支持している。このＳｉ基板１と
対向する位置に、サファイア製ランプカバー３を介し
て、紫外線ランプ４が設けられている。
【００２６】このような構造の装置を用いて、図２
（Ａ）〜（Ｄ）に示すプロセスによりＭＯＳキャパシタ
を製造した。図２と図４は（Ｃ）工程以外は同時に処理
を行う処理である。つまり、図２と図４とは（Ｃ）工程
以外は同じである。図２（Ｂ）のステップで得たＳｉ基
板１（図１）を、図１に示す装置を用いて、図２（Ｃ）
のステップで処理して同図（Ｄ）のＳｉ基板１とする。
即ち、図２（Ｂ）に示されたＳｉ基板１は、図中左右に
フィールド酸化膜１４，１４が形成されていると共に、
それらをつなぐ薄いｐａｄ酸化膜１２が形成されてい
る。このような基板１は、次のステップで、破線で示
す、フィールド酸化膜１４，１４の表層部分１４Ａ，１
４Ａとｐａｄ酸化膜１２が除去されて、同図（Ｃ）に示
すようになる。この図（Ｃ）における処理は次のように
して行われる。即ち、図１に示す装置に基板１を搬入
し、酸素雰囲気に置いた状態とする。この後、紫外線を
照射するとともに、０．０５％ＨＦ２を上記基板１に塗
布する。０．０５％ＨＦ水溶液２は基板１上に表面張力
により、約２〜４μｍ厚さに塗布される。この状態で１
０分間以上保持する。これにより、ｐａｄ酸化膜１１と
フィールド酸化膜１４が塗布液である０．０５％ＨＦ２
によりエッチングされるとともに、ｐａｄ酸化膜１２が
完全にエッチングされ、これにより露出した下地として
のＳｉ基板１も０．０５％ＨＦ２と紫外線との相乗効果
により、酸化膜とほぼ同等の速度でエッチングされる。
【００２７】上記処理後にＳｉ基板１を同装置内で水洗
した後搬出する。このようにして製造されたＳｉ基板１
は、フィールド酸化膜１４と露出したＳｉ基板１の表面
との境界は、図４（Ｃ）のときのような角部１１Ａを有
しない、図２（Ｃ）のような形状を維持している。従っ
て、その後にゲート酸化膜１４Ｃを形成しても、角部１
１Ａを有しないために、その酸化膜１４Ｃは薄い部分は
有しない。
【００２８】このようにして作ったＭＯＳキャパシタの
ゲート酸化膜の絶縁耐圧測定を用い、酸化膜の破壊箇所
を従来の方法で作ったＭＯＳキャパシタのそれと比較し
た。その結果を図３に示す。図３（Ａ）は従来方法によ
るＭＯＳキャパシタ、（Ｂ）は本発明によるものであ
る。従来の方法で作ったＭＯＳキャパシタ（Ａ）は、図
中Ｘ印に示した酸化膜の破壊箇所が、酸化膜のエッジ部
分に集中している。一方、本方法で作ったＭＯＳキャパ
シタ（Ｂ）の酸化膜の破壊箇所は、エッジ部分に集中し
ている結果となった。また、破壊に至る耐圧の値も従来
例（Ａ）よりも高かった。これは、ゲート酸化膜のエッ
ジ部分に従来なら形成されてしまう薄膜部分が生じない
ためと考えられる。これは、紫外線とＨＦ水溶液とを用
いてエッチングを行うと、酸化膜とＳｉ基板のそれぞれ
のエッチング速度がほぼ同じとなり、選択比が低くなる
からである。
【００２９】なお、本装置での処理には、８０ｍＷ／ｃ
ｍ2 の出力をもつ低圧水銀灯を紫外線ランプ４として、
Ｓｉ基板１より２ｃｍ離した状態で用いた。装置内雰囲
気を酸素に置換して処理を行ったのは、雰囲気がアルゴ
ンガスの場合よりも紫外線によるエッチング処理後の素
子領域の平坦度が良かったためであり、アルゴン雰囲気
でも同様なエッチングが可能である。
【００３０】つまり、Ｓｉ基板１のエッチングは、水溶
液中の溶存酸素の紫外線によるオゾン化ではなく、Ｓｉ
の光励起によるキャリアに起因するＳｉのアノード溶解
が生じていると思われる。よって、光源としては、より
出力の高いものが望ましい。塗布する水溶液２として
は、シリコン酸化膜をエッチングできるものを用いねば
ならないが、そのエッチング速度は紫外線による下地と
してのＳｉのエッチング速度に等しいことが望ましい
（表１参照）。よって、本実施例においては薬液として
０．０５％の弗酸水溶液を用いたが、塗布液２としては
弗酸に限らず、弗化アンモニウム水溶液もしくはフルオ
ロ硅酸でも良い。この場合ｐＨや濃度を調整することで
弗酸を用いた場合と同等の効果が得られる。
【００３１】 表 １ ＳｉとＳｉＯ２のエッチング速度 塗布液のＨＦ濃度 Ｓｉ ＳｉＯ 比（Ｓｉ／ＳｉＯ ） ２ ２ ０．０５％ ０．３nm/min ０．２nm/min １．５ ０．５％ １．０nm/min ５ nm/min ０．２ 当然のことながら、紫外線照射時の薬液の供給は上記塗
布以外方法、例えば浅い容器中へ基板を浸漬するといっ
た方法でも良く、また紫外線照射中に液を供給し続けた
り、基板を回転させたりしても良い。
【００３２】なお、ＳｉＯ２（シリコン酸化膜）とＳｉ
を紫外線等の光を用いて同様にエッチングする手段とし
て弗硝酸（ＨＦとＨＮＯ３の混合水溶液）を用いること
が挙げられる。しかしながら、この弗硝酸を用いると、
本発明者らの実験では、平坦度が劣化すること及びエッ
チングの制御性が劣ることがわかった。これに対し、実
施例で述べた紫外線を用いる方法によれば、少なくとも
Ｓｉのエッチングに関しては紫外線光源のオン／オフも
しくはその光源の遮蔽により十分に制御でき、且つ、エ
ッチングむらも基板の回転により抑制することができ
た。
【００３３】第１発明の実施例によれば、従来と同様な
弗酸等のＦ含有水溶液を基板に接触させつつ、紫外線を
照射することで、酸化膜と基板とを同時に同等のエッチ
ング速度で制御よく、平坦性を失うことなくエッチング
できる。このため、ＬＯＣＯＳ法により素子分離した後
のゲート酸化膜形成直前の前処理に適用すれば、フィー
ルド酸化膜エッジでのフィールド酸化膜のオーバーエッ
チングによる素子領域エッジの角部の形成と、それによ
るゲート酸化膜の薄膜化を抑制することができる。
【００３４】第２発明の実施例 第２発明は、概略的には、以下の通りである。即ち、酸
性水溶液を半導体ウェーハ上に塗布し、その状態でこの
半導体ウェーハに紫外線を照射し、それにより半導体ウ
ェーハをエッチングする。さらに、上記処理後の酸性水
溶液を分析することにより、半導体ウェーハ最表面層の
金属不純物を分析する。
【００３５】以下、第２発明の一実施例を図１０〜図１
４を参照しつつ説明する。
【００３６】評価に使用した装置は図１０に示される。
図１０において、この装置は、上方を開放した容器状の
装置筐体５３を有する。この筐体５３の内部には、内チ
ャンバ５４がスペーサで浮した状態に設けられている。
さらにこの内チャンバ５４の内部に、半導体ウェーハ５
１を回転可能に支持するウェーハステージ１０２が設け
られている。このウェーハ５１に薬液と純水とを切り換
え供給するための供給ノズル５６が、内チャンバ側壁の
上方部分に設けられている。このノズル５６からの薬液
が、例えば、図１０に示すように、ウェーハ５１の表面
に載ることになる。このように構成された筐体５３には
上蓋５８が被せられる。この上蓋５８は表面にサファイ
ヤ窓５９を有し、その内側には、吊下状態に低圧水銀灯
５５が取り付けられている。
【００３７】より詳しくは、半導体ウェーハ５１は回転
および上下方向に運動可能なステージ５２上に固定され
ており、サファイヤ窓５９を介して低圧水銀灯５５と対
向している。本装置は、構造材としてのＰＴＦＥ製筐体
５３で構成されており、その内側には石英製の内チャン
バ５４が挿入されており、上部サファイヤ窓５９との間
で密閉空間を形成するようになっている。固定ノズルで
ある薬液／純水供給ノズル５７からは図示しない切換バ
ルブにより薬液もしくは純水が半導体ウェーハ５１上に
供給される。供給された薬液もしくは純水は、半導体ウ
ェーハ５１上に表面張力により塗布された状態を保つ
（５７）。また、本装置内は真空ポンプによる粗引きと
ガスの供給により、チャンバ内の雰囲気を所望の成分に
替え可能となっている。
【００３８】酸化膜でパターニングされた半導体ウェー
ハ５１を図９に示したシーケンスで処理した。即ち、ウ
ェーハ５１をチャンバ内に搬入（Ｓ１１）後、Ａｒにて
チャンバ内をガス置換した（Ｓ１２）。その後、０．５
％ＨＦにてＳｉ露出部の自然酸化膜を除去し（Ｓ１
３）、いったんウェーハ５１を乾燥させた。その後、３
５％ＨＣｌをウェーハ上に塗布し（Ｓ１４）、紫外線を
３０分間照射した（Ｓ１５）。その結果、図１５に示す
ような、深さ約１５ｎｍの段差が得られた。この間、酸
化膜は殆どエッチングされていないのがわかる。このエ
ッチング面はエッチング前と同レベルのラフネスを示
し、とくにチャンバ内雰囲気をＯ２にした場合、そのラ
フネスは比較的良いという結果が得られた（図１６）。
【００３９】高温で処理されたウェーハ、特にエピタキ
シャルウェーハや水素アニールウェーハなどでは、表面
に酸化膜が存在しない。このため、塗布時にウェーハの
表面に金属が析出することが知られている。即ち、デバ
イス活性層となる表面近傍に高濃度の金属不純物が存在
することになる。このような半導体ウェーハに対して
は、第３発明の処理が有効で、平坦性を失わずに高濃度
に偏析した不純物層を除去・洗浄が可能となる。さらに
パーティクルの除去にも効果があるのもわかった（図１
７）。
【００４０】ＨＣｌによるエッチングの場合、７％のＨ
Ｃｌではエッチングの効果は殆ど期待できなかった。酸
化膜とベアＳｉとの選択エッチング条件が厳しくない場
合はＨＦを使用することが望ましい。
【００４１】上述のパターニングされたサンプル、即
ち、図９のステップＳ１１で搬入した半導体ウェーハ５
１を、ステップＳ１４において、ＨＣｌに代えて０．５
％ＨＦあるいは０．０５％ＨＦを塗布して図９と同様な
処理を行った。この場合、図９に示したの処理（ステ
ップ１３）は不要である。０．５％ＨＦを塗布した場
合、２０分間の紫外線照射処理で１００ｎｍの酸化膜パ
ターンはすべてエッチングされてしまったが、より厚い
酸化膜パターンの場合は、この０．５％ＨＦを用いる方
がエッチング速度の点で有利である。０．０５％ＨＦを
塗布した場合には、その酸化膜は充分な厚さで残存して
いた。ＨＦ濃度を半分にしてもそのエッチング量は１／
２程度であり、酸化膜とベアＳｉとの選択性は向上す
る。
【００４２】当然のことながら、酸化膜などのパターン
を有しないウェーハの場合には、より高濃度のＨＦを塗
布して紫外線照射することで、より高いエッチング速度
が得られる。ウェーハ表面に付着していたパーティクル
も、リフトオフによりウェーハ表面より脱離する。この
ため、ウェーハ表面のパーティクル数の減少も観察され
た。処理後のウェーハは疎水性を示し、パーティクル等
の付着しやすい状態にある。ＨＦ塗布・紫外線照射処理
を連続して純水塗布・紫外線処理もしくはオゾン酸化す
ることでパーティクルの付着は抑えられる。金属不純物
も除去されている。
【００４３】因みに、上記実施例では、低圧水銀灯１０
５として、直径１５０ｍｍの渦巻状のランプで、８０ｍ
Ｗ／ｃｍ2 の出力をもつものを用いたが、より高出力の
ものや、より短波長の光を出す光源を用いると、上記エ
ッチングはより速やかに進行する。
【００４４】図１１は、上記のようなウェーハ処理に基
づいて分析を行う装置である。図１１において、この装
置は、半導体ウェーハ３１を固定状態に挟持する一対の
筐体７２，７５を有する。筐体７５にはサファイヤ窓７
６を介して筐体７９が付設されている。Ｎ２又はＡｒガ
スで置換可能なこの筐体７９の内部には、低圧水銀灯７
７が密閉されている。筐体７５における半導体ウェーハ
７１とサファイヤ窓７９によって区画される空間７３に
は、供給バルブ７４から薬液と純水とを選択的に供給充
填可能となっている。この空間７３中の薬液又は純水は
排液用バルブ７８で外部に排出可能となっている。
【００４５】このような構成の装置において、図１２に
示すシーケンスで処理を行った。従来例に示したよう
に、これまでの弗硝酸系などの化学反応に因るエッチン
グでは、薬液の供給／排出時のタイムラグによりウェー
ハ面内でエッチングむらが生じてしまった。これに対
し、この実施例では、紫外線ランプの点灯／消灯により
エッチング時間を制御でき、これにより、そのようなエ
ッチングむらは生じなかった。なお、エッチング前に、
表面に吸着している金属不純物やパーティクルを除去す
るため、短時間の薬液中での紫外線処理や図９のステッ
プ１３の従来の薬液洗浄を行ってもよい。
【００４６】本実施例では、薬液としてＨＣｌ、ＨＦを
用いたが、密閉された空隙（７３）に薬液を供給するた
め、その薬液量は僅少で済む。また、希釈した薬液（例
えば０．０５％ＨＦ）でも顕著なエッチングを示すこと
から、薬液自身の純度の影響も抑え易い。
【００４７】また、空隙（７３）中に薬液を介して半導
体ウェーハとの間に電圧をかけることのできる電極を設
けて、両者の間に電圧をかけつつ、上記紫外線照射を行
うことにより、より高速でエッチングができる。
【００４８】エッチング処理用の薬液はテフロンビーカ
に移して加熱・濃縮することにより、ＡＡＳ、ＩＣＰ−
ＭＳ等で定量／定性分析が可能となる。当然のことなが
ら、より少量の薬液でエッチングをすれば、濃縮の必要
はないし、濃縮も特に加熱の必要もない。また、この濃
縮を、希ＨＦ処理したもののような疎水性ウェーハ上に
滴下し蒸発乾固させることにより可能である。従来のエ
ッチャントは蒸発・乾固中にウェーハが溶解されてしま
うので特別な処理が必要である。ウェーハ上で蒸発・乾
固したサンプルはそのままで全反射蛍光Ｘ線分析（ＴＲ
ＸＲＦ）することが可能であり、簡便で高感度な定性・
定量分析ができる。図１８は上記分析法と従来法とを比
較したものである。本発明によれば、とくに半導体ウェ
ーハの最表面層の分解能を向上でき、かつ薬液自身の純
度の影響を受けにくいことから高感度な分析ができたの
がわかる。
【００４９】以上述べてきた紫外線と酸性水溶液による
Ｓｉのエッチングのメカニズムは、光励起された酸化水
溶液中の陰イオンとＳｉとの反応および紫外線照射によ
り励起熱されたＳｉ中のキャリアの上記反応への寄与と
考えられる。純水の光分解は低圧水銀灯による紫外線
（＞１８４．９ｎｍ）では生じない。本処理に用いた薬
液はＨＣｌとＨＦであったが、Ｈ２Ｏ２やＨＮＯ３のよ
うな酸化性酸ではＳｉのエッチングは顕著でなく、例え
ばＨＣｌやＨＦ中にこのようなＨ２Ｏ２やＨＮＯ３を添
加することは、光化学反応以外のＳｉのエッチング反応
が生ずるため、制御性が悪化し好ましくない。ＨＣｌや
ＨＦ以外でも非酸化性の酸であれば同様なエッチングが
期待できることは明白である。
【００５０】以上詳述した実施例によれば、半導体ウェ
ーハを酸性水溶液に浸した状態もしくはウェーハに酸性
水溶液を塗布した状態で紫外線を照射することにより、
半導体ウェーハがエッチングされ、これによって従来の
洗浄法では２種類以上の洗浄を組み合わせなければでき
なかった、表面金属汚染とパーティクルの表面のラフネ
スを劣化させることなく同時に除去できる。また、エッ
チングに使用した酸水溶液を、必要に応じて濃縮し、元
素分析をすることにより、半導体ウェーハの最表面層内
の不純物元素を精度よく分析できる。
【００５１】さらに、上記のような多くのエッチングを
必要としない場合、以下の方法を適用できる。
【００５２】この方法は、概略的には、弗素を含む水溶
液もしくはガスにより半導体基板表面の酸化膜を除去
後、連続して前記半導体表面に純水を供給し、その状態
で前記半導体基板表面の純水を介して紫外線を照射す
る、というものである。
【００５３】以下、この方法を図５〜図８を用いて説明
する。図５はこの一実施例のシーケンスを示すフローチ
ャートであり、図６はこの方法の実施に使用する装置、
図７はラフネス（Ｒａ）の紫外線照射時間、図８はエッ
チング深さとラフネス（Ｒａ）のＨＦ濃度依存性を示
す。
【００５４】図６において、ここに示される装置は、内
外を隔離するチャンバ３７を有する。このチャンバ３７
内に、表面に純水３４を塗布した状態の半導体基板３５
を回転可能に保持するステージ３６が設けられている。
このチャンバ３７内には、その側壁に設けた薬液供給ノ
ズル３２及び純水供給ノズル３３から薬液及び純水を供
給可能としている。基板３５と対向するチャンバ３７外
に低圧水銀灯（８０ｍＷ／ｃｍ2 ）を設けている。
【００５５】このような図６の構成の装置を用いて図５
に示したシーケンスに従って以下に述べるように半導体
基板をエッチングした。
【００５６】ステージ３６上に固定した直径１５０ｍｍ
のシリコン半導体基板（以下、Ｓｉウェーハという）３
５の表面に０．５％の弗酸（以下ＨＦ）をノズル３２よ
り供給し、Ｓｉウェーハ３５の表面の自然酸化膜をエッ
チングする（Ｓ１）。その後、上記ＨＦを除去するため
にステージ３６を回転させるてＨＦをふき飛ばす（Ｓ
２）。次に、ノズル３３よりＳｉウェーハ３５上に純水
を供給する（Ｓ３）。そのときの流量は０．２ｌ／ｍｉ
ｎとした。Ｓｉウェーハ３５上には、表面張力により、
厚みが２〜４ｍｍに、φ１５０Ｓｉウェーハでは約５５
ｃｃに純水が塗布できる。そこで、ある程度の塗布ムラ
や供給ムラを考慮して、６０ｃｃの純水が供給されるよ
うに純水の供給時間を制御した。この場合、純水の供給
量が多いとエッチング速度が減少してしまう現象がみら
れた。
【００５７】純水がＳｉウェーハ３５上に塗布された状
態で紫外線を１０分間照射した（Ｓ４）。
【００５８】この後、ステージ３６の回転により、純水
をふき飛ばし、スピン乾燥した（Ｓ５）。
【００５９】その結果、約８ｎｍのエッチングが認めら
れ、なおかつ表面のラフネスは、処理前のラフネス以下
に抑えることができた。また、エッチング深さを調べる
ために、厚さ１００ｎｍの熱酸化膜をパターニングした
Ｓｉウェーハを用いた。ＨＦ塗布工程での２分間と合わ
せて１２分間の処理の間でも酸化膜はエッチングされず
に残った。
【００６０】エッチング量は、紫外線照射時間（図７）
と塗布するＨＦ濃度により変化する（図８）のがわかっ
た。０．５％ＨＦで自然酸化膜をエッチングした後、１
０分間流水洗してから紫外線照射した場合、エッチング
量は、１／３以下に減少した。このことから、水洗によ
り除去され易いＳｉに吸着しているＦがエッチングに関
係しているものと考えられる。純水の供給量が多いとエ
ッチング速度が低下するのは、新たな純水の供給により
Ｓｉ−Ｆ結合のＳｉ−ＯＨ結合への置換が促進されるか
らと思われる。
【００６１】このような方法でエッチングを行えば、Ｓ
ｉウェーハ３５の表面の平坦化を維持しつつ、少なくと
も初期状態を維持しつつ、酸化膜をマスクとして選択的
にエッチングが可能となる。
【００６２】なお、この方法は上記実施例においては特
に処理雰囲気について言及していないが、Ｏ２雰囲気の
方が不活性ガス（ＡｒやＮ２）雰囲気よりエッチング
量、ラフネスとも良好な結果を示した。
【００６３】また、以上にはＨＦによる前処理を０．５
％ＨＦ水溶液で行った場合について述べたが、４９％Ｈ
Ｆ水溶液ではより速いエッチング速度が得られ、かつラ
フネスの向上もみられた（図８）。また、ＨＦの代わり
にＮＨ４Ｆを用いても同等の効果が得られた。
【００６４】さらに、Ｓｉウェーハの自然酸化膜を除去
するのに液体でなく、たとえばＨＦ蒸気を用いても良
い。この場合、熱酸化膜のパターンがすべてエッチング
される前に純水を塗布すれば良い。上記実施例の如く熱
酸化膜厚が１００ｎｍあれば十分な選択性が得られる。
さらにこの場合には自然酸化膜が溶解された表面には高
濃度にＦが吸着しているため、高速度のＳｉエッチング
処理が可能となる（図８）。
【００６５】また、処理後の表面を親水性にすることに
よって微粒子の付着等を防ぎたい場合が考えられる。こ
のような場合には、所望の時間紫外線照射をしたのち、
引き続きノズルより純水を供給しつつ紫外線照射処理を
すれば、疎水性表面を気中に曝露させずに親水性表面を
得ることも可能である。加えて、当然のことながら、紫
外線による有機物の除去も可能である。
【００６６】そこで、酸化膜耐圧、およびＴＤＤＢ評価
を行ったところ、ゲート酸化直前に処理を行ったサンプ
ルでは良品率の向上が見られた。
【００６７】以上述べたように、この方法によれば、Ｈ
Ｆによる前処理の後、連続して純水を塗布しつつ紫外線
を照射するようにしたので、Ｆが吸着したＳｉ表面での
みＳｉのエッチングが進行し、このために酸化膜の有無
に応じてエッチングが選択的に行われ、かつラフネスが
向上し、さらに金属不純物の除去も同時に行うことがで
きる。
【００６８】第３発明の実施例 第３発明の概要は次の通りである。即ち、粒状に粉砕し
た多結晶シリコンを水あるいは酸性水溶液中に浸し、そ
の液を攪拌しながら紫外線照射することにより、多結晶
シリコン中の金属不純物を低減させる。
【００６９】この第３発明は次の原理によるものであ
る。紫外線が照射されることによって、多結晶シリコン
中に電子とホールのペアが発生する。このとき多結晶シ
リコン中の金属はホールに電子を供給し再結合させる。
金属が電子を放出することは自らが酸化されるというこ
とであり、金属はイオンとなって水あるいは酸性水溶液
中に溶け出す。酸性水溶液中ならば溶け出したイオンは
多結晶シリコンに再吸着しにくい。
【００７０】次に、第３発明の実施例を説明する。
【００７１】本発明の実施に使用する装置は図１９に示
される。この装置は、多結晶シリコン９１と水溶液９２
を入れるための槽９４と、槽９４を載置する回転台９５
と、槽９４の周囲に設けられている紫外線ランプ９３を
有する。
【００７２】槽９４に入れる多結晶シリコンは、粒径が
小さい程表面積が大きいことから、効果があがる。本実
施例では多結晶シリコンとして５ｍｍ以下の小片に粉砕
したものを用いている。この多結晶シリコン９１の５ｋ
ｇを、１％の酸水溶液９２の２０ｋｇとともに石英製の
槽９４に入れる。６０回転／分の速さで回転台９５を回
転させながら紫外線ランプ９３を照射する。低圧水銀の
紫外線ランプ９３は波長１８５．４、２５３．７ｍｍに
主ピークを有するものであり、槽９４の周囲及び上部に
照射可能に合計１０本が設けられており、各ランプの出
力は３００Ｗである。この状態で３０分処理し、その後
酸水溶液９２を抜き、純水ですすいだ後乾燥窒素で多結
晶シリコン９１を乾燥させ、その多結晶シリコン９１を
単結晶育成用の原料として使用する。
【００７３】次に、第２の実施例を説明する。この実施
例の実施に使用される装置は図２０に示される。この装
置は、深さの浅い槽９４Ａに液体を供給する供給口９６
と排液口９７が設けられているのが特徴である。供給口
９６からは純水と０．５％酸水溶液を別々に供給するこ
とができるようになっている。第１実施例と同様に、５
ｋｇの多結晶シリコン９１を槽９４Ａ内になるべく均一
に置き、最初に０．５％酸水溶液９２を３分間供給す
る。その後、純水を１０分間供給する。このシーケンス
中はランプ９３によって紫外線を照射し続けている。こ
のシーケンスを３回繰り返した後、液体の供給をやめ、
乾燥窒素で多結晶シリコン９１を乾燥させ、多結晶シリ
コン９１を単結晶育成用の原料として使用する。
【００７４】この第４の発明の実施例を用いることによ
り、多結晶シリコン中の金属不純物を低減させることが
可能となった。この多結晶シリコンを原料として製造し
たシリコン単結晶ウェーハ中の金属不純物を従来のもの
と比べると、 Ｆｅ Ａｌ 従 来 ３×１０10atoms ／ｃｍ3 ５×１０11atoms ／ｃｍ3 本発明 ４×１０4 atoms ／ｃｍ3 ８×１０10atoms ／ｃｍ3 となり、低減効果が明らかである。
【００７５】
【発明の効果】第１発明によれば、酸化膜と半導体基板
とを同等の速度でエッチングすることができ、よってこ
の方法をＬＯＳＯＳ法による素子分離後のゲート酸化膜
形成を前の前処理に適用すれば、ゲート酸化膜の薄膜化
を防ぐことができる。
【００７６】第２発明によれば、１つのプロセスで半導
体ウェーハ表面の金属汚染とパティクルを表面のラフネ
スを劣化させることなく同時に除去することができる。
【００７７】第３発明によれば、多結晶シリコン中の不
純物がイオンとなって水溶液中に流出し、不純物を取り
除くことができる。
【図面の簡単な説明】
【図１】第１発明の実施に使用する装置の縦断面図。
【図２】その工程断面図。
【図３】ＭＯＳキャパシタの絶縁破壊測定後の酸化膜の
破壊箇所を統計的に示した、従来例（Ａ）と本発明の実
施例（Ｂ）における比較マップ。
【図４】従来例の工程断面図。
【図５】第２発明の実施例のフローチャート。
【図６】それに使用する装置の縦断面図。
【図７】紫外線処理時間によるラフネス（Ｒａ）の変化
を示すグラフ。
【図８】ＨＦ濃度によるエッチング深さとラフネスの変
化を示すグラフ。
【図９】１つ目の第２発明（ウェーハ処理）の処理シー
ケンス図
【図１０】それの実施に使用する装置の縦断面図
【図１１】２つ目の第２発明（ウェーハの分析）の実施
に使用する装置の縦断面図
【図１２】その処理シーケンス図
【図１３】３５％ＨＣｌ塗布した場合の紫外線処理時間
によるエッチング深さの変化を示すグラフ。
【図１４】３５％ＨＣｌ塗布した場合の紫外線処理時間
によるエッチング深さの変化を示すグラフ。
【図１５】図１３に示したサンプルのＡＦＭによる段差
測定結果のグラフ。
【図１６】ＡＦＭ（原子間力顕微鏡）により得たサンプ
ル表面の顕微鏡写真であり、電子顕微鏡と同様に、検出
した電気信号を画像に変換することにより得た顕微鏡写
真であり、Ｏ２中での処理のラフネスを示す図面代用写
真。
【図１７】パーティクルの除去能力を示すグラフ。
【図１８】表面層の分析比較例を示すグラフ。
【図１９】第３発明の第１実施例を示す図。
【図２０】第３発明の第２実施例を示す図。
【符号の説明】
１，１１ Ｓｉ基板 ２ 塗布液 ３ サファイフ製ランプカバー ４ 紫外線ランプ ５ 基板支持ステージ １２ ｐａｄ酸化膜 １３ 窒化膜 １４ フィールド酸化膜 ３１ 低圧水銀灯（紫外線ランプ） ３２ 薬液供給ノズル ３３ 純水供給ノズル ３４ 半導体基板上に塗布された純水 ３５ 半導体基板 ３６ ステージ ３７ チャンバ ５１，７１ 半導体ウェーハ ５２ ウェーハステージ ５３ 装置筐体 ５４ 内チャンバ ５５，７７ 低圧水銀灯 ５６ 薬液／純水供給ノズル ５７ 薬液 ５８ 上蓋 ５９，７６ サファイヤ窓 ７２，７５ ウェーハ固定用筐体 ７３ 薬液もしくは純水 ７４ 薬液／純水供給ノズル ７８ 排液用バルブ ９１ 多結晶シリコン ９２ 純水（あるいは酸水溶液） ９３ 紫外線ランプ ９４ 槽 ９５ 回転台 ９６ 液体供給口
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/306 Ｂ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の表面の特定の領域を酸化して
    酸化膜を形成する第１の工程と、 この第１の工程の後に、少なくとも弗素を含む水溶液を
    前記半導体基板の表面に接触させつつ紫外線を照射し
    て、前記酸化膜及び半導体基板をほぼ等しい速度でエッ
    チングする第２の工程と、 を備えることを特徴とする半導体デバイスの製造方法。
  2. 【請求項２】前記第２の工程は、酸素雰囲気中で行われ
    る、請求項１の方法。
  3. 【請求項３】前記水溶液は弗酸の水溶液である、請求項
    １又は２の方法。
  4. 【請求項４】前記第１の工程では、前記酸化膜として、
    ＬＯＣＯＳ法により素子分離のフィールド酸化膜を形成
    し、 前記第２の工程では、前記半導体基板の表面への前記水
    溶液の塗布と前記半導体基板の前記水溶液中への浸漬と
    のいずれかが行われる、請求項１〜３の１つに記載の方
    法。
  5. 【請求項５】半導体ウェーハを酸性水溶液に曝す第１工
    程と、 その状態で紫外線を照射することにより、この半導体ウ
    ェーハをエッチングする第２工程と、 を有する半導体基板の処理方法。
  6. 【請求項６】前記第１工程前に弗酸によりＡｒガス雰囲
    気中でＳｉ露出部の自然酸化膜を除去し、前記酸性水溶
    液として塩酸、弗酸及びそれらの混合液のうちの１つを
    用いる、請求項５の方法。
  7. 【請求項７】請求項５で用いたエッチング処理後の前記
    酸性水溶液を分析することにより、前記半導体ウェーハ
    の最表面層の金属不純物の分析を行うことを特徴とす
    る、半導体基板の分析方法。
  8. 【請求項８】酸性水溶液中に粒状とした多結晶シリコン
    を浸漬し、その状態の多結晶シリコンに紫外線を照射す
    ることにより、前記多結晶シリコン中の金属不純物を低
    減させる、半導体基板の製造方法。
  9. 【請求項９】前記酸性水溶液として水及び弗酸水溶液の
    いずれかを用い、前記紫外線ランプとして低圧水銀灯を
    用いた、請求項８の方法。
JP6171648A 1994-06-30 1994-06-30 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法 Pending JPH0817815A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6171648A JPH0817815A (ja) 1994-06-30 1994-06-30 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法
US08/496,677 US6037270A (en) 1994-06-30 1995-06-29 Method of manufacturing semiconductor device and methods of processing, analyzing and manufacturing its substrate
KR1019950018718A KR100215594B1 (ko) 1994-06-30 1995-06-30 실리콘 웨이퍼의 처리방법
DE69511639T DE69511639T2 (de) 1994-06-30 1995-06-30 Verfahren zur Herstellung einer Halbleitervorrichtung und Verarbeitungs-Analyse- und Herstellungsverfahren für deren Substrat
EP95110253A EP0690484B1 (en) 1994-06-30 1995-06-30 Method of manufacturing semiconductor device and methods of processing, analyzing and manufacturing its substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6171648A JPH0817815A (ja) 1994-06-30 1994-06-30 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法

Publications (1)

Publication Number Publication Date
JPH0817815A true JPH0817815A (ja) 1996-01-19

Family

ID=15927114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6171648A Pending JPH0817815A (ja) 1994-06-30 1994-06-30 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法

Country Status (5)

Country Link
US (1) US6037270A (ja)
EP (1) EP0690484B1 (ja)
JP (1) JPH0817815A (ja)
KR (1) KR100215594B1 (ja)
DE (1) DE69511639T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318139A (ja) * 2002-04-22 2003-11-07 Tokai Univ シリコンウエハの研磨方法
JP2004235391A (ja) * 2003-01-30 2004-08-19 Semiconductor Leading Edge Technologies Inc エッチング装置、エッチング方法および半導体装置の製造方法
KR101064842B1 (ko) * 2006-07-19 2011-09-14 도쿄엘렉트론가부시키가이샤 분석 방법 및 분석 장치
KR20130086565A (ko) * 2012-01-25 2013-08-02 후지필름 가부시키가이샤 커패시터 형성방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102867A (ja) * 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
KR100735876B1 (ko) 1999-07-30 2007-07-06 동경 엘렉트론 주식회사 기판처리방법 및 기판처리장치
JP3569662B2 (ja) * 2000-06-26 2004-09-22 三菱住友シリコン株式会社 多結晶シリコンの評価方法
US6849859B2 (en) * 2001-03-21 2005-02-01 Euv Limited Liability Corporation Fabrication of precision optics using an imbedded reference surface
SG121697A1 (en) * 2001-10-25 2006-05-26 Inst Data Storage A method of patterning a substrate
US6689698B2 (en) * 2001-11-13 2004-02-10 Chartered Semiconductor Manufacturing Limited Method for etching a silicided poly using fluorine-based reactive ion etching and sodium hydroxide based solution immersion
JP4006226B2 (ja) * 2001-11-26 2007-11-14 キヤノン株式会社 光学素子の製造方法、光学素子、露光装置及びデバイス製造方法及びデバイス
US7165560B2 (en) * 2003-02-20 2007-01-23 Matsushita Electric Industrial Co., Ltd. Etching method, etching apparatus, and method for manufacturing semiconductor device
JP4240403B2 (ja) * 2003-12-11 2009-03-18 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
KR100561005B1 (ko) * 2003-12-30 2006-03-16 동부아남반도체 주식회사 반도체 소자의 제조 방법
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
US8261730B2 (en) * 2008-11-25 2012-09-11 Cambridge Energy Resources Inc In-situ wafer processing system and method
JP7126468B2 (ja) * 2019-03-20 2022-08-26 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680482B2 (ja) * 1990-06-25 1997-11-19 株式会社東芝 半導体基板、半導体基板と半導体装置の製造方法、並びに半導体基板の検査・評価方法
JPS6057937A (ja) * 1983-09-09 1985-04-03 Ushio Inc 紫外線洗浄方法
JPS614576A (ja) * 1984-06-15 1986-01-10 Hoya Corp スプレ−方法
DE4002327A1 (de) * 1990-01-26 1991-08-01 Wacker Chemitronic Verfahren zur nasschemischen behandlung von halbleiteroberflaechen und loesung zu seiner durchfuehrung
JPH0415614A (ja) * 1990-05-09 1992-01-21 Ricoh Co Ltd 変位拡大装置
JP2653566B2 (ja) * 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
US5238529A (en) * 1992-04-20 1993-08-24 Texas Instruments Incorporated Anisotropic metal oxide etch
EP0567939A3 (en) * 1992-04-29 1993-12-15 Texas Instruments Inc Method of removing small particles from a surface
US5234540A (en) * 1992-04-30 1993-08-10 Submicron Systems, Inc. Process for etching oxide films in a sealed photochemical reactor
US5464480A (en) * 1993-07-16 1995-11-07 Legacy Systems, Inc. Process and apparatus for the treatment of semiconductor wafers in a fluid

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318139A (ja) * 2002-04-22 2003-11-07 Tokai Univ シリコンウエハの研磨方法
JP2004235391A (ja) * 2003-01-30 2004-08-19 Semiconductor Leading Edge Technologies Inc エッチング装置、エッチング方法および半導体装置の製造方法
KR101064842B1 (ko) * 2006-07-19 2011-09-14 도쿄엘렉트론가부시키가이샤 분석 방법 및 분석 장치
KR20130086565A (ko) * 2012-01-25 2013-08-02 후지필름 가부시키가이샤 커패시터 형성방법
JP2013175719A (ja) * 2012-01-25 2013-09-05 Fujifilm Corp キャパシタ形成方法

Also Published As

Publication number Publication date
EP0690484B1 (en) 1999-08-25
EP0690484A1 (en) 1996-01-03
KR100215594B1 (ko) 1999-08-16
DE69511639T2 (de) 2000-01-13
US6037270A (en) 2000-03-14
KR960002601A (ko) 1996-01-26
DE69511639D1 (de) 1999-09-30

Similar Documents

Publication Publication Date Title
JP3086719B2 (ja) 表面処理方法
US5030319A (en) Method of oxide etching with condensed plasma reaction product
JPH0817815A (ja) 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法
US6124211A (en) Cleaning method
JP2581268B2 (ja) 半導体基板の処理方法
US4695327A (en) Surface treatment to remove impurities in microrecesses
US5716495A (en) Cleaning method
US5885361A (en) Cleaning of hydrogen plasma down-stream apparatus
US4498953A (en) Etching techniques
JP4001662B2 (ja) シリコンの洗浄方法および多結晶シリコンの作製方法
US5100504A (en) Method of cleaning silicon surface
EP0718872B1 (en) Semiconductor substrate cleaning method
EP1237177A2 (en) Apparatus and method for etching semiconductor wafers
TWI543245B (zh) 半導體裝置之製造方法及半導體基板之清洗方法
JPS62272541A (ja) 半導体基板の表面処理方法
KR20040105691A (ko) 에칭방법, 에칭장치 및 반도체장치의 제조방법
JP2004063513A (ja) 半導体基板の洗浄乾燥方法
US6177358B1 (en) Photo-stimulated etching of CaF2
JPH09190994A (ja) ケイ酸残留物の生成を防止のためのフッ酸処理後の脱イオン水／オゾン洗浄
EP0516142A2 (en) Photo-stimulated etching of CaF2
JPS6345822A (ja) クリ−ニング方法および装置
JPS6276632A (ja) 表面処理装置
US20020185554A1 (en) Method for treating a gas dispensing device and device treated
WO1989000895A1 (en) Surface treatment to remove impurities in microrecesses
JPS61222227A (ja) 半導体基板の表面処理方法