KR100701367B1 - 반도체의 엠아이엠 커패시터 제작방법 - Google Patents

반도체의 엠아이엠 커패시터 제작방법 Download PDF

Info

Publication number
KR100701367B1
KR100701367B1 KR1020020086363A KR20020086363A KR100701367B1 KR 100701367 B1 KR100701367 B1 KR 100701367B1 KR 1020020086363 A KR1020020086363 A KR 1020020086363A KR 20020086363 A KR20020086363 A KR 20020086363A KR 100701367 B1 KR100701367 B1 KR 100701367B1
Authority
KR
South Korea
Prior art keywords
film
nitride film
mim
deposited
etching
Prior art date
Application number
KR1020020086363A
Other languages
English (en)
Other versions
KR20040059858A (ko
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020086363A priority Critical patent/KR100701367B1/ko
Publication of KR20040059858A publication Critical patent/KR20040059858A/ko
Application granted granted Critical
Publication of KR100701367B1 publication Critical patent/KR100701367B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 서브 메탈 막과 질화막을 증착한 후, PR 패턴을 이용하여 서브 메탈 막을 식각한 후, IMD 막을 전면 식각 공정을 이용하여 식각을 실시하여 질화막을 완전히 제거한 상태에서, MIM 구조를 순차적으로 증착하고 PR 마스크를 이용하여 MIM을 형성하기 위한 것으로, 이를 위한 본 발명은, 산화막 상에 서브 메탈 막과 질화막을 순차적으로 증착하고, 증착된 질화막 상에 형성시킨 PR 패턴을 이용하여 식각 공정을 실시하여 질화막과 서브 메탈 막을 선택적으로 제거하는 과정과, 선택적으로 제거된 질화막 상부에 IMD 막을 전면 증착하는 과정과, 증착된 IMD 막에 대하여 전면 식각에 의한 식각 공정을 실시하여 질화막을 완전히 제거하는 과정과, 질화막이 제거된 상태에서, MIM 구조를 순차적으로 증착하는 과정과, 증착된 MIM 구조에 대하여 PR 마스크를 이용한 식각 공정을 실시하여 MIM을 형성하는 과정을 포함한다. 따라서, MIM 특성의 안정성 및 향상성을 도모할 수 있는 효과가 있다.

Description

반도체의 엠아이엠 커패시터 제작방법{METHOD FOR MAKING CAPACITOR MIM IN SEMICONDUCTOR}
도 1은 종래 반도체의 엠아이엠 커패시터 제작방법의 공정 과정에 대하여 도시한 도면이며,
도 2는 본 발명에 따른 반도체의 엠아이엠 커패시터 제작방법의 공정 과정에 대하여 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 질화막 20 : 서브 메탈 RIE
30 : 식각 40 : IMD 막
50 : 커패시터 물질인 질화막 60 : Ti막
70 : TiN막
본 발명은 반도체의 엠아이엠(Metal Insulator Metal, MIM) 커패시터 제작방법에 관한 것으로, 특히 안정된 커패시터 특성을 갖으며, 후속 공정에 디펙트 소스(defect source)로 소자 특성을 저하시키지 않으면서 MIM을 형성할 수 있도록 하는 방법에 관한 것이다.
통상적으로, 반도체 장치는 MIM 구조 또는 PIP 구조를 사용하고 있는데, 이중에서 MIM 구조에 관한 것이다. 이러한 MIM 구조를 제작함에 있어서, 인슐레이터(Insulator)를 정확하게 식각 및 습식 공정을 수행하지 못하였다.
즉, MIM 구조는 도 1을 참조하면, 커패시터 특성이 안정적이지 못하다.
다시 말해서, 도 1a에 도시된 바와 같이, 식각(etch)을 균일(uniform)하게 수행한다 할지라도, 건식(dry) 및 습식(wet) 공정이 완전하게 수행되지 않아 균일하지 못하는 경우가 종종 발생한다.
보다 구체적으로 설명하면, 도 1b에 도시된 바와 같이, 커패시터 물질인 질화막(nitride)(10)이 형성된 후, 서브 메탈에 대하여 반응성 이온 식각(Reactive Ion Etching, RIE)(20)을 진행하여 Oxide막 일부를 선택적으로 노출시키는 경우, 플라즈마 데미지(plasma damage) 및 습식 크리닝(wet cleanning)에 의한 어택(attack)을 받을 수밖에 없는 구조이다.
상술한 바와 같이 RIE 중 어택에 의한 일련의 공정으로 인하여 불안정적인 커패시터 특성을 갖게 되는 문제점을 갖는다.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 그 목적은 서브 메탈 막과 질화막을 증착한 후, 감광막(Photo Resist, PR) 패턴을 이용하여 서브 메탈 막을 식각한 후, IMD 막을 전면 식각(etch back) 공정을 이용하여 식각을 실시하여 질화막을 완전히 제거한 상태에서, MIM 구조를 순차적으로 증착하고 PR 마스크를 이용하여 MIM을 형성하도록 하는 반도체의 MIM 커패시터 제작방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 일 관점에서 반도체의 MIM 커패시터 제작방법은 산화막 상에 서브 메탈 막과 질화막을 순차적으로 증착하고, 증착된 질화막 상에 형성시킨 PR 패턴을 이용하여 식각 공정을 실시하여 질화막과 서브 메탈 막을 선택적으로 제거하는 과정과, 선택적으로 제거된 질화막 상부에 IMD 막을 전면 증착하는 과정과, 증착된 IMD 막에 대하여 전면 식각에 의한 식각 공정을 실시하여 질화막을 완전히 제거하는 과정과, 질화막이 제거된 상태에서, MIM 구조를 순차적으로 증착하는 과정과, 증착된 MIM 구조에 대하여 PR 마스크를 이용한 식각 공정을 실시하여 MIM을 형성하는 과정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 반도체의 MIM 커패시터 제작을 위한 공정 과정에 대하여 도시한 도면이다.
즉, 도 2a를 참조하면, 산화막(oxide) 상에 서브 메탈 막(Ti막, TiN막, AlCu막, Ti막, TiN막)을 순차적으로 증착하고, 이어서 질화막(10)을 전면 증착한다. 이후, 증착된 질화막(10) 상에 형성시킨 PR 패턴(예컨대, PR 패턴은 증착된 질화막(10) 상에 PR 물질을 증착하고, 이어서 목표로 하는 패턴으로 설계된 레티클을 이용하여 노광 및 현상 공정을 실시하여 PR 물질의 일부를 선택적으로 제거하여 도시된 바와 같이 Oxide막의 일부를 선택적으로 노출시키기 위하여 형성함.)을 이용하여 식각(30) 공정을 실시하여 질화막과 서브 메탈 막을 도시된 깊이만큼 선택적으로 제거한다.
이후, 도 2b와 같이, 선택적으로 제거된 질화막 상부에 IMD 막(40)을 전면 증착하고, 증착된 IMD 막(40)에 대하여 전면 식각에 의한 식각 공정을 실시하여 도 2c에 도시된 바와 같이,질화막(10)을 완전히 제거한다.
상술한 바와 같이 질화막(10)이 완전하게 제거 완료된 후, 도 2d에 도시된 바와 같이, MIM 구조, 즉 커패시터 물질인 질화막(50)과, Ti막(60) 및 TiN막(70)(예컨대, 탑 메탈 물질들)을 순차적으로 증착한다.
마지막으로, 도 2e에 도시된 바와 같이, PR 마스크(예컨대, PR 마스크는 순차적으로 증착된 TiN막(70) 상에 PR 물질을 증착하고, 이어서 목표로 하는 패턴으로 설계된 레티클을 이용하여 노광 및 현상 공정을 실시하여 PR 물질의 일부를 선택적으로 제거하여 도시된 바와 같이 MIM을 형성시키기 위하여 형성함.)를 이용하여 전면 식각(etch back)에 의한 식각 공정을 실시하여 도시된 바와 같이 질화막(50)이 일부 남아있도록 MIM을 형성한다.
따라서, 본 발명은 서브 메탈 막과 질화막을 증착한 후, PR 패턴을 이용하여 서브 메탈 막을 식각한 후, IMD 막을 전면 식각에 의한 식각 공정을 실시하여 질화막을 완전히 제거한 상태에서, MIM 구조를 순차적으로 증착하고 PR 마스크를 이용하여 MIM을 형성함으로써, MIM 특성의 안정성 및 향상성을 도모할 수 있는 효과가 있다.

Claims (6)

  1. 반도체의 커패시터 제작방법으로서,
    산화막(oxide) 상에 서브 메탈 막과 질화막을 순차적으로 증착하고, 상기 증착된 질화막 상에 형성시킨 PR 패턴을 이용하여 식각 공정을 실시하여 질화막과 서브 메탈 막을 선택적으로 제거하는 과정과,
    상기 선택적으로 제거된 질화막 상부에 IMD 막을 전면 증착하는 과정과,
    상기 증착된 IMD 막에 대하여 전면 식각에 의한 식각 공정을 실시하여 질화막을 완전히 제거하는 과정과,
    상기 질화막이 제거된 상태에서, MIM 구조를 순차적으로 증착하는 과정과,
    상기 증착된 MIM 구조에 대하여 PR 마스크를 이용한 식각 공정을 실시하여 MIM을 형성하는 과정
    을 포함하는 반도체의 MIM 커패시터 제작방법.
  2. 제 1 항에 있어서,
    상기 MIM 구조는, 커패시터 물질과, 탑 메탈 물질들이 순차적으로 증착되어 있는 것을 특징으로 하는 반도체의 MIM 커패시터 제작방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 MIM 구조에 대하여 식각 공정을 실시할 경우, 상기 MIM 구조 내 질화막을 완전히 제거하지 않고 일부를 남겨야 하는 것을 특징으로 하는 반도체의 MIM 커패시터 제작방법.
  4. 삭제
  5. 제 2 항에 있어서,
    상기 커패시터 물질은, 질화막인 것을 특징으로 하는 반도체의 MIM 커패시터 제작방법.
  6. 제 2 항에 있어서,
    상기 탑 메탈 물질들은, Ti막 및 TiN막인 것을 특징으로 하는 반도체의 MIM 커패시터 제작방법.
KR1020020086363A 2002-12-30 2002-12-30 반도체의 엠아이엠 커패시터 제작방법 KR100701367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086363A KR100701367B1 (ko) 2002-12-30 2002-12-30 반도체의 엠아이엠 커패시터 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086363A KR100701367B1 (ko) 2002-12-30 2002-12-30 반도체의 엠아이엠 커패시터 제작방법

Publications (2)

Publication Number Publication Date
KR20040059858A KR20040059858A (ko) 2004-07-06
KR100701367B1 true KR100701367B1 (ko) 2007-03-28

Family

ID=37351822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086363A KR100701367B1 (ko) 2002-12-30 2002-12-30 반도체의 엠아이엠 커패시터 제작방법

Country Status (1)

Country Link
KR (1) KR100701367B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040056958A (ko) * 2002-12-24 2004-07-01 주식회사 하이닉스반도체 반도체 소자의 mim 커패시터 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040056958A (ko) * 2002-12-24 2004-07-01 주식회사 하이닉스반도체 반도체 소자의 mim 커패시터 형성 방법

Also Published As

Publication number Publication date
KR20040059858A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
US6358676B1 (en) Method for reworking photoresist
US6867143B1 (en) Method for etching a semiconductor substrate using germanium hard mask
KR100701367B1 (ko) 반도체의 엠아이엠 커패시터 제작방법
KR20090063131A (ko) 반도체 장치의 제조 방법
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
US6613680B2 (en) Method of manufacturing a semiconductor device
KR20060015949A (ko) 금속 패턴 형성 방법
KR100640974B1 (ko) 반도체 소자의 제조방법
KR100521700B1 (ko) 반도체소자의 티형 게이트 형성방법
KR100301250B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20010093006A (ko) 웨이퍼 에지 처리 방법
KR100370159B1 (ko) 반도체 소자의 제조방법
KR100661721B1 (ko) 반도체 소자 제조 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100519314B1 (ko) 반도체 웨이퍼 식각방법
JPH05129253A (ja) 半導体装置の製造方法
KR20020002568A (ko) 포토레지스트의 제거 방법
JP2740292B2 (ja) 半導体素子の製造方法
KR0174945B1 (ko) 메탈층 패턴 형성 방법
KR100526470B1 (ko) 플래쉬 메모리의 게이트 형성방법
KR960006435B1 (ko) 반도체 소자의 금속배선 형성 방법
JPH0555218A (ja) 半導体装置及びその製造方法
KR20060069600A (ko) 노광용 마스크의 제조 방법
KR20020049344A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee