KR20010051844A - 아르곤 가스를 방출할 수 있는 반도체 디바이스의제조방법 및 반도체 디바이스의 제조장치 - Google Patents
아르곤 가스를 방출할 수 있는 반도체 디바이스의제조방법 및 반도체 디바이스의 제조장치 Download PDFInfo
- Publication number
- KR20010051844A KR20010051844A KR1020000069203A KR20000069203A KR20010051844A KR 20010051844 A KR20010051844 A KR 20010051844A KR 1020000069203 A KR1020000069203 A KR 1020000069203A KR 20000069203 A KR20000069203 A KR 20000069203A KR 20010051844 A KR20010051844 A KR 20010051844A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- semiconductor device
- chamber
- plasma etching
- etching process
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 46
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 title claims description 38
- 229910052786 argon Inorganic materials 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000007789 gas Substances 0.000 title description 4
- 238000001020 plasma etching Methods 0.000 claims abstract description 25
- 238000004544 sputter deposition Methods 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims description 25
- -1 argon ions Chemical class 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 abstract 1
- 238000003672 processing method Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
반도체 디바이스를 제조하는 방법에 있어서, 제 1 도전층 (3) 이 반도체 기판 (1) 상에 형성된다. 그 후, 아르곤 이온들을 이용하는 플라즈마 식각공정이 제 1 도전층으로부터 자연산화막을 방출하기 위해, 제 1 도전층 상에 수행된다. 그 후, 제 1 도전층으로부터 아르곤 원자들을 방출하기 위해서, 제1 도전층 상에 약 650 ℃ 이상의 온도에서 열처리가 수행된다. 마지막으로, 제 2 도전층 (7) 은 제 1 도전층 상에 스퍼터링 공정에 의해 형성된다.
Description
본 발명은 아르곤 (Ar) 이온들을 이용하는 플라즈마 식각공정에 의해 반도체 디바이스를 제조하는 방법에 관한 것이다.
반도체 디바이스를 제조하는 종래기술에서는, 제 1 도전층이 반도체 기판 상에 형성된다. 그 후, 제 1 도전층으로부터 자연산화물 (natural oxide) 을 방출하기 위해, 아르곤 이온을 이용하는 플라즈마 식각공정이 진행된다. 마지막으로, 제 2 도전층이 스퍼터링 (sputtering) 공정에 의해 제 1 도전층 상에 형성된다. 이러한 것은 자세히 후술할 것이다.
상기 반도체 디바이스에서, 만약, 840 ℃ 와 같은 온도에서의 열처리가 후속공정에서 진행된다면, 제 1 도전층에 침투한 아르곤 이온들은 제 1 도전층과 제 2 도전층 사이의 계면으로 이동된다. 그 결과, 제 1 도전층과 제 2 도전층 사이의 컨택 (contact) 특성들은 저하된다. 최악의 경우에는, 제 2 도전층이 제 1 도전층으로부터 벗겨지게 되고, 따라서, 제 2 도전층은 제 1 도전층과 전기적으로 분리된다. 이것은 반도체 디바이스의 성능을 열화 (degrade) 시킬 것이다.
일본 특개평4-10621 호는 실리콘질화물에 대해 아르곤가스에 의해 희석화되는, 할로겐 불화물 (halogen fluoride) 을 이용하는 RF (radio-frequency) 플라즈마 식각공정을 개시하고 있고, 일본 특개평11-243082 호는 실리콘 산화물에 대해 불소 (fluorine) 가스 및 아르곤 가스의 혼합물을 이용하는 RF 플라즈마 식각공정이 개시되고 있음을 주의하여야 한다. 그러나, 어떤 것도 반도체 디바이스에 침투한 아르곤 원자들의 방출을 제안하지는 않고 있다.
본 발명의 목적은 2 개의 도전층 사이의 컨택 특성을 향상하기 위하여 반도체 디바이스로부터 아르곤 원자들을 방출하는데 있고, 도전층 중 하나는 스퍼트링공정에 의해 형성된다.
본 발명에 따른 반도체 디바이스를 제조하는 방법에 있어서, 제 1 도전층이 반도체 기판 상에 형성된다. 그 후, 제 1 도전층으로부터 자연산화물을 방출하기 위해 아르곤 이온들을 이용하는 플라즈마 식각공정이 제 1 도전층 상에 진행된다. 그 후, 제 1 도전층으로부터 아르곤 이온들을 방출하기 위하여 제 1 도전층 상에 약 650 ℃ 이상의 열처리가 진행된다. 마지막으로, 제 2 도전층이 제 1 도전층 상에 스퍼터링 공정으로 형성된다.
도면들을 참조하여, 종래기술과 비교되는 본 발명을 명확하게 이해할 수 있도록 설명한다.
도 1a 내지 도 1c 는 반도체 디바이스를 제조하는 종래기술을 설명하기 위한 단면도들.
도 2 는 도 1a 내지 도 1c 에 도시된 방법에서 발생하는 문제점을 설명한 단면도.
도 3a 내지 도 3d 는 본 발명에 따라서 반도체 디바이스를 제조하기 위한 일실시예를 설명하는 단면도들.
도 4 는 도 3c 의 아르곤 원자들의 방출 특성을 나타낸 그래프.
도 5 는 도 3a, 도 3b, 도 3c 및 도 3d 에 도시된 방법을 수행하기 위한 장치를 나타내는 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 실리콘 산화막
3, 7 : 도전층 4 : BPSG 막
5 : 실리콘 질화막 6 : 자연산화막
51 : 진공유닛 52 : 식각챔버
53 : 냉각챔버 54 : 분리챔버
54 : 분리챔버 55-1, 55-2 : 스퍼터링 챔버
56-1, 56-2 : 가열챔버 57-1, 57-2 : 로딩챔버
58 : 제어회로 541 : 플레이트
542 : 암 (arm) 543 : 피벗 받침대
바람직한 실시예를 설명하기 이전에, 반도체 디바이스를 제조하는 종래기술을 도 1a 내지 도 1c 를 참조하여 설명한다.
먼저, 도 1a 를 참조하면, 실리콘 산화막 (2) 이 활성영역 (active region) 들이 이미 형성된 실리콘 기판 (1) 상에 형성된다. 그 후, 실리콘 산화막 (2) 은 포토리소그래피 및 식각공정에 의해서 홀이 형성된다. 그 후, 알루미늄 또는 텅스텐 실리사이드 (WSi) 와 같은 고융점 금속 (refractory metal) 으로 된 도전층 (3) 이 스퍼터링 공정 혹은 이와 유사한 공정으로 증착된다. 그 후, BPSG (boron-included phospor-silicated silicon glass) 막 (4) 및 실리콘 질화막 (5) 은 연속적으로 화학기상증착 (chemical vapor deposition) 공정에 의해 증착된다. 그 후, 내부에 쓰루홀 (throughhole) (TH) 을 형성하기 위해, 상기 실리콘 질화막 (5) 및 BPSG 막 (4) 은 포토리소그래피 및 식각공정이 진행된다. 이 경우, 도전층 (3) 이 산화되기 때문에, 매우 얇은 자연산화막 (6) 이 도전층 (3) 상에 형성된다.
다음, 도 1b 를 참조하면, 아르곤 이온들을 이용하는 RF 플라즈마 식각공정이 자연산화막 (6) 을 방출하기 위해 그 상에 진행된다. 결과적으로, 얼마간의 아르곤 이온들이 X 에 의해 표시된 바와 같이 도전층 (3) 내부로 침투한다.
마지막으로, 도 1c 를 참조하면, 도전층 (7) 이 쓰루홀 (TH) 을 통해 도전층 (3) 과 컨택하도록 하기 위해서, 알루미늄 또는 WSi 같은 고융점 금속으로 된 도전층 (7) 이 스퍼터링 공정 또는 이와 유사한 공정에 의해 실리콘 질화막 (5) 및 쓰루홀 (TH) 상에 증착된다.
도 1a, 도 1b 및 도 1c 에 도시된 바와 같이 제조되는 반도체 디바이스에 있어서, 만약 840 ℃ 와 같은 온도에서의 열처리가 후속공정에서 진행되면, 도전층 (3) 에 침투한 아르곤 원자들은 도전층들 (3 및 7) 사이의 계면으로 이동한다. 그 결과, 도전층들 (3 및 7) 사이의 컨택특성이 저하된다. 최악의 경우에는, 도전층 (7) 이 도전층 (3) 으로부터 벗겨지게 되고, 따라서, 도전층 (7) 은 도전층 (3) 과 전기적으로 분리된다. 이것은 반도체 디바이스의 성능을 열화 (degrade) 시킬 것이다.
이하, 본 발명에 따른 반도체 디바이스를 제작하는 방법의 일실시예를, 도 3a 부터 도 3d 를 참조하여 설명하고자 한다.
먼저, 도 3a 를 참조하면, 실리콘 산화막 (2) 이 활성영역들이 이미 형성된 실리콘 기판 상에 도 1a 에서와 같은 방법으로 형성된다. 그 후, 실리콘 산화막 (2) 은 포토리소그래피 및 식각공정에 의해 홀이 형성된다. 그 후, 알루미늄 및 WSi 와 같은 고융점 금속으로 된 도전층 (3) 이 스퍼터링 또는 이와 유사한 공정에 의해 증착된다. 그 후, BPSG 막 (4) 및 실리콘 질화막 (5) 이 CVD 공정에 의해 연속적으로 형성된다. 그 후, 포토리소그래피 및 식각공정에 의해 실리콘 질화막 (5) 및 BPSG 막 (4) 은 홀을 형성하고, 그 결과, 쓰루홀 (TH) 이 내부에 형성된다. 이 경우, 도전층 (3) 은 산화되기 때문에, 도전층 (3) 상에 매우 얇은 자연 산화막 (6) 이 형성된다.
다음으로, 도 3b 를 참조하면, 도 1b 에서와 동일한 방법으로, 자연산화막을 방출하기 위하여, 그 위에 아르곤 이온들을 이용하는 RF 플라즈마 식각공정이 진행된다. 그 결과, 얼마간의 아르곤 이온들은 X 에 의해 표시된 것과 같이 도전층 (3) 내부에 침투한다.
다음으로, 도 3c 를 참조하면, 약 650 ℃ 이상의 온도에서의 열처리가 진행된다. 이에 대해서는 이후 자세히 설명하기로 한다. 그 결과, 도면의 화살표로 표시된 바와 같이, 도전층 (3) 내부에 침투한 아르곤 원자들이 효과적으로 방출된다.
마지막으로, 도 3d 를 참조하면, 도 3c 에서와 같은 방법으로, 도전층 (7) 이 쓰루홀 (TH) 를 통해서 도전층 (3) 과 컨택하기 위해, 스퍼터링 또는 이와 유사한 방법으로 실리콘 실화막 (5) 및 쓰루홀 (TH) 에 알루미늄 또는 WSi 와 같은 고융점 금속으로 된 도전층 (7) 이 증착된다.
도 3a, 도 3b, 도 3c 및 도 3d 에서 도시된 바와 같이 제조되는 반도체 디바이스에 있어서, 만약, 840 ℃ 와 같은 온도에서의 열처리가 후속공정으로 진행되면, 도전층 (3) 내부에 침투된 아르곤 이온들이 존재하지 않으므로, 도전층 (3) 과 도전층 (7) 사이의 컨택특성은 저하되지 않는다. 또한, 도전층 (7) 은 결코 도전층 (3) 으로부터 벗겨지지 않고, 따라서, 도전층 (7) 은 결코 전기적으로 도전층 (3) 과 분리되지 않는다. 이것은 반도체 디바이스의 성능을 열화시키지 않게 된다.
도 3c 에서의 열처리에 의한 도전층 (3) 으로부터의 아르곤 방출 특성은 도 4 에 도시되어 있으며, 1.0 ×10-6Torr (=1.33 ×10-4Pa) 의 고진공 하에서, 850 ℃ 에서 30초 동안의 아르곤 방출량은 100% 로 정의한다. 도 4 에 도시된 바와 같이, 가열온도가 대략 650 ℃ 일 때, 아르곤 방출량은 대략 70 % 이고, 가열온도가 대략 700 ℃ 일 때, 아르곤 방출량은 대략 90 % 이다. 그러므로, 도 3c 에서의 가열온도는 바람직하게는 약 650 ℃ 보다 높다.
도 3a, 도 3b, 도 3c 및 도 3d 에서 도시된 방법을 실행하기 위한 장치를 나타내는 도 5 에서는, 도면부호 51 은 진공유닛을 나타내고, 그 진공유닛에는 RF 플라즈마 식각챔버 (52), 냉각챔버 (53) 및 분리챔버 (54) 가 제공된다.
또한, 하나의 웨이퍼를 마운트 (mount) 하는 플레이트 (541), 플레이트 (541) 를 지지하는 확장 가능한 (eapansible) 암 (542) 들 및 암 (542) 들을 피벗으로 지지하는 피벗 받침대 (543) 가 분리챔버 (54) 내부에 제공된다.
또한, 스퍼터링 챔버들 (55-1 및 55-2), 가열챔버들 (56-1 및 56-2) 및 로딩챔버들 (57-1 및 57-2) 은 진공유닛 (51) 과 연결된다. 가열챔버 (56) 들은 램프 어닐러 (lamp annealer) 를 포함한다.
도 5 의 전체 장치는 임의의 진공 분위기에 있다.
또한, 도 5 의 장치는 마이크로컴퓨터를 포함할 수 있는 제어회로 (58) 에 의해 제어된다.
이하, 도 5 의 장치의 동작을 설명한다.
먼저, 실리콘 기판 (1) 상에 막들 (2, 3, 4 및 5) 이 이미 형성된 웨이퍼들 (W) 을 포함하는 패키지가 로딩챔버 (57-1) 에 장착되고, 웨이퍼들 (W) 중 하나가 플레이트 (541) 및 암 (542) 들에 의해 로딩챔버 (57-1) 로부터 RF 플라즈마 식각 챔버 (52) 로 운반된다. 그 후, 진공챔버 (51) 는 대략 1.0 ×10-6Torr (=1.33 ×10-4Pa) 로 진공상태가 된다.
다음, RF 플라즈마 식각챔버 (52) 에서, 아르곤 이온들을 이용하는 RF 플라즈마 식각공정이 도전층 (3) 으로부터 자연산화막 (6) 을 방출하기 위해 진행된다.
다음, 웨이퍼들 (W) 중 하나는 플레이트 (541) 및 암 (542) 들에 의해 RF 플라즈마 식각챔버 (52) 로부터 가열챔버 (56-1) 에 운반된다. 그 후, 650 ℃ 이상의 온도에서 30 초 동안, 도전층 (3) 으로부터 아르곤 원자들을 방출하기 위하여, 램프 어닐링공정을 이용한 열처리가 진행된다.
다음, 웨이퍼들 (W) 중 하나는 플레이트 (541) 및 암 (542) 들에 의해 가열챔버 (56-1) 로부터 스퍼터링 챔버 (55-1) 에 운반된다. 그 후, 도전층 (7) 이 스퍼터링 공정으로 형성된다.
마지막으로, 웨이퍼들 (W) 중 하나는 플레이트 (541) 및 암 (542) 들에 의해 스퍼터링 챔버 (55-1) 로부터 로딩챔버 (57-1) 로 운반된다.
이상 설명한 바와 같이, 본 발명에 따르면, 스퍼터링 공정에 의한 상부 도전층이 형성되기 이전에, 아르곤 원자들이 하부 도전층으로부터 효과적으로 방출되기 때문에, 2 개의 도전층들 사이의 컨택 특성들은 향상될 수 있으므로 반도체 디바이스의 성능이 열화되지 않는 효과가 있다.
Claims (7)
- 반도체 기판 (1) 상에 제 1 도전층 (3) 을 형성하는 단계;상기 제 1 도전층으로부터 자연산화물을 방출하기 위하여, 상기 제 1 도전층 상에 아르곤 이온들을 이용한 플라즈마 식각공정을 수행하는 단계;상기 플라즈마 식각공정을 수행한 후, 상기 제 1 도전층으로부터 아르곤 원자들을 방출하기 위하여, 상기 제 1 도전층 상에 약 650 ℃ 이상의 온도에서 열처리를 수행하는 단계; 및상기 열처리가 수행한 후, 스퍼터링 공정에 의해서 상기 제 1 도전층 상에 제 2 도전층 (7) 을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조방법.
- 제 1 항에 있어서,상기 플라즈마 식각공정을 수행하는 단계, 상기 열처리를 수행하는 단계 및 상기 제 2 도전층 형성하는 단계들은 진공상태로 될 수 있는 하나의 장치 내부에서 수행하는 것을 특징으로 하는 반도체 디바이스의 제조방법.
- 제 1 항에 있어서,상기 플라즈마 식각공정은 RF 플라즈마 식각공정인 것을 특징으로 하는 반도체 디바이스의 제조방법.
- 제 1 항에 있어서,상기 열처리는 약 700 ℃ 이상의 온도에서 수행되는 것을 특징으로 하는 반도체 디바이스의 제조방법.
- 반도체 디바이스를 제조하는 장치에 있어서.상기 반도체 디바이스에 아르곤 이온들을 이용한 플라즈마 식각공정을 수행하기 위한 플라즈마 식각챔버 (52);상기 반도체 디바이스로부터 아르곤 원자들을 방출하기 위해, 약 650 ℃ 이상의 온도에서, 상기 반도체 디바이스를 가열하는 가열챔버 (56-1, 56-2);상기 반도체 디바이스의 도전층 (7) 을 형성하는 스퍼터링 챔버 (55-1, 55-2); 및상기 플라즈마 식각챔버, 상기 가열챔버 및 상기 스퍼터링 챔버와 연결된 분리챔버 (54) 를 포함하고,상기 분리챔버에는 상기 반도체 디바이스를 상기 플라즈마 식각챔버, 상기 가열챔버 및 상기 스퍼터링 챔버 중 하나의 챔버로부터 다른 챔버로 운반하는 멤버들 (541, 542, 543) 이 제공되며,상기 플라즈마 식각챔버, 상기 가열챔버, 상기 스퍼터링 챔버 및 상기 분리챔버는 임의의 진공 분위기에 있는 것을 특징으로 하는 반도체 디바이스를 제조하는 장치.
- 제 5 항에 있어서,상기 가열챔버에는 램프 어닐러가 제공되는 것을 특징으로 하는 반도체 디바이스를 제조하는 장치.
- 제 5 항에 있어서,상기 플라즈마 식각공정은 RF 플라즈마 식각공정인 것을 특징으로 하는 반도체 디바이스를 제조하는 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33200399A JP2001148367A (ja) | 1999-11-22 | 1999-11-22 | 半導体装置の製造方法及び半導体装置の製造装置 |
| JP99-332003 | 1999-11-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010051844A true KR20010051844A (ko) | 2001-06-25 |
Family
ID=18250060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000069203A KR20010051844A (ko) | 1999-11-22 | 2000-11-21 | 아르곤 가스를 방출할 수 있는 반도체 디바이스의제조방법 및 반도체 디바이스의 제조장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6444585B1 (ko) |
| JP (1) | JP2001148367A (ko) |
| KR (1) | KR20010051844A (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6465853A (en) * | 1987-09-07 | 1989-03-13 | Hitachi Ltd | Method of filling fine hole with metal |
| JPH02213125A (ja) * | 1989-02-13 | 1990-08-24 | Sony Corp | タングステン膜の選択的形成方法 |
| JPH03165515A (ja) * | 1989-11-25 | 1991-07-17 | Seiko Epson Corp | コンタクトの形成方法 |
| JPH0423323A (ja) * | 1990-05-14 | 1992-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR0169270B1 (ko) * | 1993-11-16 | 1999-02-01 | 사토 후미오 | 반도체장치의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254872A (en) * | 1989-03-14 | 1993-10-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JPH0410621A (ja) | 1990-04-27 | 1992-01-14 | Kawasaki Steel Corp | 窒化シリコン膜のエッチング処理方法、及びその装置 |
| DE69223868T2 (de) * | 1991-07-17 | 1998-09-03 | Denso Corp | Verfahren zur Herstellung von Elektroden eines Halbleiterbauelements |
| JPH08288219A (ja) | 1995-04-13 | 1996-11-01 | Sony Corp | 半導体処理装置及び半導体処理方法 |
| JPH09102541A (ja) * | 1995-10-05 | 1997-04-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH09115866A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| DE69738020T2 (de) * | 1996-06-28 | 2008-07-31 | Sumco Corp. | Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens |
| JP3905232B2 (ja) | 1997-12-27 | 2007-04-18 | 東京エレクトロン株式会社 | エッチング方法 |
-
1999
- 1999-11-22 JP JP33200399A patent/JP2001148367A/ja active Pending
-
2000
- 2000-11-21 KR KR1020000069203A patent/KR20010051844A/ko not_active Application Discontinuation
- 2000-11-21 US US09/716,287 patent/US6444585B1/en not_active Expired - Fee Related
-
2002
- 2002-07-03 US US10/187,968 patent/US20020177315A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6465853A (en) * | 1987-09-07 | 1989-03-13 | Hitachi Ltd | Method of filling fine hole with metal |
| JPH02213125A (ja) * | 1989-02-13 | 1990-08-24 | Sony Corp | タングステン膜の選択的形成方法 |
| JPH03165515A (ja) * | 1989-11-25 | 1991-07-17 | Seiko Epson Corp | コンタクトの形成方法 |
| JPH0423323A (ja) * | 1990-05-14 | 1992-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR0169270B1 (ko) * | 1993-11-16 | 1999-02-01 | 사토 후미오 | 반도체장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6444585B1 (en) | 2002-09-03 |
| US20020177315A1 (en) | 2002-11-28 |
| JP2001148367A (ja) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
| KR100446300B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6614119B1 (en) | Semiconductor device and method of fabricating the same | |
| JPH09312262A (ja) | マルチチャンバースパッタリング装置 | |
| US5943600A (en) | Treatment of a titanium nitride layer to improve resistance to elevated temperatures | |
| EP0477990B1 (en) | A method of enhancing the properties of a thin film on a substrate | |
| JP3381767B2 (ja) | 成膜方法および半導体装置の製造方法 | |
| KR100425451B1 (ko) | 열처리 챔버 및 이를 이용한 웨이퍼의 열처리 방법 | |
| US5660696A (en) | Method for forming metal lines by sputtering | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20010051844A (ko) | 아르곤 가스를 방출할 수 있는 반도체 디바이스의제조방법 및 반도체 디바이스의 제조장치 | |
| US6537621B1 (en) | Method of forming a titanium film and a barrier film on a surface of a substrate through lamination | |
| JPH10261596A (ja) | 半導体装置の製造方法 | |
| US6063700A (en) | Method of forming ohmic conductive components in a single chamber process | |
| KR100353806B1 (ko) | 반도체소자의 금속배선 형성 방법 | |
| KR100332127B1 (ko) | 반도체 소자의 도전층 형성방법 | |
| US6156650A (en) | Method of releasing gas trapped during deposition | |
| KR100197127B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100458294B1 (ko) | 반도체소자의장벽금속층형성방법 | |
| KR20200094677A (ko) | 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템 | |
| KR100331964B1 (ko) | 원자층 증착 설비 및 이를 이용한 원자층 증착 방법 | |
| JP2730499B2 (ja) | 半導体装置の製造方法 | |
| JPH02298270A (ja) | 成膜方法 | |
| JPH1187268A (ja) | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 | |
| JPH09283590A (ja) | 半導体製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |