KR0169270B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR0169270B1
KR0169270B1 KR1019940030063A KR19940030063A KR0169270B1 KR 0169270 B1 KR0169270 B1 KR 0169270B1 KR 1019940030063 A KR1019940030063 A KR 1019940030063A KR 19940030063 A KR19940030063 A KR 19940030063A KR 0169270 B1 KR0169270 B1 KR 0169270B1
Authority
KR
South Korea
Prior art keywords
conductive film
film
substrate
wiring
heating
Prior art date
Application number
KR1019940030063A
Other languages
English (en)
Inventor
준이치 와다
쇼헤이 시마
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Application granted granted Critical
Publication of KR0169270B1 publication Critical patent/KR0169270B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers

Abstract

본 발명은 접속구멍의 애스팩트비가 1을 넘어도 단절을 초래하지 않는 배선의 형성방법을 제공하기 위한 것이다.
본 발명은, 실리콘기판(11)에 산화막(12)을 형성하는 공정과, 산화막(12)에 애스팩트비가 1을 넘는 접속구멍(13)을 형성하는 공정, 바이어스 스퍼터링법에 의해 Al배선막(15)을 전체면에 형성함과 더불어 실리콘기판(11)을 가열해서 Al배선도전막(15)을 접속구멍(13)에 유동시켜 매립하는 공정 및, Al배선막을 가공해서 Al배선을 형성하는 공정을 구비하고 있다.

Description

반도체장치의 제조방법
제1도는 본 발명의 제1실시예에 따른 Al배선의 형성방법을 나타낸 공정단면도.
제2도는 직류 마그네트론 스퍼터링장치의 개략 구성을 나타낸 모식도.
제3도는 종래법을 이용한 경우의 Al배선막의 매립방법을 나타낸 도면.
제4도는 제1실시예의 방법을 이용한 경우의 Al배선막의 매립방법을 나타낸 도면.
제5도는 제1이온에너지와 제2이온에너지의 관계를 나타낸 도면.
제6도는 본 발명의 제3실시예에 따른 Al배선의 형성방법을 나타낸 공정단면도.
제7도는 본 발명의 열처리방법과 종래의 열처리방법의 차이를 설명하기 위한 도면.
제8도는 본 발명의 열처리후의 입자직경 분포 결과의 종래법의 그것과를 나타낸 특성도.
제9도는 본 발명의 열처리후의 입자경계 구조와 종래방법의 그것과를 나타낸 배선단면도.
제10도는 본 발명의 열처리를 실시한 Al배선의 배선수명분포와 종래법의 그것과를 나타낸 특성도.
제11도는 본 발명의 제4실시예에 따른 Al배선의 형성방법을 나타낸 공정단면도.
제12도는 테이퍼각 및 성막법의 차이에 의한 Al배선막의 형상을 설명하는 도면.
제13도는 실리콘기판의 온도프로파일을 나타낸 도면.
제14도는 기판온도와 Ar가스를 포함하는 Al배선막으로부터의 Ar의 방출량과의 관계를 타나낸 특성도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 지지대 2 : 크램프
3 : 가변직류전압원 4 : 스퍼터링 타게트
5 : 가변직류전압원 6 : Ar(스퍼터링 가스)
7 : 절연부재 11 : 실리콘기판
12 : 산화막 13 : 접속구멍
14 : 적층막 15 : Al배선막
16 : 보이드 21 : 실리콘기판
22 : 절연막 23 : 접속구멍
24 : 적층막 25 : Al배선막
30 : 범브입자경계구조 31 : 3중점 입자경계
[산업상의 이용분야]
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 애스팩트비가 1을 넘는 접속구멍에 배선을 형성하는 공정을 갖춘 반도체장치의 제조방법의 개량에 관한 것이다.
[종래의 기술 및 그 문제점]
최근, 컴퓨터나 통신기기의 중요 부분에는 다수의 트랜지스터나 저항 등을 전기회로가 달성되도록 연결하고, 1칩상에 직접화하여 형성한 대규모직접회로(LSI)가 이용되고 있다. LSI는 그 집적도를 높이는 것에 의해 그 소자 기능을 향상시켜 왔다. 그리고, 집적도가 높아짐에 따라 배선은 미세화됨과 더불어 다층화되는 것이 필요로 되어 왔다. 다층배선구조를 실현하기 위해서는 하층배선층(또는 소자 활성층)과 상층배선층을 층간절연막에 형성한 접속구멍을 통해 전기적으로 접속하는 것이 필수이다.
그런데, 배선재료로서는 종래부터 알루미늄(Al)이 많이 이용되고 있는데, 이는 Al이 저저항재료이고, 배선형상으로 가공하는 것이 용이하기 때문이다. 그리고, Al의 성막방법으로서는 스퍼터링법이 이용되고 있는데, 이는 Al-Si-Cu나 Al-Cu 등의 Al합금막의 성막의 경우에 조성의 제어가 용이하고, 더욱이 대구경의 실리콘기판에 대해서도 막두께 및 막질을 균일화할 수 있으며, 양산성의 점에서도 우수하기 때문이다. 또한, 최근의 진공배기특성의 향상에 의해 잔류가스에 의한 막질의 저하를 억제할 수 있게 되었다. 더욱이, 캐소드 이면에 극성이 다른 자석을 설치하는 것에 의해 플라즈마 밀도를 집중시키는 방법(마그네트론 스퍼터링법)에서의 막의 형성속도를 높이는 것에 의해 막질을 향상시키는 것도 가능하게 되었다. 또한, 다른 Al의 성막법으로서 화학기상성장(CVD)법이 연구되고 있지만, 막질의 제어성이나 양산성의 문제로부터 연구수준을 벗어나지 않는 것이 현재의 상황이다.
그러나, 종래의 스퍼터링법에 의한 Al배선이나 Al합금배선(이하, 간단히 Al배선으로 칭함)의 형성방법에서는 다음과 같은 문제가 있었다.
하층 Al배선과 상층 Al배선을 연결하는 접속구멍의 애스팩트비(접속구멍의 깊이/접속구멍의 개공 직경)는 소자의 미세화나 고밀도화에 수반하여 커지게 된다. 일반적으로, 스퍼터링법에서는 접속구멍의 단차 피복성은 애스팩트비가 높아지게 되면 현저히 저하되는데, 이는 단차의 저부에서는 배선금속입자인 Al이 입사할 수 있는 각도범위(예상각)가 평탄부에 비해 좁아지기 때문이다. 애스팩트비가 커지게 되는 만큼 이 예상각은 감소하여 단차저부에서는 Al이 입사하기 어렵게 되어 피복성이 저하되고, 더욱이 Al의 퇴적이 진행됨에 따라 예상각은 좁아지는 경향에 있다.
따라서, 소자의 미세화가 더욱 진행되어 접속구멍의 애스팩트비가 1보다 높아지게 되면, 종래의 스퍼터링법에서는 접속구멍의 저부에서 Al배선의 단절이 발생하기 쉬워지게 되어 접속구멍의 내면 전체(측부 및 저부)를 완전히 피복하는 Al배선을 형성할 수 없게 된다.
또한, 단절 방지를 위해서 Al배선으로 되는 Al막(이하, Al배선막으로 칭함)을 두껍게 하여도 막두께의 증가에 따라 예상각이 감속하기 때문에, 접속구멍의 내면 전체를 완전하게 피복하는 Al배선을 형성할 수 없게 된다. 그리고, 막두께(배선 높이)를 두껍게 하면, 후공정에서 형성되는 층간절연막의 평탄화가 곤란하게 되는 등의 파급적인 문제도 발생한다.
이와 같은 문제를 해결하는 수단으로서 텡스텐(W) 플랙기술이 알려져 있는바, 이 기술은 접속구멍에 W를 선택적으로 매립한 후, Al배선을 형성한다는 것이다.
이 W의 선택적 매립기술에는 선택 CVD법과 전면CVD법의 2종류가 있다. 선택CVD법은 WF6(6불화텅스텐)과 SiH4(실란)의 혼합기체가 금속이나 반도체 표면에만 열반응하는 성질을 이용한 것으로, 어느 결정된 열반응조건에서 가능하게 된다.
한편, 한편CVD법에서는 선택CVD법과는 다른 열반응조건에서 수행되고, W막을 기판 전면에 같은 막두께(콘포멀)로 형성한다. 단, 이 경우 접속구멍이 형성된 절연막상에도 불필요한 W막이 형성되므로 이를 후공정에서 제거할 필요가 생긴다. 현재로는 불필요한 W막을 제거하기 위해 기판 전면을 반응성 이온에칭(RIE)법으로 에칭하는 방법(에치백법)이 이용되고 있다.
그러나, W플랙기술에서는 다음과 같은 몇가지 문제가 있다.
먼저, 하나는 콘택트저항의 문제이다. 즉, W는 Al에 비해 비저항이 높기 때문에 배선의 저항치가 커지게 되어 소자기능이 열화된다.
그 외에는 신뢰성의 문제가 있다. 배선에는 전류가 흐르지만, 미세한 배선에서는 그 전류밀도가 커지게 되어 이와 같은 전류밀도가 배선에 인가되어 계속되면, 배선중의 금속원자가 대량의 전자의 충돌에 의해 음극으로부터 양극으로 이동을 시작한다. 이는 일렉트로마이그레이션(EM)으로 칭해지는 현상인데, 이 금속원자의 움직임의 쉬움은 금 속의 종류에 의존하고, W는 Al에 비해 움직이기 어렵다. 이 때문에, W플랙과 같이 Al/W/Al로 된 다른 금 속의 직렬접속에 의해 배선이 형성되는 경우에는 금속원자의 흐름방향에 불연속성이 생긴다. 따라서, W플랙의 음극측에서는 Al원자의 축적이 일어나고, 한편 양극측에서는 Al원자의 공핍이 일어난다.
이와 같은 Al원자의 축적이나 공핍은 배선의 융기(힐록)나 결핍(보이드)의 원인으로 되어 배선간 단락이나 배선 단선을 초래하여 배선의 신뢰성이 저하된다.
또한, 배선의 신뢰성을 열화시키는 다른 요인으로서는 LSI에 이용되는 타재료로부터 배선에 인가되는 응력(스트레스)이 있다. 응력이 가해진 배선은 응력을 완화하도록 원자를 이동시킨다. 이는 스트레스마이그레이션(SM)으로 불리우는 현상인데. 미세한 배선등 SM내성이 결핍되어 장래의 극미세한 배선에 있어서는 큰 문제로 되는 것이 예상된다.
W플랙과 같이 이종금속(W, Al)을 조합시킴에 의해 배선을 형성하는 경우에는 W와 Al의 열팽창율의 차이에 의해 잔류응력이 발생한다. 현재의 연구에서는 W플랙과 배선간의 응력에 의해 배선이 단선에 이른다는 직접적인 증명은 되어있지 않지만, 장래의 미세배선구조에 문제를 발생시키는 것은 용이하게 예측된다.
또한, W플랙을 형성하는 CVD법에도 많은 문제점이 존재한다. 즉, 선택CVD법의 경우, 어느 특정의 조건하에서만 일어나는 반응을 이용하고 있기 때문에, 제조공정(프로세스)에 있어서 여유(마진)가 적은 것, 막질의 제어성에 결핍이 있는 것 및, 반응이 안정되게 일어나도록 사전의 처리를 필요로하여 공정수가 증가하는 등의 문제가 있다. 한편, 전면CVD법의 경우에도 후공정에서 불필요한 W막을 제거할 필요가 있어 공정수의 증가라는 문제가 있다.
이와 같은 W플랙 외에 바이어스 스퍼터링법을 이용해서 접속구멍의 내벽을 Al로 직접 매립하는 방법도 검토 보고되고 있다. 바이어스 스퍼터링법으로는 기판에 부의 전압을 인가하고, Al막의 형성중에 아르곤 등의 스퍼터링가스의 정이온을 기판에 충돌시켜 Al막을 스퍼터링하는 것으로 예상각의 감소를 방지함과 더불어 재스퍼터링된 Al원자를 접속구멍의 내벽에 부착시켜 단차피복성을 향상시킨다는 성막기술이다. 또한, 바이어스 스퍼터링법의 경우, 동시에 기판가열을 행하는 등의 부가적 조건을 조합시키는 것이 많아 평탄성 좋게 Al을 직접 매립하는 것이 가능하다.
그러나, 바이어스 스퍼터링법에서는 다음과 같은 문제가 있다. 즉, Al막의 형성중에 Ar원자가 Al막중에 많이 취입되어 막질의 저하(큰 입자 직경화하기 어려운 등)나 신뢰성의 열화가 일어난다는 문제가 있다. 또한, 접속구멍을 매립하는 데에는 Al배선막을 두껍게 형성하지 않으면 안되어 두꺼운 Al배선간을 층간절연막으로 균일하게 평탄성 좋게 매립하는 방법이 필요로 되는 등의 파급적인 문제점이 발생한다.
상기한 바와 같이 종래로부터 각종의 Al배선의 형성방법이 제안되고, 그 나름대로의 유효성이 인식되고 있지만, 그 결점도 현저하게 되어 진정하게 적용될 수 있다고 생각되어지는 것은 아직 없다.
즉, 종래의 스퍼터링법에 의한 Al배선의 형성방법에 있어서는 접속구멍의 애스팩트비가 높아지게 되면, 접속구멍의 저부에서 단절이 발생되기 쉬워지게 되어 배선의 신뢰성이 저하된다는 문제가 있었다.
또한, W플랙기술에 의한 Al배선의 형성방법에서는 배선의 미세화가 진행되면, EM내성이나 SM내성이 저하되어 배선의 신뢰성이 저하된다는 문제가 있었다. 더욱이, W막의 형성이 안정되게 일어나도록 사전의 처리가 필요로 되거나 불필요한 W막을 제거하거나 하는 필요가 있기 때문에, 공정수가 증가한다는 문제가 있었다.
또한, 바이어스 스퍼터링법에 의한 Al배선의 형성방법에 있어서는 Al막중에 스퍼터링가스가 혼입되어 배선의 신뢰성이 저하된다는 문제가 있었다. 더욱이, 접속구멍의 내벽 전체를 피복하는 Al배선을 형성하기 위한 두꺼운 Al배선막을 형성하지 않으면 안되어 후공정에서 형성하는 층간절연막의 평탄화가 곤란하게 되는 등의 파급적인 문제가 있었다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 접속구멍의 애스팩트비가 1을 넘어도 배선의 신뢰성을 유지할 수 있는 반도체장치의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명의 제1반도체장치의 제조방법은, 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 바이어스 스퍼터링법에 의해 상기 도전막중에 스퍼터링가스 원자를 도입하면서 상기 도전막을 전체면에 형성함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정, 상기 도전막을 가공해서 배선을 형성하는 공정 및, 상기 배선을 형성하는 공정의 전 또는 후에 상기 도전막 중으로부터 상기 스퍼터링 가스 원자를 방출 제거하는 공정을 구비하여 이루어진 것을 특징으로 한다.
본 발명의 제2반도체장치의 제조방법은, 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 바이어스 스퍼터링법에 의해 스퍼터링 가스가 도입된 도전막을 전체면에 형성함과 더불어 상기 스퍼터링 가스가 상기 도전막으로부터 방출되지 않는 온도로 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정, 상기 도전막을 가공해서 배선을 형성하는 공정 및, 상기 배선을 형성하기 전 또는 후에 상기 스퍼터링가스가 상기 도전막으로부터 방출되는 온도로 상기 기판을 가열해서 상기 스퍼터링가스를 상기 도전막으로부터 방출하는 공정을 갖추고 있는 것을 특징으로 한다.
본 발명의 제3반도체장치의 제조방법은, 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 스퍼터링법에 의해 도전막을 상기 기판상에 형성하는 공정, 상기 기판을 플라즈마에 쪼여 상기 도전막의 표면을 스퍼터 에칭하는 것에 의해 상기 접속구멍의 내면 전체를 상기 도전막에 의해 피복함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정 및, 상기 도전막을 가공해서 배선을 형성하는 공정을 갖추어 이루어진 것을 특징으로 한다.
본 발명의 제4반도체장치의 제조방법은, 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 스퍼터링법에 의해 도전막을 상기 기판상에 형성하는 공정, 제1이온에너지를 갖춘 하전입자를 상기 도전막에 조사해서 상기 도전막의 표면을 스퍼터 에칭하는 것에 의해 상기 기판을 가열시키지 않고서 상기 접속구멍의 내면 전체를 상기 도전막에 의해 피복하는 공정, 상기 제1이온에너지 보다 작은 제2이온에너지를 갖춘 하전입자를 상기 도전막에 조사함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정 및, 상기 도전막을 가공해서 배선을 형성하는 공정을 갖추어 이루어진 것을 특징으로 한다.
여기서, 상기 제1이온에너지(E1)로부터 제2이온에너지(E2)로의 변화는 제5도(a)에 나타낸 바와 같이 불연속이어도 되고, 또 제5도(b)에 나타난 바와 같이 연속이어도 된다.
본 발명의 제5반도체장치의 제조방법은, 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 상기 접속구멍의 내면에서 최저 막두께가 20nm 이상으로 되는 도전막을 전체면에 형성함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정 및, 상기 도전막을 가공해서 배선을 형성하는 공정을 갖추어 이루어지고, 상기 도전막이 다결정구조이고, 상기 기판의 가열은 전체면에 상기 도전막이 형성된 후, 승온공정과 강온공정으로 이루어진 가열공정을 2회 이상 반복하는 것을 특징으로 한다.
본 발명의 제6반도체장치의 제조방법은, 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘으면서 개공측을 향해서 넓어진 테이퍼형상의 접속구멍을 형성하는 공정, 상기 접속구멍의 내면에서 최저 막두께가 20nm 이상으로 되는 도전막을 이방성 스퍼터링법에 의해 전체면에 형성함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정 및, 상기 도전막을 가공해서 배선을 형성하는 공정을 갖추어 이루어지고, 상기 도전막이 다결정구조이고, 상기 기판의 가열은 전체면에 상기 도전막이 형성된 후, 승온공정과 강온공정으로 이루어진 가열공정을 2회 이상 반복하는 것을 특징으로 한다.
본 발명의 제7반도체장치의 제조방법은, 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 상기 접속구멍의 내면을 피복하는 도전막 피복막을 형성하는 공정, 적어도 상기 도전성 피복막의 표면에 흡착되어 있는 가스를 제거하는 공정, 도전막을 전체면에 형성함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정 및, 상기 도전막을 가공해서 배선을 형성하는 공정을 갖추어 이루어진 것을 특징으로 한다.
(작용)
상기와 같이 이루어진 본 발명의 제1반도체장치의 제조방법에 의하면, 바이어스 스퍼터링법을 이용하고 있기 때문에, 애스팩트비가 1을 넘는 접속구멍의 측부 및 저부를 두꺼운 절연막으로 확실하게 피복시킬 수 있게 된다.
이 때문에, 기판을 가열하여도 접속구멍의 측부 및 저부의 도전막의 응집이 일어나지 않아 기판의 가열에 의해 도전막을 구성하는 원자의 이동이 접속구멍의 내면에 형성된 도전막을 매개로 수행되도록 된다.
따라서, 접속구멍의 애스팩트비가 1을 넘어도 밑바닥으로서 특별한 것을 이용하지 않아도 접속구멍의 저부에서 단절이 생기거나 접속구멍의 내부에 보이드가 발생하는 것을 방지할 수 있다.
또한, 접속구멍 이외의 영역의 도전막의 막두께를 얇게 형성할 수 있기 때문에, 후공정에서 형성하는 층간절연막의 평탄화가 곤란하게 되는 등의 파급적인 문제는 발생하지 않는다.
더욱이, W플랙과 같이 Al/W/Al라는 다른 금 속의 직렬접속에 의해서는 배선이 형성되지 않기 때문에, 공정수의 증가를 방지할 수 있고, 그리고 원자의 흐르는 쪽에 불연속성이 발생하는 것이 없어 EM내성의 열화도 방지할 수 있다. 더욱이, 애스팩트비가 1을 넘어도 접속구멍의 내면에 두꺼운 도전막을 형성할 수 있기 때문에 SM내성도 열화되지 않는다.
또한, 본 발명의 제2반도체장치의 제조방법에 의하면, 상기 제1발명과 동일한 작용, 효과 외에 다음과 같은 작용, 효과가 생긴다.
즉, 본 발명에 의하면, 스퍼터링가스를 도입한 도전막을 형성하고 있기 때문에, 스퍼터링가스를 도입하지 않은 도전막을 이용한 경우에 비해 보다 저온에서 도전막의 유동이 생긴다. 이 때문에, 접속구멍의 측부 및 저부의 도전막의 응집을 더욱 억제할 수 있어 보다 높은 애스팩트비의 접속구멍에도 배선을 형성할 수 있도록 된다.
도전막중 또는 배선중에 포함되는 스퍼터링가스는 각각 배선을 형성하기 전 또는 후의 기판 가열에 의해 도전막 또는 배선으로부터 빠지기 때문에, 결정입자 직경이 성장하지 않는 등의 문제는 개선된다. 따라서, 스퍼터링가스에 의한 배선의 열화를 방지할 수 있게 된다.
또한, 본 발명의 제3반도체장치의 제조방법에 의하면, 스퍼터링법에 의해 도전막을 상기 기판상에 형성한 후, 기판을 프라즈막에 쪼여 상기 도전막의 표면을 스퍼터애칭하고 있다.
이 때문에, 스퍼터에칭된 도전막을 구성하는 원자가 접속구멍의 내면에 다시 부착되어 애스팩트비가 1을 넘는 접속구멍의 측부 및 저부를 두꺼운 도전막으로 확실히 피복할 수 있게 된다.
따라서, 본 발명의 제1반도체장치의 제조방법과 동일한 작용, 효과가 생기는 외에 바이어스 스퍼터링법을 이용하지 않고서 도전막의 성막을 수행할 수 있게 되므로 보다 막질이 개선된다.
또한 본 발명의 제4반도체장치의 제조방법에 의하면, 스퍼터링법에 의해 도전막을 기판상에 형성한 후, 제1이온에너지를 갖춘 하전입자(제1하전입자)에 의해 도전막의 표면을 스퍼터에칭하고 있기 때문에, 본 발명의 제3반도체장치의 제조방법과 동일한 작용, 효과가 생긴다.
더욱이, 본 발명에 의하면, 다음과 같은 작용, 효과가 생긴다.
본 발명에서는 제2이온에너지를 갖춘 하전입자(제2하전입자)를 도전막에 조사함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하고 있다.
이 때, 제2이온에너지는 제1이온에너지 보다도 작기 때문에, 제2하전입자는 도전막을 스퍼터에칭하는 것 없이 도전막의 표면의 원자의 확산을 증속시킨다.
따라서, 본 발명에 의하면 본 발명의 제3반도체장치의 제조방법에 비해 보다 저온의 기판가열에 의해 접속구멍에 도전막을 매립할 수 있게 된다.
본 발명자 등의 연구에 의하면, 접속구멍의 내면에 있어서, 최저 막두께가 20nm 이상으로 되는 도전막을 전체면에 형성하여 기판을 가열하면, 접속구멍의 내부에서 단절이 생긴다는 새로운 사실을 발견하였다.
따라서, 이와 같은 지식을 기초로 한 본 발명의 제5, 제6반도체장치의 제조방법에 의하면, 접속구멍의 저부에서의 단절 등에 의한 배선의 신뢰성의 저하를 방지할 수 있게 된다.
또한, 본 발명의 제7반도체장치의 제조방법에 의하면, 하전입자에 의해 도전막을 스퍼터에칭하지 않고서 도전막의 표면의 원자의 확산을 증속시키고 있기 때문에, 본 발명의 제4반도체장치의 제조방법의 경우와 마찬가지로 저온의 기판가열에 의해 접속구멍에 도전막을 매립할 수 있게 된다.
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 반도체장치의 제조방법에 관한 실시예를, 그 반도체장치의 구성부분인 Al배선의 형성방법을 나타내어 상세히 설명한다. 더욱이, 본원 발명의 제1반도체장치의 제조방법 및 제2반도체장치의 제조방법은 제1실시예로 설명하고, 제3반도체장치의 제조방법은 제2실시예로 설명하며, 제4반도체장치의 제조방법은 제7실시예로 설명하고, 제5반도체장치의 제조방법은 제3실시예로 설명하며, 제6반도체장치의 제조방법은 제4실시예로 설명하고, 그리고, 제7반도체장치의 제조방법은 제5 및 제6실시예로 설명한다.
[실시예 1]
제1도는 본 발명의 제1실시예에 따른 Al배선의 형성방법을 나타낸 공정단면도이다.
먼저, 제1도(a)에 나타낸 바와 같이 단결정 실리콘으로 이루어지고, 면방위가(100)인 실리콘기판(11)상에 두께 0.8㎛의 산화막(12)을 플라즈마 CVD법에 의해 형성한다. 다음에, 실리콘기판(11)에 형성된 배선층 또는 소자활성층(도시되지 않았음)상의 산화막(12)에 노광광법과 RIE법을 이용해서 개공 직경이 0.3~1.0㎛에서 애스팩트비가 1을 넘는 접속구멍(13)을 형성한다.
여기서, RIE법의 조건으로서는 예컨대 에칭가스로서는 CF4와 H2의 혼합가스를 이용하고, 에칭가스시의 압력을 40mTorr로 제어해서 에칭시의 투입파워를 800W로 한다. 이와 같은 조건에서 접속구멍(13)을 형성한 경우, 그 테이퍼각은 80~90°의 각도영역으로 받아들여지게 된다.
이 후, 접속구멍(13)의 형성의 경우에 이용한 레지스트를 산소플라즈마중에서 탄화하고, 글리고 유산(硫酸)과 과산화수소의 혼합액중에서 세정한다.
다음에, 제1도(b)에 나타낸 바와 같이 Ti막과 TiN막과의 적층막(14)을 직류 마그네트론 스퍼터링법에 의해 전체면에 형성한다. 상기 Ti막, TiN막의 막두께는 예컨대 각각 20nm, 70nm로 한다. 그 후, 이와 같은 구조가 형성된 실리콘기판(11)에 대해 600℃, 30분간, N2상압분위기중의 전기로에 의한 가열처리를 실시한다.
여기서, 상기 Ti막, TiN막의 적층막의 성막은 예컨대 다음과 같이 수행한다.
즉, 먼저 99.9999%의 Ti타게트를 이용해서 Ar을 40sccm의 유량으로 도입하고, 0.5A의 인가전류를 흘려 Ti막을 형성한다.
이 후, Ti막과는 별도의 성막실에서 TiN막을 형성한다. 이 때, Ti막이 대기에 쪼여지는 것이 없도록 진공분위기에서 연속적으로 형성한다. 또한, 텅스텐으로서는 Ti막의 경우와 마찬가지로 99.9999%의 Ti타게트를 이용하고, 그리고 Ar을 20sccm과 N2를 20sccm의 유량으로 혼합함과 더불어 1A의 인가전류를 흘려 화성(化成)스퍼터링법에 의해 TiN막을 형성한다.
또한, 각각의 성막실의 도달진공도는 예컨대 10-5Pa대로 하고, 스퍼터링중의 진공도는 예컨대 2.7×10-1Pa로 한다.
다음에 제1도(c)에 나타낸 바와 같이 실리콘기판(11)에 예컨대 -100~-250V의 직류전압을 인가하면서 직류마그네트론 스퍼터링법에 의해(바이어스 스퍼터링법) 전체면에 Al배선막(15)을 무가열로 형성한다. 여기서, Al배선막(15)의 접속구멍(13)내의 최저 막두께가 20nm 이상으로 되도록 한다.
구체적으로는 예컨대 제2도에 나타낸 바와 같이 절연물로 이루어진 지지대(1)상이 실리콘기판(11)을 배치하고, 실리콘기판(11)의 외주를 크랩(2)으로 고정하며, 가변직류전압원(3)에 의해 크랩(2)에 직류전압을 인가하는 것에 의해 실리콘기판(11)에 직류전압을 인가하고, 그리고 순도 99.9999%의 Al에 1중량%의 Si와 0.5중량%의 Cu를 첨가한 스퍼터링 타게트(4)에 10kW의 파워를 가변직류전압원(5)에 의해 투입하고, 그리고 스퍼터링가스인 Ar6을 도입함과 더불어 도달진공도를 10-6Pa로 해서 두께, 0.4㎛의 Al배선막(15)을 형성한다.
이 스퍼터링으로 형성되는 배선막은 Al 외에 Si나 Cu를 포함하지만, 간단히 Al배선막으로 칭한다(다른 실시예도 마찬가지임). 또한, 제2도에 있어서 참조부호 7은 절연물재(絶緣物材)를 나타내고 있다. 또, 실리콘기판(11)에 교류전압을 인가한 바이어스 스퍼터링법을 이용해도 된다.
더욱이, 이 바이어스 스퍼터링법에 의해 형성된 Al배선막에는 부바이어스전압(기판전압)에 의해 인입된 Ar가스가 포함되어 있다. 또한, 이 바이어스 스퍼터링법은 무가열로 수행되기 때문에, 기판온도는 인입된 Ar가스가 외부에 방출되는 온도까지는 도달하지 않는다. 따라서, Al배선막의 형성시에는 Al배선막중의 Ar가스가 외부로 방출되는 것은 없게 된다.
다음에, 실리콘기판(11)을 대기에 쪼이는 것 없이 가열실로 반송한 후, 스퍼터링과 동일한 진공중에서 3분간 정도 실리콘기판(11)을 가열하는 것에 의해 제1도(d)에 나타낸 바와 같이 접속구멍(13)내에 Al배선막(15)을 매립한다.
여기서, 실리콘기판의 온도는 500℃ 미만으로 하고, 또한 실리콘기판(11)의 가열방법으로서는 예컨대 미리 420℃의 가열하여 둔 세라믹 히터상에 실리콘기판(11)을 정전 점검에 의해 고정하는 방법을 이용한다. 이 가열방법에 의한 실리콘기판(11)의 도달온도는 440℃ 정도이다.
다음에, 실리콘기판(11)을 대기에 쪼이는 것 없이 다시 기판온도를 520℃까지 상승시켜 Al배선막중에 포함되는 Ar가스를 방출시키기 위해 10분 정도의 가열을 수행한다.
마지막으로, 제1도(e)에 나타낸 바와 같이 노광방법과 RIE법을 이용해서 적층막(14) 및 Al배선막(15)을 패터닝해서 Al배선이 완성된다.
또한, Al배선의 형성 후에 Ar가스의 방출을 수행해도 된다. 이 경우, Al의 체적에 대한 Al의 표면적의 비율이 커지기 때문에 Ar가스의 방출을 효과적으로 수행할 수 있게 된다.
제3도는 종래법을 이용한 경우(기판전압을 인가하지 않은 경우)의 Al배선막의 매립을 나타낸 도면이다. 또한, 제4도는 본 실시예의 형성방법을 이용한 경우의 Al배선막의 매립을 나타낸 도면이다. 여기서, 접속구멍의 개공 직경은 0.5㎛, 애스팩트비는 1.6이다.
종래법의 경우, Al배선막(15a)은 단차피복성이 결핍되어 있기 때문에, 접속구멍의 내벽 전체를 막형상으로 덮을 수 없게 되어 제3도(a)에 나타낸 바와 같이 접속구멍의 바닥에서는 섬형상의 Al배선막(15a)이 형성된다. 즉, 단절이 생긴다.
이와 같은 성막초기형상을 갖춘 Al배선막(15a)이 형성된 실리콘기판(11)에 도달온도 440℃, 3분간의 가열처리를 실시하면, 제3도(b)에 나타낸 바와 같이 Al배선막(15a) 응집을 일으켜 접속구멍에 대해 매립할 수 없게 된다.
특히 개공 직경이 미세화되어 있는 경우, 제3도(c)에 나타낸 바와 같이 응집하여 접속구멍의 위쪽으로 경쟁적으로 상승된 Al배선막(15a)끼리가 밀착하여 표면에너지적으로 안정된 구조로 되고, 접속구멍내에 공동(16; 보이드)이 형성되어 후공정에서 매립할 수 없게 되어 버린다.
한편, 본 실시예의 방법의 경우에는 기판전압에 의해 인입된 Ar이온에 의한 Al배선막(15)의 재스퍼터링에 의해 입사Al원자의 예상각의 감소가 억제되고, 더욱이 재스퍼터링된 Al원자가 접속구멍의 내면에 재부착되는 경우, 제4도(a)에 나타낸 바와 같이 접속구멍의 내면 전체에 두꺼운 Al배선막(15)이 형성된다. 즉, 종래법과 같이 단절은 생기지 않는다.
Al배선막의 막두께와 응집온도와는 상관이 있는 바, 막두께가 얇은 만큼 응집온도는 낮아지게 된다. 그러나, 본 실시예와 같이 실리콘기판(11)에 전압을 인가하면서 스퍼터링을 수행하면, 접속구멍의 내면에는 충분히 두꺼운 Al배선막이 형성되고, 도달온도 440℃, 3분간의 가열에 의해서도 응집은 일어나지 않는 것을 알았다. 따라서, Al배선막(15)의 Al원자는 제4도(b)에 나타낸 바와 같이 접속구멍의 내면에 형성된 Al배선막(15)의 표면 또는 내부를 이동하여 표면에너지가 낮은 상태로 천이할 수 있고, 제4도(c)에 나타낸 바와 같이 보이드가 형성되는 것 없이 접속구멍에 Al배선막(15)이 매립된다.
제14도는 기판온도와 Ar가스를 포함하는 Al배선막으로부터의 Ar의 방출량과의 관계를 나타낸 특성도이다. 제14도로부터 Al배선막중의 Ar가스는 기판온도가 약 500℃ 이상으로 되면, Al배선막(15)으로부터 방출되는 것을 알 수 있다.
따라서, Ar가스를 포함하는 Al배선막은 유동성이 높기 때문에, 본 실시예와 같이 500℃ 미만이라는 비교적 저온의 기판온도에서도 Al배선막을 접속구멍에 매립할 수 있게 된다.
그러나, 접속구멍에 대한 Al배선막의 매립이 종료된 후, Al배선막중의 Ar가스는 결정입자의 성장을 방해하여 신뢰성 저하의 원인으로 된다.
따라서, 본 실시예와 같이 매립이 종료된 후, 기판온도를 500℃ 이상으로 상승하여 Al배선막중의 Ar을 외부로 방출시킴으로써 Ar가스에 기인하는 신뢰성 저하를 방지할 수 있게 된다.
이상 설명한 바와 같이 본 실시예에 의하면, 바이어스 스퍼터링법을 이용하고 있기 때문에, 애스팩트비가 1을 넘는 접속구멍(13)의 측부 및 저부를 두꺼운 Al배선막(15)으로 확실하게 피복할 수 있게 된다. 이 때문에, 실리콘기판(11)을 가열하여도 Al배선막(15)의 응집이 일어나지 않고, 실리콘기판(11)의 가열에 의해 Al배선막(15)을 구성하는 Al원자의 이동이 접속구멍(13)의 내면에 형성된 Al배선막(15)을 매개로 수행된다. 따라서, 단절이나 보이드를 방지할 수 있어 배선의 신뢰성을 향상시킬 수 있게 된다.
더욱이, 접속구멍(13) 이외의 영역의 Al배선막(15)을 얇게 형성할 수 있기 때문에, 후공정에서 형성하는 층간절연막의 평탄화가 곤란하게 되는 등의 파급적인 문제는 발생하지 않는다.
더욱이, 또한 W플랙과 같이 Al/W/Al이라는 다른 금 속의 직렬접속에 의해서는 배선이 형성되지 않기 때문에, 공정수의 증가를 방지할 수 있고, 그리고 Al원자가 흐르는 쪽에 불연속성이 생기는 것이 없어 EM내성의 열화도 방질할 수 있게 된다. 더욱이, 애스팩트비가 1을 넘어도 접속구멍(13)의 내면에 두꺼운 Al배선막(15)을 형성할 수 있기 때문에 SM내성도 열화되지 않는다.
제13도에 본 실시예에서 수행된 가열에 의한 실리콘기판의 온도프로파일의 일례를 나타낸다. 이 온도프로파일로 가열한 경우에는 애스팩트비가 약 1.8의 접속구멍까지이면, 두께 0.4㎛의 Al배선막으로 접속구멍이 매립되는 것을 확인하였다.
[실시예 2]
제6도는 본 발명의 제2실시예에 따른 Al배선의 형성방법을 나타낸 공정단면도이다.
먼저, 앞의 실시예와 동일한 방법에 의해 제6도(a)에 나타낸 바와 같이 실리콘기판(21)상에 애스팩트비가 1을 넘는 접속구멍(23)을 갖춘 절연막(22)을 형성 한 후, 전체면에 Ti막과 TiN막과의 적층막(24)을 형성한다.
다음에, 제6도(b)에 나타낸 바와 같이 적층막(24)상에 두께 0.6㎛의 Al배선막(25)을 직류마그네트론 스퍼터링법을 이용해서 무가열로 형성한다.
다음에, 실리콘기판(21)을 미리 200℃로 가열한 세라믹 히터상에 반송하여 고정한다. 그리고, 고정과 동시에 기판측에 주파수 13.56MHz의 RFWJSFUR을 100W 인가해서 프라즈마방전을 일으킨다. 실리콘기판(21)이 수용된 처리실의 도달진공도는 10-6Pa대로서, 이 처리실에서는 Ar이 미리 55sccm의 유량으로 흘러 0.8Pa의 압력으로 유지되어 있다.
이 플라즈마방전으로 생긴 Ar이온에 의해 Al배선막(25)의 표면이 두드려지기 때문에 Al배선막(25)의 표면이 0.2㎛ 에칭됨과 더불어 실리콘기판(21)이 가열된다. 이 결과, 접속구멍의 측부 및 저부에 두꺼운 Al배선막(25)이 형성됨과 더불어 제6도(c)에 나타낸 바와 같이 기판온도가 상승하여 Al배선막(25)이 접속구멍(23)에 매립된다.
본 실시예에서는 스퍼터링하는 가스로서 Ar을 이용했지만, 스퍼터속도를 지연시키기 때문에 수소(H)등과 같은 질량이 작은 원자를 이용해도 된다. 특히, 이온화한 수소는 환원성이 높고, 진공하에서 조차도 형성하여 버려 Al배선막 표면의 자연산화막물의 제거에 효과가 있다. 자연산화막의 제거는 Al원자의 표면확산을 증가시켜 매립효율을 향상시킬 수 있게 된다.
마지막으로, 앞의 실시예와 마찬가지로 적층막(24)과 Al배선막(25)을 패터닝해서 Al배선이 완성된다.
본 실시예에 의하면, 통상의 스퍼터링법에 의해 Al배선막(25)을 실리콘기판(21)상에 형성한 후, 이 실리콘기판(21)을 플라즈마에 쪼여 Al배선막(25)의 표면을 스퍼터에칭하고 있기 때문에, 바이어스 스퍼터링법을 이용하지 않아도 애스팩트비가 1을 넘는 접속구멍(23)의 측부 및 저부를 두꺼운 Al배선막(25)으로 확실하게 피복할 수 있게 된다. 따라서, 앞의 실시예와 마찬가지의 효과가 얻어진다. 더욱이, 바이어스 스퍼터링법을 이용하지 않고서 Al배선막(25)의 형성을 수행할 수 있기 때문에, Al배선막(25)중으로의 Ar가스의 혼입을 억제할 수 있게 되어 막질의 향상이 달성된다.
[실시예 3]
다음에, 본 발명의 제3실시예에 따른 Al배선의 형성방법에 대해 설명한다.
이는 실리콘기판에 직류전압 또는 고주파전압을 인가하지 않고 접속구멍의 측면 및 저면에 배선막을 연속적으로 형성한 후, 실리콘기판을 가열하는 것에 의해 접속구멍내에 Al배선막을 매립하는 방법이다.
먼저, 제1실시예와 마찬가지로 실리콘기판상에 애스팩트비가 1을 넘는 접속구멍을 갖춘 절연막을 형성한 후, 전체면에 Ti막과 TiN막과의 적층막을 형성한다.
다음에, 접속구멍의 내면에 종래의 스퍼터링법으로 형성한 경우에 비해 두꺼운 Al배선막을 형성하기 위해 실리콘기판을 경사 내지 회전시키는 방법을 이용한다.
즉, 먼저 실리콘기판을 캐소드(Al-Si-Cu타케트)면과 평행한 스테이지상에 설치한다. 이 스테이지는 상기 방법을 달성할 수 있도록 캐소드면에 대해 ±60°의 경사를 제어하는 것이 가능하게 되어 있고, 또한 스테이지상의 실리콘기판을 회전시키도록 되어 있다. 더욱이, 캐소드와 실리콘기판과의 거리는 400mm 떨어져 있고, 타케트로부터 날라 오는 원자의 방향을 캐소드 수직방향에 나란하도록 하고 있다.
다음에, 기판경사각을 -30°로부터 +30°까지 변화시켜 1분간에 30주기시키도록 하고, 또한 기판회전수를 60rpm으로하여 0.4㎛의 Al배선막을 형성한다. 이 방법에 의해 접속구멍의 애스팩트비가 1.5인 경우, 두께 약 50nm의 Al배선막을 접속구멍의 내면에 형성할 수 있게 된다.
이와 같이 본 실시예에 의하면, 실리콘기판에 직류전압이나 고주파전압을 인가하는 것 없이 Al배선막을 접속구멍내에 매립할 수 있게 된다. 이는 제1실시예에서도 설명한 바와 같이 접속구멍의 내면 전체가 Al배선막으로 피복되어 있기 때문이다. 즉, 접속구멍의 내면 전체를 Al배선막으로 피복할 수 있으면, 어떠한 성막수단으로 Al배선막을 형성하여도 본 발명의 효과가 얻어진다.
이상 설명한 제1 내지 제3실시예의 방법은 특히 접속구멍의 깊이가 배선으로 되는 도전막의 막두께 보다도 큰 경우에 유효하다.
이하, 제1, 제2, 제3실시예의 변형예에 대해 설명한다.
제1실시예에서는 바이어스 스퍼터링법에 의해 Al배선막(15)을 형성했지만, 스퍼터링법에 의한 기판표면의 에칭이나 대미지를 절감하기 위해 통상의 스퍼터링으로는 먼저 어느 정도의 두께의 Al배선막(15)을 형성한 후, 바이어스 스퍼터링법에 의해 Al배선막(15)을 형성해도 된다.
또한, 실리콘기판(11)의 가열온도가 접속구멍(13)의 내면에서 형성중의 Al배선막(15)을 응집시키지 않는 온도범위인 경우에는 실리콘기판(11)을 가열하는 공정을 Al배선막(15)을 형성하는 공정과 동시에 또는 전에 시작해도 문제는 없다.
또한, Al배선막(15)을 형성한 후, 실리콘기판(11)을 대기에 쪼이지 않고, 즉 Al원자의 유동이 스므스하게 수행되도록 Al배선막(15)의 표면에 자연산화막이 형성되는 것을 억제한 상태에서 실리콘기판(11)을 가열하는 것이 바람직하지만, 자연산화막의 영향이 없는 경우에 한해서는 실리콘기판(11)을 대기에 쪼인 후에 가열하여도 문제는 없다.
또한, 제2실시예에서는 플라즈마방전으로 발생한 Ar이온에 의해 Al배선막(25)의 표면을 에칭하는 공정과, 실리콘기판(21)을 가열하는 공정을 동시에 수행하였지만, 에칭후에 가열해도 된다.
또한, 제1, 제2, 제3실시예에 있어서 실리콘기판상에 Al배선막을 형성하는 경우에 Al배선막의 응집을 일으키지 않는 온도범위이면, 실리콘기판을 미리 가열하여 두어도 문제는 없다.
다음에, 상기한 다결정 구조의 도전막으로 이루어진 배선에 대해 2회 이상의 온도의 올림과 내림과정을 반복한다는 본 발명의 가열방법(열처리방법)에 대해 설명한다(청구항 12).
본 발명의 열처리방법은 다음과 같은 지식에 기초하고 있다.
즉, 결정의 성장과정을 시간을 따라 관찰한 결과, 입자직경 성장의 대부분은 열처리의 승온과정에서 발생하고 있다는 것을 알았다. 여기서, 동일 온도의 열처리로 고온에서의 열처리시간을 길게 한 경우와, 고온에서의 열처리시간은 동일이어도 한 번 저온으로 해서 다시 한 번 고온으로 한다는 처리를 반복한 경우의 결정 입자직경을 비교하면, 반복 열처리의 경우의 쪽이 평균 결정입자 직경도 크고, 더욱이 소결정입자가 대부분 없게 되는 것을 볼 수 있었다. 이 결과, 배선중의 입자 경계구조는 완전한 범브구조로 되어 배선신뢰성이 대폭 향상하는 것을 알았다.
이하, 다결정구조의 도전막으로서 Al막을 이용하고, 전기로를 이용해서 열처리를 수행한 경우에 대해 구체적으로 설명한다.
제7도에서는 본 발명의 열처리방법과 종래의 열처리방법의 차이를 나타낸 특성도를 나타내고 있다.
종래법에서는 450℃ 정도에서 5~30분간의 열처리를 Al막에 실시하고 있었다. 즉, 일정온도의 열처리를 1회만 수행하였다.
한편, 본 발명에서는 도면중 실선으로 나타낸 바와 같이 열처리를 복수회 반복한다. 즉, 승온공정과 강온공정으로 이루어지는 열처리를 2회 이상 반복한다. 이 경우, 강온공정에서 실온까지 열처리온도를 낮출 필요는 없고, 대상으로 하는 도전막의 재결정온도 정도 이하에서 좋다. Al의 경우는 약 200℃ 정도이다.
결정의 성장은 대부분이 승온과정에서 생기기 때문에, 본 발명의 고온에서의 열처리시간은 길게 취할 필요는 없고, 소정의 열처리온도에 도달하면 곧 바로 냉각을 시작하여도 본 발명의 효과는 얻어진다.
제8도는 본 발명의 열처리 후의 입자 직경 분포결과를 종래법의 그것과 비교한 결과이다.
종래의 열처리방법에서는 점선으로 나타낸 바와 같은 입자직경 분포를 나타내고 있었다. 이는 램프 등에 의한 고온단시간 열처리를 수행하여도 기본적으로 변화가 없고, 평균결정입자직경은 큰 쪽으로 시프트하지만, 소결정입자가 적지 않게 잔존하고 있었다. 그 결과 배선의 초기 불량에 의해 저수명이었다.
한편 본 발명의 열처리방법으로 얻어진 입자직경 분포는 도면중 실선으로 나타낸 바와 같이 평균결정입자 직경이 커지게 될 뿐만 아니라 작은 입자 직경 결정의 피크가 없게 되어 있는 것과 같은 정규분포를 나타내었다.
또한, 배선중의 입자경계구조를 조사하여 본 바, 입자경계구조에는 다음과 같은 차이가 있었다.
즉, 본 발명의 열처리를 실시한 Al배선에는 제9도(a)에 나타낸 바와 같이 3중점 입자경계는 없고, 완전한 범브입자경계구조(30)가 형성되어 있다.
한편, 종래법의 열처리를 실시한 Al배선중에는 제9도(b)에 나타낸 바와 같이 소결정입자의 존재에 기인하는 3중점 입자경계(31)가 존재하고 있었다. 이와 같은 3중점입자경계(31)는 저수명 초기불량의 원인으로 된다.
제10도는 본 발명의 열처리를 실시한 Al배선의 배선수명분포를 종래법의 그것과 비교한 결과이다.
종래예에서는 평균배선수명도 짧고, 초기불량이 존재하고 있다. 한편, 본 발명의 반복열처리법에서 얻어진 배선의 수명분포는 시험시간에 대해 완전히 대수정규분포에 따르며, 초기불량이 저수명측에 의존하는 것은 없게 된다.
이와 같이 본 발명의 열처리방법은 승온·강온공정을 복수회 반복하는 것에 의해 소결정입자를 큰입자 직경화 또는 다른 큰 입자직경결정입자에 흡수시켜 완전하게 없게하고, 배선중의 입자경계구조가 범브경계만으로 구성되도록하여 EM내성 등을 대폭 개선하여 배선의 고신뢰화를 실현하는 것이다.
본 발명의 열처리방법의 효과는 Al배선의 구조에 관계없이 얻어지고, Al단층배선, 장벽금속상의 Al배선, Al배선상에 다른 금속 또는 반사방지막이 있는 경우등과 같은 구조의 Al배선에 대해서도 유효하다.
또한, 본 발명의 열처리를 수행하는 단계는 Al배선막을 배선형상으로 가공하기 전 및 가공한 후(예컨대, 배선 패시베이션막의 형성 후)의 어느쪽의 단계에서도 좋다.
더욱이, 배선재료로서는 Al 이외의 Cu, Au 등의 어떠한 도전재료로 하여도 본 발명의 열처리방법은 유효하다.
더욱이, 전기로 이외에 램프어닐, 레이어저닐 등의 다른 어떠한 열처리방법을 이용해도 유효하다.
또한, 본 발명의 열처리방법은 다음과 같은 종래기술을 배경으로 생겨난 것이다.
종래로부터 반도체직접회로의 고밀도화, 고속화는 주로 소자의 미세화 및 배선의 다층화에 의해 실현되어 왔다. 소자치수의 미세화 및 배선화에 수반하여 큰 문제의 하나로 되어 왔던 것으로 금속배선의 신뢰성열화가 있다. 반도체장치의 미세화한 금속배선의 불량발생모드는 많이 있는 바, 예컨대 일렉트로마이그레이션, 스트레스마이그레이션의 배선단선모드나 힐록발생에 의한 충간·선간쇼트나 그에 기인하는 배선부식등이다. 이들의 신뢰성 열화현상은 현재 주로 사용되고 있는 Al배선에서 현저하다. 그 이유는 저융점이기 때문에, 열, 응력 등의 스트레스에 의해 용이하게 Al원자가 이동, 확산하기 쉽기 때문이다.
이 중에서도 특히 일렉트로마이그레이션은 소자 속도를 올리기 위해 배선중의 전류밀도가 증대하는 경향으로 되어 있고, 해결 할 첫 번째 큰 문제로 되어 있다. 이 신뢰성 열화 기구는 금속원자의 입자경계 확산이 큰 요인을 점하고 있는 것이 알려져 있다. 여기서, 일렉트로마이그레이션 대책으로서 배선중의 입자경계를 감소시킬 목적으로, 다경정금속배선의 평균입자배경을 크게 해서 입자경계 밀도를 감소시키는 열처리방법이 몇가지 제안되어 있다.
예컨대, 램프나 레이저에 의한 고온단시간 가열, 배선금속상에 기여하는 적외선을 흡수하기 쉬운 카본 등의 반사방지막을 설치해서 열처리하는 등의 방법이 제안되어 있다.
그러나, 현재로는 이들 종래방법에서는 배선의 신뢰성 향상 효과는 충분하지 않다. 그 원인은 배선중에 적으면서도 작은 입자직경의 결정입자가 잔존하여 3중점 입자경계가 형성되어 그로부터 보이드가 형성·성장해서 배선의 단선이 생기기 때문이다.
이와 같은 문제를 해결하기 위해 본 발명에서는 상기한 열처리방법에 의해 작은 입자직경을 큰 입자직경화 또는 다른 큰 입자직경 결정입자에 흡수시켜 완전히 없게 해서 배선중의 입자경계구조가 범브입자경계만으로 구성되도록하여 배선의 고신뢰화를 실현하고 있다.
[실시예 4]
제11도는 본 발명의 제4실시예에 따른 Al배선의 형성방법을 나타낸 공정단면도이다.
먼저, 제11도(a)에 나타낸 바와 같이 실리콘기판(41)상에 소스로서 TEOS와 O2의 혼합가스를 이용한 플라즈마CVD법에 의해 두께 0.8㎛의 SiO2막(42)을 형성한다. 이와 같은 성막법에 의해 수분이 충분히 적은 SiO2막(42)이 얻어진다(따라서, SiO2막(42)에 대한 탈가스공정은 제외하는 것도 가능하다).
다음에, 노광방법과 RIE법을 이용해서 개공직경이 0.3~1.0㎛의 애스팩트비가 1을 넘는 접속구멍(40)을 개공한다. 이 때, RIE조건을 적당하게 선택함으로써 접속구멍(40)의 형상이 80°~85°의 테이퍼각을 갖춘 테이퍼형상으로 되도록 한다. 이 후, 접속구멍(40)의 형성의 경우에 이용한 레지스트를 산소플라즈마중에서 탄화하고, 유산과 과산화수소의 혼합액중에서 세정한다.
다음에, 장벽금속(도전성보호막)으로서의 Ti막과(43)과 TiN막(44)의 적층막을 직류마그네트론 스퍼터링법에 의해 전체면에 형성한다. Ti막(43)의 막두께, TiN막(44)의 막두께는 예컨대 각각 20nm, 70nm로 한다. 이와 같은 장벽금속을 설치하는 것에 의해 후공정에서 형성하는 Al배선막중의 Al이 후공정의 열처리 등에 의해 소자활성층에 알로이스파이크를 발생시키는 것을 방지할 수 있도록 된다.
이 후, 실리콘기판(41)에 대해 600도, 30분간~3시간, N2상압분위기중의 전기로에 의한 가열을 실시한다. 이 가열처리에 의해 장벽금속(Ti막(43), TiN막(34))의 덴시파이가 수행되어 양질의 장벽금속이 얻어지도록 된다.
다음에, 실리콘기판(41)을 도달진공도 1×10-6Pa의 기판도입실, 반송실, 이방성 스퍼터실, 가열실 및 기판취출실로 이루어진 멀티챔버중에 설치한다. 이 후, 실리콘기판(41)을 도입실로부터 반송실을 매개로 이방성 스퍼터링실로 반송한다.
다음에 제11도(b)에 나타낸 바와 같이 상기 이방성 스퍼터링실에 있어서 이방성 스퍼터링법에 의해 두께 0.4㎛의 Al배선막(46)을 형성한다. 이 이방성 스퍼터링법은 예컨대 실리콘기판(41)과 Al타케트와의 사이의 거리를 통상의 스퍼터링법 보다도 길게 해서(예컨대, 100~300nm), 제11도(e)에 나타낸 바와 같이 실리콘기판(41)에 대해 수직으로 Al원자(45)를 날라오게 하는 방식의 것이나, 실리콘기판(41)에 대해 수직으로 Al원자(45)를 날라오게 하는 방식(소위, 콜리메이션 스퍼터링법)의 것이 바람직하다. 여기서, 스퍼터 개시시의 기판온도는 150℃ 이하의 저온에서 유지되어 있는 것이 바람직하다.
본 실시예의 경우, SiO2막(42)에 형성한 접속구멍(40)은 테이퍼형상을 갖추고 있기 때문에, 접속구멍(40)의 측벽에 대한 부착량이 증가한다. 따라서, 본 실시예와 같이 이방성 스퍼터링법에 의해 두께 40㎛의 Al배선막을 형성하면, 접속구멍 내벽의 Al배선막의 최저 막두께를 용이하게 20nm 이상으로 할 수 있게 된다.
또한, 이방성 스퍼터링법으로 형성되는 Al배선막은 순수(Al100%)한 것일 필요는 없고, 예컨대 Al-Silwt%-Cu0.5wt%와 같이 Al 외에 Si나 Cu를 포함하는 것이어도 된다.
다음에, 실리콘기판(41)을 반송실을 매개로 가열실로 반송하고, 실리콘기판(41)을 500℃, 3분간 가열함으로써 제11도(c)에 나타낸 바와 같이 접속구멍을 Al배선막(46)으로 매립한다.
여기서, 실리콘기판(41)의 가열방법으로서는 예컨대 세라믹히터상에 실리콘기판(41)을 기계적으로 고정하든가 또는 정전력으로 고정하고, 기판 이면으로부터 열전도용의 가스를 도입하는 방법을 이용한다.
다음에, 기판가열에 의한 Al배선막(46)의 매립공정이 종료된 실리콘기판(41)을 반송실을 매개로 기판취출실에 반송하고, 멀티챔버 외부로 취출한다.
최후로, 제11도(d)에 나타낸 바와 같이 광노광법과 RIE법을 이용해서 Ti막(43), TiN적층막(44) 및 Al배선막(46)을 패터닝해서 Al배선이 완성된다.
본 실시예에서는 상기한 바와 같이 도달진공도 1×10-6Pa의 기판도입실, 반송실, 이방성 스퍼터링실, 가열실 및 기판취출실로 이루어진 멀티챔버를 이용해서 Al배선막의 형성 및 접속구멍으로의 Al배선막의 매립을 고진공중에서 연속적으로 수행하였다.
이와 같은 고진공도의 분위기중에서의 연속처리가 필요한 이유는 잔류산화성가스에 의해 Al배선막(46)의 표면이 산화되어 Al의 표면확산이 억제되는 것을 방지하기 때문이다. 그리고, 본 발명자 등의 연구에 의하면, 5×10-5Pa 이상의 고진공하에서라면, 상기한 바와 같은 산화에 의한 악영향을 받지 않고서 Al배선막(46)의 매립을 수행하는 것을 알았다.
제12도(a)는 테이퍼각이 90°인 접속구멍에 등방성 스퍼터링법을 이용하여 Al배선막을 형성한 제1비교예의 단면형상, 제12도(b)는 테이퍼각이 90°인 접속구멍에 이방성 스퍼터링법을 이용해서 Al배선막을 형성한 제2비교예의 단면형상, 제2도(c)는 테이퍼각이 80°인 접속구멍에 종래의 스퍼터링법을 이용해서 Al배선막을 형성한 제3비교예의 단면형상, 제12도(d)는 테이퍼각이 80°인 접속구멍에 이방성 스퍼터링법을 이용해서 Al배선막을 형성한 본 실시예의 단면형상이다.
제12도(a)로부터의 등방성 스퍼터링법을 이용한 제1비교예에서는 Al원자의 입사방향이 결정되지 않기 때문에, 접속구멍 근방에는 Al원자가 많이 부착되므로 접속구멍 저부에서는 예상각이 좁고, 접속구멍 저부에서의 Al배선막이 현저하게 저하되는 것을 알 수 있다.
따라서, 접속구멍 이외의 부분의 막두께를 0.4㎛로 한 경우에는 접속구멍 저부에 있어서 20nm 이상의 Al배선막 두께를 확보하는 것은 곤란하게 된다. 이 때문에, 후공정의 가열의 경우에 Al의 응집이 일어나 접속구멍을 매립할 수 없다는 경우가 있다.
또한, 제12도(b)로부터 이방성 스퍼터링법을 이용한 제2비교예에서는 Al원자의 입사방향은 기판연직방향으로 되기 때문에, 접속구멍 저부에서의 예상각이 좁아져도 Al원자는 접속구멍 저부에 진입하는 것이 가능하게 되는 것을 알 수 있다.
그러나, 테이퍼각 90°의 접속구멍에서는 접속구멍 측면에 대한 Al원자의 부착확률이 낮아지게 되어 접속구멍 측면에서의 Al배선막 두께는 현저하게 저하된다.
따라서, 접속구멍 이외의 부분의 막두께를 0.4㎛로 한 경우에 테이퍼각이 80°인 경우에 비해 접속구멍 측면에 있어서 20nm 이상의 Al배선막 두께를 용이하게 확보하는 것은 곤란하게 된다. 이 때문에, 후공정의 가열의 경우, Al의 응집이 일어나 접속구멍을 매립할 수 없는 경우가 있다.
또한, 제12도(c)로부터 접속구멍에 80°의 테이퍼를 붙인 제3비교예에서는 예상각이 넓기 때문에 등방성 스퍼터링법을 이용하여도 접속구멍 저부에서의 Al배선막 두께를 두껍게 하는 것이 가능하게 되는 것을 알 수 있다.
그러나, 접속구멍 저부에서의 예상각은 Al배선막의 성막이 진전됨에 따라 좁아지게 되기 때문에 접속구멍 이외의 부분의 Al배선막 두께를 0.4㎛로 한 경우에 접속구멍 측면에 있어서 20nm 이상의 Al배선막 두께를 확보하는 것은 곤란하다.
따라서, 후공정의 가열에 의해 접속구멍 저부에 있어서 Al의 응집이 일어나 접속구멍을 매립할 수 없게 된다.
한편, 제12도(d)로부터 본 실시예와 같이 이방성 스퍼터링법을 이용하면서 접속구멍에 80°의 테이퍼각을 붙이면, 접속구멍의 측면 및 저부의 Al배선막 두께의 양쪽이 증가한다.
따라서, 접속구멍 이외의 부분의 막두께를 0.4㎛로 한 경우에도 접속구멍 측면에 있어서 20nm 이상의 Al배선막 두께를 확보할 수 있고, 후공정의 가열에 의해서도 Al의 응집은 일어나지 않아 애스팩트비(접속구멍 깊이/개공 직경) 1을 넘는 접속구멍은 물론, 애스팩트비 2 이상의 접속구멍에서도 매립이 용이하게 된다.
상기한 바와 같이 본 실시예에 의하면, Ti막(43)과 TiN막(44)의 적층막으로 이루어진 장벽금속을 형성한 후에 Al배선막(46)을 형성하고 있기 때문에, Al배선막 중의 Al이 SiO2막(42)에 확산해서 신뢰성이 저하되는 것을 방지할 수 있다.
또한, 본 실시예에 의하면, 1×10-6Pa의 고진공분위기에서 Al배선막(46)의 형성 및 매립을 수행하고 있기 때문에, Al배선막(46)의 표면이 산화되는 것에 의한 악영향, 즉 Al배선막(46)의 유동이 억제되는 것은 없다. 따라서, 접속구멍에 Al배선막(46)을 용이하게 매립할 수 있게 된다.
더욱이, 본 실시예에 의하면, 테이퍼형상의 접속구멍(40)을 형성하면서 이방성 스퍼터링법에 의해 Al배선막(46)을 형성하고 있기 때문에, 후공정의 가열에 의해서도 Al의 응집은 일어나지 않아 애스팩트비(접속구멍 깊이/개공 직경) 2 이상의 접속구멍에서도 용이하게 매립할 수 있도록 된다.
[실시예 5]
다음에, 본 발명의 제5실시예에 따른 Al배선의 형성방법에 대해 설명한다. 본 실시예의 특징은 기판 표면에 흡착된 가스, 특히 Al배선막이 형성되는 영역의 흡착가스를 제거한 후, Al배선막을 형성하는 것에 있다.
여기서, 기판으로는 Al배선막을 형성하기 전에 기판에 형성된 것을 포함하는 넓은 의미에서의 기판이다.
먼저, 제4실시예와 동일한 방법에 의해 실리콘기판상에 애스팩트비가 1을 넘는 접속구멍을 갖춘 절연막을 CVD법에 의해 형성한 후, 이어서 CVD법에 의해 Ti막과 TiN막의 적층막을 형성한다. 다음에 이 실리콘기판에 대해 600℃, 30분간, N2상압분위기중의 전기로에 의한 가열을 실시하고, 적층막의 덴시파이를 수행한다.
다음에, 이 실리콘기판을 도달진공도 1×10-6Pa의 기판도입실, 반송실, 전처리실, 이방성 스퍼터링실, 가열실 및 기판취출실로 이루어진 멀티챔버중으로 설치한다.
다음에, 이 실리콘기판을 기판도입실로부터 반송실을 매개로 전처리실에 반송한다. 여기서, 실리콘기판은 대기중으로부터 도입되기 때문에, Ti막과 TiN막의 적층막이나 실리콘기판의 표면에는 대기중의 수분 등의 가스가 흡착된다.
여기서, Ti막과 TiN막의 적층막 등의 표면에 흡착된 가스를 제거하기 위해, 예컨대 500℃, 5분간의 실리콘기판의 가열을 전처리실 내에서 수행한다. 여기서, 실리콘기판의 가열은, 예컨대 세라믹히터에 의한 가열이나 할로겐램프에 의한 가열에 의해 수행된다.
이와 같은 흡착가스의 제거는 제1 내지 제4실시예 및 후술하는 제6, 제7실시예에 대해서도 유효하다(청구항 11).
다음에, 이 실리콘기판을 대기에 쪼이지 않고서 이방성 스퍼터링실로 반송한다. 이 이방성 스퍼터링실의 기판스테이지를 냉각하는 것에 의해 반송실로 온 실리콘기판을 150℃ 이하의 저온으로 냉각한다. 실리콘기판을 냉각시킨 후, 전체면에 두께 0.4㎛의 Al배선막을 형성한다(청구항 10).
마지막으로, 제4실시예와 동일한 방법에 의해 기판가열에 의해 Al배선막을 접속구멍에 유동시킨 후, Al배선막 등을 패터닝해서 Al배선이 완성된다.
본 실시예에서는 Ti막과 TiN막의 적층막 등의 표면에 흡착된 가스를 제거한 다음 Al배선막을 형성하고 있다. 이는 흡착가스가 Al배선막 등의 금속막의 응집을 촉진하는 원인으로 되기 때문이다. 이 흡착가스에 의한 금속박막의 응집은 본 발명자 등의 연구에 의해 최초로 발견된 현상이다.
따라서, 본 실시예와 같이 금속배선막을 유동화시켜 접속구멍을 매립하는 기술에 있어서 흡착가스의 제거를 수행하여 금속박막의 응집을 억제하는 것은 매립특성의 향상에 관련된다.
일반적으로, LSI에서는 층간절연막을 CVD법으로 형성하는 경우가 많다. 그러나, 이와 같은 CVD막은 흡착성을 갖추고, 가열 등의 열처리공정의 경우에 물 등의 가스를 방출한다. 이 방출가스는 후공정에서 형성하는 Al배선막의 유동성을 열화시키는 원인으로 되기 때문에, Al배선막을 형성하기 전에 방출가스를 제거할 필요가 있다.
이 때문에 본 실시예에서는 방출가스를 제거하기 위해 Al배선막을 형성하기 전에 600℃, 30분간의 N2분위기 하에서의 열처리를 실리콘기판에 실시하고 있다. 또한, 여기서 N2분위기 이외에 Ar 등의 불황성 가스분위기나 H2등의 환원분위기를 이용하는 것이 가능하다.
여기서, 상기 열처리 후 실리콘기판을 대기에 쪼이면, 대기중의 H2O, N2가스 등이 기판표면에 흡착되어 버린다. 이 때문에 흡착가스의 제거공정은, 예컨대 진공중과 같은 재흡착이 없는 상태에서 Al배선막의 형성공정과 연속적으로 수행할 필요가 있다. 따라서, 본 실시예와 같이 진공중의 열처리에 의해 흡착가스의 제거를 수행할 필요가 있다. 더욱이, 본 발명자 등의 연구에 이하면, 본 실시예와 같이 진공중에서의 가열에 의해 흡착가스의 제거를 수행하면, 애스팩트비가 2 이상의 접속구멍에 Al배선막을 매립할 수 있게 되는 것을 확인하였다.
또한, 본 실시예에서는 Al배선막을 형성하기 전에 실리콘기판을 냉각하고 있다. 이는 실리콘기판이 고온으로 유지되어 있으면, 실리콘기판에 날라온 Al원자는 기판표면에서 활발하게 확산하여 섬형상으로 성장해서 막의 호모로지가 열화된다는 문제가 생기기 때문이다.
막의 호모로지가 열화된다는 것은 막두께에 불연속성이 발생한다는 것이고, 당연히 얇은 부분에서 응집이 일어나기 쉽게 된다. 본 발명자 등의 연구에 의하면, 기판온도가 150℃ 이하이면, Al배선막의 호모로지가 열화되지 않고, 매립특성에도 영향을 미치지 않는 것이 확인될 수 있다.
그러나, 흡착가스의 제거공정에서 실리콘기판을 고온으로 가열하고 있기 때문에 기판온도가 떨어질때까지 방치(자연냉각)하는데에는 시간이 필요로 되어 공정에 관련되는 시간이 길어지게 된다는 문제가 있다. 따라서, 본 실시예와 같이 Al배선막의 성장실에는 기판냉각기능을 갖추고 있는 것이 바람직하다.
[실시예 6]
다음에, 본 발명의 제6실시예에 따른 Al배선의 형성방법에 대해 설명한다.
본 실시예가 제5실시예와 주로 다른 점은 이온조사에 의해 기판표면에 흡착된 가스를 제거하는 것에 있다. 이하, 본 실시예의 Al배선막의 형성방법을 구체적으로 설명한다.
먼저, 제4실시예와 동일한 방법에 의해 실리콘기판상에 애스팩트비가 1을 넘는 접속구멍을 갖춘 절연막을 형성한 후, 전체면에 Ti막과 TiN막의 적층막을 형성한다. 다음에, 실리콘기판에 대해 600℃, 30분간, N2상압분위기중의 전기로에 의한 가열을 실시한다.
다음에, 실리콘기판을 도달진공도 1×10-6Pa의 기판도입실, 반송실, 전처리실, 이방성 스퍼터링실, 가열실 및 기판취출실로 이루어진 멀티챔버중으로 설치한다.
다음에, 실리콘기판을 기판도입실로부터 반송실을 매개로 전처리실에 반송한다. 이 전처리실내에는 실리콘기판을 설치하는 서셉터가 설치되어 있고, 이 서셉터에는 예컨대 13.56MHz의 고주파전력이 인가되도록 되어 있다. 여기서, 실리콘기판은 대기중으로부터 기판도입실로 도입되기 때문에, 기판표면에는 대기중의 수분 등의 가스가 흡착되어 있다.
다음에, 기판표면에 흡착된 가스를 제거하기 위해 예컨대 상기 전처리실내에 압력 40Pa의 Ar가스를 도입함과 더불어 상기 서셉터에 고주파전력 100W를 인가하는 것에 의해 플라즈마를 발생시켜 실리콘기판에 Ar이온을 20초간 조사한다. 기관표면의 Ti막과 TiN막의 적층막은 장벽금속으로서 이용하고 있기 때문에, 상기 적층막이 스퍼터링법되지 않는 조건에서 이온조사를 수행하는 것이 바람직하다.
다음에, 실리콘기판을 대기에 쪼이지 않고서 이방성 스퍼터링실에 반송한 후, 이방성 스퍼터링법에 의해 두께 0.4㎛의 Al배선막을 전체면에 형성한다. 또, 흡착가스를 제거하는 경우의 이온조사에 의해 기판온도가 상승한 경우에는 이 이방성 스퍼터링실내에 설치된 기판 스테이지를 냉각하는 것에 의해 반송한 실리콘기판을 150℃ 이하의 온도로 냉각한다.
마지막으로, 제4실시예와 동일한 방법에 의해 Al배선막을 접속구멍에 대해 매립한 후, Al배선막 등을 패터닝해서 Al배선이 완성된다.
본 실시예에서는 흡착가스를 제거하기 위해 실리콘기판에 이온을 조사하고 있다. 흡착가스는 Ti막과 TiN막의 적층막이나 실리콘기판등과 화학적으로 결합하고 있지 않기 때문에, 그 흡착력은 약하다. 따라서, 상기 적층막이나 실리콘기판 등을 스퍼터링하지 않는 정도의 약한 이온에너지를 갖춘 이온의 충돌에 의해 용이하게 흡착가스를 상기 적층막이나 실리콘기판등으로부터 분리시킬 수 있게 되어 상기 적층막이나 실리콘기판등이 대미지를 받는 것을 방지할 수 있게 된다.
또한, 본 실시예에서는 이온조사에 의해 흡착가스의 제거를 수행하였지만, 자외선조사에 의해 흡착가스의 제거를 수행해도 된다. 또한, 본 실시예의 이온조사는 정이온의 조사이었지만, 부이온이나 전자와 같이 부로 대전한 입자의 조사이어도 된다.
[실시예 7]
다음에, 본 발명의 제7실시예에 따른 Al배선의 형성방법에 대해 설명한다.
먼저, 제1실시예와 동일한 방법에 의해 실리콘기판상에 애스팩트비가 1을 넘는 접속구멍을 갖춘 절연막을 형성한 후, 전체면에 Ti막과 TiN막의 적층막을 형성한다.
다음에, 상기 적층막상에 두께 0.6㎛의 Al배선막을 직류마그네트론 스퍼터링법을 이용해서 무가열로 형성한다.
다음에, Ar가스를 10~1000sccm의 범위의 유량으로 흘리고, 0.1~100Pa의 범위에서 콘덕턴스밸브등으로 조정, 유지되어, 기판에 13.56MHz의 RF전력을 예컨대 10~100W/㎠의 범위에서 조정, 인가하여 플라즈마방전을 일으켜 제1이온에너지를 갖춘 이온을 Al배선막에 조사한다. 이 때, 기판은 무가열로 한다.
이 제1이온에너지를 갖춘 이온의 조사에 의해 제2실시예와 마찬가지로 Al배선막이 0.2㎛ 에칭됨과 더불어 접속구멍의 내면의 최저 막두께가 20nm 이상으로 되도록 한다.
다음에, 실리콘기판을 처리실에 진공반송하고, 예컨대 최초로 200~500℃로 가열한 세라믹히터상에 반송해서 고정한다. 기판의 고정은 예컨대 정전척을 이용하고, 기판 이면에 Ar 등의 가스를 도입해서 열전도 효율을 올린 가열을 해도 된다.
다음에, Ar가스를 10~1000sccm의 범위의 유량으로 흘려 0.1~100Pa의 범위에서 콘덕턴스밸브등으로 조정, 유지되고, 기판에 13.56MHz의 Rf전력을 예컨대 1~10W/㎠의 범위에서 조정, 인가해서 플라즈마방전을 일으켜 제2이온에너지를 갖춘 이온을 Al배선막에 조사한다. 이 처리실의 도달진공도는 10-6Pa 이상의 고진공으로 한다.
여기서, Al배선막 표면이 제2이온에너지를 갖춘 이온조사에 의해 거의 에칭되지 않도록 제2이온에너지를 제1이온에너지 보다도 작은 값으로 선택한다.
이와 같은 제2이온에너지를 갖춘 하전입자의 조사는 제1 내지 제6실시예에 대해서도 유효하다.
이 제2이온에너지를 갖춘 하전입자의 조사에 의해 기판가열온도가 저온이어도 Al배선막 표면의 Al원자는 충돌한 Ar이온에 의해 그 표면확산이 증속되고, 표면 확산된 Al원자는 표면자유에너지를 저하시키도록 접속구멍내로 이동하여 접속구멍은 Al배선막으로 매립된다.
마지막으로, 앞의 실시예와 마찬가지로 적층막과 Al배선막을 패터닝해서 Al배선막이 완성된다.
기판평탄부에 비해 접속구멍내는 입사 Ar이온의 예상각이 감소하기 때문에, 접속구멍 저부등 Ar이온에 의한 Al원자확산의 증속은 약해지면서 기판온도도 낮게 유지되기 때문에, 접속구멍 저부에 있어서 Al배선막의 응집은 일어나지 않는다. 따라서, 본 실시예에서는 애스팩트비가 2를 넘는 접속구멍에서도 저온에서 매립되는 것을 확인할 수 있었다.
본 실시예에서는 평행평판형(용량결합형)의 플라즈마방전을 이용하고 있다. 이 방식에서는 이온밀도와 이온에너지를 개개로 제어하는 것이 어렵다. 본 발명에서는 이온에너지를 낮추어 Al배선막이 에칭을 억제하면서 이온밀도를 높여 Al표면에 다수의 이온을 조사해서 Al원자의 표면확산을 효율적으로 증속시키는 것이 바람직하다.
따라서, 이온밀도와 이온에너지를 개개로 제어할 수 있는 ECR플라즈마나 헤리콘 플라즈마와 같은 마이크로파 여기플라즈마 방전을 이용하는 것도 고려된다.
이와 같은 마이크로파 여기플라즈마에서는 방전 가스압을 저압화할 수 있기 때문에, 처리실의 펌프배기속도를 저하시키는 것 없이 방전을 일으킬 수 있게 된다. 펌프의 배기속도의 저하가 없는 경우, 처리실의 도달진공도를 높일 수 있고, 자연 산화막에 의해 표면확산이 제어되는 것 없이 Al배선막을 접속구멍에 매립할 수 있게 된다.
본 실시예에서는 방전중의 가스에 Ar을 이용하였지만, Al배선막을 에칭시키지 않기 때문에 질량수가 작은 수소(H)등과 같은 원자를 이용해도 된다. 특히, 이온화한 수소원자는 환원성이 높아 고진공화에서 조차도 형성되어 버려 금속표면의 자연산화막을 제거하는데 유효하다. 이와 같은 점으로부터 Ar와 H2의 혼합가스에 의한 방전을 이용해도 효과가 있다. 또한, 이온에너지를 저하한 조건에서 Kr이나 Xe 등의 질량수가 큰 불활성가스를 이용해도 된다. 이 경우 질량수가 크기 때문에, Al배선막중에 진입시키지 않고서 표면의 Al원자만의 표면확산을 효율적으로 증속시킬 수 있게 된다.
또한, 제1 내지 제7실시예에 있어서, Al배선막의 표면에 형성되는 자연산화막은 Al원자의 표면확산을 방해하는 요인으로 되기 때문에, Al배선막의 형성시 실리콘기판의 반송시 및, 실리콘기판의 가열시의 분위기를 모두 표면자연산화막이 형성되지 않는 비산화분위기 또는 고진공중으로 하는 것이 바람직하다.
또한, 제1 내지 제7실시예에 있어서 Al배선막의 소성유동을 저온화하기 위해 Al배선막중에 불순물을 첨가해도 된다.
또한, 제1 내지 제7실시예에 있어서, 실리콘기판의 가열은 세라믹히터나 전기로를 이용하여 수행하였지만, 램프가열이나 유도가열 등의 다른 수단을 이용해도 되고, 그 경우의 도달온도는 Al배선막의 융점 이하가 바람직하다. 더욱이, 실리콘기판의 가열(Al배선막의 가열)은 배선으로 되는 도전막이 다결정구조인 경우에는 후술하는 바와 같이 Al배선 형성 후에 2회 이상의 승강온도과정을 반복한다는 본 발명의 가열방법을 이용하는 것이 바람직하고, 이 방법에 의해 결정입자직경을 크게 할 수 있게 된다.
또한, 제1 내지 제7실시예에 있어서 Al배선막을 접속구멍으로 매립하는 도중 또는 매립이 종료된 후에 매립을 보조하는 목적이나 막두께를 증가시키는 목적으로 Al배선막을 더 형성해도 된다.
또한, 제1 내지 제7실시예에서는 기판으로서 실리콘기판을 이용한 경우에 대해 설명하였지만, 다른 기판을 이용해도 된다.
또한, 제1 내지 제7실시예에 있어서는 Al과 Si와 Cu와의 합금의 Al배선막의 경우에 대해 설명했지만, 본 발명은 순Al의 배선막에 대해서도 유효하고, 더욱이 배선재료로서 Cu, Ag, Au 등의 도전재료나, 이들 도전재료의 합금 또는 이들 도전재료와 Al의 합금을 이용해도 된다.
또한, 본 발명은 상기한 실시예에 한정되는 것은 아니다. 예컨대, 제1 내지 제7실시예에서는 Al배선막을 접속구멍에 대해 매립하는 경우에 대해 설명했지만, 접속구멍에 한정되지 않고 절연막표면에 형성된 凹부, 예컨대 매립형 배선을 형성하기 위한 배선 형상 도랑의 매립에 대해서도 본 발명은 유효하다.
즉, 매립형 배선의 경우, 배선막을 형성한 후, 이 배선막을 케미컬·메카니컬·폴리싱법이나 에칭법 등의 가공법 등에 의한 상기 凹부에 선택적으로 매립하면 된다.
더욱이, 상기 접속구멍이나 凹부로서는 개공 직경이나 도랑폭이 1㎛ 이하, 또는 0.4㎛ 이하의 것에 대해 본 발명을 유효하게 적용할 수 있다.
더욱이, 도전성 피복막으로서 Ti막과 TiN막의 적층막을 이용했지만, 이에 한정되지 않고, 고융점금속막, 고융점금속질화물막, 또는 고융점규화물막, 또한 이들의 적층막, 예컨대 고융점금속막과 고융점금속질화물의 적층막, 고융점금속규화물막과 고융점금속질화물막의 적층막을 이용할 수 있다. 고융점금속으로서는 Ti 외에 W, Mo, Nb, Ta 등을 들 수 있다.
그 외, 본 발명의 요지를 이탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 애스팩트비가 1을 넘는 것과 같은 접속구멍내에 단절이나 보이드가 없는 배선층을 형성할 수 있기 때문에, 배선의 신뢰성을 개선시킬 수 있도록 된다.

Claims (19)

  1. 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 바이어스 스퍼터링법에 의해 상기 도전막중에 스퍼터링 가스 원자를 도입하면서 상기 도전막을 전체면에 형성함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정, 상기 도전막을 가공해서 배선을 형성하는 공정 및, 상기 배선을 형성하는 공정의 전 또는 후에 상기 도전막 중으로부터 상기 스퍼터링 가스 원자를 방출 제거하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 바이어스 스퍼터링법에 의해 스퍼터링 가스가 도입된 도전막을 전체면에 형성함과 더불어 상기 스퍼터링 가스가 상기 도전막으로부터 방출되지 않는 온도로 상기 기판을 가열해서 상기 접속구멍에 유동시켜 매립하는 공정, 상기 도전막을 가공해서 배선을 형성하는 공정 및, 상기 배선을 형성하기 전 또는 후에 상기 스퍼터링가스가 상기 도전막으로부터 방출되는 온도로 상기 기판을 가열해서 상기 스퍼터링가스를 상기 도전막으로부터 방출하는 공정을 갖추고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 스퍼터링법에 의해 도전막을 상기 기판상에 형성하는 공정, 상기 기판을 플라즈마에 쪼여 상기 도전막의 표면을 스퍼터 에칭하는 것에 의해 상기 접속구멍의 내면 전체를 상기 도전막에 의해 피복함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정 및, 상기 도전막을 가공해서 배선을 형성하는 공정을 갖추어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  4. 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 스퍼터링법에 의해 도전막을 상기 기판상에 형성하는 공정, 제1이온에너지를 갖춘 하전입자를 상기 도전막에 조사해서 상기 도전막의 표면을 스퍼터 에칭하는 것에 의해 상기 기판을 가열시키지 않고서 상기 접속구멍의 내면 전체를 상기 도전막에 의해 피복하는 공정, 상기 제1이온에너지 보다 작은 제2이온에너지를 갖춘 하전입자를 상기 도전막에 조사함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정 및, 상기 도전막을 가공해서 배선을 형성하는 공정을 갖추어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  5. 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 상기 접속구멍의 내면에서 최저 막두께가 20nm 이상으로 되는 도전막을 전체면에 형성함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정 및, 상기 도전막을 가공해서 배선을 형성하는 공정을 갖추어 이루어지고, 상기 도전막이 다결정구조이고, 상기 기판의 가열은 전체면에 상기 도전막이 형성된 후, 승온공정과 강온공정으로 이루어진 가열공정을 2회 이상 반복하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘으면서 개공측을 향해서 넓어진 테이퍼형상의 접속구멍을 형성하는 공정, 상기 접속구멍의 내면에서 최저 막두께가 20nm 이상으로 되는 도전막을 이방성 스퍼터링법에 의해 전체면에 형성함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정 및 상기 도전막을 가공해서 배선을 형성하는 공정을 갖추어 이루어지고, 상기 도전막이 다결정구조이고, 상기 기판의 가열은 전체면의 상기 도전막이 형성된 후, 승온공정과, 강온공정으로 이루어진 가열공정을 2회 이상 반복하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제1항에 있어서, 상기 매립공정에 있어서 상기 기판의 가열의 경우에 스퍼터에칭 되지 않는 에너지를 갖춘 하전입자를 상기 도전막에 조사하여 상기 도전막의 표면의 원자의 확산을 증속시키는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제2항에 있어서, 상기 매립공정에 있어서 상기 기판의 가열의 경우에 스퍼터에칭 되지 않는 에너지를 갖춘 하전입자를 상기 도전막에 조사하여 상기 도전막의 표면의 원자의 확산을 증속시키는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제3항에 있어서, 상기 매립공정에 있어서 상기 기판의 가열의 경우에 스퍼터에칭 되지 않는 에너지를 갖춘 하전입자를 상기 도전막에 조사하여 상기 도전막의 표면의 원자의 확산을 증속시키는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제5항에 있어서, 상기 매립공정에 있어서 상기 기판의 가열의 경우에 스퍼터에칭 되지 않는 에너지를 갖춘 하전입자를 상기 도전막에 조사하여 상기 도전막의 표면의 원자의 확산을 증속시키는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제6항에 있어서, 상기 매립공정에 있어서 상기 기판의 가열의 경우에 스퍼터에칭 되지 않는 에너지를 갖춘 하전입자를 상기 도전막에 조사하여 상기 도전막의 표면의 원자의 확산을 증속시키는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 기판상에 절연막을 형성하는 공정과, 이 절연막에 애스팩트비가 1을 넘는 접속구멍을 형성하는 공정, 상기 접속구멍의 내면을 피복하는 도전성 피복막을 형성하는 공정, 적어도 상기 도전성 피복막의 표면에 흡착되어 있는 가스를 제거하는 공정, 도전막을 전체면에 형성함과 더불어 상기 기판을 가열해서 상기 도전막을 상기 접속구멍에 유동시켜 매립하는 공정 및, 상기 도전막을 가공해서 배선을 형성하는 공정을 갖추어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제12항에 있어서, 상기 가스의 제거는 기판가열, 하전입자 조사 또는 자외선 조사에 의해 수행되는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제12항에 있어서, 상기 가스의 제거는 상기 도전막의 형성전에 상기 기판을 냉각하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제1항에 있어서, 상기 도전막은 다결정구조이고, 상기 기판의 가열은 전체면에 사기 도전막이 형성된 후, 승온공정과 강온공정으로 이루어진 가열공정을 2회 이상 반복하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제2항에 있어서, 상기 도전막은 다결정구조이고, 상기 기판의 가열은 전체면에 상기 도전막이 형성된 후, 승온공정과 강온공정으로 이루어진 가열공정을 2회 이상 반복하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제3항에 있어서, 상기 도전막은 다결정구조이고, 상기 기판의 가열은 전체면에 상기 도전막이 형성된 후, 승온공정과 강온공정으로 이루어진 가열공정을 2회 이상 반복하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제4항에 있어서, 상기 도전막은 다결정구조이고, 상기 기판의 가열은 전체면에 상기 도전막이 형성된 후, 승온공정과 강온공정으로 이루어진 가열공정을 2회 이상 반복하는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제12항에 있어서, 상기 도전막은 다결정구조이고, 상기 기판의 가열은 전체면에 상기 도전막이 형성된 후, 승온공정과 강온공정으로 이루어진 가열공정을 2회 이상 반복하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019940030063A 1993-11-16 1994-11-16 반도체장치의 제조방법 KR0169270B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP93-286987 1993-11-16
JP28698793 1993-11-16
JP94-174234 1994-07-26
JP17423494 1994-07-26
JP26742894A JP3382031B2 (ja) 1993-11-16 1994-10-31 半導体装置の製造方法
JP94-267428 1994-10-31

Publications (1)

Publication Number Publication Date
KR0169270B1 true KR0169270B1 (ko) 1999-02-01

Family

ID=27323903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030063A KR0169270B1 (ko) 1993-11-16 1994-11-16 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US5723367A (ko)
JP (1) JP3382031B2 (ko)
KR (1) KR0169270B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051844A (ko) * 1999-11-22 2001-06-25 가네꼬 히사시 아르곤 가스를 방출할 수 있는 반도체 디바이스의제조방법 및 반도체 디바이스의 제조장치

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395299B2 (ja) * 1993-11-08 2003-04-07 ソニー株式会社 半導体装置の配線構造及び配線形成方法
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
US6399143B1 (en) 1996-04-09 2002-06-04 Delsys Pharmaceutical Corporation Method for clamping and electrostatically coating a substrate
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
GB2319532B (en) * 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
US5994217A (en) * 1996-12-16 1999-11-30 Chartered Semiconductor Manufacturing Ltd. Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers
US6436246B1 (en) 1997-01-27 2002-08-20 Micron Technology, Inc. Collimated sputter deposition monitor using sheet resistance
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
KR100480572B1 (ko) * 1997-11-13 2005-09-30 삼성전자주식회사 알루미늄배선층형성방법
KR20010032498A (ko) * 1997-11-26 2001-04-25 조셉 제이. 스위니 손상없는 스컵쳐 코팅 증착
US20050272254A1 (en) * 1997-11-26 2005-12-08 Applied Materials, Inc. Method of depositing low resistivity barrier layers for copper interconnects
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
JP3435061B2 (ja) * 1998-04-23 2003-08-11 株式会社神戸製鋼所 金属配線膜の形成方法
JP2000068230A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置、その製造装置、および、その製造方法
US6156650A (en) * 1998-11-13 2000-12-05 Advanced Micro Devices, Inc. Method of releasing gas trapped during deposition
US6306265B1 (en) * 1999-02-12 2001-10-23 Applied Materials, Inc. High-density plasma for ionized metal deposition capable of exciting a plasma wave
US20020016050A1 (en) * 1999-10-06 2002-02-07 Stefan J. Weber Heat-up time reduction before metal deposition
AT408157B (de) * 1999-10-15 2001-09-25 Electrovac Verfahren zur herstellung eines feldemissions-displays
US6579783B2 (en) * 2000-07-07 2003-06-17 Applied Materials, Inc. Method for high temperature metal deposition for reducing lateral silicidation
US6509274B1 (en) * 2000-08-04 2003-01-21 Applied Materials, Inc. Method for forming aluminum lines over aluminum-filled vias in a semiconductor substrate
JP4580085B2 (ja) * 2000-10-26 2010-11-10 メック株式会社 金属スズまたはスズ合金をエッチングする方法ならびに金属スズまたはスズ合金のエッチング液
US6819836B2 (en) 2000-12-19 2004-11-16 Intel Corporation Photonic and electronic components on a shared substrate with through substrate communication
US6650823B1 (en) * 2000-12-19 2003-11-18 Intel Corporation Method of creating a photonic via using fiber optic
KR100439475B1 (ko) * 2001-09-28 2004-07-09 삼성전자주식회사 금속층 적층방법 및 장치
JP2003142484A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4344197B2 (ja) * 2003-08-26 2009-10-14 パナソニック株式会社 絶縁膜測定装置、絶縁膜測定方法及び絶縁膜評価装置
US7312162B2 (en) * 2005-05-17 2007-12-25 Applied Materials, Inc. Low temperature plasma deposition process for carbon layer deposition
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system
US7422775B2 (en) * 2005-05-17 2008-09-09 Applied Materials, Inc. Process for low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7429532B2 (en) * 2005-08-08 2008-09-30 Applied Materials, Inc. Semiconductor substrate process using an optically writable carbon-containing mask
US7323401B2 (en) * 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
US7335611B2 (en) * 2005-08-08 2008-02-26 Applied Materials, Inc. Copper conductor annealing process employing high speed optical annealing with a low temperature-deposited optical absorber layer
US7312148B2 (en) * 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
JP4720414B2 (ja) * 2005-10-06 2011-07-13 日本ビクター株式会社 固体撮像素子及びその製造方法
JP5159165B2 (ja) * 2007-05-14 2013-03-06 株式会社アルバック 凹部充填方法
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
JP2013143442A (ja) * 2012-01-10 2013-07-22 Ulvac Japan Ltd デバイスの製造方法および製造装置
KR20130087929A (ko) * 2012-01-30 2013-08-07 에스케이하이닉스 주식회사 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법
JP5963191B2 (ja) * 2012-05-31 2016-08-03 国立大学法人茨城大学 半導体集積回路装置及びその製造方法
US9875966B1 (en) * 2016-08-01 2018-01-23 International Business Machines Corporation Method and structure of forming low resistance interconnects
TWI676710B (zh) * 2017-09-28 2019-11-11 日商國際電氣股份有限公司 半導體裝置的製造方法、基板處理裝置及記錄媒體
JP7030626B2 (ja) 2018-06-21 2022-03-07 三菱電機株式会社 アルミニウム膜の形成方法
EP3911132A1 (en) * 2020-05-12 2021-11-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a solid body protecting a component carrier hole from foreign material ingression

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6269534A (ja) * 1985-09-20 1987-03-30 Nippon Telegr & Teleph Corp <Ntt> 平坦性薄膜の形成方法
CA1247464A (en) * 1985-05-13 1988-12-28 Hiroaki Nakamura Method for forming a planarized thin film
JPS6319840A (ja) * 1986-07-14 1988-01-27 Hitachi Ltd 薄膜の形成方法
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
JP2602276B2 (ja) * 1987-06-30 1997-04-23 株式会社日立製作所 スパツタリング方法とその装置
JPH01230253A (ja) * 1988-03-10 1989-09-13 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH01258444A (ja) * 1988-04-08 1989-10-16 Fujitsu Ltd ドライ前処理装置
JPH0220044A (ja) * 1988-07-08 1990-01-23 Seiko Epson Corp 半導体装置の製造方法
JPH0232543A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd 半導体装置およびその製造方法
JPH0365013A (ja) * 1989-08-02 1991-03-20 Nec Corp 電磁式ブレーカ
KR930005238B1 (ko) * 1990-10-25 1993-06-16 현대전자산업 주식회사 금속박막의 평탄화 형성방법
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
US5360524A (en) * 1993-04-13 1994-11-01 Rudi Hendel Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051844A (ko) * 1999-11-22 2001-06-25 가네꼬 히사시 아르곤 가스를 방출할 수 있는 반도체 디바이스의제조방법 및 반도체 디바이스의 제조장치

Also Published As

Publication number Publication date
US5723367A (en) 1998-03-03
JP3382031B2 (ja) 2003-03-04
JPH0897279A (ja) 1996-04-12

Similar Documents

Publication Publication Date Title
KR0169270B1 (ko) 반도체장치의 제조방법
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US7645696B1 (en) Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
US6429493B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
US6107182A (en) Semiconductor device and method of fabricating the same
JP3535893B2 (ja) 半導体装置の金属層形成方法
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
JP2000174026A (ja) 半導体フィ―チャの低温銅リフロ―を改善する構造と方法
JPH077077A (ja) 半導体装置及びその製造方法
JPH10223608A (ja) 半導体装置の製造方法
US5985751A (en) Process for fabricating interconnection of semiconductor device
JPH0936230A (ja) 半導体装置の製造方法
KR100359590B1 (ko) 반도체장치및그제조방법
US7091609B2 (en) Semiconductor devices including an alloy layer and a wetting layer on an interlayer dielectric
JP2006245240A (ja) 半導体装置及びその製造方法
KR100496716B1 (ko) 반도체장치및그제조방법
JPH05121356A (ja) 配線形成方法
JP2003133255A (ja) 障壁金属層の積層方法
JP2003197744A (ja) 半導体装置の製造方法
JP2928057B2 (ja) 半導体装置の製造方法
JP3239460B2 (ja) 接続孔の形成方法
JPH1180961A (ja) プラズマ処理装置およびプラズマ処理方法
JPH11233517A (ja) 半導体装置の銅配線
JP3607515B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee