JP2000068230A - 半導体装置、その製造装置、および、その製造方法 - Google Patents
半導体装置、その製造装置、および、その製造方法Info
- Publication number
- JP2000068230A JP2000068230A JP10239190A JP23919098A JP2000068230A JP 2000068230 A JP2000068230 A JP 2000068230A JP 10239190 A JP10239190 A JP 10239190A JP 23919098 A JP23919098 A JP 23919098A JP 2000068230 A JP2000068230 A JP 2000068230A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- temperature
- cooling
- metal film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
- C23C14/541—Heating or cooling of the substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/021—Cleaning or etching treatments
- C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/907—Continuous processing
- Y10S438/908—Utilizing cluster apparatus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Abstract
(57)【要約】
【課題】 本発明は所定領域に金属膜を備える半導体装
置の製造に好適な製造装置に関し、金属膜の成膜が開始
される以前に半導体基板を冷却して金属膜のカバレッジ
の向上および金属膜間での反応生成物の発生の防止を可
能とすることを目的とする。 【解決手段】 半導体基板に設けられたホールの内部を
含む成膜領域に、金属膜を形成する半導体装置の製造装
置を設ける。半導体基板を脱ガス温度に加熱して脱ガス
処理を行う脱ガスチャンバ３４を設ける。半導体基板を
成膜温度に加熱した状態で、成膜領域に金属膜を成膜す
る成膜チャンバ４０を設ける。脱ガス処理の終了後、金
属膜の成膜が開始される以前に、半導体基板の温度を、
成膜温度に比して低温であり、かつ、−５０℃から１５
０℃の範囲に属する冷却温度に冷却する冷却チャンバ３
８を設ける。
置の製造に好適な製造装置に関し、金属膜の成膜が開始
される以前に半導体基板を冷却して金属膜のカバレッジ
の向上および金属膜間での反応生成物の発生の防止を可
能とすることを目的とする。 【解決手段】 半導体基板に設けられたホールの内部を
含む成膜領域に、金属膜を形成する半導体装置の製造装
置を設ける。半導体基板を脱ガス温度に加熱して脱ガス
処理を行う脱ガスチャンバ３４を設ける。半導体基板を
成膜温度に加熱した状態で、成膜領域に金属膜を成膜す
る成膜チャンバ４０を設ける。脱ガス処理の終了後、金
属膜の成膜が開始される以前に、半導体基板の温度を、
成膜温度に比して低温であり、かつ、−５０℃から１５
０℃の範囲に属する冷却温度に冷却する冷却チャンバ３
８を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、その
製造装置、および、その製造方法に係り、特に、半導体
基板の所定領域に金属膜を備える半導体装置、および、
その半導体装置の製造に好適な製造装置および製造方法
に関する。
製造装置、および、その製造方法に係り、特に、半導体
基板の所定領域に金属膜を備える半導体装置、および、
その半導体装置の製造に好適な製造装置および製造方法
に関する。
【０００２】
【従来の技術】図２６は、従来の半導体装置の製造過程
で実行される一連の処理のフローチャートを示す。図２
６に示す一連の処理は、半導体基板に設けられたコンタ
クトホール、バイアホール、または、溝など（以下、こ
れらを総称して「ホール」と称す）の内部を含む所定領
域に金属膜を成膜するために実行される。金属膜の成膜
過程では、図２６に示す如く、先ず、ステップ１０の処
理が実行される。
で実行される一連の処理のフローチャートを示す。図２
６に示す一連の処理は、半導体基板に設けられたコンタ
クトホール、バイアホール、または、溝など（以下、こ
れらを総称して「ホール」と称す）の内部を含む所定領
域に金属膜を成膜するために実行される。金属膜の成膜
過程では、図２６に示す如く、先ず、ステップ１０の処
理が実行される。
【０００３】ステップ１０では、真空雰囲気中で半導体
基板を所定の脱ガス温度に加熱して基板に含まれるガス
を抜く処理、すなわち、脱ガス処理が実行される。脱ガ
ス処理は、基板に含まれるガスにより金属膜の成膜が妨
害されるのを防止するために実行される。脱ガス処理が
終了すると、次に、必要に応じてステップ１２の処理が
実行される。
基板を所定の脱ガス温度に加熱して基板に含まれるガス
を抜く処理、すなわち、脱ガス処理が実行される。脱ガ
ス処理は、基板に含まれるガスにより金属膜の成膜が妨
害されるのを防止するために実行される。脱ガス処理が
終了すると、次に、必要に応じてステップ１２の処理が
実行される。
【０００４】ステップ１２では、ホールの開口部近傍、
すなわち、ホールトップを拡大することを目的としてス
パッタエッチングが実行される。本ステップ１２の処理
が実行されると、ホールトップの径が広がってホールの
内部に金属膜を成膜し易い状況が形成される。尚、本ス
テップの処理は、省略される場合がある。
すなわち、ホールトップを拡大することを目的としてス
パッタエッチングが実行される。本ステップ１２の処理
が実行されると、ホールトップの径が広がってホールの
内部に金属膜を成膜し易い状況が形成される。尚、本ス
テップの処理は、省略される場合がある。
【０００５】ステップ１４では、半導体基板を所定の成
膜温度に加熱した状態で、半導体基板の表面に金属膜を
成膜する処理が実行される。
膜温度に加熱した状態で、半導体基板の表面に金属膜を
成膜する処理が実行される。
【０００６】ステップ１６では、成膜温度に加熱されて
いる半導体基板を常温に戻すための冷却処理が実行され
る。上記の処理が終了することにより、半導体基板上に
１層の金属膜が成膜される。以下、上述した一連の処理
を「第１の従来処理」と称す。
いる半導体基板を常温に戻すための冷却処理が実行され
る。上記の処理が終了することにより、半導体基板上に
１層の金属膜が成膜される。以下、上述した一連の処理
を「第１の従来処理」と称す。
【０００７】図２７は、従来の半導体装置の製造過程で
実行される他の一連の処理のフローチャートを示す。図
２７に示す一連の処理は、半導体基板の表面に材質の異
なる複数の金属膜で構成される金属積層膜を形成するた
めに実行される。尚、図２７において、図２６に示すス
テップと同一の処理を実行するステップについては、同
一の符号を付してその説明を省略する。
実行される他の一連の処理のフローチャートを示す。図
２７に示す一連の処理は、半導体基板の表面に材質の異
なる複数の金属膜で構成される金属積層膜を形成するた
めに実行される。尚、図２７において、図２６に示すス
テップと同一の処理を実行するステップについては、同
一の符号を付してその説明を省略する。
【０００８】すなわち、金属積層膜の形成過程において
は、図２７に示す如く、第１の金属膜の成膜処理（ステ
ップ１４の処理）の終了後に、第２の金属膜の成膜処理
（ステップ１８の処理）が実行される。
は、図２７に示す如く、第１の金属膜の成膜処理（ステ
ップ１４の処理）の終了後に、第２の金属膜の成膜処理
（ステップ１８の処理）が実行される。
【０００９】ステップ１８では、半導体基板を所定の成
膜温度に加熱した状態で、半導体基板の表面に金属膜を
成膜する処理が実行される。以後、半導体基板を常温に
戻すための冷却処理（ステップ１６）が実行されること
により金属積層膜の形成工程が終了する。以下、上述し
た一連の処理を「第２の従来処理」を称す。
膜温度に加熱した状態で、半導体基板の表面に金属膜を
成膜する処理が実行される。以後、半導体基板を常温に
戻すための冷却処理（ステップ１６）が実行されること
により金属積層膜の形成工程が終了する。以下、上述し
た一連の処理を「第２の従来処理」を称す。
【００１０】
【発明が解決しようとする課題】第１または第２の従来
処理において、脱ガス処理やスパッタエッチングの実行
中は、半導体基板が、金属膜の成膜温度に比して高い温
度に加熱される。また、第２の従来処理において、第１
の金属膜を成膜する過程では、半導体基板が、第２の金
属膜の成膜に必要な温度に比して高い温度に加熱される
ことがある。特に、第１または第２の従来処理が、脱ガ
ス処理や金属成膜処理を連続的に実行し得る製造装置で
行われる場合は、半導体基板の温度が目標の成膜温度に
比して著しく高い状況下で金属膜の成膜が開始される事
態が生じ得る。
処理において、脱ガス処理やスパッタエッチングの実行
中は、半導体基板が、金属膜の成膜温度に比して高い温
度に加熱される。また、第２の従来処理において、第１
の金属膜を成膜する過程では、半導体基板が、第２の金
属膜の成膜に必要な温度に比して高い温度に加熱される
ことがある。特に、第１または第２の従来処理が、脱ガ
ス処理や金属成膜処理を連続的に実行し得る製造装置で
行われる場合は、半導体基板の温度が目標の成膜温度に
比して著しく高い状況下で金属膜の成膜が開始される事
態が生じ得る。
【００１１】半導体基板のホール内部における金属膜の
被覆状態、すなわち、金属膜のカバレッジは、金属膜の
成膜開始時点での半導体基板の温度が高いほど悪化す
る。また、その悪化傾向は、金属膜の成膜時におけるプ
ロセス温度が高いほど顕著に現れる。従って、第１の従
来処理によれば、ホールの内部において良好なカバレッ
ジを得ることが必ずしも容易ではない。
被覆状態、すなわち、金属膜のカバレッジは、金属膜の
成膜開始時点での半導体基板の温度が高いほど悪化す
る。また、その悪化傾向は、金属膜の成膜時におけるプ
ロセス温度が高いほど顕著に現れる。従って、第１の従
来処理によれば、ホールの内部において良好なカバレッ
ジを得ることが必ずしも容易ではない。
【００１２】材質の異なる複数の金属膜で構成される金
属積層膜を形成する場合に、半導体基板が高温に維持さ
れたまま上層の金属膜の成膜が開始されると、下層の金
属膜と上層の金属膜との境界部に、両者の反応生成物が
形成されることがある。金属積層膜の最上層には、例え
ば、写真製版の精度を確保するために、低い反射率を有
する反射防止膜が比較的薄い膜厚で形成されることがあ
る。このような反射防止膜と、その下層の金属膜との境
界部に反応生成物が形成されると、その影響で、反射防
止膜の表面、すなわち、金属積層膜の表面に溝状の陥没
が生ずることがある。
属積層膜を形成する場合に、半導体基板が高温に維持さ
れたまま上層の金属膜の成膜が開始されると、下層の金
属膜と上層の金属膜との境界部に、両者の反応生成物が
形成されることがある。金属積層膜の最上層には、例え
ば、写真製版の精度を確保するために、低い反射率を有
する反射防止膜が比較的薄い膜厚で形成されることがあ
る。このような反射防止膜と、その下層の金属膜との境
界部に反応生成物が形成されると、その影響で、反射防
止膜の表面、すなわち、金属積層膜の表面に溝状の陥没
が生ずることがある。
【００１３】金属積層膜は、半導体装置の金属配線の基
材として用いられる。従って、金属積層膜には、その形
成の終了後に、金属配線を形成するためのエッチングが
施される。金属積層膜の表面に、溝状の陥没部が存在す
る場合は、その陥没部に、特に、その陥没部端部の鋭利
な角部に、エッチングにより生じた異物が残存し易い。
このような異物の残存は、エッチング不良を引き起こ
し、ひいては、パターンショートの原因となる。
材として用いられる。従って、金属積層膜には、その形
成の終了後に、金属配線を形成するためのエッチングが
施される。金属積層膜の表面に、溝状の陥没部が存在す
る場合は、その陥没部に、特に、その陥没部端部の鋭利
な角部に、エッチングにより生じた異物が残存し易い。
このような異物の残存は、エッチング不良を引き起こ
し、ひいては、パターンショートの原因となる。
【００１４】更に、下層の金属層と上層の金属層との界
面に形成される反応生成物が、抵抗率の高い物質である
場合は、その反応生成物が存在することにより、金属配
線の抵抗が上昇する事態が生ずる。従って、金属積層膜
を形成する際には、材質の異なる金属膜の境界部、特
に、最上層の金属膜とその下層の金属膜との間に反応生
成物が形成されるのを防止することが重要である。しか
しながら、第２の従来処理によれば、下層の金属膜に重
ねて上層の金属膜を成膜する際に、半導体基板が十分に
加熱されたまま上層の金属膜の生成が開始される。この
ため、第２の従来処理によっては、金属膜間に反応生成
物を形成させることなく金属積層膜を形成することが必
ずしも容易ではなかった。
面に形成される反応生成物が、抵抗率の高い物質である
場合は、その反応生成物が存在することにより、金属配
線の抵抗が上昇する事態が生ずる。従って、金属積層膜
を形成する際には、材質の異なる金属膜の境界部、特
に、最上層の金属膜とその下層の金属膜との間に反応生
成物が形成されるのを防止することが重要である。しか
しながら、第２の従来処理によれば、下層の金属膜に重
ねて上層の金属膜を成膜する際に、半導体基板が十分に
加熱されたまま上層の金属膜の生成が開始される。この
ため、第２の従来処理によっては、金属膜間に反応生成
物を形成させることなく金属積層膜を形成することが必
ずしも容易ではなかった。
【００１５】本発明は、上記のような課題を解決するた
めになされたもので、金属膜の成膜が開始される以前に
半導体基板を冷却することにより、金属膜のカバレッジ
を高めるうえで、或いは、金属膜間での反応生成物の発
生を防止するうえで有利な状態を形成し得る半導体装置
の製造装置を提供することを第１の目的とする。また、
本発明は、金属膜の成膜が開始される以前に半導体基板
を冷却することにより、金属膜のカバレッジを高めるこ
とのできる、或いは、金属膜間での反応生成物の発生を
防止することのできる半導体装置の製造方法を提供する
ことを第２の目的とする更に、本発明は、金属積層膜を
構成する複数の金属膜間に反応生成物を有しない半導体
装置を提供することを第３の目的とする。
めになされたもので、金属膜の成膜が開始される以前に
半導体基板を冷却することにより、金属膜のカバレッジ
を高めるうえで、或いは、金属膜間での反応生成物の発
生を防止するうえで有利な状態を形成し得る半導体装置
の製造装置を提供することを第１の目的とする。また、
本発明は、金属膜の成膜が開始される以前に半導体基板
を冷却することにより、金属膜のカバレッジを高めるこ
とのできる、或いは、金属膜間での反応生成物の発生を
防止することのできる半導体装置の製造方法を提供する
ことを第２の目的とする更に、本発明は、金属積層膜を
構成する複数の金属膜間に反応生成物を有しない半導体
装置を提供することを第３の目的とする。
【００１６】
【課題を解決するための手段】本発明の請求項１に係る
半導体装置の製造装置は、半導体基板に設けられたホー
ルの内部を含む成膜領域に、金属膜を形成する半導体装
置の製造装置であって、半導体基板を脱ガス温度に加熱
して脱ガス処理を行う脱ガス手段と、半導体基板を成膜
温度に加熱した状態で、前記成膜領域に金属膜を成膜す
る成膜手段と、前記脱ガス処理が終了した後、前記金属
膜の成膜が開始される以前に、半導体基板の温度を、前
記成膜温度に比して低温であり、かつ、−５０℃から１
５０℃の範囲に属する冷却温度に冷却する冷却手段と、
を備えることを特徴とするものである。
半導体装置の製造装置は、半導体基板に設けられたホー
ルの内部を含む成膜領域に、金属膜を形成する半導体装
置の製造装置であって、半導体基板を脱ガス温度に加熱
して脱ガス処理を行う脱ガス手段と、半導体基板を成膜
温度に加熱した状態で、前記成膜領域に金属膜を成膜す
る成膜手段と、前記脱ガス処理が終了した後、前記金属
膜の成膜が開始される以前に、半導体基板の温度を、前
記成膜温度に比して低温であり、かつ、−５０℃から１
５０℃の範囲に属する冷却温度に冷却する冷却手段と、
を備えることを特徴とするものである。
【００１７】本発明の請求項２に係る半導体装置の製造
装置は、前記脱ガス手段が、内部で前記脱ガス処理が実
行される脱ガスチャンバを備え、前記成膜手段が、内部
で金属膜の成膜処理が実行される成膜チャンバを備え、
前記冷却手段が、半導体基板を前記冷却温度に冷却する
冷却チャンバと、前記成膜温度を越える半導体基板を冷
却チャンバ内で冷却した後に前記成膜チャンバに搬送す
る搬送機構と、を備えることを特徴とするものである。
装置は、前記脱ガス手段が、内部で前記脱ガス処理が実
行される脱ガスチャンバを備え、前記成膜手段が、内部
で金属膜の成膜処理が実行される成膜チャンバを備え、
前記冷却手段が、半導体基板を前記冷却温度に冷却する
冷却チャンバと、前記成膜温度を越える半導体基板を冷
却チャンバ内で冷却した後に前記成膜チャンバに搬送す
る搬送機構と、を備えることを特徴とするものである。
【００１８】本発明の請求項３に係る半導体装置の製造
方法は、前記冷却チャンバが、その内部に前記冷却温度
に比して低温の不活性ガスを封入すると共に、半導体基
板は、その不活性ガスにさらされることにより冷却され
ることを特徴とするものである。
方法は、前記冷却チャンバが、その内部に前記冷却温度
に比して低温の不活性ガスを封入すると共に、半導体基
板は、その不活性ガスにさらされることにより冷却され
ることを特徴とするものである。
【００１９】本発明の請求項４に係る半導体装置の製造
装置は、前記冷却チャンバが、その内部に保持される半
導体基板の表面に、前記冷却温度に比して低温の不活性
ガスを吹き付ける不活性ガス噴射口を備えることを特徴
とするものである。
装置は、前記冷却チャンバが、その内部に保持される半
導体基板の表面に、前記冷却温度に比して低温の不活性
ガスを吹き付ける不活性ガス噴射口を備えることを特徴
とするものである。
【００２０】本発明の請求項５に係る半導体装置の製造
装置は、前記冷却チャンバが、前記冷却温度に比して低
い温度に冷却された状態で半導体基板と密着するステー
ジを備えることを特徴とするものである。
装置は、前記冷却チャンバが、前記冷却温度に比して低
い温度に冷却された状態で半導体基板と密着するステー
ジを備えることを特徴とするものである。
【００２１】本発明の請求項６に係る半導体装置の製造
装置は、前記脱ガス手段が、内部で前記脱ガス処理が実
行される脱ガスチャンバを備え、前記成膜手段が、内部
で金属膜の成膜処理が実行される成膜チャンバを備え、
前記冷却手段が、前記脱ガスチャンバまたは前記成膜チ
ャンバの内部に前記冷却温度に比して低温の不活性ガス
を導く不活性ガス導入機構と、前記不活性ガスの導かれ
るチャンバの内部で、半導体基板を、加熱された部材か
ら離れた位置に保持するホルダと、を備えることを特徴
とするものである。
装置は、前記脱ガス手段が、内部で前記脱ガス処理が実
行される脱ガスチャンバを備え、前記成膜手段が、内部
で金属膜の成膜処理が実行される成膜チャンバを備え、
前記冷却手段が、前記脱ガスチャンバまたは前記成膜チ
ャンバの内部に前記冷却温度に比して低温の不活性ガス
を導く不活性ガス導入機構と、前記不活性ガスの導かれ
るチャンバの内部で、半導体基板を、加熱された部材か
ら離れた位置に保持するホルダと、を備えることを特徴
とするものである。
【００２２】本発明の請求項７に係る半導体装置の製造
方法は、半導体基板に設けられたホールの内部を含む成
膜領域に、金属膜を形成する半導体装置の製造方法であ
って、半導体基板を成膜温度に加熱して前記成膜領域に
金属膜を成膜する工程と、前記金属膜の成膜が開始され
る以前に、半導体基板の温度を、前記成膜温度に比して
低温であり、かつ、−５０℃から１５０℃の範囲に属す
る冷却温度に冷却する工程と、を備えることを特徴とす
るものである。
方法は、半導体基板に設けられたホールの内部を含む成
膜領域に、金属膜を形成する半導体装置の製造方法であ
って、半導体基板を成膜温度に加熱して前記成膜領域に
金属膜を成膜する工程と、前記金属膜の成膜が開始され
る以前に、半導体基板の温度を、前記成膜温度に比して
低温であり、かつ、−５０℃から１５０℃の範囲に属す
る冷却温度に冷却する工程と、を備えることを特徴とす
るものである。
【００２３】本発明の請求項８に係る半導体装置の製造
方法は、金属膜を成膜する工程が、下層の金属膜に重ね
て最上層の金属膜を成膜する工程を含み、半導体基板を
冷却する工程が、最上層の金属膜の成膜が開始される以
前に、半導体基板の温度を、最上層の金属膜とその下層
の金属膜との反応温度以下に冷却する工程を含むことを
特徴とするものである。
方法は、金属膜を成膜する工程が、下層の金属膜に重ね
て最上層の金属膜を成膜する工程を含み、半導体基板を
冷却する工程が、最上層の金属膜の成膜が開始される以
前に、半導体基板の温度を、最上層の金属膜とその下層
の金属膜との反応温度以下に冷却する工程を含むことを
特徴とするものである。
【００２４】本発明の請求項９に係る半導体装置の製造
方法は、半導体基板を冷却する工程が、目標の冷却温度
に比して低温の不活性ガスに、半導体基板をさらす工程
を含むことを特徴とするものである。
方法は、半導体基板を冷却する工程が、目標の冷却温度
に比して低温の不活性ガスに、半導体基板をさらす工程
を含むことを特徴とするものである。
【００２５】本発明の請求項１０に係る半導体装置の製
造方法は、半導体基板を冷却する工程が、目標の冷却温
度に比して低温の不活性ガスを、半導体基板の表面に吹
き付ける工程を含むことを特徴とするものである。
造方法は、半導体基板を冷却する工程が、目標の冷却温
度に比して低温の不活性ガスを、半導体基板の表面に吹
き付ける工程を含むことを特徴とするものである。
【００２６】本発明の請求項１１に係る半導体装置の製
造方法は、半導体基板を冷却する工程が、半導体基板
を、目標の冷却温度に比して低温に冷却されたステージ
に密着させる工程を含むことを特徴とするものである。
造方法は、半導体基板を冷却する工程が、半導体基板
を、目標の冷却温度に比して低温に冷却されたステージ
に密着させる工程を含むことを特徴とするものである。
【００２７】本発明の請求項１２に係る半導体装置は、
材質の異なる複数の金属膜で構成される金属積層膜を備
える半導体装置であって、最上層の金属膜は、半導体基
板が、最上層の金属膜とその下層の金属膜との反応温度
以下に冷却された後に成膜され、最上層の金属膜と、そ
の下層の金属膜とは、境界部に反応生成物を介在させる
ことなく密着していることを特徴とするものである。
材質の異なる複数の金属膜で構成される金属積層膜を備
える半導体装置であって、最上層の金属膜は、半導体基
板が、最上層の金属膜とその下層の金属膜との反応温度
以下に冷却された後に成膜され、最上層の金属膜と、そ
の下層の金属膜とは、境界部に反応生成物を介在させる
ことなく密着していることを特徴とするものである。
【００２８】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【００２９】実施の形態１．図１は、本発明の実施の形
態１の半導体装置２０の製造過程における一状態を示
す。図１に示す状態において、半導体装置２０は、半導
体基板２２および金属膜２４を備えている。半導体基板
２２には、ホール２６が形成されている。ホール２６
は、半導体基板２２に、例えば、コンタクトホール、バ
イアホール、或いは、溝が設けられることにより形成さ
れる。
態１の半導体装置２０の製造過程における一状態を示
す。図１に示す状態において、半導体装置２０は、半導
体基板２２および金属膜２４を備えている。半導体基板
２２には、ホール２６が形成されている。ホール２６
は、半導体基板２２に、例えば、コンタクトホール、バ
イアホール、或いは、溝が設けられることにより形成さ
れる。
【００３０】金属膜２４は、例えばＡｌＣｕにより構成
されており、ホール２６の内部を含む半導体基板２２上
の所定領域に形成されている。半導体装置１０において
所望の品質を得るためには、ホール２６の内部におい
て、金属膜２６が半導体基板２２を良好に覆っているこ
と、すなわち、金属膜２６が良好なカバレッジを示すこ
とが重要である。本実施形態は、上記の要求が満たされ
るように、後述する製造装置を用いて、後述する製造方
法で金属膜２６が成膜される点に特徴を有している。
されており、ホール２６の内部を含む半導体基板２２上
の所定領域に形成されている。半導体装置１０において
所望の品質を得るためには、ホール２６の内部におい
て、金属膜２６が半導体基板２２を良好に覆っているこ
と、すなわち、金属膜２６が良好なカバレッジを示すこ
とが重要である。本実施形態は、上記の要求が満たされ
るように、後述する製造装置を用いて、後述する製造方
法で金属膜２６が成膜される点に特徴を有している。
【００３１】図２は、金属膜２４が成膜される以前の半
導体基板２２の断面図を示す。ホール開口後に半導体基
板２２に吸着した水分がその表面に残っていたり、ＳＯ
Ｇ等の層間膜自身に含有される水成分やガス成分が金属
膜２４の成膜中に噴出したりすると、半導体基板２２上
への金属膜２４の適正な成膜が妨げられる。このため、
金属膜２４の成膜処理は、半導体基板２２からガスの発
生源を除去した後に実行することが好ましい。
導体基板２２の断面図を示す。ホール開口後に半導体基
板２２に吸着した水分がその表面に残っていたり、ＳＯ
Ｇ等の層間膜自身に含有される水成分やガス成分が金属
膜２４の成膜中に噴出したりすると、半導体基板２２上
への金属膜２４の適正な成膜が妨げられる。このため、
金属膜２４の成膜処理は、半導体基板２２からガスの発
生源を除去した後に実行することが好ましい。
【００３２】また、ホール２６の内部における金属膜２
４のカバレッジは、ホール２６の幅に対する深さの比、
すなわち、ホール２６のアスペクト比が大きいほど悪化
し易くなると共に、ホール２６の開口部、すなわち、ホ
ールトップの径が大きいほど良好となる。このため、ホ
ール２６のアスペクト比が大きい場合には、ホールトッ
プを開口する処理を行った後に金属膜２４の成膜処理を
開始することが望ましい。
４のカバレッジは、ホール２６の幅に対する深さの比、
すなわち、ホール２６のアスペクト比が大きいほど悪化
し易くなると共に、ホール２６の開口部、すなわち、ホ
ールトップの径が大きいほど良好となる。このため、ホ
ール２６のアスペクト比が大きい場合には、ホールトッ
プを開口する処理を行った後に金属膜２４の成膜処理を
開始することが望ましい。
【００３３】半導体基板２２を対象とする脱ガス処理
は、例えば、基板を加熱することにより実現することが
できる。一方、ホールトップの径の拡大は、半導体基板
２２の表面にスパッタエッチングを施すことにより実現
される。従って、半導体装置２０の製造過程では、金属
膜２４の成膜に先だってこれらの処理を実行することが
望ましい。脱ガス処理の実行中は、半導体基板２２の温
度が１００℃〜６００℃程度に上昇する。また、半導体
基板２２の温度は、スパッタエッチングの実行中におい
ても同様に高温となる。従って、それらの処理が終了し
た直後は、半導体基板２０が十分に高温に維持されてい
る。
は、例えば、基板を加熱することにより実現することが
できる。一方、ホールトップの径の拡大は、半導体基板
２２の表面にスパッタエッチングを施すことにより実現
される。従って、半導体装置２０の製造過程では、金属
膜２４の成膜に先だってこれらの処理を実行することが
望ましい。脱ガス処理の実行中は、半導体基板２２の温
度が１００℃〜６００℃程度に上昇する。また、半導体
基板２２の温度は、スパッタエッチングの実行中におい
ても同様に高温となる。従って、それらの処理が終了し
た直後は、半導体基板２０が十分に高温に維持されてい
る。
【００３４】図３は、上述した脱ガス処理およびスパッ
タエッチングの直後に金属膜２４の成膜を開始する手法
で製造された半導体装置２０の断面図を示す。半導体基
板２２の温度が金属膜２４の成膜温度を越えていると、
金属膜２４のカバレッジが悪化する。このため、脱ガス
処理やスパッタエッチングの直後に金属膜２４の成膜が
開始されると、図３に示す如く、ホール２６の内部、特
に、ホールボトムの近傍に、金属膜２４のカバレッジが
悪い部分が形成されることがある。
タエッチングの直後に金属膜２４の成膜を開始する手法
で製造された半導体装置２０の断面図を示す。半導体基
板２２の温度が金属膜２４の成膜温度を越えていると、
金属膜２４のカバレッジが悪化する。このため、脱ガス
処理やスパッタエッチングの直後に金属膜２４の成膜が
開始されると、図３に示す如く、ホール２６の内部、特
に、ホールボトムの近傍に、金属膜２４のカバレッジが
悪い部分が形成されることがある。
【００３５】図４は、上述したカバレッジの悪化を防止
するために本実施形態において実行される一連の処理の
フローチャートを示す。図４に示す一連の処理において
は、第１の従来処理（図２６参照）の場合と同様に、先
ず、ステップ１０の処理が実行される。
するために本実施形態において実行される一連の処理の
フローチャートを示す。図４に示す一連の処理において
は、第１の従来処理（図２６参照）の場合と同様に、先
ず、ステップ１０の処理が実行される。
【００３６】ステップ１０では、真空雰囲気中で半導体
基板２２を所定の脱ガス温度に加熱して基板に含まれる
ガスを抜く処理、すなわち、脱ガス処理が実行される。
本ステップの処理が実行されると、半導体基板２２は、
１００℃〜６００℃程度に加熱される。
基板２２を所定の脱ガス温度に加熱して基板に含まれる
ガスを抜く処理、すなわち、脱ガス処理が実行される。
本ステップの処理が実行されると、半導体基板２２は、
１００℃〜６００℃程度に加熱される。
【００３７】ステップ１２では、必要に応じて、ホール
トップを拡大するためのスパッタエッチングが実行され
る。本ステップの処理が実行されることにより、半導体
基板２２の温度は、１００℃〜６００℃程度に加熱され
る。尚、本ステップの処理は省略可能な処理である。
トップを拡大するためのスパッタエッチングが実行され
る。本ステップの処理が実行されることにより、半導体
基板２２の温度は、１００℃〜６００℃程度に加熱され
る。尚、本ステップの処理は省略可能な処理である。
【００３８】本実施形態の製造方法においては、上記ス
テップ１０、または、ステップ１２の処理が終了した
後、金属膜２４の成膜が開始される以前にステップ２８
の処理が実行される。ステップ２８では、半導体基板２
２の冷却処理が実行される。本ステップ２８において、
半導体基板２２は、−５０℃〜１５０℃の範囲に属し、
かつ、金属膜２４の成膜温度以下の所定の冷却温度に冷
却される。
テップ１０、または、ステップ１２の処理が終了した
後、金属膜２４の成膜が開始される以前にステップ２８
の処理が実行される。ステップ２８では、半導体基板２
２の冷却処理が実行される。本ステップ２８において、
半導体基板２２は、−５０℃〜１５０℃の範囲に属し、
かつ、金属膜２４の成膜温度以下の所定の冷却温度に冷
却される。
【００３９】半導体基板２２の冷却処理が終了すると、
次に、ステップ１４の処理が実行される。ステップ１４
では、半導体基板を所定の成膜温度に加熱した状態で、
半導体基板２２の表面に金属膜２４を成膜する処理が実
行される。
次に、ステップ１４の処理が実行される。ステップ１４
では、半導体基板を所定の成膜温度に加熱した状態で、
半導体基板２２の表面に金属膜２４を成膜する処理が実
行される。
【００４０】ステップ１６では、成膜温度に加熱されて
いる半導体基板２２を常温に戻すための冷却処理が実行
される。上記の処理が終了することにより、金属膜２４
の成膜処理が終了する。
いる半導体基板２２を常温に戻すための冷却処理が実行
される。上記の処理が終了することにより、金属膜２４
の成膜処理が終了する。
【００４１】上述の如く、本実施形態の半導体装置の製
造方法によれば、半導体基板２２を適当に冷却した後に
金属膜２４の成膜が開始される。金属膜２４の成膜が開
始される時点で、半導体基板２２が成膜温度以下に冷却
されていると、アスペクト比の大きなホールの内部にお
いても良好なカバレッジを得ることができる。また、半
導体基板２２の冷却処理を成膜処理の開始以前に完了さ
せることによれば、成膜処理が開始された後に半導体基
板２２を効率良く加熱して、効率良く金属膜２４を成膜
することができる。従って、本実施形態の半導体装置の
製造方法によれば、ホール２６の内部に、良好なカバレ
ッジを示す金属膜２４を、効率良く成膜することができ
る。
造方法によれば、半導体基板２２を適当に冷却した後に
金属膜２４の成膜が開始される。金属膜２４の成膜が開
始される時点で、半導体基板２２が成膜温度以下に冷却
されていると、アスペクト比の大きなホールの内部にお
いても良好なカバレッジを得ることができる。また、半
導体基板２２の冷却処理を成膜処理の開始以前に完了さ
せることによれば、成膜処理が開始された後に半導体基
板２２を効率良く加熱して、効率良く金属膜２４を成膜
することができる。従って、本実施形態の半導体装置の
製造方法によれば、ホール２６の内部に、良好なカバレ
ッジを示す金属膜２４を、効率良く成膜することができ
る。
【００４２】次に、図５を参照して、上述した製造方法
の実行に適した製造装置について説明する。図５は、本
実施形態の半導体装置の製造装置３０の斜視図を示す。
本実施形態の製造装置３０は、その中央部に搬送機構３
２を備えている。搬送機構３２の周囲には、脱ガスチャ
ンバ３４、スパッタエッチングチャンバ３６、第１およ
び第２の冷却チャンバ３８，３９、成膜チャンバ４０、
および、ロードロックチャンバ４１を備えている。それ
らのチャンバ３４〜４１は、それぞれ、その内部空間を
搬送機構３２の空間から遮断する機構、その内部空間を
真空状態に減圧する機構、および、搬送機構３２による
半導体基板２２の出し入れを可能とする機構を備えてい
る。
の実行に適した製造装置について説明する。図５は、本
実施形態の半導体装置の製造装置３０の斜視図を示す。
本実施形態の製造装置３０は、その中央部に搬送機構３
２を備えている。搬送機構３２の周囲には、脱ガスチャ
ンバ３４、スパッタエッチングチャンバ３６、第１およ
び第２の冷却チャンバ３８，３９、成膜チャンバ４０、
および、ロードロックチャンバ４１を備えている。それ
らのチャンバ３４〜４１は、それぞれ、その内部空間を
搬送機構３２の空間から遮断する機構、その内部空間を
真空状態に減圧する機構、および、搬送機構３２による
半導体基板２２の出し入れを可能とする機構を備えてい
る。
【００４３】製造装置３０は、その内部で、上記図４に
示す一連の処理を連続的に実行するための制御装置を備
えている。すなわち、製造装置３０にセットされた半導
体基板２２（図２に示す状態の基板）は、製造装置３０
の起動が要求された後、先ず搬送機構３２によって脱ガ
スチャンバ３４に搬送される。脱ガスチャンバ３４の内
部では、所定の条件に従って脱ガス処理が実行される。
次に、半導体基板２２は、搬送機構３２によりスパッタ
エッチングチャンバ３６に搬送される。スパッタエッチ
ングチャンバ３６の内部では、所定の条件に従ってスパ
ッタエッチングが実行される。
示す一連の処理を連続的に実行するための制御装置を備
えている。すなわち、製造装置３０にセットされた半導
体基板２２（図２に示す状態の基板）は、製造装置３０
の起動が要求された後、先ず搬送機構３２によって脱ガ
スチャンバ３４に搬送される。脱ガスチャンバ３４の内
部では、所定の条件に従って脱ガス処理が実行される。
次に、半導体基板２２は、搬送機構３２によりスパッタ
エッチングチャンバ３６に搬送される。スパッタエッチ
ングチャンバ３６の内部では、所定の条件に従ってスパ
ッタエッチングが実行される。
【００４４】スパッタエッチングが終了すると、半導体
基板２２は、搬送機構３２により第１の冷却チャンバ３
８に搬送され、所定時間、その内部に保持される。半導
体基板２２が第１の冷却チャンバ３８内に保持される時
間は、半導体基板２２を所定の冷却温度に冷却するのに
必要な時間として実験的に定められた時間である。従っ
て、上記の冷却処理によれば、半導体基板２２を、適正
に目標の冷却温度に冷却することができる。
基板２２は、搬送機構３２により第１の冷却チャンバ３
８に搬送され、所定時間、その内部に保持される。半導
体基板２２が第１の冷却チャンバ３８内に保持される時
間は、半導体基板２２を所定の冷却温度に冷却するのに
必要な時間として実験的に定められた時間である。従っ
て、上記の冷却処理によれば、半導体基板２２を、適正
に目標の冷却温度に冷却することができる。
【００４５】上記の冷却が終了すると、半導体基板２２
は、搬送機構３２により成膜チャンバ４０に搬送され
る。成膜チャンバ４０の内部では、所定の条件に従う成
膜処理が実行される。以後、半導体基板２２は、第２の
冷却チャンバ３９で再び冷却された後、製造装置３０の
外部に搬出される。このように、本実施形態の製造装置
３０によれば、上記図４に示す一連の処理を、自動的
に、かつ、連続的に実行することができる。このため、
本実施形態の製造装置３０によれば、良好なカバレッジ
を示す金属膜２４を効率良く形成することができる。
は、搬送機構３２により成膜チャンバ４０に搬送され
る。成膜チャンバ４０の内部では、所定の条件に従う成
膜処理が実行される。以後、半導体基板２２は、第２の
冷却チャンバ３９で再び冷却された後、製造装置３０の
外部に搬出される。このように、本実施形態の製造装置
３０によれば、上記図４に示す一連の処理を、自動的
に、かつ、連続的に実行することができる。このため、
本実施形態の製造装置３０によれば、良好なカバレッジ
を示す金属膜２４を効率良く形成することができる。
【００４６】成膜前の冷却処理（上記ステップ２８の処
理）と、成膜後の冷却処理（上記ステップ１６の処理）
とは、処理能力上の理由で、異なるチャンバで実行され
ることが望ましい。このため、本実施形態において、製
造装置３０は、２つの冷却チャンバを備えている。同様
に、異なる膜種を成膜する必要はそれらの膜種を異なる
成膜チャンバで成膜することが効率的である。従って、
異なる膜種の成膜が要求される場合には、製造装置３０
に複数の成膜チャンバを設けてもよい。ところで、上記
の説明においては、製造装置３０にスパッタエッチング
チャンバ３６が設けることとしているが、本発明はこれ
に限定されるものではない。すなわち、本実施形態の製
造方法において、スパッタエッチングは上記の如く省略
可能な処理である。スパッタエッチングが省略される場
合は、半導体装置３０からスパッタエッチングチャンバ
３６を省略してもよい。
理）と、成膜後の冷却処理（上記ステップ１６の処理）
とは、処理能力上の理由で、異なるチャンバで実行され
ることが望ましい。このため、本実施形態において、製
造装置３０は、２つの冷却チャンバを備えている。同様
に、異なる膜種を成膜する必要はそれらの膜種を異なる
成膜チャンバで成膜することが効率的である。従って、
異なる膜種の成膜が要求される場合には、製造装置３０
に複数の成膜チャンバを設けてもよい。ところで、上記
の説明においては、製造装置３０にスパッタエッチング
チャンバ３６が設けることとしているが、本発明はこれ
に限定されるものではない。すなわち、本実施形態の製
造方法において、スパッタエッチングは上記の如く省略
可能な処理である。スパッタエッチングが省略される場
合は、半導体装置３０からスパッタエッチングチャンバ
３６を省略してもよい。
【００４７】次に、図６乃至図１２を参照して、本実施
形態の製造装置３０の第１および第２の冷却チャンバ３
８，３９の構造について説明する。図６は、冷却チャン
バ３８，３９の第１の構造例を示す。以下、図６に示す
構造を有する冷却チャンバを、符号３８−１を用いて説
明する。図６に示す如く、冷却チャンバ３８−１は、半
導体基板２２を保持するためのステージ４２およびホル
ダ４４を備えている。また、冷却チャンバ３８−１の内
部には、目標の冷却温度に比して低温の不活性ガス４６
が封入されている。冷却チャンバ３８−１によれば、不
活性ガス４６を冷却媒体として、半導体基板２２を、何
ら損傷を与えることなく効率良く冷却することができ
る。
形態の製造装置３０の第１および第２の冷却チャンバ３
８，３９の構造について説明する。図６は、冷却チャン
バ３８，３９の第１の構造例を示す。以下、図６に示す
構造を有する冷却チャンバを、符号３８−１を用いて説
明する。図６に示す如く、冷却チャンバ３８−１は、半
導体基板２２を保持するためのステージ４２およびホル
ダ４４を備えている。また、冷却チャンバ３８−１の内
部には、目標の冷却温度に比して低温の不活性ガス４６
が封入されている。冷却チャンバ３８−１によれば、不
活性ガス４６を冷却媒体として、半導体基板２２を、何
ら損傷を与えることなく効率良く冷却することができ
る。
【００４８】図７および図８は、それぞれ、冷却チャン
バ３８−１の機能、すなわち、冷却チャンバ３８−１の
内部を低温の不活性ガス雰囲気とする機能を実現するた
めの具体的構造例を示す。図７は、冷却チャンバ３８−
１の内部に、直接低温の不活性ガスを導入することによ
り上記の機能を実現する例を示す。また、図８は、冷却
チャンバ３８−１の内部に配管を設けると共に、その内
部に液体窒素等の低温流体を流すことにより封入されて
いる不活性ガスを冷却する例を示す。これらの構造によ
れば、冷却チャンバ３８−１の内部を適正に低温不活性
ガスの雰囲気とすることができる。
バ３８−１の機能、すなわち、冷却チャンバ３８−１の
内部を低温の不活性ガス雰囲気とする機能を実現するた
めの具体的構造例を示す。図７は、冷却チャンバ３８−
１の内部に、直接低温の不活性ガスを導入することによ
り上記の機能を実現する例を示す。また、図８は、冷却
チャンバ３８−１の内部に配管を設けると共に、その内
部に液体窒素等の低温流体を流すことにより封入されて
いる不活性ガスを冷却する例を示す。これらの構造によ
れば、冷却チャンバ３８−１の内部を適正に低温不活性
ガスの雰囲気とすることができる。
【００４９】図９は、冷却チャンバ３８，３９の第２の
構造例を示す。以下、図９に示す構造を有する冷却チャ
ンバを、符号３８−２を用いて説明する。図９に示す如
く、冷却チャンバ３８−２は、ステージ４２およびホル
ダ４４に保持される半導体基板２２の表面に開口する不
活性ガス噴射口４８を備えている。不活性ガス噴射口４
８は、外部から供給される低温の不活性ガスを半導体基
板２２の表面に向けて噴射する。また、冷却チャンバ３
８−２は、不活性ガス噴射口４８から噴射される低温の
不活性ガス４６をその内部に封入する。上記の構造によ
れば、半導体基板２２は、その表面に噴射される低温の
不活性ガスとの間で効率良く熱交換を行うことができ
る。このため、図９に示す冷却チャンバ３８−２によれ
ば、上記図６に示す冷却チャンバ３８−１に比して、更
に効率良く半導体基板２２を冷却することができる。
構造例を示す。以下、図９に示す構造を有する冷却チャ
ンバを、符号３８−２を用いて説明する。図９に示す如
く、冷却チャンバ３８−２は、ステージ４２およびホル
ダ４４に保持される半導体基板２２の表面に開口する不
活性ガス噴射口４８を備えている。不活性ガス噴射口４
８は、外部から供給される低温の不活性ガスを半導体基
板２２の表面に向けて噴射する。また、冷却チャンバ３
８−２は、不活性ガス噴射口４８から噴射される低温の
不活性ガス４６をその内部に封入する。上記の構造によ
れば、半導体基板２２は、その表面に噴射される低温の
不活性ガスとの間で効率良く熱交換を行うことができ
る。このため、図９に示す冷却チャンバ３８−２によれ
ば、上記図６に示す冷却チャンバ３８−１に比して、更
に効率良く半導体基板２２を冷却することができる。
【００５０】図１０は、冷却チャンバ３８，３９の第３
の構造例を示す。以下、図１０に示す構造を有する冷却
チャンバを、符号３８−３を用いて説明する。図１０に
示す如く、冷却チャンバ３８−３は、ステージ５０を備
えている。ステージ５０は、目標の冷却温度に比して低
い温度に冷却されている。冷却チャンバ３８−３の内部
において、半導体基板２２は、ステージ５０と密着した
状態に維持される。また、冷却チャンバ３８−３の内部
には、不活性ガス５２が封入されている。冷却チャンバ
３８−３によれば、半導体基板２２は、ステージ５０お
よび不活性ガス５２との間で熱交換を行うことにより効
率良く冷却される。
の構造例を示す。以下、図１０に示す構造を有する冷却
チャンバを、符号３８−３を用いて説明する。図１０に
示す如く、冷却チャンバ３８−３は、ステージ５０を備
えている。ステージ５０は、目標の冷却温度に比して低
い温度に冷却されている。冷却チャンバ３８−３の内部
において、半導体基板２２は、ステージ５０と密着した
状態に維持される。また、冷却チャンバ３８−３の内部
には、不活性ガス５２が封入されている。冷却チャンバ
３８−３によれば、半導体基板２２は、ステージ５０お
よび不活性ガス５２との間で熱交換を行うことにより効
率良く冷却される。
【００５１】ところで、上記の説明においては、冷却チ
ャンバ３８−３の内部に不活性ガス５２を封入すること
としているが、冷却チャンバ３８−３の構造はこれに限
定されるものではない。すなわち、冷却チャンバ３８−
３における主たる熱交換源はステージ５０であるため、
その内部を真空状態に維持することが便利である場合に
は、不活性ガス５２を冷却チャンバ３８−３内部に導入
しないこととしてもよい。
ャンバ３８−３の内部に不活性ガス５２を封入すること
としているが、冷却チャンバ３８−３の構造はこれに限
定されるものではない。すなわち、冷却チャンバ３８−
３における主たる熱交換源はステージ５０であるため、
その内部を真空状態に維持することが便利である場合に
は、不活性ガス５２を冷却チャンバ３８−３内部に導入
しないこととしてもよい。
【００５２】図１１および図１２は、それぞれ、冷却チ
ャンバ３８−３の機能、すなわち、ステージ５０を冷却
温度以下に冷却する機能を実現するための具体的構造例
を示す。図１１は、ステージ５０の内部に、液体窒素、
或いは、低温の不活性ガス等の冷却媒体を流通させるこ
とにより上記の機能を実現する例を示す。また、図１２
は、ステージ５０の内部に低温の不活性ガスを流通させ
ることにより上記の機能を実現し、かつ、その不活性ガ
スを半導体基板の裏面側に吹き付けることにより更に優
れた冷却効率を実現する例を示す。これらの構造によれ
ば、ステージ５０を適正に目標の冷却温度以下に冷却す
ることができる。また、図１２に示す構造によれば、更
に、冷却チャンバ３８−３の内部を低温不活性ガスの雰
囲気とする機能をも実現することができる。
ャンバ３８−３の機能、すなわち、ステージ５０を冷却
温度以下に冷却する機能を実現するための具体的構造例
を示す。図１１は、ステージ５０の内部に、液体窒素、
或いは、低温の不活性ガス等の冷却媒体を流通させるこ
とにより上記の機能を実現する例を示す。また、図１２
は、ステージ５０の内部に低温の不活性ガスを流通させ
ることにより上記の機能を実現し、かつ、その不活性ガ
スを半導体基板の裏面側に吹き付けることにより更に優
れた冷却効率を実現する例を示す。これらの構造によれ
ば、ステージ５０を適正に目標の冷却温度以下に冷却す
ることができる。また、図１２に示す構造によれば、更
に、冷却チャンバ３８−３の内部を低温不活性ガスの雰
囲気とする機能をも実現することができる。
【００５３】上述の如く、本実施形態においては、金属
膜２４の成膜に先立って実行される半導体基板２２の冷
却処理を、専用の冷却チャンバ（第１の冷却チャンバ３
８）内で実行することとしている。しかしながら、上記
の冷却処理は、専用の冷却チャンバ内でなく、脱ガスチ
ャンバ３４の内部、スパッタエッチングチャンバ３６の
内部、或いは、成膜チャンバ４０の内部で実行すること
としてもよい。
膜２４の成膜に先立って実行される半導体基板２２の冷
却処理を、専用の冷却チャンバ（第１の冷却チャンバ３
８）内で実行することとしている。しかしながら、上記
の冷却処理は、専用の冷却チャンバ内でなく、脱ガスチ
ャンバ３４の内部、スパッタエッチングチャンバ３６の
内部、或いは、成膜チャンバ４０の内部で実行すること
としてもよい。
【００５４】具体的には、例えば、脱ガスチャンバ３４
がランプ加熱により半導体基板２２を加熱するタイプで
ある場合は、ランプ加熱の終了後に、脱ガスチャンバ３
４で半導体基板２２を低温の不活性ガスにさらすことに
より、または、脱ガスチャンバ３４内で半導体基板２２
に低温の不活性ガスを吹き付けることにより、所望の冷
却処理を実現することができる。また、ヒータにより半
導体基板２２を加熱するチャンバ、或いは、高温のガス
を吹き付けることにより半導体基板２２を加熱するチャ
ンバ内においても、それらの加熱処理の後に、そのチャ
ンバ内で半導体基板２２を低温の不活性ガスにさらすこ
とにより、所望の冷却処理を実現することができる。
がランプ加熱により半導体基板２２を加熱するタイプで
ある場合は、ランプ加熱の終了後に、脱ガスチャンバ３
４で半導体基板２２を低温の不活性ガスにさらすことに
より、または、脱ガスチャンバ３４内で半導体基板２２
に低温の不活性ガスを吹き付けることにより、所望の冷
却処理を実現することができる。また、ヒータにより半
導体基板２２を加熱するチャンバ、或いは、高温のガス
を吹き付けることにより半導体基板２２を加熱するチャ
ンバ内においても、それらの加熱処理の後に、そのチャ
ンバ内で半導体基板２２を低温の不活性ガスにさらすこ
とにより、所望の冷却処理を実現することができる。
【００５５】半導体基板２２は、脱ガスチャンバ３４の
内部、スパッタエッチングチャンバ３６の内部、およ
び、成膜チャンバ４０の内部において、高温に加熱され
たステージ上に保持されている。従って、それらの内部
で冷却処理を行う場合には、半導体基板２２をステージ
から離れた位置に保持して冷却処理を開始することが適
切である。
内部、スパッタエッチングチャンバ３６の内部、およ
び、成膜チャンバ４０の内部において、高温に加熱され
たステージ上に保持されている。従って、それらの内部
で冷却処理を行う場合には、半導体基板２２をステージ
から離れた位置に保持して冷却処理を開始することが適
切である。
【００５６】図１３は、上記の要求を満たす機能を備え
たチャンバの構造の一例を示す。図１３に示すチャンバ
において、ステージ５４は、冷却処理が開始される以前
に所定の温度に加熱されている。このチャンバの内部に
は、半導体基板２２をステージ５４から離れた位置で保
持することのできるホルダ５６が設けられている。図１
３に示す状態によれば、ステージ５６が高温であって
も、半導体基板２２を効率良く冷却することが可能であ
る。従って、図１３に示す構造によれば、専用の冷却チ
ャンバを設けることなく、効率良く冷却処理を行うこと
ができる。
たチャンバの構造の一例を示す。図１３に示すチャンバ
において、ステージ５４は、冷却処理が開始される以前
に所定の温度に加熱されている。このチャンバの内部に
は、半導体基板２２をステージ５４から離れた位置で保
持することのできるホルダ５６が設けられている。図１
３に示す状態によれば、ステージ５６が高温であって
も、半導体基板２２を効率良く冷却することが可能であ
る。従って、図１３に示す構造によれば、専用の冷却チ
ャンバを設けることなく、効率良く冷却処理を行うこと
ができる。
【００５７】実施の形態２．次に、図１４乃至図１７を
参照して、本発明の実施の形態２について説明する。図
１４は、本発明の実施の形態２の半導体装置６０の製造
過程における一状態を示す。図１４に示す状態におい
て、半導体装置６０は、半導体基板２２の上部に第１の
金属膜６２を備えていると共に、その上部に第２の金属
膜６４を備えている。
参照して、本発明の実施の形態２について説明する。図
１４は、本発明の実施の形態２の半導体装置６０の製造
過程における一状態を示す。図１４に示す状態におい
て、半導体装置６０は、半導体基板２２の上部に第１の
金属膜６２を備えていると共に、その上部に第２の金属
膜６４を備えている。
【００５８】第２の金属膜６４は、金属配線の主要部を
構成する金属膜であり、ＡｌＣｕにより構成されてい
る。第１の金属膜６２は、ＡｌＣｕ（第２の金属膜６
４）と半導体基板２２との反応、および、ＡｌＣｕの半
導体基板２２への拡散を防止するためのバリアメタルで
あり、Ｔｉ或いはＴｉＮにより構成されている。半導体
装置１０において所望の品質を得るためには、ホール２
６の内部において、第１および第２の金属膜６２および
６４が良好なカバレッジを示すことが重要である。本実
施形態は、上記の要求が満たされるように、後述する製
造方法で第１および第２の金属膜６２および６４が成膜
される点に特徴を有している。
構成する金属膜であり、ＡｌＣｕにより構成されてい
る。第１の金属膜６２は、ＡｌＣｕ（第２の金属膜６
４）と半導体基板２２との反応、および、ＡｌＣｕの半
導体基板２２への拡散を防止するためのバリアメタルで
あり、Ｔｉ或いはＴｉＮにより構成されている。半導体
装置１０において所望の品質を得るためには、ホール２
６の内部において、第１および第２の金属膜６２および
６４が良好なカバレッジを示すことが重要である。本実
施形態は、上記の要求が満たされるように、後述する製
造方法で第１および第２の金属膜６２および６４が成膜
される点に特徴を有している。
【００５９】図１５は、第２の金属膜６４が成膜される
以前の半導体基板２２の断面図、すなわち、第１の金属
膜６２が形成された直後の半導体基板２２の断面図を示
す。第１の金属膜６２の成膜過程において、半導体基板
２２の温度は、１００℃〜６００℃程度となる。上述の
如く、金属膜の成膜が開始される時点で半導体基板２２
の温度がその金属膜の成膜温度を越えていると、金属膜
のカバレッジは悪化する。このため、第１の金属膜６２
の成膜直後に第２の金属膜６４の成膜が開始されると、
図１６に示す如く、ホール２６の内部、特に、ホールボ
トムの近傍に、第２の金属膜６４のカバレッジが悪い部
分が形成されることがある。
以前の半導体基板２２の断面図、すなわち、第１の金属
膜６２が形成された直後の半導体基板２２の断面図を示
す。第１の金属膜６２の成膜過程において、半導体基板
２２の温度は、１００℃〜６００℃程度となる。上述の
如く、金属膜の成膜が開始される時点で半導体基板２２
の温度がその金属膜の成膜温度を越えていると、金属膜
のカバレッジは悪化する。このため、第１の金属膜６２
の成膜直後に第２の金属膜６４の成膜が開始されると、
図１６に示す如く、ホール２６の内部、特に、ホールボ
トムの近傍に、第２の金属膜６４のカバレッジが悪い部
分が形成されることがある。
【００６０】図１７は、上述したカバレッジの悪化を防
止するために本実施形態において実行される一連の処理
のフローチャートを示す。図１７に示す如く、本実施形
態の製造方法において、第１の金属膜６２は、実施の形
態１の金属膜２４の場合と同様に、ステップ１０，１
２，２８および１４の処理により形成される。本実施形
態の製造方法においては、これらの処理に次いで、ステ
ップ６８の処理が実行される。
止するために本実施形態において実行される一連の処理
のフローチャートを示す。図１７に示す如く、本実施形
態の製造方法において、第１の金属膜６２は、実施の形
態１の金属膜２４の場合と同様に、ステップ１０，１
２，２８および１４の処理により形成される。本実施形
態の製造方法においては、これらの処理に次いで、ステ
ップ６８の処理が実行される。
【００６１】ステップ６６では、半導体基板２２の冷却
処理が実行される。本ステップ６６において、半導体基
板２２は、−５０℃〜１５０℃の範囲に属し、かつ、第
２の金属膜６４の成膜温度以下の所定の冷却温度に冷却
される。
処理が実行される。本ステップ６６において、半導体基
板２２は、−５０℃〜１５０℃の範囲に属し、かつ、第
２の金属膜６４の成膜温度以下の所定の冷却温度に冷却
される。
【００６２】半導体基板２２の冷却処理が終了すると、
次に、ステップ６８の処理が実行される。ステップ６８
では、半導体基板を所定の成膜温度に加熱した状態で、
第１の金属膜６２の表面に第２の金属膜６４を成膜する
処理が実行される。以後、半導体基板２２を常温に戻す
冷却処理（ステップ１６）が実行されることにより第１
および第２金属膜６２および６４の成膜処理が終了す
る。
次に、ステップ６８の処理が実行される。ステップ６８
では、半導体基板を所定の成膜温度に加熱した状態で、
第１の金属膜６２の表面に第２の金属膜６４を成膜する
処理が実行される。以後、半導体基板２２を常温に戻す
冷却処理（ステップ１６）が実行されることにより第１
および第２金属膜６２および６４の成膜処理が終了す
る。
【００６３】上述の如く、本実施形態の半導体装置の製
造方法によれば、半導体基板２２を適当に冷却した後に
第２の金属膜６４の成膜が開始される。第２の金属膜６
４の成膜が開始される時点で、半導体基板２２が成膜温
度以下に冷却されていると、アスペクト比の大きなホー
ルの内部においても良好なカバレッジを得ることができ
る。また、半導体基板２２の冷却処理を成膜処理の開始
以前に完了させることによれば、成膜処理が開始された
後に半導体基板２２を効率良く加熱して、効率良く第２
の金属膜６４を成膜することができる。従って、本実施
形態の半導体装置の製造方法によれば、ホール２６の内
部に、良好なカバレッジを示す第１および第２の金属膜
６２および６４を、効率良く成膜することができる。
造方法によれば、半導体基板２２を適当に冷却した後に
第２の金属膜６４の成膜が開始される。第２の金属膜６
４の成膜が開始される時点で、半導体基板２２が成膜温
度以下に冷却されていると、アスペクト比の大きなホー
ルの内部においても良好なカバレッジを得ることができ
る。また、半導体基板２２の冷却処理を成膜処理の開始
以前に完了させることによれば、成膜処理が開始された
後に半導体基板２２を効率良く加熱して、効率良く第２
の金属膜６４を成膜することができる。従って、本実施
形態の半導体装置の製造方法によれば、ホール２６の内
部に、良好なカバレッジを示す第１および第２の金属膜
６２および６４を、効率良く成膜することができる。
【００６４】次に、図１８および１９を参照して、上述
した実施の形態２の変形例について説明する。上述した
実施の形態２の製造方法においては、第１の金属膜６２
の成膜前、および、第２の金属膜６４の成膜前に何れも
半導体基板２２の冷却処理が実行される。しかしなが
ら、本発明はこれに限定されるものではなく、何れか一
方の金属膜の成膜前のみに半導体基板２２の冷却処理を
実行することとしてもよい。図１８は、第２の金属膜６
４の成膜前のみに冷却処理を実行する場合のフローチャ
ートを示す。一方、図１９は、第１の金属膜６２の成膜
前のみに冷却処理を実行する場合のフローチャートを示
す。本発明の優れた効果は、これらのフローチャートに
沿って処理を実行する場合にも享受することができる。
した実施の形態２の変形例について説明する。上述した
実施の形態２の製造方法においては、第１の金属膜６２
の成膜前、および、第２の金属膜６４の成膜前に何れも
半導体基板２２の冷却処理が実行される。しかしなが
ら、本発明はこれに限定されるものではなく、何れか一
方の金属膜の成膜前のみに半導体基板２２の冷却処理を
実行することとしてもよい。図１８は、第２の金属膜６
４の成膜前のみに冷却処理を実行する場合のフローチャ
ートを示す。一方、図１９は、第１の金属膜６２の成膜
前のみに冷却処理を実行する場合のフローチャートを示
す。本発明の優れた効果は、これらのフローチャートに
沿って処理を実行する場合にも享受することができる。
【００６５】実施の形態３．次に、図２０および図２１
を参照して、本発明の実施の形態３について説明する。
図２０は、本発明の実施の形態３の半導体装置７０の製
造過程における一状態を示す。図２０に示す如く、本実
施形態の半導体装置７０は、第１の金属膜６２の上部
に、ホール６２を埋めると共に金属配線として十分な膜
厚を有する第２の金属膜７２を備えている。本実施形態
の半導体装置７０は、実施の形態２の半導体装置６０を
基材として、第２の金属膜６４の膜厚を増大させること
により実現される。
を参照して、本発明の実施の形態３について説明する。
図２０は、本発明の実施の形態３の半導体装置７０の製
造過程における一状態を示す。図２０に示す如く、本実
施形態の半導体装置７０は、第１の金属膜６２の上部
に、ホール６２を埋めると共に金属配線として十分な膜
厚を有する第２の金属膜７２を備えている。本実施形態
の半導体装置７０は、実施の形態２の半導体装置６０を
基材として、第２の金属膜６４の膜厚を増大させること
により実現される。
【００６６】本実施形態の半導体装置７０は、具体的に
は、４００℃〜６００℃程度の高温に保たれたチャンバ
内でリフロー処理を行うことにより第２の金属膜６４の
ホール側壁部の膜厚を増大させること、あるいは、実施
の形態２の半導体装置６０をシードレイヤとして、第２
の金属膜６４にＡｌＣｕを積み足してその膜厚を増大さ
せることにより実現される。
は、４００℃〜６００℃程度の高温に保たれたチャンバ
内でリフロー処理を行うことにより第２の金属膜６４の
ホール側壁部の膜厚を増大させること、あるいは、実施
の形態２の半導体装置６０をシードレイヤとして、第２
の金属膜６４にＡｌＣｕを積み足してその膜厚を増大さ
せることにより実現される。
【００６７】図２１は、第１および第２の金属膜６２，
６４が良好なカバレッジを示さない半導体装置６０を基
礎として製造された半導体装置７０の断面図を示す。第
１および第２の金属膜６２，６４が良好なカバレッジを
示さない場合は、ＡｌＣｕのリフロー、或いは、ＡｌＣ
ｕの積み足しの際に、ＡｌＣｕがホール２６の内部に入
り込み難い。このため、かかる状況下では、図２１に示
す如く、ホール２６の内部のボイド７４が発生すること
がある。
６４が良好なカバレッジを示さない半導体装置６０を基
礎として製造された半導体装置７０の断面図を示す。第
１および第２の金属膜６２，６４が良好なカバレッジを
示さない場合は、ＡｌＣｕのリフロー、或いは、ＡｌＣ
ｕの積み足しの際に、ＡｌＣｕがホール２６の内部に入
り込み難い。このため、かかる状況下では、図２１に示
す如く、ホール２６の内部のボイド７４が発生すること
がある。
【００６８】これに対して、本実施形態の半導体装置７
０は、第１および第２の金属膜６２，６４が良好なカバ
レッジを示す半導体装置６０を基礎として製造される。
このため、本実施形態の半導体装置７０においては、図
２０に示す如く、ホール２６の内部が第２の金属膜７２
により良好に埋め込まれた状態が形成される。従って、
本実施形態の半導体装置７０によれば、安定した電気的
特性を得ることができる。
０は、第１および第２の金属膜６２，６４が良好なカバ
レッジを示す半導体装置６０を基礎として製造される。
このため、本実施形態の半導体装置７０においては、図
２０に示す如く、ホール２６の内部が第２の金属膜７２
により良好に埋め込まれた状態が形成される。従って、
本実施形態の半導体装置７０によれば、安定した電気的
特性を得ることができる。
【００６９】実施の形態４．次に、図２２乃至図２５を
参照して、本発明の実施の形態４について説明する。図
２２は、本発明の実施の形態４の半導体装置８０の製造
過程における一状態を示す。図２２に示す如く、本実施
形態の半導体装置８０は、第１の金属膜６２の上部に、
ホール６２を埋める第２の金属膜７２を備えると共に、
その上部に、第３の金属膜８を備えている。本実施形態
の半導体装置８０は、実施の形態３の半導体装置７０を
基材として、第２の金属膜７２の表面に第３の金属膜８
２を成膜することにより実現される。
参照して、本発明の実施の形態４について説明する。図
２２は、本発明の実施の形態４の半導体装置８０の製造
過程における一状態を示す。図２２に示す如く、本実施
形態の半導体装置８０は、第１の金属膜６２の上部に、
ホール６２を埋める第２の金属膜７２を備えると共に、
その上部に、第３の金属膜８を備えている。本実施形態
の半導体装置８０は、実施の形態３の半導体装置７０を
基材として、第２の金属膜７２の表面に第３の金属膜８
２を成膜することにより実現される。
【００７０】第３の金属膜８２は、ＴｉやＴｉＮにより
構成される反射防止膜である。第３の金属膜８２は、半
導体装置７０に形成される金属積層膜の最上層の膜であ
り、金属配線の主金属、すなわち、第２の金属膜７２を
構成するＡｌＣｕに比して低い反射率を有している。従
って、金属積層膜の最上層に第３の金属膜８２を成膜す
ると、写真製版の際の光の反射を抑制して、金属配線の
パターニング形状を良くすることができる。
構成される反射防止膜である。第３の金属膜８２は、半
導体装置７０に形成される金属積層膜の最上層の膜であ
り、金属配線の主金属、すなわち、第２の金属膜７２を
構成するＡｌＣｕに比して低い反射率を有している。従
って、金属積層膜の最上層に第３の金属膜８２を成膜す
ると、写真製版の際の光の反射を抑制して、金属配線の
パターニング形状を良くすることができる。
【００７１】図２３は、本実施形態の半導体装置８０が
備える第２および第３の金属膜７２，８２の境界部の拡
大図を示す。図２３に示す如く、半導体装置８０が備え
る第２および第３の金属膜７２，８２は、それらの境界
面に何ら反応生成物を介在させることなく密着してい
る。また、第３の金属膜７２，８２は、滑らかな表面を
有している。ホール２６の形成時には、重ね合わせ検査
用のマークが同時に作り込まれるが、このマーク上に金
属膜７２，８２が形成されると、特にリフローや高温ス
パッタ法で完全にホールを埋め込もうとした場合は、そ
のマークの読み取りが困難となる。重ね合わせマークの
まわりに、マーク以外の模様（グレインや微少な凹凸
等）が顕著に現れると、マークの読み取りが更に困難と
なり、検査精度が悪化する。これに対して、本実施形態
の半導体装置８０に設けられる重ね合わせマークは、容
易に読みとることができる。このため、本実施形態の半
導体装置８０によれば、金属配線のパターニング位置精
度を高めることができる。
備える第２および第３の金属膜７２，８２の境界部の拡
大図を示す。図２３に示す如く、半導体装置８０が備え
る第２および第３の金属膜７２，８２は、それらの境界
面に何ら反応生成物を介在させることなく密着してい
る。また、第３の金属膜７２，８２は、滑らかな表面を
有している。ホール２６の形成時には、重ね合わせ検査
用のマークが同時に作り込まれるが、このマーク上に金
属膜７２，８２が形成されると、特にリフローや高温ス
パッタ法で完全にホールを埋め込もうとした場合は、そ
のマークの読み取りが困難となる。重ね合わせマークの
まわりに、マーク以外の模様（グレインや微少な凹凸
等）が顕著に現れると、マークの読み取りが更に困難と
なり、検査精度が悪化する。これに対して、本実施形態
の半導体装置８０に設けられる重ね合わせマークは、容
易に読みとることができる。このため、本実施形態の半
導体装置８０によれば、金属配線のパターニング位置精
度を高めることができる。
【００７２】ところで、第２の金属膜７２の成膜温度
は、リフローによる場合に上記の如く４００〜６００℃
程度となり、スパッタリングを用いた積み足しによる場
合に更に数℃〜１００℃ほど高温となる。このため、第
２の金属膜７２の成膜直後に第３の金属膜８２の成膜が
開始されると、成膜の初期段階において、すなわち、第
２の金属膜７２と第３の金属膜８２との境界部が形成さ
れる段階において、両者が反応し易い状況が形成され
る。
は、リフローによる場合に上記の如く４００〜６００℃
程度となり、スパッタリングを用いた積み足しによる場
合に更に数℃〜１００℃ほど高温となる。このため、第
２の金属膜７２の成膜直後に第３の金属膜８２の成膜が
開始されると、成膜の初期段階において、すなわち、第
２の金属膜７２と第３の金属膜８２との境界部が形成さ
れる段階において、両者が反応し易い状況が形成され
る。
【００７３】図２４は、第２の金属膜７２の成膜直後に
第３の金属膜８２の成膜を開始する手法で成膜された第
２および第３の金属膜７２および８２の断面図を示す。
また、図２５は、同様の手法で成膜された第３の金属膜
７２の表面の拡大図を示す。図２４に示す如く、このよ
うな手法により第３の金属膜８２が成膜されると、第２
の金属膜７２と第３の金属膜８２との境界部に両者の反
応生成物８４が形成され易くなる。反応生成物８４は、
一般に第２の金属膜７２に比して高い抵抗率を有してい
る。このため、反応生成物８４が生成されると、金属配
線の電気抵抗が増大する不都合が生ずる。
第３の金属膜８２の成膜を開始する手法で成膜された第
２および第３の金属膜７２および８２の断面図を示す。
また、図２５は、同様の手法で成膜された第３の金属膜
７２の表面の拡大図を示す。図２４に示す如く、このよ
うな手法により第３の金属膜８２が成膜されると、第２
の金属膜７２と第３の金属膜８２との境界部に両者の反
応生成物８４が形成され易くなる。反応生成物８４は、
一般に第２の金属膜７２に比して高い抵抗率を有してい
る。このため、反応生成物８４が生成されると、金属配
線の電気抵抗が増大する不都合が生ずる。
【００７４】第３の金属膜８２は、金属積層膜の反射率
を抑えることを目的として成膜される薄い膜である。こ
のため、第２の金属膜７２と第３の金属膜８２との境界
部に反応生成物８４が生成されると、その影響で、第３
の金属膜８２の表面には、図２５に示す如く、溝状の突
起部８６および陥没部８８が形成される。このような状
態で金属積層膜のエッチングが行われると、エッチング
により生じた異物が、突起部８６の端部等に残存して、
金属配線にショートが生じやすくなる。更に、第３の金
属膜８２の表面に突起部８６および陥没部８８が形成さ
れると、重ね合わせマークの読み取りが困難となり、金
属配線のパターニング位置精度が悪化し易くなる。この
ように、第３の金属膜８２の成膜を、第２の金属膜７２
の成膜直後に開始する手法によると、半導体装置８０の
特性を悪化させる種々の不都合が生ずる。
を抑えることを目的として成膜される薄い膜である。こ
のため、第２の金属膜７２と第３の金属膜８２との境界
部に反応生成物８４が生成されると、その影響で、第３
の金属膜８２の表面には、図２５に示す如く、溝状の突
起部８６および陥没部８８が形成される。このような状
態で金属積層膜のエッチングが行われると、エッチング
により生じた異物が、突起部８６の端部等に残存して、
金属配線にショートが生じやすくなる。更に、第３の金
属膜８２の表面に突起部８６および陥没部８８が形成さ
れると、重ね合わせマークの読み取りが困難となり、金
属配線のパターニング位置精度が悪化し易くなる。この
ように、第３の金属膜８２の成膜を、第２の金属膜７２
の成膜直後に開始する手法によると、半導体装置８０の
特性を悪化させる種々の不都合が生ずる。
【００７５】本実施形態の半導体装置８０の製造過程で
は、第２の金属膜７２の成膜が終了した後、半導体基板
２２を冷却する工程が実行される。そして、半導体基板
２２の温度が、第２の金属膜７２を構成する金属（Ａｌ
Ｃｕ）と第３の金属膜８２を構成する金属（Ｔｉまたは
ＴｉＮ）とが反応しない温度に低下した後に、第３の金
属膜８２の成膜が開始される。
は、第２の金属膜７２の成膜が終了した後、半導体基板
２２を冷却する工程が実行される。そして、半導体基板
２２の温度が、第２の金属膜７２を構成する金属（Ａｌ
Ｃｕ）と第３の金属膜８２を構成する金属（Ｔｉまたは
ＴｉＮ）とが反応しない温度に低下した後に、第３の金
属膜８２の成膜が開始される。
【００７６】これに対して、本実施形態の半導体装置７
０は、第１および第２の金属膜６２，６４が良好なカバ
レッジを示す半導体装置６０を基礎として製造される。
このため、本実施形態の半導体装置７０においては、図
２０に示す如く、ホール２６の内部が第２の金属膜７２
により良好に埋め込まれた状態が形成される。従って、
本実施形態の半導体装置７０によれば、安定した電気的
特性を得ることができる。
０は、第１および第２の金属膜６２，６４が良好なカバ
レッジを示す半導体装置６０を基礎として製造される。
このため、本実施形態の半導体装置７０においては、図
２０に示す如く、ホール２６の内部が第２の金属膜７２
により良好に埋め込まれた状態が形成される。従って、
本実施形態の半導体装置７０によれば、安定した電気的
特性を得ることができる。
【００７７】上記の製造方法によれば、第２の金属膜７
２と第３の金属膜８２との境界部に反応生成物８４が生
成されるのを防止して、反応生成物８４に起因する種々
の不都合の発生を回避することができる。また、上記の
製造方法によれば、半導体基板２２の冷却処理が完了し
た後に第３の金属膜８２の成膜が開始されるため、第３
の金属膜８２の成膜処理中に効率よく半導体基板２２を
加熱して、効率良く第３の金属膜８２を成膜することが
できる。従って、本実施形態の半導体装置の製造方法に
よれば、電気的に優れた特性を有する半導体装置８０を
効率良く、高い歩留まりで製造することができる。
２と第３の金属膜８２との境界部に反応生成物８４が生
成されるのを防止して、反応生成物８４に起因する種々
の不都合の発生を回避することができる。また、上記の
製造方法によれば、半導体基板２２の冷却処理が完了し
た後に第３の金属膜８２の成膜が開始されるため、第３
の金属膜８２の成膜処理中に効率よく半導体基板２２を
加熱して、効率良く第３の金属膜８２を成膜することが
できる。従って、本実施形態の半導体装置の製造方法に
よれば、電気的に優れた特性を有する半導体装置８０を
効率良く、高い歩留まりで製造することができる。
【００７８】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項１
記載の発明によれば、脱ガス処理により加熱された半導
体基板を、成膜温度に比して低い温度に冷却した後に金
属膜の成膜を開始することができる。このため、本発明
によれば、ホールの内部に良好なカバレッジを確保する
ことができる。また、本発明によれば、目標の冷却温度
が不当に低温でないため、経済的に所望の効果を得るこ
とができる。更に、本発明によれば、脱ガス処理、冷却
処理および成膜処理を連続的に行うことができるため、
高い生産性を得ることができる。
ているので、以下に示すような効果を奏する。請求項１
記載の発明によれば、脱ガス処理により加熱された半導
体基板を、成膜温度に比して低い温度に冷却した後に金
属膜の成膜を開始することができる。このため、本発明
によれば、ホールの内部に良好なカバレッジを確保する
ことができる。また、本発明によれば、目標の冷却温度
が不当に低温でないため、経済的に所望の効果を得るこ
とができる。更に、本発明によれば、脱ガス処理、冷却
処理および成膜処理を連続的に行うことができるため、
高い生産性を得ることができる。
【００７９】請求項２記載の発明によれば、脱ガス処理
と、冷却処理と、成膜処理とをそれぞれ異なるチャンバ
内で行うことができる。脱ガス処理および成膜処理は、
冷却処理に比して高い温度で行われる。このため、本発
明の製造装置のように、それらの処理を異なるチャンバ
で行うことによれば、各処理を効率良く行うことができ
る。
と、冷却処理と、成膜処理とをそれぞれ異なるチャンバ
内で行うことができる。脱ガス処理および成膜処理は、
冷却処理に比して高い温度で行われる。このため、本発
明の製造装置のように、それらの処理を異なるチャンバ
で行うことによれば、各処理を効率良く行うことができ
る。
【００８０】請求項３記載の発明によれば、冷却チャン
バの内部で、半導体基板は低温の不活性ガスにさらされ
ることにより冷却される。上記の冷却方法によれば、半
導体基板を変質させることなく効率良く冷却することが
できる。
バの内部で、半導体基板は低温の不活性ガスにさらされ
ることにより冷却される。上記の冷却方法によれば、半
導体基板を変質させることなく効率良く冷却することが
できる。
【００８１】請求項４記載の発明によれば、冷却チャン
バの内部で、半導体基板の表面に低温の不活性ガスが吹
き付けられる。上記の冷却方法によれば、半導体基板を
不活性ガスにさらす場合に比して、金属膜の成膜される
領域を更に効率良く冷却することができる。
バの内部で、半導体基板の表面に低温の不活性ガスが吹
き付けられる。上記の冷却方法によれば、半導体基板を
不活性ガスにさらす場合に比して、金属膜の成膜される
領域を更に効率良く冷却することができる。
【００８２】請求項５記載の発明によれば、冷却チャン
バの内部で、半導体基板は、低温に維持されたステージ
に密着されることにより冷却される。上記の冷却方法に
よれば、半導体基板を効率良く冷却することができる。
バの内部で、半導体基板は、低温に維持されたステージ
に密着されることにより冷却される。上記の冷却方法に
よれば、半導体基板を効率良く冷却することができる。
【００８３】請求項６記載の発明によれば、冷却処理
は、脱ガスチャンバまたは成膜チャンバの内部で実行さ
れる。このため、本発明の製造装置は簡易な構造で実現
することができる。また、本発明において、冷却処理
は、半導体基板を、既に高温に加熱されているステージ
から離した状態で実行される。このため、本発明によれ
ば、脱ガスチャンバまたは成膜チャンバの内部で冷却処
理が実行されるにも関わらず、半導体基板を効率良く冷
却することができる。
は、脱ガスチャンバまたは成膜チャンバの内部で実行さ
れる。このため、本発明の製造装置は簡易な構造で実現
することができる。また、本発明において、冷却処理
は、半導体基板を、既に高温に加熱されているステージ
から離した状態で実行される。このため、本発明によれ
ば、脱ガスチャンバまたは成膜チャンバの内部で冷却処
理が実行されるにも関わらず、半導体基板を効率良く冷
却することができる。
【００８４】請求項７記載の発明によれば、金属膜の成
膜が開始される以前に、半導体基板を成膜温度以下の適
当な温度に冷却することができる。このため、本発明に
よれば、金属膜のカバレッジの向上を図る上で有利な状
況を、経済的に実現することができる。
膜が開始される以前に、半導体基板を成膜温度以下の適
当な温度に冷却することができる。このため、本発明に
よれば、金属膜のカバレッジの向上を図る上で有利な状
況を、経済的に実現することができる。
【００８５】請求項８記載の発明によれば、金属積層膜
の最上層の金属膜を形成する以前に、半導体基板の温度
を適正な温度に冷却することができる。このため、本発
明によれば、最上層の金属膜とその下層の金属膜との境
界部に反応生成物が形成されるのを有効に防止して、表
面の滑らかな金属積層膜を形成することができる。従っ
て、本発明によれば、パターンショートや金属配線の高
抵抗化を有効に防止することができる。
の最上層の金属膜を形成する以前に、半導体基板の温度
を適正な温度に冷却することができる。このため、本発
明によれば、最上層の金属膜とその下層の金属膜との境
界部に反応生成物が形成されるのを有効に防止して、表
面の滑らかな金属積層膜を形成することができる。従っ
て、本発明によれば、パターンショートや金属配線の高
抵抗化を有効に防止することができる。
【００８６】請求項９記載の発明によれば、金属膜の成
膜が開始される以前に半導体基板を低温の不活性ガスに
さらすことにより、半導体基板を効率良く冷却すること
ができる。
膜が開始される以前に半導体基板を低温の不活性ガスに
さらすことにより、半導体基板を効率良く冷却すること
ができる。
【００８７】請求項１０記載の発明によれば、金属膜の
成膜が開始される以前に半導体基板の表面に低温の不活
性ガスを吹き付けることにより、半導体基板の金属膜が
成膜される領域を効率良く冷却することができる。
成膜が開始される以前に半導体基板の表面に低温の不活
性ガスを吹き付けることにより、半導体基板の金属膜が
成膜される領域を効率良く冷却することができる。
【００８８】請求項１１記載の発明によれば、金属膜の
成膜が開始される以前に、半導体基板を低温のステージ
に密着させることにより、半導体基板を効率良く冷却す
ることができる。
成膜が開始される以前に、半導体基板を低温のステージ
に密着させることにより、半導体基板を効率良く冷却す
ることができる。
【００８９】請求項１２記載の発明によれば、金属積層
膜の最上層の金属膜と、その下層の金属膜との界面に反
応生成物が形成されていない。このため、本発明によれ
ば、金属配線の抵抗上昇を小さく抑制し、また、エッチ
ングプロセス自体を容易に行え、更に、エッチングによ
り生ずる反応物に起因するパターンショートを有効に防
止することができる。
膜の最上層の金属膜と、その下層の金属膜との界面に反
応生成物が形成されていない。このため、本発明によれ
ば、金属配線の抵抗上昇を小さく抑制し、また、エッチ
ングプロセス自体を容易に行え、更に、エッチングによ
り生ずる反応物に起因するパターンショートを有効に防
止することができる。
【図１】 本発明の実施の形態１の半導体装置の製造過
程における一状態を示す断面図である。
程における一状態を示す断面図である。
【図２】 図１に示す半導体装置の基材として用いられ
る半導体基板の断面図である。
る半導体基板の断面図である。
【図３】 図１に示す半導体装置と対比される半導体装
置の断面図である。
置の断面図である。
【図４】 図１に示す半導体装置の製造過程で実行され
る一連の処理のフローチャートである。
る一連の処理のフローチャートである。
【図５】 図１に示す半導体装置の製造に適した製造装
置の斜視図である。
置の斜視図である。
【図６】 図５に示す製造装置が備える冷却チャンバの
第１の例の断面図である。
第１の例の断面図である。
【図７】 図６に示す冷却チャンバの機能を実現するた
めの第１の構成例の断面図である。
めの第１の構成例の断面図である。
【図８】 図６に示す冷却チャンバの機能を実現するた
めの第２の構成例の断面図である。
めの第２の構成例の断面図である。
【図９】 図５に示す製造装置が備える冷却チャンバの
第２の例の断面図である。
第２の例の断面図である。
【図１０】 図５に示す製造装置が備える冷却チャンバ
の第３の例の断面図である。
の第３の例の断面図である。
【図１１】 図１０に示す冷却チャンバの機能を実現す
るための第１の構成例の断面図である。
るための第１の構成例の断面図である。
【図１２】 図１０に示す冷却チャンバの機能を実現す
るための第２の構成例の断面図である。
るための第２の構成例の断面図である。
【図１３】 加熱処理と冷却処理を実行する機能を備え
るチャンバの構成例の断面図である。
るチャンバの構成例の断面図である。
【図１４】 本発明の実施の形態２の半導体装置の製造
過程における一状態を示す断面図である。
過程における一状態を示す断面図である。
【図１５】 図１４に示す半導体装置の基材として用い
られる半導体基板の断面図である。
られる半導体基板の断面図である。
【図１６】 図１４に示す半導体装置と対比される半導
体装置の断面図である。
体装置の断面図である。
【図１７】 図１４に示す半導体装置の製造過程で実行
される一連の処理のフローチャートである。
される一連の処理のフローチャートである。
【図１８】 図１４に示す半導体装置の製造過程で実行
される一連の処理の第１変形例のフローチャートであ
る。
される一連の処理の第１変形例のフローチャートであ
る。
【図１９】 図１４に示す半導体装置の製造過程で実行
される一連の処理の第２変形例のフローチャートであ
る。
される一連の処理の第２変形例のフローチャートであ
る。
【図２０】 本発明の実施の形態３の半導体装置の製造
過程における一状態を示す断面図である。
過程における一状態を示す断面図である。
【図２１】 図２０に示す半導体装置と対比される半導
体装置の断面図である。
体装置の断面図である。
【図２２】 本発明の実施の形態４の半導体装置の製造
過程における一状態を示す断面図である。
過程における一状態を示す断面図である。
【図２３】 図２２に示す半導体装置が備える第２およ
び第３の金属膜の境界部の拡大図である。
び第３の金属膜の境界部の拡大図である。
【図２４】 図２２に示す半導体装置と対比される半導
体装置が備える第２および第３の金属膜の境界部の拡大
図である。
体装置が備える第２および第３の金属膜の境界部の拡大
図である。
【図２５】 図２２に示す半導体装置と対比される半導
体装置が備える第３の金属膜の表面の拡大図である。
体装置が備える第３の金属膜の表面の拡大図である。
【図２６】 従来の半導体装置の製造過程で実行される
一連の処理の第１例のフローチャートである。
一連の処理の第１例のフローチャートである。
【図２７】 従来の半導体装置の製造過程で実行される
一連の処理の第２例のフローチャートである。
一連の処理の第２例のフローチャートである。
２０；６０；７０；８０ 半導体装置、 ２２ 半導体
基板、 ２４ 金属膜、 ２６ ホール、 ３０ 製
造装置、 ３２ 搬送機構、 ３４ 脱ガスチャン
バ、 ３６ スパッタエッチングチャンバ、 ３８
第１の冷却チャンバ、 ３９ 第２の冷却チャン
バ、 ３８−１，３８−２，３８−３冷却チャンバ、
４０ 成膜チャンバ、 ５６ ホルダ、 ６２
第１の金属膜、 ６４；７２ 第２の金属膜、
８２ 第３の金属膜、 ８４反応生成物、 ８６
突起部、 ８８ 陥没部。
基板、 ２４ 金属膜、 ２６ ホール、 ３０ 製
造装置、 ３２ 搬送機構、 ３４ 脱ガスチャン
バ、 ３６ スパッタエッチングチャンバ、 ３８
第１の冷却チャンバ、 ３９ 第２の冷却チャン
バ、 ３８−１，３８−２，３８−３冷却チャンバ、
４０ 成膜チャンバ、 ５６ ホルダ、 ６２
第１の金属膜、 ６４；７２ 第２の金属膜、
８２ 第３の金属膜、 ８４反応生成物、 ８６
突起部、 ８８ 陥没部。
Claims (12)
- 【請求項１】 半導体基板に設けられたホールの内部を
含む成膜領域に、金属膜を形成する半導体装置の製造装
置であって、 半導体基板を脱ガス温度に加熱して脱ガス処理を行う脱
ガス手段と、 半導体基板を成膜温度に加熱した状態で、前記成膜領域
に金属膜を成膜する成膜手段と、 前記脱ガス処理が終了した後、前記金属膜の成膜が開始
される以前に、半導体基板の温度を、前記成膜温度に比
して低温であり、かつ、−５０℃から１５０℃の範囲に
属する冷却温度に冷却する冷却手段と、 を備えることを特徴とする半導体装置の製造装置。 - 【請求項２】 前記脱ガス手段は、内部で前記脱ガス処
理が実行される脱ガスチャンバを備え、 前記成膜手段は、内部で金属膜の成膜処理が実行される
成膜チャンバを備え、 前記冷却手段は、半導体基板を前記冷却温度に冷却する
冷却チャンバと、前記成膜温度を越える半導体基板を冷
却チャンバ内で冷却した後に前記成膜チャンバに搬送す
る搬送機構と、を備えることを特徴とする請求項１記載
の半導体装置の製造装置。 - 【請求項３】 前記冷却チャンバは、その内部に前記冷
却温度に比して低温の不活性ガスを封入すると共に、半
導体基板は、その不活性ガスにさらされることにより冷
却されることを特徴とする請求項２記載の半導体装置の
製造方法。 - 【請求項４】 前記冷却チャンバは、その内部に保持さ
れる半導体基板の表面に、前記冷却温度に比して低温の
不活性ガスを吹き付ける不活性ガス噴射口を備えること
を特徴とする請求項２または３記載の半導体装置の製造
装置。 - 【請求項５】 前記冷却チャンバは、前記冷却温度に比
して低い温度に冷却された状態で半導体基板と密着する
ステージを備えることを特徴とする請求項２乃至４の何
れか１項記載の半導体装置の製造装置。 - 【請求項６】 前記脱ガス手段は、内部で前記脱ガス処
理が実行される脱ガスチャンバを備え、 前記成膜手段は、内部で金属膜の成膜処理が実行される
成膜チャンバを備え、 前記冷却手段は、前記脱ガスチャンバまたは前記成膜チ
ャンバの内部に前記冷却温度に比して低温の不活性ガス
を導く不活性ガス導入機構と、前記不活性ガスの導かれ
るチャンバの内部で、半導体基板を、加熱された部材か
ら離れた位置に保持するホルダと、を備えることを特徴
とする請求項１記載の半導体装置の製造装置。 - 【請求項７】 半導体基板に設けられたホールの内部を
含む成膜領域に、金属膜を形成する半導体装置の製造方
法であって、 半導体基板を成膜温度に加熱して前記成膜領域に金属膜
を成膜する工程と、 前記金属膜の成膜が開始される以前に、半導体基板の温
度を、前記成膜温度に比して低温であり、かつ、−５０
℃から１５０℃の範囲に属する冷却温度に冷却する工程
と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項８】 金属膜を成膜する工程は、下層の金属膜
に重ねて最上層の金属膜を成膜する工程を含み、 半導体基板を冷却する工程は、最上層の金属膜の成膜が
開始される以前に、半導体基板の温度を、最上層の金属
膜とその下層の金属膜との反応温度以下に冷却する工程
を含むことを特徴とする請求項７記載の半導体装置の製
造方法。 - 【請求項９】 半導体基板を冷却する工程は、目標の冷
却温度に比して低温の不活性ガスに、半導体基板をさら
す工程を含むことを特徴とする請求項７または８記載の
半導体装置の製造方法。 - 【請求項１０】 半導体基板を冷却する工程は、目標の
冷却温度に比して低温の不活性ガスを、半導体基板の表
面に吹き付ける工程を含むことを特徴とする請求項７乃
至９の何れか１項記載の半導体装置の製造方法。 - 【請求項１１】 半導体基板を冷却する工程は、半導体
基板を、目標の冷却温度に比して低温に冷却されたステ
ージに密着させる工程を含むことを特徴とする請求項７
乃至１０の何れか１項記載の半導体装置の製造方法。 - 【請求項１２】 材質の異なる複数の金属膜で構成され
る金属積層膜を備える半導体装置であって、 最上層の金属膜は、半導体基板が、最上層の金属膜とそ
の下層の金属膜との反応温度以下に冷却された後に成膜
され、 最上層の金属膜と、その下層の金属膜とは、境界部に反
応生成物を介在させることなく密着していることを特徴
とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10239190A JP2000068230A (ja) | 1998-08-25 | 1998-08-25 | 半導体装置、その製造装置、および、その製造方法 |
| US09/263,771 US6333259B1 (en) | 1998-08-25 | 1999-03-05 | Semiconductor device and apparatus and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10239190A JP2000068230A (ja) | 1998-08-25 | 1998-08-25 | 半導体装置、その製造装置、および、その製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068230A true JP2000068230A (ja) | 2000-03-03 |
Family
ID=17041065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10239190A Withdrawn JP2000068230A (ja) | 1998-08-25 | 1998-08-25 | 半導体装置、その製造装置、および、その製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6333259B1 (ja) |
| JP (1) | JP2000068230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015159268A (ja) * | 2014-02-21 | 2015-09-03 | エスティーエス セミコンダクター アンド テレコミュニケーションズ カンパニー リミテッドＳｔｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＆ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏ．， Ｌｔｄ． | クラスター型半導体製造装置及びそれを用いた半導体素子の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10146359B4 (de) * | 2001-09-20 | 2006-12-28 | Advanced Micro Devices, Inc., Sunnyvale | Eine Metallisierungsprozesssequenz |
| US20070059878A1 (en) * | 2005-09-14 | 2007-03-15 | Yu-Lan Chang | Salicide process |
| US9159551B2 (en) | 2009-07-02 | 2015-10-13 | Micron Technology, Inc. | Methods of forming capacitors |
| US9741591B2 (en) * | 2012-12-31 | 2017-08-22 | Flir Systems, Inc. | Wafer level packaging of microbolometer vacuum package assemblies |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2727659B2 (de) | 1977-06-20 | 1980-01-10 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung grobkristalliner oder einkristalliner Metallschichten |
| US4325776A (en) | 1977-06-20 | 1982-04-20 | Siemens Aktiengesellschaft | Method for preparing coarse-crystal or single-crystal metal films |
| JPS59220915A (ja) | 1983-05-31 | 1984-12-12 | Nec Corp | スバツタ装置におけるウエハ−冷却装置 |
| US4970176A (en) | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| JPH03156920A (ja) | 1989-11-14 | 1991-07-04 | Matsushita Electric Ind Co Ltd | 薄膜形成方法とその装置 |
| JPH03166722A (ja) | 1989-11-27 | 1991-07-18 | Seiko Instr Inc | 薄膜形成方法 |
| DE4028776C2 (de) | 1990-07-03 | 1994-03-10 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement |
| EP0533254A3 (en) | 1991-09-19 | 1993-06-23 | N.V. Philips' Gloeilampenfabrieken | Method of manufacturing a semiconductor device whereby a layer comprising aluminium is deposited on a surface for a semiconductor body |
| JPH0774177A (ja) | 1993-08-31 | 1995-03-17 | Sony Corp | 半導体装置の製造方法及び製造装置 |
| JP3382031B2 (ja) * | 1993-11-16 | 2003-03-04 | 株式会社東芝 | 半導体装置の製造方法 |
| US6090701A (en) * | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| US5770515A (en) * | 1996-12-12 | 1998-06-23 | Mosel Vitelic Incorporated | Method of in-situ wafer cooling for a sequential WSI/alpha -Si sputtering process |
| US5989623A (en) * | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
-
1998
- 1998-08-25 JP JP10239190A patent/JP2000068230A/ja not_active Withdrawn
-
1999
- 1999-03-05 US US09/263,771 patent/US6333259B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015159268A (ja) * | 2014-02-21 | 2015-09-03 | エスティーエス セミコンダクター アンド テレコミュニケーションズ カンパニー リミテッドＳｔｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＆ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏ．， Ｌｔｄ． | クラスター型半導体製造装置及びそれを用いた半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6333259B1 (en) | 2001-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399417B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| US7332409B2 (en) | Methods of forming trench isolation layers using high density plasma chemical vapor deposition | |
| US5683940A (en) | Method of depositing a reflow SiO2 film | |
| KR960002059B1 (ko) | 반도체 장치의 제조방법 | |
| US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
| JP2524091B2 (ja) | 金属プラグ製造方法 | |
| US9209387B2 (en) | Phase change memory and fabrication method | |
| JP2003297918A5 (ja) | ||
| KR100459717B1 (ko) | 반도체 소자의 금속 콘택 형성 방법 | |
| JP2000068230A (ja) | 半導体装置、その製造装置、および、その製造方法 | |
| KR20020003013A (ko) | 반도체 소자의 도전성 콘택을 형성하는 방법 | |
| US6747354B2 (en) | Semiconductor devices having multilevel interconnections and methods for manufacturing the same | |
| JPH0453132A (ja) | 金属薄膜の形成方法 | |
| US7608535B2 (en) | Method for forming metal contact in semiconductor device | |
| KR100434188B1 (ko) | 장벽 금속층 적층 방법 | |
| KR20080090799A (ko) | 증착 장치 및 이를 이용한 반도체 소자의 형성 방법 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| US7097921B2 (en) | Sandwich arc structure for preventing metal to contact from shifting | |
| TWI683919B (zh) | Cu膜之形成方法 | |
| KR19990057898A (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| KR20060002105A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR0163550B1 (ko) | 반도체장치의 배선막 형성방법 | |
| KR0172528B1 (ko) | 반도체 소자의 산화막 형성 방법 | |
| JPS6151940A (ja) | 半導体装置の配線構造 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |