JP2003297918A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003297918A5 JP2003297918A5 JP2002094351A JP2002094351A JP2003297918A5 JP 2003297918 A5 JP2003297918 A5 JP 2003297918A5 JP 2002094351 A JP2002094351 A JP 2002094351A JP 2002094351 A JP2002094351 A JP 2002094351A JP 2003297918 A5 JP2003297918 A5 JP 2003297918A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- semiconductor device
- conductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 47
- 239000004020 conductor Substances 0.000 claims 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 17
- 229910052802 copper Inorganic materials 0.000 claims 17
- 239000010949 copper Substances 0.000 claims 17
- 238000004519 manufacturing process Methods 0.000 claims 15
- 239000011800 void material Substances 0.000 claims 13
- 239000000758 substrate Substances 0.000 claims 11
- 238000009792 diffusion process Methods 0.000 claims 9
- 230000001629 suppression Effects 0.000 claims 9
- 239000000463 material Substances 0.000 claims 3
- 238000000034 method Methods 0.000 claims 2
- 238000009832 plasma treatment Methods 0.000 claims 2
- 238000005498 polishing Methods 0.000 claims 1
Claims (23)
- 半導体基板、
前記半導体基板上に形成された第1の絶縁膜、
前記第1の絶縁膜上に形成され、銅を主成分として含む配線、
前記配線の上面および側面上と前記第1の絶縁膜上とに形成され、銅の拡散を抑制または防止する機能を有する第2の絶縁膜、および、
前記第2の絶縁膜上に形成され、前記第2の絶縁膜の誘電率より低い誘電率を有する第3の絶縁膜、
を具備することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記配線の少なくとも一部には隣接配線間にボイドが形成されていることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記ボイドは前記配線の最近接配線間に形成されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記配線の隣接配線間に、前記第2の絶縁膜と前記第3の絶縁膜とで囲まれたボイドが形成されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記配線の少なくとも一部には隣接配線間を埋める前記第2の絶縁膜で囲まれたボイドが形成されていることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記配線は、その上にスルーホールを形成すべき領域で、配線幅広部を有することを特徴とする半導体装置。 - 半導体基板、
前記半導体基板上に形成された第1の絶縁膜、
前記第1の絶縁膜上に形成され、銅を主成分として含む第1の導体膜と、前記第1の導体膜の側面および底面上に形成され、銅の拡散を抑制または防止する機能を有する第2の導体膜と、前記第1の導体膜の上面上に形成され、銅の拡散を抑制または防止する機能を有する第3の導体膜とを有する配線、および、
前記配線を覆うように、前記第1の絶縁膜上に形成された第2の絶縁膜、
を具備することを特徴とする半導体装置。 - 請求項7記載の半導体装置において、
前記配線の少なくとも一部には隣接配線間にボイドが形成されていることを特徴とする半導体装置。 - 半導体基板上に形成された複数の配線層を有する半導体装置であって、前記複数の配線層のうちの少なくとも1つの配線層は、
第1の絶縁膜上に形成され、銅を主成分として含む第1の配線、
前記第1の配線の上面および側面上と前記第1の絶縁膜上とに形成され、銅の拡散を抑制または防止する機能を有する第2の絶縁膜、および、
前記第2の絶縁膜上に形成され、前記第2の絶縁膜の誘電率より低い誘電率を有する第3の絶縁膜、
を有し、前記第1の配線の少なくとも一部には隣接配線間にボイドが形成されていることを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記複数の配線層のうちの他の少なくとも1つの配線層は、
開口部を有する第4の絶縁膜、
前記開口部を埋め込むように形成され、銅を主成分として含む第2の配線、
前記第4の絶縁膜および前記配線上に形成され、銅の拡散を抑制または防止する機能を有する第5の絶縁膜、および、
前記第5の絶縁膜上に形成され、前記第5の絶縁膜の誘電率より低い誘電率を有する第6の絶縁膜、
を有することを特徴とする半導体装置。 - 半導体基板、
前記半導体基板上に形成された第1の絶縁膜、
前記第1の絶縁膜上に形成され、銅を主成分として含む配線、
前記第1の絶縁膜上に、前記配線に隣接して設けられた導体部分、
前記配線の上面および側面上と、前記導体部分の上面および側面上と、前記第1の絶縁膜上とに形成され、銅の拡散を抑制または防止する機能を有する2の絶縁膜、および、
前記第2の絶縁膜上に形成され、前記第2の絶縁膜の誘電率より低い誘電率を有する第3の絶縁膜、
を具備し、
前記配線と前記導体部分との間にボイドが形成されていることを特徴とする半導体装置。 - 請求項11記載の半導体装置において、
前記導体部分が、前記配線と同時に形成され、かつ半導体装置の配線としては機能しない導体パターンであることを特徴とする半導体装置。 - 以下の工程を有することを特徴とする半導体装置の製造方法;
(a)半導体基板を準備する工程、
(b)前記半導体基板上に第1の絶縁膜を形成する工程、
(c)前記第1の絶縁膜上に銅を主成分として含む配線を形成する工程、
(d)銅の拡散を抑制または防止する機能を有する第2の絶縁膜を、その材料で前記配線の少なくとも一部の隣接配線間が満たされないように、前記配線の上面および側面上と前記第1の絶縁膜上とに形成する工程、および、
(e)前記第2の絶縁膜の誘電率より低い誘電率を有する第3の絶縁膜を、前記第2の絶縁膜上に形成する工程。 - 請求項13記載の半導体装置の製造方法において、
前記(e)工程では、前記配線の隣接配線間に前記第2の絶縁膜と前記第3の絶縁膜とで囲まれたボイドが形成されることを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法において、
前記(e)工程では、前記配線の最近接配線間に前記第2の絶縁膜と前記第3の絶縁膜とで囲まれたボイドが形成されることを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法において、
前記(d)工程では、前記配線の隣接配線間を埋める前記第2の絶縁膜で囲まれたボイドが形成されることを特徴とする半導体装置の製造方法。 - 請求項14記載の半導体装置の製造方法において、
前記(d)工程では、前記配線の隣接配線間において、対向する配線側面の上方での前記第2の絶縁膜の堆積速度が下方での堆積速度より大きくなるように前記第2の絶縁膜が形成されることを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法において、
前記(e)工程では、前記第2の絶縁膜で覆われた前記配線の隣接配線間が前記第3の絶縁膜で満たされないことによって、前記隣接配線間に前記第2の絶縁膜と前記第3の絶縁膜とで囲まれたボイドが形成されることを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法において、
前記(c)工程は、
前記第1の絶縁膜上に第4の絶縁膜を形成する工程、
前記第4の絶縁膜に開口部を形成する工程、
前記第4の絶縁膜の前記開口部内に、銅を主成分として含む配線を形成する工程、および、
前記第4の絶縁膜を除去する工程、
を有することを特徴とする半導体装置の製造方法。 - 請求項19記載の半導体装置の製造方法において、
前記第4の絶縁膜は、還元性プラズマ処理によりエッチングされ得る材料を含み、
前記第4の絶縁膜を除去する工程では、還元性プラズマ処理により前記第4の絶縁膜が除去されることを特徴とする半導体装置の製造方法。 - 以下の工程を有することを特徴とする半導体装置の製造方法;
(a)半導体基板を準備する工程、
(b)前記半導体基板上に第1の絶縁膜を形成する工程、
(c)前記第1の絶縁膜上に第2の絶縁膜を形成する工程、
(d)前記第2の絶縁膜に開口部を形成する工程、
(e)前記開口部の底部および側壁上を含む前記第2の絶縁膜上に、銅の拡散を抑制または防止する機能を有する第1の導体膜を形成する工程、
(f)前記開口部を埋めるように、前記第1の導体膜上に銅を主成分として含む第2の導体膜を形成する工程、
(g)前記開口部内の前記第1および第2の導体膜が残され、それ以外の前記第1および第2の導体膜が除去されるように、前記第1および第2の導体膜を研磨する工程、
(h)前記開口部内に残された前記第1および第2の導体膜上に、銅の拡散を抑制または防止する機能を有する第3の導体膜を選択的に形成する工程、
(i)前記第2の絶縁膜を除去する工程、および
(j)前記第1、第2および第3の導体膜からなる配線を覆うように、第3の絶縁膜を前記第1の絶縁膜上に形成する工程。 - 請求項21記載の半導体装置の製造方法において、
前記(j)工程では、前記配線の少なくとも一部の隣接配線間を埋める前記第3の絶縁膜中にボイドが形成されることを特徴とする半導体装置の製造方法。 - 請求項21記載の半導体装置の製造方法において、
前記(j)工程では、
前記第3の絶縁膜の材料で前記配線の隣接配線間が満たされないように、前記配線の上面および側面上と前記第1の絶縁膜上とに前記第3の絶縁膜が形成され、
前記(j)工程の後に、更に、
前記配線の少なくとも一部には隣接配線間に前記第3の絶縁膜と第4の絶縁膜とで囲まれたボイドが形成されるように、前記第3の絶縁膜上に第4の絶縁膜を形成する工程、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002094351A JP4068868B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置の製造方法 |
US10/387,504 US7042095B2 (en) | 2002-03-29 | 2003-03-14 | Semiconductor device including an interconnect having copper as a main component |
TW092106945A TW200404353A (en) | 2002-03-29 | 2003-03-27 | A semiconductor device and a method of manufacturing the same |
KR10-2003-0019462A KR20030078750A (ko) | 2002-03-29 | 2003-03-28 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002094351A JP4068868B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003297918A JP2003297918A (ja) | 2003-10-17 |
JP2003297918A5 true JP2003297918A5 (ja) | 2005-04-14 |
JP4068868B2 JP4068868B2 (ja) | 2008-03-26 |
Family
ID=28449690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002094351A Expired - Fee Related JP4068868B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4068868B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100352036C (zh) | 2002-10-17 | 2007-11-28 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
JP4454242B2 (ja) | 2003-03-25 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP4619705B2 (ja) * | 2004-01-15 | 2011-01-26 | 株式会社東芝 | 半導体装置 |
JP2005217371A (ja) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4401874B2 (ja) | 2004-06-21 | 2010-01-20 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4956919B2 (ja) | 2005-06-08 | 2012-06-20 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP4334589B2 (ja) | 2006-12-06 | 2009-09-30 | 株式会社東芝 | 半導体装置、およびその製造方法 |
JP5334434B2 (ja) * | 2007-06-04 | 2013-11-06 | パナソニック株式会社 | 半導体装置の製造方法 |
US7879683B2 (en) * | 2007-10-09 | 2011-02-01 | Applied Materials, Inc. | Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay |
JP5097501B2 (ja) | 2007-10-18 | 2012-12-12 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
CN101419933B (zh) * | 2007-10-24 | 2010-12-15 | 中芯国际集成电路制造(上海)有限公司 | 一种可避免产生突起的保护层制作方法 |
JP4675393B2 (ja) * | 2008-05-12 | 2011-04-20 | パナソニック株式会社 | 半導体装置および半導体装置の製造方法 |
JP5396065B2 (ja) | 2008-10-28 | 2014-01-22 | 株式会社日立製作所 | 半導体装置の製造方法 |
KR20120030782A (ko) | 2010-09-20 | 2012-03-29 | 삼성전자주식회사 | 저유전 물질을 이용한 쓰루 실리콘 비아(tsv) 형성방법 |
JP5932079B2 (ja) * | 2015-02-26 | 2016-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102606765B1 (ko) * | 2018-02-07 | 2023-11-27 | 삼성전자주식회사 | 비아 플러그를 갖는 반도체 소자 및 그 형성 방법 |
-
2002
- 2002-03-29 JP JP2002094351A patent/JP4068868B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8319336B2 (en) | Reduction of etch microloading for through silicon vias | |
JP2003297918A5 (ja) | ||
JP2003152077A5 (ja) | ||
JP2006344703A5 (ja) | ||
TW200515568A (en) | Circuit barrier structure of semiconductor package substrate and method for fabricating the same | |
TWI602481B (zh) | 嵌入電子元件之印刷電路板及其製造方法 | |
KR100320883B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005159326A5 (ja) | ||
KR100763760B1 (ko) | 반도체 소자 제조 방법 | |
JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
JPS63260054A (ja) | 半導体集積回路装置 | |
KR100467810B1 (ko) | 반도체 소자 제조 방법 | |
TW201110299A (en) | Multilayer semiconductor device and method for manufacturing multilayer semiconductor device | |
JP2010080606A (ja) | 半導体装置の製造方法 | |
JPS62254446A (ja) | 半導体装置 | |
KR100464186B1 (ko) | 반도체소자의 배선구조 및 그 제조방법 | |
JP2000040827A5 (ja) | ||
KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
JP2003110017A (ja) | 半導体装置およびその製造方法 | |
TW408190B (en) | Method of producing a metal conductive layer in the via hole of the inter-metal dielectrics of a semiconductor chip | |
JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
JP2000031278A (ja) | 半導体装置の製造方法 | |
JPS63107042A (ja) | 半導体装置およびその製造方法 | |
JPS6235646A (ja) | 半導体装置の製造方法 |