JP2006344703A5

JP2006344703A5 -

Info

Publication number: JP2006344703A5
Application number: JP2005167676A
Authority: JP
Filing date: 2005-06-08
Publication date: 2008-07-17
Anticipated expiration: 2025-06-08

Claims

以下の工程を有することを特徴とする半導体装置の製造方法：
（ａ）半導体基板上の第１の絶縁膜に複数の配線溝を形成する工程、
（ｂ）前記複数の配線溝のそれぞれの内部を含む前記第１の絶縁膜上に第１の導体膜を形成する工程、
（ｃ）前記複数の配線溝の外部の前記第１の導体膜をＣＭＰ法で除去することによって、前記複数の配線溝のそれぞれの内部に前記第１の導体膜からなる配線を形成する工程、
（ｄ）後の（ｆ）工程で形成される隣接配線間隔が狭い配線の上面を露出するスルーホールの周辺領域の前記第１の絶縁膜を残し、前記周辺領域以外の前記第１の絶縁膜を除去する工程、
（ｅ）前記第１の絶縁膜が除去された前記配線間のスペース領域に空隙を残しつつ、前記配線上に第２の絶縁膜を形成する工程、
（ｆ）前記隣接配線間隔が狭い配線の上部の前記第２の絶縁膜を貫通し、前記隣接配線間隔が狭い配線の上面を露出するスルーホールを形成する工程、
（ｇ）前記スルーホールの内部に第２の導体膜を形成する工程。
請求項１に記載の半導体装置の製造方法において、前記第１の導体膜を、前記第１の絶縁膜上に第１の導電性バリア膜を堆積した後、前記第１の導電性バリア膜上に銅からなる主導体膜を堆積することにより形成することを特徴とする半導体装置の製造方法。
請求項２に記載の半導体装置の製造方法において、前記第１の導電性バリア膜は高融点金属窒化膜、高融点金属膜あるいはこれらの積層膜であることを特徴とする半導体装置の製造方法。
請求項２に記載の半導体装置の製造方法において、前記第２の導体膜を、前記スルーホール内部に第２の導電性バリア膜を堆積した後、前記第２の導電性バリア膜上に銅からなる主導体膜を堆積することにより形成することを特徴とする半導体装置の製造方法。
請求項４に記載の半導体装置の製造方法において、前記第２の導電性バリア膜は高融点金属窒化膜、高融点金属膜あるいはこれらの積層膜であることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、前記第２の絶縁膜はＳｉＯＦ膜或いはＳｉＯＣ膜であることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、前記第１の絶縁膜は、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜或いは酸窒化シリコン膜からなる下層膜とＳｉＯＦ膜或いはＳｉＯＣ膜からなる中間膜と酸化シリコン膜からなる上層膜の積層膜であることを特徴とする半導体装置の製造方法。
以下の工程を有することを特徴とする半導体装置の製造方法：
（ａ）半導体基板上の第１の絶縁膜に複数の配線溝を形成する工程、
（ｂ）前記複数の配線溝のそれぞれの内部を含む前記第１の絶縁膜上に第１の導体膜を形成する工程、
（ｃ）前記複数の配線溝の外部の前記第１の導体膜をＣＭＰ法で除去することによって、前記複数の配線溝のそれぞれの内部に前記第１の導体膜からなる配線を形成する工程、
（ｄ）前記第１の絶縁膜上及び前記複数の配線上に第１のバリア絶縁膜を形成する工程、
（ｅ）後の（ｈ）工程で形成される隣接配線間隔が狭い配線の上面を露出するスルーホールの周辺領域の前記第１のバリア絶縁膜及び前記第１の絶縁膜を残し、前記周辺領域以外の前記第１のバリア絶縁膜及び前記第１の絶縁膜を除去する工程、
（ｆ）前記第１のバリア絶縁膜上及び前記配線の側面及び上面上に第２のバリア絶縁膜を形成する工程、
（ｇ）前記第１のバリア絶縁膜及び前記第１の絶縁膜が除去された前記配線間のスペース領域に空隙を残しつつ、前記第２のバリア絶縁膜上に第２の絶縁膜を形成する工程、
（ｈ）前記隣接配線間隔が狭い配線の上部の前記第１のバリア絶縁膜と前記第２のバリア絶縁膜と前記第２の絶縁膜とを貫通し、前記隣接配線間隔が狭い配線の上面を露出するスルーホールを形成する工程、
（ｉ）前記スルーホールの内部に第２の導体膜を形成する工程。
請求項８に記載の半導体装置の製造方法において、前記第１の導体膜を、前記第１の絶縁膜上に第１の導電性バリア膜を堆積した後、前記第１の導電性バリア膜上に銅からなる主導体膜を堆積することにより形成することを特徴とする半導体装置の製造方法。
請求項９に記載の半導体装置の製造方法において、前記第１の導電性バリア膜は高融点金属窒化膜、高融点金属膜あるいはこれらの積層膜であることを特徴とする半導体装置の製造方法。
請求項９に記載の半導体装置の製造方法において、前記第２の導体膜を、前記スルーホール内部に第２の導電性バリア膜を堆積した後、前記第２の導電性バリア膜上に銅からなる主導体膜を堆積することにより形成することを特徴とする半導体装置の製造方法。
請求項１１に記載の半導体装置の製造方法において、前記第２の導電性バリア膜は高融点金属窒化膜、高融点金属膜あるいはこれらの積層膜であることを特徴とする半導体装置の製造方法。
請求項８に記載の半導体装置の製造方法において、前記第２の絶縁膜はＳｉＯＦ膜或いはＳｉＯＣ膜であることを特徴とする半導体装置の製造方法。
請求項８に記載の半導体装置の製造方法において、前記第１の絶縁膜は、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜或いは酸窒化シリコン膜からなる下層膜とＳｉＯＦ膜或いはＳｉＯＣ膜からなる中間膜と酸化シリコン膜からなる上層膜の積層膜であることを特徴とする半導体装置の製造方法。
請求項８に記載の半導体装置の製造方法において、前記第１及び第２のバリア絶縁膜は、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜或いは酸窒化シリコン膜であることを特徴とする半導体装置の製造方法。
請求項９に記載の半導体装置の製造方法において、前記（ｅ）工程で、前記スルーホールの下部領域及びその周辺領域の前記第１のバリア絶縁膜上にフォトレジストパターンを形成し、前記フォトレジストパターンをマスクにしたドライエッチング法により、前記第１のバリア絶縁膜及び前記第１の絶縁膜を除去することを特徴とする半導体装置の製造方法。
請求項９に記載の半導体装置の製造方法において、前記（ｅ）工程で、前記第１のバリア絶縁膜上に第３の絶縁膜を形成した後、前記スルーホールの形成領域及びその周辺領域を覆うフォトレジストパターンを形成し、前記フォトレジストパターンをマスクにした前記第３の絶縁膜をエッチングし、前記フォトレジストパターンを除去した後、エッチングされた前記第３の絶縁膜をマスクにしたドライエッチング法により、前記第１の絶縁膜を除去することを特徴とする半導体装置の製造方法。
請求項１７に記載の半導体装置の製造方法において、前記第３の絶縁膜はシリコン酸化膜或いはＳｉＯＣ膜であることを特徴とする半導体装置の製造方法。
以下の工程を有することを特徴とする半導体装置の製造方法：
（ａ）半導体基板上に第１の導体膜を形成する工程、
（ｂ）フォトレジストパターンをマスクにしたドライエッチング法により、前記第１の導体膜を選択的に除去して複数の第１の配線を形成する工程、
（ｃ）前記配線上及び前記配線間のスペース領域に第１の絶縁膜を形成する工程、
（ｄ）後の（ｆ）工程で形成される隣接配線間隔が狭い配線の上面を露出するスルーホールの周辺領域の前記第１の絶縁膜を残し、前記周辺領域以外の前記第１の絶縁膜を除去する工程、
（ｅ）前記第１の絶縁膜が除去された前記配線間のスペース領域に空隙を残しつつ、前記配線上に第２の絶縁膜を形成する工程、
（ｆ）前記隣接配線間隔が狭い配線の上部の前記第１の絶縁膜と前記第２の絶縁膜とを貫通し、前記隣接配線間隔が狭い配線の上面を露出するスルーホールを形成する工程、
（ｇ）前記スルーホールの内部に第２の導体膜を形成する工程。
請求項１９に記載の半導体装置の製造方法において、前記第１の導体膜はアルミニウム膜或いはタングステン膜であることを特徴とする半導体装置の製造方法。