JP2015159268A - クラスター型半導体製造装置及びそれを用いた半導体素子の製造方法 - Google Patents

クラスター型半導体製造装置及びそれを用いた半導体素子の製造方法 Download PDF

Info

Publication number
JP2015159268A
JP2015159268A JP2014147026A JP2014147026A JP2015159268A JP 2015159268 A JP2015159268 A JP 2015159268A JP 2014147026 A JP2014147026 A JP 2014147026A JP 2014147026 A JP2014147026 A JP 2014147026A JP 2015159268 A JP2015159268 A JP 2015159268A
Authority
JP
Japan
Prior art keywords
wafer
module
transfer module
type semiconductor
cluster type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014147026A
Other languages
English (en)
Inventor
ウンス リ
Eun Soo Lee
ウンス リ
ヒチョル キム
Hee Cheol Kim
ヒチョル キム
ソンヨン キム
Sonyon Kim
ソンヨン キム
スンテ リ
Seung Tae Lee
スンテ リ
イグジュン シン
Ig Jun Shin
イグジュン シン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sts Sc & Telecomm Co Ltd
STS Semiconductor and Telecommunications Co Ltd
Original Assignee
Sts Sc & Telecomm Co Ltd
STS Semiconductor and Telecommunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sts Sc & Telecomm Co Ltd, STS Semiconductor and Telecommunications Co Ltd filed Critical Sts Sc & Telecomm Co Ltd
Publication of JP2015159268A publication Critical patent/JP2015159268A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32889—Connection or combination with other apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】クラスター型半導体製造装置の単位時間あたりに処理可能な枚数低下を防止する。
【解決手段】ウエハを移送する多面体のトランスファーモジュール１１０と；前記トランスファーモジュールの第１面に前記ウエハの表面のヒュームを除去するガス除去工程が行われる第１プロセスモジュール１２０と；第２面に前記ウエハの表面を洗浄するプラズマクリーニング工程が行われる第２プロセスモジュール１２１と；第３面に前記ガス除去工程及び前記プラズマクリーニング工程が行われた前記ウエハが一定時間待機状態に維持されるスタンバイモジュール１３０と；第４面に前記スタンバイモジュールで待機状態を経た前記ウエハに任意の処理工程が行われる第３プロセスモジュール１２２と；を含むことを特徴とする。
【選択図】図１

Description

本発明は、複数のプロセスモジュールに順次に移送されたウエハに対する順次工程プロセスを実行するクラスター型半導体製造装置及びそれを用いた半導体素子の製造方法に関する。
一般に、クラスター型半導体製造装置は、メイントランスファーチャンバ（共通のトランスファーチャンバ（ｃｏｍｍｏｎ ｔｒａｎｓｆｅｒ ｃｈａｍｂｅｒ））の周囲に接続された複数のプロセスモジュールを有する半導体製造装置であって、プロセスの流れを円滑にするか、またはより多様なプロセスの実行を可能にする複数のプロセスの流れを統合することができる（例えば、特許文献１参考）。
例えば、薄膜形成に使用されるクラスター型半導体製造装置は、ゲートバルブを経てメイントランスファーチャンバに接続されたロードロックモジュール（ｌｏａｄ−ｌｏｃｋ ｍｏｄｕｌｅ）を含む。半導体ウエハ（以下、単に“ウエハ”と称する。）のような処理基板（以下、単に“基板”と称する。）上で特定形態のプロセスが実行されるとき、メイントランスファーチャンバだけでなく別途のプロセスモジュールチャンバは真空状態に維持される。ウエハが大気側圧力でロードロックモジュール内に移送された後に、ロードロックモジュールは低圧状態（真空側圧力）に減圧される。このとき、ウエハは、真空側のロードロックモジュールから引き出されて、メイントランスファーチャンバ内に設置されたトランスファーメカニズム（すなわち、ロボットアーム）によってメイントランスファーチャンバ内に搬入され、トランスファーメカニズムによってメイントランスファーチャンバから第１プロセスモジュール内に搬入される。
第１プロセスモジュールにおいて、第１プロセスステップは、既設定されたレシピ（ｒｅｃｉｐｅ）で事前決定された時間の間実行される。第１プロセスステップの間、例えば、膜形成が、ウエハ上に第１薄膜層を形成するように実行されてもよい。第１プロセスステップが終了すると、第１ステップを経たウエハは、メイントランスファーチャンバに設置されたトランスファーメカニズムによって第１プロセスモジュールから搬出され、第２プロセスモジュールに搬入される。
第２プロセスモジュールにおいて、第２プロセスステップは、第１プロセスモジュールと同様に既設定されたレシピで事前決定された時間の間行われる。第２プロセスステップの間、例えば、膜形成は、ウエハ上に形成された第１層にわたって第２薄膜層が形成される。第２プロセスステップが終了すると、第２プロセスステップを経たウエハは、メイントランスファーチャンバにおいてトランスファーメカニズムによって第２プロセスモジュールから搬出され、もし、第２プロセスステップの後に別のプロセスステップを経る場合、次のプロセスモジュール（例えば、第３プロセスモジュール）に移送されて、次のプロセスを経るようになる。したがって、半導体ウエハは、様々な処理ステップを経て全てのプロセスステップが行われたとき、半導体ウエハはロードロックモジュールに復帰する。
個別のプロセスで一連の処理ステップを経た処理済みのウエハがロードロックモジュール内に復帰されるとき、ロードロックモジュール内の圧力は真空側圧力から大気側圧力に転換される。このとき、処理済みのウエハは、メイントランスファーチャンバが接続された側部から対向する側部に位置するウエハの入／出口を介してロードロックモジュールの外部に搬出される。
このような形態のクラスター装置は、真空側圧力で一度に一つのウエハが複数のプロセスモジュールに順次に移送される一束のウエハ（ａ ｂａｔｃｈ ｏｆ ｗａｆｅｒ）において一連の処理（例えば、膜形成プロセス及び熱処理）が行われるインライン基板（ｉｎｌｉｎｅ ｓｕｂｓｔｒａｔｅ）プロセスシステムでの適用に目的がある。
バンピングＵＢＭ工程時に、クラスター型半導体製造装置において金属スパッタリング（Ｍｅｔａｌ Ｓｐｕｔｔｅｒｉｎｇ）工程の実行前に一次的にウエハの表面やパッシベーションコーティング（Ｐａｓｓｉｖａｔｉｏｎ Ｃｏａｔｉｎｇ）された表面のヒューム（Ｆｕｍｅ）の除去（Ｏｕｔ ｇａｓｓｉｎｇ）、及びプラズマクリーニング（Ｐｌａｓｍａ Ｃｌｅａｎｉｎｇ）、すなわち、ソフトエッチング（Ｓｏｆｔ Ｅｔｃｈ）を実行する。
このとき、プラズマクリーニング工程後に金属スパッタリングチャンバ内で工程を実行する際に、微細に表面がエッチングされたパッシベーション表面から追加的にヒュームが発生するようになる。
これによって、金属スパッタリングチャンバでの作業条件（チャンバの圧力）を満たすのに時間がさらに必要であるため、装備全体の単位時間あたりに処理可能なウエハの枚数ＷＰＨ（Ｗａｆｅｒ／Ｈｏｕｒ）が低下するなどの問題が台頭している。
日本公開特許公報第２０００−１２７０６９号
したがって、本発明は、上記のような従来技術の問題点を解決するために案出されたもので、本発明の一般的な目的は、従来技術での限界と短所によって発生する様々な問題点を実質的に補完することができるクラスター型半導体製造装置及びそれを用いた半導体素子の製造方法を提供するものである。
本発明のより具体的な他の目的は、任意の工程に必要な適正圧力への待ち時間を短縮することができるクラスター型半導体製造装置及びそれを用いた半導体素子の製造方法を提供するものである。
本発明のより具体的な他の目的は、金属スパッタリング工程に必要な適正圧力への待ち時間を短縮することができるクラスター型半導体製造装置及びそれを用いた半導体素子の製造方法を提供するものである。
そのために、本発明の一実施例に係るクラスター型半導体製造装置は、ウエハを移送する多面体のトランスファーモジュールと；前記トランスファーモジュールの第１面を介して前記トランスファーモジュールに連通され、前記ウエハの表面のヒュームを除去するガス除去工程が行われる第１プロセスモジュールと；前記トランスファーモジュールの第２面を介して前記トランスファーモジュールに連通され、前記ウエハの表面を洗浄するプラズマクリーニング工程が行われる第２プロセスモジュールと；前記トランスファーモジュールの第３面を介して前記トランスファーモジュールに連通され、前記ガス除去工程及び前記プラズマクリーニング工程が行われた前記ウエハが一定時間待機状態に維持されるスタンバイモジュールと；前記トランスファーモジュールの第４面を介して前記トランスファーモジュールに連通され、前記スタンバイモジュールで待機状態を経た前記ウエハに任意の処理工程が行われる第３プロセスモジュールと；を含むことを特徴とする。
本発明の一実施例に係るクラスター型半導体製造装置において、前記スタンバイモジュールは、真空待機チャンバであってもよい。
本発明の一実施例に係るクラスター型半導体製造装置において、前記第３プロセスモジュールは、前記ウエハに金属膜を蒸着する金属スパッタリング工程が行われる金属スパッタリングチャンバであってもよい。
本発明の一実施例に係るクラスター型半導体製造装置において、前記多面体のトランスファーモジュールは、真空雰囲気で個々のウエハを移送するように真空チャンバを備えることができる。
また、本発明の一実施例に係るクラスター型半導体製造装置を用いた半導体素子の製造方法は、真空雰囲気が維持されるクラスター型半導体製造装置にウエハをローディングする第１過程と；ガス除去工程を通じて前記ウエハの表面のヒュームを除去する第２過程と；プラズマクリーニング工程を通じて前記ウエハの表面を洗浄する第３過程と；前記第２及び第３過程を経た前記ウエハを真空雰囲気で一定時間待機状態に維持させる第４過程と；金属スパッタリング工程を通じて前記第４過程を経た前記ウエハに金属膜を蒸着する第５過程と；を含むことを特徴とする。
また、本発明の他の実施例に係るクラスター型半導体製造装置を用いた半導体素子の製造方法は、多面体のトランスファーモジュールと；前記多面体のトランスファーモジュールの第１面乃至第３面を介して前記多面体のトランスファーモジュールに連通する第１乃至第３プロセスモジュールと；前記多面体のトランスファーモジュールの第４面を介して前記多面体のトランスファーモジュールに連通するスタンバイモジュールと；を含むクラスター型半導体製造装置を用いた半導体素子の製造方法において、前記多面体のトランスファーモジュールにウエハをローディングする第１過程と；前記ウエハを前記第１プロセスモジュールに移送し、ガス除去工程を通じて前記ウエハの表面のヒュームを除去する第２過程と；前記ウエハを前記第２プロセスモジュールに移送し、プラズマクリーニング工程を通じて前記ウエハの表面を洗浄する第３過程と；前記第２及び第３過程を経た前記ウエハを前記スタンバイモジュールに移送し、真空雰囲気で一定時間待機状態に維持させる第４過程と；前記第４過程を経た前記ウエハを前記第３プロセスモジュールに移送し、金属スパッタリング工程を通じて前記ウエハに金属膜を蒸着する第５過程と；を含むことを特徴とする。
本発明の他の実施例に係るクラスター型半導体製造装置を用いた半導体素子の製造方法において、前記多面体のトランスファーモジュールは、真空雰囲気で個々のウエハを移送することができる。
本発明に係るクラスター型半導体製造装置及びそれを用いた半導体素子の製造方法によれば、エッチングプロセスモジュールＰＭ２からモジュールＰＭ３に移送する前にスタンバイモジュールＳＭで待機させてヒュームをさらに排出するようにすることによって、モジュールＰＭ３内で行われる工程に必要な適性圧力への待ち時間を短縮し、これによって、ＷＰＨの上昇効果が期待される。
本発明の一実施例に係るクラスター型半導体製造装置の構成を概略的に示す図である。 本発明の一実施例に係るクラスター型半導体製造装置を用いた半導体素子の製造方法を説明するためのフローチャートである。
以下、添付の図面を参照して、本発明の実施例を詳細に説明すると、次の通りである。
本発明を説明するにおいて、関連する公知機能あるいは構成に対する具体的な説明が、本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。また、後述する用語は、本発明での機能を考慮して定義された用語であって、これは、使用者の意図または判例などによって変わり得る。したがって、その定義は、本明細書全般にわたる内容に基づいて行われるべきである。
まず、本発明の一実施例によって達成された基板処理システムを、図面を参照して説明する。
図１は、本発明の一実施例に係るクラスター型半導体製造装置の構成を概略的に示す図である。
図１を参照すると、クラスター型半導体製造装置１００は、トランスファーモジュール（真空トランスファーチャンバ）ＴＭ１１０の周囲に複数（例えば、５個）のプロセスモジュール（処理装置）ＰＭ１，ＰＭ２，ＰＭ３，ＰＭ４，ＰＭ５（１２０〜１２４）と、スタンバイモジュール（待機モジュール）ＳＭ１３０と、２個のロードロックモジュール（ロードロックチャンバ）ＬＬＭ１，ＬＬＭ２（１４０，１４１）とを含む。
クラスター型半導体製造装置１００の実質的な中心に配置されたトランスファーモジュールＴＭ１１０は、自由に開閉可能な各ゲートバルブＧＶを経てそれぞれのモジュールＰＭ１，ＰＭ２，ＰＭ３，ＰＭ４，ＰＭ５，ＳＭ，ＬＬＭ１，ＬＬＭ２と接続される。
プロセスモジュールＰＭ（１２０〜１２４）は、圧力を低下させるため、それぞれの工程に必要な程度の真空を達成する真空チャンバ（または処理チャンバ）をそれぞれ含む。
トランスファーモジュール（真空トランスファーチャンバ）ＴＭは、それぞれのプロセスモジュールＰＭ１，ＰＭ２，ＰＭ３，ＰＭ４，ＰＭ５からウエハを真空チャンバに搬出／搬入する共通のトランスファーチャンバである。
トランスファーモジュールＴＭで構成された真空トランスファーチャンバの内部には、回転及び膨張／収縮の動きを可能にする一対のトランスファーアーム１１２が装着された真空圧力側トランスファーロボット１１４が設置される。真空圧力側トランスファーロボット１１４の一対のトランスファーアーム１１２のそれぞれは、ウエハ（ｗａｆｅｒ）のような一つの基板を保持することができるフォーク状のエンドエフェクタ（ａ ｆｏｒｋ−ｓｈａｐｅｄ ｅｎｄ ｅｆｆｅｃｔｏｒ）（“ピック（ｐｉｃｋ）”とも呼ぶことができる）を含む。
真空圧力側トランスファーロボット１１４は、ウエハを搬入／搬出するためにそれぞれのモジュールＰＭ１，ＰＭ２，ＰＭ３，ＰＭ４，ＰＭ５，ＳＭ，ＬＬＭ１，ＬＬＭ２にアクセスする。そのような真空圧力側トランスファーロボット１１４は、例えば、互いに反対方向に沿って膨張／収縮するためにベース上に並んで実装されたトランスファーアーム１１２を有する共通のトランスファーチャンバ１１０の内部に回転可能に配置されたベースを含む。
したがって、トランスファーアーム１１２は、ベースを経て統合されたユニットのように回転することができる。
プロセスモジュールＰＭ１，ＰＭ２，ＰＭ３，ＰＭ４，ＰＭ５において、特定の形態のウエハ処理（ＣＶＤまたはスパッタリングを通じて達成された膜形成プロセス、熱処理及び乾式エッチングプロセスのようなプロセスレシピに基づいて実行されたレシピプロセス）は、それぞれのチャンバ内で予め設定されたプロセスレシピに相応して、特定のプロセス条件（気体の形態、チャンバ内部の圧力、印加されたパワーのレベル、処理時間など）下で実行される。また、ロードロックモジュールＬＬＭ１，ＬＬＭ２（１４０，１４１）のぞれぞれは、必要によって、加熱ユニットまたは冷却ユニットを含むことができる。
前記スタンバイモジュールＳＭ１３０は、待機モジュールであって、空きモジュール（Ｅｍｐｔｙ Ｍｏｄｕｌｅ）に待機チャンバを装着して具現することができる。すなわち、スタンバイモジュール１３０は、任意のプロセスモジュール内で該当工程を実行した後、次のプロセスモジュールに移送される前にしばらく待機するモジュールであって、例えば、ＰＭ２でプラズマクリーニング作業が行われた後、ＰＭ３の金属スパッタリングモジュールに移動する前にスタンバイモジュール１３０に移送されて、高真空でヒュームを排出（ｏｕｔ ｇａｓｓｉｎｇ）することによって、金属スパッタリングモジュールで真空条件を満たすための時間を減少させることができる。このとき、スタンバイモジュールＳＭ１３０は、トランスファーモジュールＴＭのポンプを用いて真空状態に維持することができる。
上述した構成を有する本発明の一実施例に係るクラスター型半導体製造装置を用いた半導体素子の製造方法について説明すると、次の通りである。
図２は、本発明の一実施例に係るクラスター型半導体製造装置を用いた半導体素子の製造方法を説明するための図で、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）工程の過程において金属スパッタリング過程を示すフローチャートである。
図２を参照すると、まず、金属スパッタリング工程を実行する前に、ウエハをデギャッシングプロセスモジュールＰＭ１ １２０に搬入して、一次的にウエハの表面やパッシベーションコーティングされた表面のヒュームを除去する（Ｓ２１０）。
次に、ウエハをエッチングプロセスモジュールＰＭ２ １２１に移送して、ウエハの表面やパッシベーションコーティングされた表面をプラズマエッチングする（Ｓ２２０）。
次に、ウエハをスタンバイモジュールＳＭ１３０に移送して、一定時間待機させる。このとき、ウエハは、スタンバイモジュールＳＭ１３０で待機中にもプラズマエッチングされた表面からヒュームが継続して発生し、真空ポンプを用いてスタンバイモジュールＳＭ１３０の内部がトランスファーモジュールＴＭと同程度の真空度を維持するようにする（Ｓ２３０）。
次に、ウエハを金属スパッタリングモジュールＰＭ３ １２２に移送して、金属膜蒸着工程を実行する（Ｓ２４０）。一般に、ＴｉＷ蒸着工程時に、チャンバにウエハがローディングされた後、５００ｓｅｃ以内に圧力が５．０Ｅ−７Ｐａ以下に下がらなければならない（ｐｕｍｐ ｄｏｗｎ）。本実施例によって、エッチングプロセスモジュールＰＭ２ １２１から金属スパッタリングモジュールＰＭ３ １２２に移送する前にスタンバイモジュールＳＭ１３０でウエハを待機させる場合、圧力降下時間は約１１０〜１２０ｓｅｃとなり、このような数値は、スタンバイモジュールＳＭ１３０でウエハを待機させない従来の圧力降下時間である２７０〜３００ｓｅｃに比べて約１６０〜１８０ｓｅｃ短縮されたものである。
上述したように、本実施例によれば、金属スパッタリング工程時に、エッチングプロセスモジュールＰＭ２から金属スパッタリングモジュールＰＭ３に移送する前にスタンバイモジュールＳＭで待機させて、ヒュームを追加的に排出するようにすることによって、金属スパッタリングモジュールＰＭ３内での圧力降下に必要とされる時間を短縮することができ、これによって、ＷＰＨ４枚程度の上昇効果が期待される。
一方、本発明の詳細な説明及び添付図面では具体的な実施例に関して説明したが、本発明は、開示された実施例に限定されず、本発明の属する技術分野における通常の知識を有する者によって、本発明の技術的思想を逸脱しない範囲内で種々の置換、変形及び変更が可能である。
したがって、本発明の範囲は、説明された実施例に限定されて定められてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどを含むものと解釈しなければならない。
１００ クラスター型半導体製造装置
１１０（ＴＭ） トランスファーモジュール
１２０〜１２４（ＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４、ＰＭ５） プロセスモジュール
１３０（ＳＭ） スタンバイモジュール
１４０、１４１（ＬＬＭ１、ＬＬＭ２） ロードロックモジュール

Claims (7)

  1. ウエハを移送する多面体のトランスファーモジュールと、
    前記トランスファーモジュールの第１面を介して前記トランスファーモジュールに連通され、前記ウエハの表面のヒュームを除去するガス除去工程が行われる第１プロセスモジュールと、
    前記トランスファーモジュールの第２面を介して前記トランスファーモジュールに連通され、前記ウエハの表面を洗浄するプラズマクリーニング工程が行われる第２プロセスモジュールと、
    前記トランスファーモジュールの第３面を介して前記トランスファーモジュールに連通され、前記ガス除去工程及び前記プラズマクリーニング工程が行われた前記ウエハが一定時間待機状態に維持されるスタンバイモジュールと、
    前記トランスファーモジュールの第４面を介して前記トランスファーモジュールに連通され、前記スタンバイモジュールで待機状態を経た前記ウエハに任意の処理工程が行われる第３プロセスモジュールとを含むことを特徴とする、クラスター型半導体製造装置。
  2. 前記スタンバイモジュールは、
    真空待機チャンバであることを特徴とする、請求項１に記載のクラスター型半導体製造装置。
  3. 前記第３プロセスモジュールは、
    前記ウエハに金属膜を蒸着する金属スパッタリング工程が行われる金属スパッタリングチャンバであることを特徴とする、請求項１に記載のクラスター型半導体製造装置。
  4. 前記多面体のトランスファーモジュールは、
    真空雰囲気で個々のウエハを移送するように真空チャンバを備えることを特徴とする、請求項１に記載のクラスター型半導体製造装置。
  5. 真空雰囲気が維持されるクラスター型半導体製造装置にウエハをローディングする第１過程と、
    ガス除去工程を通じて前記ウエハの表面のヒュームを除去する第２過程と、
    プラズマクリーニング工程を通じて前記ウエハの表面を洗浄する第３過程と、
    前記第２及び第３過程を経た前記ウエハを真空雰囲気で一定時間待機状態に維持させる第４過程と、
    金属スパッタリング工程を通じて前記第４過程を経た前記ウエハに金属膜を蒸着する第５過程とを含むことを特徴とする、クラスター型半導体製造装置を用いた半導体素子の製造方法。
  6. 多面体のトランスファーモジュールと、前記多面体のトランスファーモジュールの第１面乃至第３面を介して前記多面体のトランスファーモジュールに連通する第１乃至第３プロセスモジュールと、前記多面体のトランスファーモジュールの第４面を介して前記多面体のトランスファーモジュールに連通するスタンバイモジュールとを含むクラスター型半導体製造装置を用いた半導体素子の製造方法において、
    前記多面体のトランスファーモジュールにウエハをローディングする第１過程と、
    前記ウエハを前記第１プロセスモジュールに移送し、ガス除去工程を通じて前記ウエハの表面のヒュームを除去する第２過程と、
    前記ウエハを前記第２プロセスモジュールに移送し、プラズマクリーニング工程を通じて前記ウエハの表面を洗浄する第３過程と、
    前記第２及び第３過程を経た前記ウエハを前記スタンバイモジュールに移送し、真空雰囲気で一定時間待機状態に維持させる第４過程と、
    前記第４過程を経た前記ウエハを前記第３プロセスモジュールに移送し、金属スパッタリング工程を通じて前記ウエハに金属膜を蒸着する第５過程とを含むことを特徴とする、クラスター型半導体製造装置を用いた半導体素子の製造方法。
  7. 前記多面体のトランスファーモジュールは、
    真空雰囲気で個々のウエハを移送することを特徴とする、請求項６に記載のクラスター型半導体製造装置を用いた半導体素子の製造方法。
JP2014147026A 2014-02-21 2014-07-17 クラスター型半導体製造装置及びそれを用いた半導体素子の製造方法 Pending JP2015159268A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0020397 2014-02-21
KR1020140020397A KR101550526B1 (ko) 2014-02-21 2014-02-21 클러스터형 반도체 제조장치 및 이를 이용한 반도체 소자 제조방법

Publications (1)

Publication Number Publication Date
JP2015159268A true JP2015159268A (ja) 2015-09-03

Family

ID=53882913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014147026A Pending JP2015159268A (ja) 2014-02-21 2014-07-17 クラスター型半導体製造装置及びそれを用いた半導体素子の製造方法

Country Status (3)

Country Link
US (1) US20150243535A1 (ja)
JP (1) JP2015159268A (ja)
KR (1) KR101550526B1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068230A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置、その製造装置、および、その製造方法
WO2009057223A1 (ja) * 2007-11-02 2009-05-07 Canon Anelva Corporation 表面処理装置およびその基板処理方法
WO2009144810A1 (ja) * 2008-05-30 2009-12-03 キヤノンアネルバ株式会社 シリサイド形成方法とその装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392932A (en) * 1981-11-12 1983-07-12 Varian Associates, Inc. Method for obtaining uniform etch by modulating bias on extension member around radio frequency etch table
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
JP3599199B2 (ja) * 1994-08-31 2004-12-08 富士通株式会社 多層配線を有する半導体装置の製造方法
KR101311277B1 (ko) 2011-12-16 2013-09-25 주식회사 테스 기판처리시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068230A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置、その製造装置、および、その製造方法
WO2009057223A1 (ja) * 2007-11-02 2009-05-07 Canon Anelva Corporation 表面処理装置およびその基板処理方法
WO2009144810A1 (ja) * 2008-05-30 2009-12-03 キヤノンアネルバ株式会社 シリサイド形成方法とその装置

Also Published As

Publication number Publication date
KR20150098973A (ko) 2015-08-31
KR101550526B1 (ko) 2015-09-04
US20150243535A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
US9818633B2 (en) Equipment front end module for transferring wafers and method of transferring wafers
JP2015185713A (ja) 基板処理装置及び基板処理方法
TW201631685A (zh) 除氣方法
KR20140034106A (ko) 증착 챔버들을 세정하기 위한 방법들 및 장치
JP2010147250A (ja) 基板処理装置
JP5808454B1 (ja) 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
US10535513B2 (en) Apparatus and methods for backside passivation
TWI584390B (zh) A substrate processing apparatus, a substrate processing method, and a memory medium
JPH0799224A (ja) 多チャンバ型半導体製造装置
US10162341B2 (en) Method for sequencing a plurality of tasks performed by a processing system and a processing system for implementing the same
TW202036684A (zh) 控制鈷鈦結構中接觸電阻的方法及設備
US20220051918A1 (en) Transfer chamber with integrated substrate pre-process chamber
JP2015159268A (ja) クラスター型半導体製造装置及びそれを用いた半導体素子の製造方法
JP2017157660A (ja) 半導体装置の製造方法および基板処理装置
JP5981307B2 (ja) 処理方法及び処理装置
US10886170B2 (en) Method of forming tungsten film
JP6586443B2 (ja) 被処理体を処理する方法
JP5465979B2 (ja) 半導体製造装置
JP7175151B2 (ja) 搬送方法
WO2021049368A1 (ja) 基板処理装置及び基板処理装置制御方法
US11996307B2 (en) Semiconductor processing tool platform configuration with reduced footprint
JP7455195B2 (ja) 基板配列装置、搬送装置、基板処理システム、及び基板処理方法
JP7485729B2 (ja) エピタキシャル成長のための統合湿式洗浄
KR20080059770A (ko) 반도체 제조 장비의 로드락 챔버
CN116377413A (zh) 一种生长硅薄膜的工艺方法及半导体设备

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170131