JP2003197744A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003197744A
JP2003197744A JP2002318623A JP2002318623A JP2003197744A JP 2003197744 A JP2003197744 A JP 2003197744A JP 2002318623 A JP2002318623 A JP 2002318623A JP 2002318623 A JP2002318623 A JP 2002318623A JP 2003197744 A JP2003197744 A JP 2003197744A
Authority
JP
Japan
Prior art keywords
film
wiring
substrate
conductive film
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002318623A
Other languages
English (en)
Inventor
Junichi Wada
純一 和田
Shohei Shima
昇平 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002318623A priority Critical patent/JP2003197744A/ja
Publication of JP2003197744A publication Critical patent/JP2003197744A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 接続孔のアスペクト比が1を越えても、段切
れを招かない配線の形成方法を提供すること。 【構成】 基板21上に絶縁膜22を形成する工程と、
絶縁膜22にアスペクト比が1を越える接続孔23を形
成する工程と、スパッタリング法により導電膜25を基
板21上に形成する工程と、基板21をプラズマに晒し
て導電膜25の表面をスパッタエッチングすることによ
り、接続孔23の内面全体を導電膜25により被覆する
工程と、導電膜25を加工して配線を形成する工程とを
有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特にアスペクト比が1を越える接続孔に配
線を形成する工程を有する半導体装置の製造方法の改良
に関する。
【0002】
【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路が達
成されるようにむすびつけ、1チップ上に集積化して形
成した大規模集積回路(LSI)が多用されている。L
SIは、その集積度を上げることでその素子機能を向上
させてきた。そして、集積度が上がるにつれて配線は微
細化されるとともに、多層化されることが必要となって
きた。多層配線構造を実現するためには、下層配線層
(あるいは素子活性層)と上層配線層とを層間絶縁膜に
形成された接続孔を通じて電気的に接続することが必須
である。
【0003】ところで、配線材料としては、従来よりア
ルミニウム(Al)が多用されている。これはAlが低
抵抗材料であり、配線形状に加工することが容易なため
である。Alの成膜方法としてはスパッタリング法が用
いられている。これはAl−Si−Cuや、Al−Cu
等のAl合金膜の成膜に際して組成の制御が容易で、し
かも、大口径のシリコン基板に対しても膜厚および膜質
を均一化でき、量産性の点でも優れているからである。
また、近年の真空排気特性の向上により残留ガスによる
膜質の低下を抑えることが可能となった。更に、カソー
ド裏面に極性の異なる磁石を設けることによってプラズ
マ密度を集中させる方法(マグネトロンスパッタリング
法)で膜の形成速度を高めることで膜質を向上させるこ
とも可能となった。なお、他のAlの成膜法として化学
気相成長(CVD)法が研究されているが、膜質の制御
性や量産性の問題から研究レベルを脱していないのが現
状である。
【0004】しかしながら、従来のスパッタリング法に
よるAl配線やAl合金配線(以下単にAl配線とい
う)の形成方法には以下のような問題があった。
【0005】下層Al配線と上層Al配線とを結ぶ接続
孔のアスペクト比(接続孔の深さ/接続孔の開孔径)
は、素子の微細化や高密度化に伴って大きくなる。一般
的に、スパッタリング法では、接続孔の段差被覆性は、
アスペクト比が高くなると著しく低下する。これは段差
の底部では配線金属粒子であるAlが入射しうる角度範
囲(見込み角)が平坦部に比べ狭まるためである。アス
ペクト比が大きくなるほどこの見込み角は減少し、段差
底部にはAlは入射し難くなり、被覆性が低下する。し
かも、Alの堆積が進むに従って見込み角は狭まる傾向
にある。
【0006】したがって、素子の微細化等が更に進み、
接続孔のアスペクト比が1より高くなると、従来のスパ
ッタリング法では、接続孔の底部でAl配線の段切れが
生じ易くなり、接続孔の内面全体(側部および底部)を
完全に被覆するAl配線を形成することはできない。
【0007】また、段切れ防止のためにAl配線となる
Al膜(以下、Al配線膜という)を厚くしても、膜厚
の増加に従って見込み角が減少するため、接続孔の内面
全体を完全に被覆するAl配線を形成することはできな
い。しかも、膜厚(配線高さ)を厚くすると、後工程で
形成する層間絶縁膜の平坦化が困難になるなどの波及的
な問題も生じる。
【0008】このような問題を解決する手段として、タ
ングステン(W)プラグ技術が知られている。この技術
は、接続孔にWを選択的に埋め込んだ後に、Al配線を
形成するというものである。
【0009】このWの選択的埋め込み技術には、選択C
VD法と全面CVD法との2種類がある。選択CVD法
は、WF6 (六弗化タングステン)とSiH4 (シラ
ン)との混合気体が、金属や半導体表面でのみ熱反応す
る性質を利用したもので、ある決まった熱反応条件で可
能となる。
【0010】一方、全面CVD法では、選択CVD法と
は異なる熱反応条件で行ない、W膜を基板全面に一様な
膜厚(コンフォーマル)に形成する。ただし、この場
合、接続孔が形成された絶縁膜上にも不必要なW膜が形
成されるので、これを後工程において除去する必要が生
じる。現在では、不要なW膜を除去するために、基板全
面を反応性イオンエッチング(RIE)法でエッチング
する方法(エッチバック法)が用いられている。
【0011】しかしながら、Wプラグ技術には以下のよ
うないくつかの問題がある。
【0012】まず、1つはコンタクト抵抗の問題であ
る。すなわち、WはAlに比べ比抵抗が高いため配線の
抵抗値が大きくなり素子機能が劣化する。
【0013】他には信頼性の問題がある。配線には電流
が流れる訳だが、微細な配線ではその電流密度が極めて
大きくなり、このような大きな電流密度が配線に印加さ
れ続けると、配線中の金属原子が大量の電子の衝突によ
り陰極から陽極へ移動を始める。これはエレクトロマイ
グレーション(EM)と呼ばれる現象であるが、この金
属原子の動き易さは金属の種類に依存し、WはAlに比
べ動き難い。
【0014】このため、Wプラグのように、Al/W/
Alといった異なる金属の直列接続によって配線が形成
される場合には、金属原子の流れ方に不連続性が生じ
る。したがって、Wプラグの陰極側ではAl原子の蓄積
が起こり、一方、陽極側ではAl原子の空乏が起こる。
【0015】このようなAl原子の蓄積や空乏は、配線
の隆起(ヒロック)や欠乏(ボイド)の原因となり、配
線間短絡や配線断線を招き、配線の信頼性が低下する。
【0016】また、配線の信頼性を劣化させる他の要因
としては、LSIに用いられる他材料から配線に加えら
れる応力(ストレス)がある。応力の加わった配線は応
力を緩和するように原子を移動させる。これはストレス
マイグレーション(SM)と呼ばれる現象であるが、微
細な配線ほどSM耐性に乏しく、将来の極微細な配線に
おいては大きな問題となることが予想される。
【0017】Wプラグのように異種金属(W、Al)を
組み合わせることによって配線を形成する場合には、W
とAlとの熱膨脹率の違いにより残留応力が発生する。
現在の研究では、Wプラグと配線間の応力によって配線
が断線に至るという直接的な証明はなされていないが、
将来の微細配線構造において問題を生じることは容易に
推測される。
【0018】また、Wプラグを形成するCVD法にも多
くの問題点が存在する。すなわち、選択CVD法の場
合、ある特定の条件下にのみ起こる反応を利用している
ため、製造工程(プロセス)における余裕(マージン)
が少ないこと、膜質の制御性に乏しいこと、および反応
が安定して起こるように事前の処理を必要とし工程数が
増加するなどの問題がある。一方、全面CVD法の場合
にも、後工程で不要なW膜を除去する必要があり、工程
数が増加するという問題がある。
【0019】このようなWプラグの他に、バイアススパ
ッタリング法を用いて接続孔の内壁をAlで直接埋め込
む方法も検討報告されている。バイアススパッタリング
法とは、基板に負の電圧を印加し、Al膜の形成中にア
ルゴン等のスパッタリングガスの正イオンを基板に衝突
させ、Al膜を再スパッタリングすることで見込み角の
減少を防ぐとともに、再スパッタリングされたAl原子
を接続孔の内壁に付着させて段差被覆性を向上させると
いう成膜技術である。また、バイアススパッタリング法
の場合、同時に基板加熱を行なうなどの付加的条件を組
み合わせることが多く、平坦性よくAlを直接埋め込む
ことが可能である。
【0020】しかしながら、バイアススパッタリング法
には以下のような問題がある。すなわち、Al膜の形成
中にAr原子がAl膜中に多く取り込まれ、膜質の低下
(大粒径化しにくい等)や信頼性の劣化が起こるという
問題がある。また、接続孔を埋め込むにはAl配線膜を
厚く形成しなければならず、厚いAl配線間を層間絶縁
膜で均一に平坦性良く埋め込む方法が必要になるなどの
波及的な問題点が生じる。
【0021】
【発明が解決しようとする課題】上述の如く、従来より
各種のAl配線の形成方法が提案され、それなりの有効
性が認められているが、その欠点も顕著になり、本命視
されるものはまだ無い。すなわち、従来のスパッタリン
グ法によるAl配線の形成方法にあっては、接続孔のア
スペクト比が高くなると、接続孔の底部で段切れが生じ
易くなり、配線の信頼性が低下するという問題があっ
た。
【0022】また、Wプラグ技術によるAl配線の形成
方法にあっては、配線の微細化が進むと、EM耐性やS
M耐性が低下し、配線の信頼性が低下するという問題が
あった。更に、W膜の形成が安定して起こるように事前
の処理が必要になったり、不要なW膜を除去したりする
必要があるので、工程数が増加するという問題があっ
た。
【0023】また、バイアススパッタリング法によるA
l配線の形成方法にあっては、Al膜中にスパッタリン
グガスが混入し、配線の信頼性が低下するという問題が
あった。更に、接続孔の内壁全体を被覆するAl配線を
形成するために厚めのAl配線膜を形成しなければなら
ず、後工程で形成する層間絶縁膜の平坦化が困難になる
などの波及的な問題があった。
【0024】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、接続孔のアスペクト比
が1を越えても配線の信頼性を保つことができる半導体
装置の製造方法を提供することにある。
【0025】
【課題を解決するための手段】上記の目的を達成するた
めに、第1の半導体装置の製造方法は、基板上に絶縁膜
を形成する工程と、この絶縁膜にアスペクト比が1を越
える接続孔を形成する工程と、バイアススパッタリング
法により導電膜を全面に形成するとともに、前記基板を
加熱して前記導電膜を前記接続孔に流動せしめて埋め込
む工程と、前記導電膜を加工して配線を形成する工程と
を備えたことを特徴とする。
【0026】ここで、前記導電膜の埋込みは、前記導電
膜の形成と同時またはその後に行なうと良い。
【0027】第2の半導体装置の製造方法は、基板上に
絶縁膜を形成する工程と、この絶縁膜にアスペクト比が
1を越える接続孔を形成する工程と、バイアススパッタ
リング法によりスパッタリングガスが導入された導電膜
を全面に形成するとともに、前記スパッタリングガスが
前記導電膜から放出されない温度に前記基板を加熱して
前記導電膜を前記接続孔に流動せしめて埋め込む工程
と、前記導電膜を加工して配線を形成する工程と、前記
配線を形成する前または後に、前記スパッタリングガス
が前記導電膜から放出される温度に前記基板を加熱して
前記スパッタリングガスを前記導電膜から放出する工程
とを備えたことを特徴とする。
【0028】ここで、前記導電膜の埋込みは、前記導電
膜の形成と同時またはその後に行なうと良い。
【0029】また、スパッタリングガスが導入された導
電膜は、基板に印加する電圧、基板温度を調整すること
により、容易に形成できる。
【0030】第3の半導体装置の製造方法は、基板上に
絶縁膜を形成する工程と、この絶縁膜にアスペクト比が
1を越える接続孔を形成する工程と、スパッタリング法
により導電膜を前記基板上に形成する工程と、前記基板
をプラズマに晒して前記導電膜の表面をスパッタエッチ
ングすることにより、前記接続孔の内面全体を前記導電
膜により被覆するとともに、前記基板を加熱して前記導
電膜を前記接続孔に流動せしめて埋め込む工程と、前記
導電膜を加工して配線を形成する工程とを備えたことを
特徴とする。
【0031】ここで、前記導電膜の埋込みは、前記導電
膜の形成と同時またはその後に行なうと良い。
【0032】第4の半導体装置の製造方法は、基板上に
絶縁膜を形成する工程と、この絶縁膜にアスペクト比が
1を越える接続孔を形成する工程と、スパッタリング法
により導電膜を前記基板上に形成する工程と、第1のイ
オンエネルギーを有する荷電粒子を前記導電膜に照射し
て前記導電膜の表面をスパッタエッチングすることによ
り、前記基板を加熱せずに前記接続孔の内面全体を前記
導電膜により被覆する工程と、前記第1のイオンエネル
ギーよりも小さい第2のイオンエネルギーを有する荷電
粒子を前記導電膜に照射するとともに、前記基板を加熱
して前記導電膜を前記接続孔に流動せしめて埋め込む工
程と、前記導電膜を加工して配線を形成する工程とを備
えたことを特徴とする。
【0033】ここで、第1のイオンエネルギーE1から
第2のイオンエネルギーE2への変化は、図5(a)に
示すように不連続でもよいし、また、図5(b)に示す
ように連続でもよい。
【0034】また、埋め込み工程において基板を加熱す
る時点は、第1のイオンエネルギーを有する荷電粒子
(第1の荷電粒子)を照射している途中、第1の荷電粒
子の照射を終えた直後、または第2のイオンエネルギー
を有する荷電粒子を照射している途中でもよい。
【0035】第5の半導体装置の製造方法は、基板上に
絶縁膜を形成する工程と、この絶縁膜にアスペクト比が
1を越える接続孔を形成する工程と、前記接続孔の内面
における最低膜厚が20nm以上となる導電膜を全面に
形成するとともに、前記基板を加熱して前記導電膜を前
記接続孔に流動せしめて埋め込む工程と、前記導電膜を
加工して配線を形成する工程とを備えたことを特徴とす
る。
【0036】ここで、前記導電膜の埋込みは、前記導電
膜の形成と同時またはその後に行なうと良い。
【0037】第6の半導体装置の製造方法は、基板上に
絶縁膜を形成する工程と、この絶縁膜にアスペクト比が
1を越え、開孔側に向かって広がったテーパ形状の接続
孔を形成する工程と、前記接続孔の内面における最低膜
厚が20nm以上となる導電膜を異方性スパッタリング
法により全面に形成するとともに、前記基板を加熱して
前記導電膜を前記接続孔に流動せしめて埋め込む工程
と、前記導電膜を加工して配線を形成する工程とを備え
たことを特徴とする。
【0038】ここで、前記導電膜の埋込みは、前記導電
膜の形成と同時またはその後に行なうと良い。
【0039】また、テーパ形状の接続孔のテーパ角は、
80〜85°が望ましい。
【0040】第7の半導体装置の製造方法は、上記第
1、第2、第3、第5、第6の製造方法において、前記
埋め込み工程における前記基板の加熱の際に、荷電粒子
を前記導電膜に照射し、前記荷電粒子により、前記導電
膜をスパッタエッチングせずに、前記導電膜の表面の原
子の拡散を増速させることを特徴とする。
【0041】第8の半導体装置の製造方法は、基板上に
絶縁膜を形成する工程と、この絶縁膜にアスペクト比が
1を越える接続孔を形成する工程と、前記接続孔の内面
を被覆する導電性被覆膜を形成する工程と、少なくとも
前記導電性被覆膜の表面に吸着しているガスを除去する
工程と、導電膜を全面に形成するとともに、前記基板を
加熱して前記導電膜を前記接続孔に流動せしめて埋め込
む工程と、前記導電膜を加工して配線を形成する工程と
を備えたことを特徴とする。
【0042】ここで、前記導電膜の埋込みは、前記導電
膜の形成と同時またはその後に行なうと良い。
【0043】第9の半導体装置の製造方法は、上記第8
の製造方法において、前記ガスの除去を基板加熱、荷電
粒子照射または紫外線照射により行なうことを特徴とす
る。
【0044】第10の半導体装置の製造方法は、上記第
8の製造方法において、前記ガスの除去後、前記導電膜
の形成前に、前記基板を冷却することを特徴とする。
【0045】第11の半導体装置の製造方法は、上記第
1〜第7の製造方法において、前記導電膜の形成前に、
少なくとも前記接続孔の側部および底部に吸着している
ガスを除去することを特徴とする。
【0046】第12の半導体装置の製造方法は、上記第
1、第2、第3、第4、第5、第6、第8の製造方法に
おいて、前記導電膜として多結晶構造のものを使用し、
前記基板の加熱が、全面に前記導電膜が形成された後、
昇温工程と降温工程とからなる加熱工程を2回以上繰り
返すものであることを特徴とする。
【0047】
【作用】第1の半導体装置の製造方法によれば、バイア
ススパッタリング法を用いているので、アスペクト比が
1を越える接続孔の側部および底部を厚めの導電膜で確
実に被覆できる。
【0048】このため、基板を加熱しても接続孔の側部
および底部の導電膜の凝集が起こらず、基板の加熱によ
り導電膜を構成する原子の移動が接続孔の内面に形成さ
れた導電膜を介して行なわれるようになる。
【0049】したがって、接続孔のアスペクト比が1を
越えても、下地として特別なものを用いなくても、接続
孔の底部で段切れが生じたり、接続孔の内部にボイドが
生じるのを防止できる。
【0050】また、接続孔以外の領域の導電膜の膜厚を
薄く形成できるので、後工程で形成する層間絶縁膜の平
坦化が困難になるなどの波及的な問題は生じない。
【0051】更に、WプラグのようにAl/W/Alと
いった異なる金属の直列接続によっては配線は形成され
ていなので、工程数の増加を防止でき、そして、原子の
流れ方に不連続性が生じることがなく、EM耐性の劣化
も防止できる。しかも、アスペクト比が1を越えても接
続孔の内面に厚めの導電膜を形成できるので、SM耐性
も劣化しない。
【0052】また、第2の半導体装置の製造方法によれ
ば、上記第1の製造方法と同様の作用効果の他に、以下
のような作用効果が生じる。
【0053】すなわち、本製造方法によれば、スパッタ
リングガスが導入された導電膜を形成しているので、ス
パッタリングガスが導入されていない導電膜を用いた場
合に比べて、より低温で導電膜の流動が生じる。このた
め、接続孔の側部および底部の導電膜の凝集をさらに抑
制することができ、より高いアスペクト比の接続孔にも
配線を形成できるようになる。
【0054】導電膜中または配線中に含まれるスパッタ
リングガスは、それぞれ、配線を形成する前または後の
基板加熱により導電膜または配線から抜けるので、結晶
粒径が成長しない等の問題は改善される。したがって、
スパッタリングガスによる配線の劣化を防止できる。
【0055】また、第3の半導体装置の製造方法によれ
ば、スパッタリング法により導電膜を前記基板上に形成
した後、基板をプラズマに晒して前記導電膜の表面をス
パッタエッチングしている。
【0056】このため、スパッタエッチングされた導電
膜を構成する原子が接続孔の内面に再付着し、アスペク
ト比が1を越える接続孔の側部および底部を厚めの導電
膜で確実に被覆できる。
【0057】したがって、第1の半導体装置の製造方法
と同様な作用効果が生じる他、バイアススパッタリング
法を用いずに、導電膜の成膜を行なうことができるの
で、より膜質が改善される。
【0058】また、第4の半導体装置の製造方法によれ
ば、スパッタリング法により導電膜を基板上に形成した
後、第1のイオンエネルギーを有する荷電粒子(第1の
荷電粒子)により導電膜の表面をスパッタエッチングし
ているので、第3の半導体装置の製造方法と同様な作用
効果が生じる。
【0059】さらに、本製造方法によれば、以下のよう
な作用効果が生じる。
【0060】本製造方法では、第2のイオンエネルギー
を有する荷電粒子(第2の荷電粒子)を導電膜に照射す
るとともに、前記基板を加熱して前記導電膜を前記接続
孔に流動せしめて埋め込んでいる。
【0061】このとき、第2のイオンエネルギーは第1
のイオンエネルギーよりも小さいため、第2の荷電粒子
は、導電膜をスパッタエッチングすることなく、導電膜
の表面の原子の拡散を増速させる。
【0062】したがって、本製造方法によれば、第3の
半導体装置の製造方法に比べて、より低温の基板加熱に
より、接続孔に導電膜を埋め込むことができる。
【0063】本発明者等の研究によれば、接続孔の内面
における最低膜厚が20nm以上となる導電膜を全面に
形成して基板を加熱すれば、接続孔の内部で段切れが生
じないという新事実が見出された。
【0064】したがって、このような知見に基づいた第
5、第6の半導体装置の製造方法によれば、接続孔の底
部での段切れ等による配線の信頼性の低下を防止でき
る。
【0065】また、第7の半導体装置の製造方法によれ
ば、荷電粒子により、導電膜をスパッタエッチングせず
に、導電膜の表面の原子の拡散を増速させているので、
第4の半導体装置の製造方法の場合と同様に、低温の基
板加熱により、接続孔に導電膜を埋め込むことができ
る。
【0066】また、第8の半導体装置の製造方法によれ
ば、導電膜の形成前に、接続孔の内面に導電性被覆膜
(例えば、バリアメタル)を形成しているので、導電膜
が絶縁膜に直接コンタクトすることがなくなるので、上
記第5の製造方法の作用効果の他に、導電膜が素子活性
層に与える悪影響(例えば、後工程の基板加熱により導
電膜中の原子が素子活性層中に拡散すること)を防止で
きるという作用効果も得られる。
【0067】更に、本発明者等の研究によれば、吸着ガ
スの除去を行なえば、接続孔内壁における導電膜の凝集
を防止できることが分かった。
【0068】したがって、第8の製造方法によれば、接
続孔に導電膜を容易に流動せしめて埋め込むことができ
るようになる。
【0069】また、第11の半導体装置の製造方法によ
れば、接続孔の側部および底部に吸着しているガスを除
去しているので、第8の半導体装置の製造方法の場合と
同様に、接続孔に導電膜を容易に流動せしめて埋め込む
ことができるようになる。
【0070】
【実施例】以下、図面を参照しながら実施例を説明す
る。
【0071】(実施例1)図1は、本発明の第1の実施
例に係るAl配線の形成方法を示す工程断面図である。
【0072】まず、図1(a)に示すように、単結晶シ
リコンからなり、面方位が(100)のシリコン基板1
1上に、厚さ0.8μmの酸化膜12をプラズマCVD
法により形成する。次いでシリコン基板11に形成され
た配線層あるいは素子活性層(不図示)上の酸化膜12
に、光露光法とRIE法とを用いて、開孔径が0.3〜
1.0μmでアスペクト比が1を越える接続孔13を形
成する。
【0073】ここで、RIE法の条件としては、例え
ば、エッチングガスとしてはCF4 とH2 との混合ガス
を用い、エッチング時の圧力を40mTorrに制御
し、エッチング時の投入パワーを800Wとする。この
ような条件で接続孔13を形成した場合、そのテーパー
角は80〜90°の角度領域に収まる。
【0074】この後、接続孔13の形成の際に用いたレ
ジストを酸素プラズマ中で灰化し、そして、硫酸と過酸
化水素との混合液中で洗浄する。
【0075】次に図1(b)に示すように、Ti膜とT
iN膜との積層膜14を直流マグネトロンスパッタリン
グ法により全面に形成する。上記Ti膜、TiN膜の膜
厚は例えばそれぞれ20nm、70nmとする。この
後、このような構造が形成されたシリコン基板11に対
して、600℃、30分間、N2 常圧雰囲気中の電気炉
による加熱処理を施す。
【0076】ここで、上記Ti膜、TiN膜の積層膜の
成膜は例えば以下のように行なう。すなわち、まず、9
9.9999%のTiターゲットを用い、Arを40s
ccmの流量で導入し、0.5Aの印加電流を流してT
i膜を形成する。
【0077】この後、Ti膜とは別の成膜室でTiN膜
を形成する。このとき、Ti膜が大気に晒されることが
無いように真空雰囲気で連続的に形成する。また、ター
ゲットとしてはTi膜の場合と同様に99.9999%
のTiターゲットを用い、そして、Arを20sccm
とN2 を20sccmの流量で混合するとともに、1A
の印加電流を流して化成スパッタリング法によりTiN
膜を形成する。
【0078】なお、各々の成膜室の到達真空度は例えば
10-5Pa台とし、スパッタリング中の真空度は例えば
2.7×10-1Paとする。
【0079】次に図1(c)に示すように、シリコン基
板11に、例えば、−100〜−250Vの直流電圧を
印加しながら直流マグネトロンスパッタリング法により
(バイアススパッタリング法)、全面にAl配線膜15
を無加熱で形成する。ここで、Al配線膜15の接続孔
13内の最低膜厚が20nm以上になるようにする。
【0080】具体的には、例えば、図2に示すように、
絶縁物からなる支持台1上にシリコン基板11を載置
し、シリコン基板11の外周をクランプ2で固定し、可
変直流電圧源3によりクランプ2に直流電圧を印加する
ことにより、シリコン基板11に直流電圧を印加し、そ
して、純度99.9999%のAlに1重量%のSiと
0.5重量%のCuとを添加したスパッタリングターゲ
ット4に10kWのパワーを可変直流電圧源5により投
入し、そして、スパッタリングガスであるAr6を導入
するとともに、到達真空度を10-6Paにして、厚さ
0.4μmのAl配線膜15を形成する。
【0081】このスパッタリングで形成される配線膜
は、Alの他にSiやCuを含むが単にAl配線膜とい
う(他の実施例も同様)。なお、図2において、参照番
号7は絶縁物材を示している。なお、シリコン基板11
に交流電圧を印加したバイアススパッタリング法を用い
ても良い。
【0082】さらに、このバイアススパッタリング法に
よって形成されたAl配線膜には、負バイアス電圧(基
板電圧)によって引き込まれたArガスが含まれてい
る。また、このバイアススパッタリング法は無加熱で行
なわれるため、基板温度は、引き込まれたArガスが外
部に放出される温度にまでは到達しない。したがって、
Al配線膜の形成時に、Al配線膜中のArガスが外部
に放出されることはない。
【0083】次にシリコン基板11を大気に晒すこと無
く加熱室へ搬送した後、スパッタリングと同一真空中で
3分間ほどシリコン基板11を加熱することにより、図
1(d)に示すように、接続孔13内にAl配線膜15
を埋め込む。
【0084】ここで、シリコン基板の温度は500℃未
満にし、また、シリコン基板11の加熱方法としては、
例えば、予め420℃に加熱しておいたセラミックヒー
ター上にシリコン基板11を静電チャックにより固定す
る方法を用いる。この加熱方法によるシリコン基板11
の到達温度は440℃程度である。
【0085】次にシリコン基板11を大気に晒すことな
く、さらに基板温度を520℃まで上昇させ、Al配線
膜中に含まれるArガスを放出させるために10分程度
の加熱を行なう。
【0086】最後に、図1(e)に示すように、光露光
法とRIE法とを用いて積層膜14およびAl配線膜1
5をパターニングしてAl配線が完成する。
【0087】なお、Al配線の形成後に、Arガスの放
出を行なっても良い。この場合、Al配線の体積に対す
るAl配線の表面積の割合が大きいので、Arガスの放
出を効果的に行なうことができる。
【0088】図3は、従来法を用いた場合(基板電圧を
印加しない場合)のAl配線膜の埋め込まれかたを示す
図である。また、図4は、本実施例の形成方法を用いた
場合のAl配線膜の埋め込まれかたを示す図である。こ
こで、接続孔の開孔径は0.5μm、アスペクト比は
1.6である。
【0089】従来法の場合、Al配線膜15aは、段差
被覆性に乏しいため、接続孔の内壁全体を膜状に覆うこ
とができず、図3(a)に示すように、接続孔の底では
島状のAl配線膜15aが形成される。言い換えれば、
段切れが生じる。
【0090】このような成膜初期形状を有するAl配線
膜15aが形成されたシリコン基板11に到達温度44
0℃、3分間の加熱処理を施すと、図3(b)に示すよ
うに、Al配線膜15aが凝集を起こし、接続孔へ埋め
込むことはできなくなる。
【0091】特に開孔径が微細化されている場合、図3
(c)に示すように、凝集して接続孔の上方に競り上が
ったAl配線膜15a同士が密着し、表面エネルギー的
に安定な構造となってしまい、接続孔内に空胴(ボイ
ド)16が形成され、後工程で埋め込むことはできなく
なってしまう。
【0092】一方、本実施例の方法の場合には、基板電
圧によって引き込まれたArイオンによるAl配線膜1
5の再スパッタリングにより、入射Al原子の見込み角
の減少が抑制され、更に、再スパッタリングされたAl
原子が接続孔の内面に再付着するため、図4(a)に示
すように、接続孔の内面全体に厚めのAl配線膜15が
形成される。すなわち、従来法のように段切れは生じな
い。
【0093】Al配線膜の膜厚と凝集温度とには相関が
あり、膜厚が薄いほど凝集温度は低くなる。しかし、本
実施例のように、シリコン基板11に電圧を印加しなが
らスパッタリングを行なえば、接続孔の内面には十分厚
いAl配線膜が形成され、到達温度440℃、3分間の
加熱によっても凝集は起こらないことが分かった。した
がって、Al配線膜15のAl原子は、図4(b)に示
すように、接続孔の内面に形成されたAl配線膜15の
表面あるいは内部を移動し、表面エネルギーの低い状態
に遷移することができ、図4(c)に示すように、ボイ
ドが形成されることなく、接続孔にAl配線膜15が埋
め込まれる。
【0094】図14は、基板温度とArガスを含むAl
配線膜からのArの放出量との関係を示す特性図であ
る。図14から、Al配線膜中のArガスは、基板温度
が約500℃以上となると、Al配線膜から放出される
ことが分かる。
【0095】したがって、Arガスを含むAl配線膜は
流動性が高いため、本実施例のように、500℃未満と
いう比較的低温の基板温度でも、Al配線膜を接続孔に
埋め込むことができる。
【0096】しかし、接続孔へのAl配線膜の埋め込み
が終了した後、Al配線膜中のArガスは、結晶粒の成
長を妨げ、信頼性低下の原因となる。
【0097】したがって、本実施例のように、埋め込み
が終了した後、基板温度を500℃以上に上昇して、A
l配線膜中のArを外部に放出させることにより、Ar
ガスに起因する信頼性低下を防止できる。
【0098】以上述べたように、本実施例によれば、バ
イアススパッタリング法を用いているので、アスペクト
比が1を越える接続孔13の側部および底部を厚めのA
l配線膜15で確実に被覆できる。このため、シリコン
基板11を加熱してもAl配線膜15の凝集が起こら
ず、シリコン基板11の加熱によりAl配線膜15を構
成するAl原子の移動が接続孔13の内面に形成された
Al配線膜15を介して行なわれる。したがって、段切
れやボイドを防止でき、配線の信頼性を向上できる。
【0099】更に、接続孔13以外の領域のAl配線膜
15を薄く形成できるので、後工程で形成する層間絶縁
膜の平坦化が困難になるなどの波及的な問題は生じな
い。
【0100】更にまた、WプラグのようにAl/W/A
lといった異なる金属の直列接続によっては配線は形成
されていないので、工程数の増加を防止でき、そして、
Al原子の流れ方に不連続性が生じることがなく、EM
耐性の劣化も防止できる。しかも、アスペクト比が1を
越えても接続孔13の内面に厚めのAl配線膜15を形
成できるのでSM耐性も劣化しない。
【0101】図13に、本実施例で行なわれた加熱によ
るシリコン基板の温度プロファイルの1例を示す。この
温度プロファイルで加熱した場合には、アスペクト比が
約1.8の接続孔までであれば、厚さ0.4μmのAl
配線膜で接続孔が埋め込まれることを確認した。
【0102】(実施例2)図6は、本発明の第2の実施
例に係るAl配線の形成方法を示す工程断面図である。
【0103】先ず、先の実施例と同様な方法により、図
6(a)に示すように、シリコン基板21上に、アスペ
クト比が1を越える接続孔23を有する絶縁膜22を形
成した後、全面にTi膜とTiN膜との積層膜24を形
成する。
【0104】次に図6(b)に示すように、積層膜24
上に厚さ0.6μmのAl配線膜25を直流マグネトロ
ンスパッタリング法を用いて無加熱で形成する。
【0105】次にシリコン基板21を予め200℃に加
熱したセラミックヒーター上に搬送して固定する。そし
て、固定と同時に基板側に周波数13.56MHzのR
F電力を100W印加してプラズマ放電を起こさせる。
シリコン基板21が収容された処理室の到達真空度は1
-6Pa台で、この処理室にはArが予め55sccm
の流量で流され、0.8Paの圧力に維持されている。
【0106】このプラズマ放電で生じたArイオンによ
ってAl配線膜25の表面が叩かれるので、Al配線膜
25の表面が0.2μmエッチングされるとともに、シ
リコン基板21が加熱される。この結果、接続孔の側部
および底部に厚めのAl配線膜25が形成されるととも
に、図6(c)に示すように、基板温度が上昇してAl
配線膜25が接続孔23に埋め込まれる。
【0107】本実施例では、スパッタリングするガスと
してArを用いたが、スパッタ速度を遅くするために、
水素(H)等のような質量の小さい原子を用いても良
い。特にイオン化した水素は還元性が高く、真空下でさ
えも形成してしまうAl配線膜の表面の自然酸化膜物の
除去に効果がある。自然酸化膜の除去は、Al原子の表
面拡散を増加させ、埋め込み効率を向上させることが可
能である。
【0108】最後に、先の実施例と同様に積層膜24と
Al配線膜25とをパターニングして、Al配線が完成
する。
【0109】本実施例によれば、通常のスパッタリング
法によりAl配線膜25をシリコン基板21上に形成し
た後、このシリコン基板21をプラズマに晒してAl配
線膜25の表面をスパッタエッチングしているので、バ
イアススパッタリング法を用いなくても、アスペクト比
が1を越える接続孔23の側部および底部を厚めのAl
配線膜25で確実に被覆できる。したがって、先の実施
例と同様な効果が得られる。更に、バイアススパッタリ
ング法を用いずにAl配線膜25の形成を行なうことが
できるので、Al配線膜25中へのArガスの混入を抑
制することが可能となり、膜質の向上が達成される。
【0110】(実施例3)次に本発明の第3の実施例に
係るAl配線の形成方法について説明する。
【0111】これはシリコン基板に直流電圧あるいは高
周波電圧を印加することなく、接続孔の側面および底面
に配線膜を連続的に形成した後、シリコン基板を加熱す
ることにより接続孔内にAl配線膜を埋め込む方法であ
る。
【0112】先ず、第1の実施例と同様に、シリコン基
板上に、アスペクト比が1を越える接続孔を有する絶縁
膜を形成した後、全面にTi膜とTiN膜との積層膜を
形成する。
【0113】次に接続孔の内面に従来のスパッタリング
法で形成する場合に比べて厚いAl配線膜を形成するた
めに、シリコン基板を傾斜かつ回転させる方法を用い
る。
【0114】すなわち、まず、シリコン基板をカソード
(Al−Si−Cuターゲット)面と平行なステージ上
に設置する。このステージは上記方法を達成できるよう
に、カソード面に対して±60°の傾斜を制御すること
が可能となっており、且つステージ上のシリコン基板を
回転できるようになっている。更に、カソードとシリコ
ン基板との距離は400mm離れており、ターゲットか
ら飛来する原子の方向をカソード垂直方向に揃えるよう
にしてある。
【0115】次に基板傾斜角を−30°から+30°ま
で変化させ1分間に30周期させるようにし、且つ基板
回転数を60rpmとして厚さ0.4μmのAl配線膜
を形成する。この方法により、接続孔のアスペクト比が
1.5の場合で、厚さ約50nmのAl配線膜を接続孔
の内面に形成できる。
【0116】このように本実施例によれば、シリコン基
板に直流電圧や高周波電圧を印加することなく、Al配
線膜を接続孔内に埋め込むことができる。これは第1の
実施例でも説明したように、接続孔の内面全体がAl配
線膜で被覆されているからである。すなわち、接続孔の
内面全体をAl配線膜で覆うことができれば、どのよう
な成膜手段でAl配線膜を形成しても本発明の効果が得
られる。
【0117】以上述べた第1〜第3の実施例の方法は、
特に接続孔の深さが配線となる導電膜の膜厚よりも大き
い場合に有効である。
【0118】以下に第1、第2、第3の実施例の変形例
について説明する。
【0119】第1の実施例では、バイアススパッタリン
グ法によりAl配線膜15を形成したが、スパッタリン
グによる基板表面のエッチングやダメージを低減するた
めに、通常のスパッタリングでまずある程度の厚さのA
l配線膜15を形成した後、バイアススパッタリング法
によりAl配線膜15を形成しても良い。
【0120】また、シリコン基板11の加熱温度が接続
孔13の内面に形成中のAl配線膜15を凝集せしめな
い温度範囲である場合には、シリコン基板11を加熱す
る工程をAl配線膜15を形成する工程と同時もしくは
前に始めても問題はない。
【0121】また、Al配線膜15を形成した後、シリ
コン基板11を大気に晒さずに、すなわち、Al原子の
流動がスムーズに行なわれるように、Al配線膜15の
表面に自然酸化膜が形成されるのを抑制した状態でシリ
コン基板15を加熱することが望ましいが、自然酸化膜
の影響がない場合に限ってはシリコン基板11を大気に
晒した後に加熱しても問題はない。
【0122】また、第2の実施例では、プラズマ放電で
生じたArイオンにより、Al配線膜25の表面をエッ
チングする工程と、シリコン基板21を加熱する工程と
を同時に行なっているが、エッチング後に加熱しても良
い。
【0123】また、第1、第2、第3の実施例におい
て、シリコン基板上にAl配線膜を形成する際にAl配
線膜の凝集を起こさせない温度範囲であればシリコン基
板を予め加熱しておいても問題はない。
【0124】次に上述した多結晶構造の導電膜からなる
配線に対して2回以上の昇降温過程を繰り返すという本
発明の加熱方法(熱処理方法)について説明する。
【0125】本発明の熱処理方法は以下のような知見に
基づいている。
【0126】すなわち、結晶の成長過程を時間を追って
観察した結果、粒径成長のほとんどは熱処理の昇温過程
で生じていることを見出した。そこで、同一温度の熱処
理で、高温での熱処理時間を長くした場合と、高温での
熱処理時間は同一でも一度低温にして再度高温にすると
いう処理を繰り返した場合の結晶粒径を比較すると、繰
り返し熱処理の場合の方が平均結晶粒径も大きく、しか
も小結晶粒がほとんど無くなることを見い出した。この
結果、配線中の粒界構造は完全なバンブ―構造になり、
配線信頼性が大幅に向上することが分かった。
【0127】以下、多結晶構造の導電膜としてAl膜を
用い、電気炉を用いて熱処理を行なう場合について具体
的に説明する。
【0128】図7には、本発明の熱処理方法と従来の熱
処理方法との違いを示す特性図が示されている。
【0129】従来法では、450℃程度で5〜30分間
の熱処理をAl膜に実施していた。すなわち、一定温度
の熱処理を1回だけ行なう。
【0130】一方、本発明では、図中の実線で示すよう
に、熱処理を複数回繰り返す。すなわち、昇温工程と降
温工程とからなる熱処理を2回以上繰り返す。この場
合、降温工程で室温まで熱処理温度を下げる必要はな
く、対象とする導電膜の再結晶温度程度以下で良い。A
lの場合は200℃程度である。
【0131】結晶の成長は大部分が昇温過程で生じるの
で、本発明の高温での熱処理時間は長くとる必要はな
く、所定の熱処理温度に達したら直ちに冷却を始めても
本発明の効果は得られる。
【0132】図8は、本発明の熱処理後の粒径分布結果
を従来法のそれと比較した結果である。
【0133】従来の熱処理方法では点線で示したような
粒径分布を示していた。これはランプなどによる高温短
時間熱処理を行なっても基本的に変わり無く、平均結晶
粒径は大きい方にシフトするが小結晶粒が少なからず残
存していた。その結果、配線の初期不良により低寿命で
あった。
【0134】一方、本発明の熱処理方法で得られた粒径
分布は図中の実線で示すように、平均結晶粒径が大きく
なるばかりでなく、小粒径結晶のピ―クが無くなってい
るような正規分布を示した。
【0135】また、配線中の粒界構造を調べたところ、
粒界構造には以下のような違いがあった。
【0136】すなわち、本発明の熱処理を施したAl配
線には、図9(a)に示すように、3重点粒界は無く、
完全なバンブ―粒界構造30が形成されていた。
【0137】一方、従来法の熱処理を施したAl配線中
には、図9(b)に示すように、小結晶粒の存在に起因
する3重点粒界31が存在していた。このような3重点
粒界31は低寿命初期不良の原因となる。
【0138】図10は、本発明の熱処理を施したAl配
線の配線寿命分布を従来法の場合のそれと比較した結果
である。
【0139】従来例では、平均配線寿命も短く、初期不
良が存在している。一方、本発明の繰り返し熱処理法で
得られた配線の寿命分布は試験時間に対し、完全に対数
正規分布に従っており初期不良が低寿命側に片寄ること
がなくなっている。
【0140】このように本発明の熱処理方法は、昇温・
降温工程を複数回繰り返すことにより、小結晶粒を大粒
径化もしくは他の大粒径結晶粒に吸収させて完全に無く
し、配線中の粒界構造がバンブ―粒界だけで構成される
ようにして、EM耐性等を大幅に改善し、配線の高信頼
化を実現するものである。
【0141】本発明の熱処理方法の効果は、Al配線の
構造に関係なく得られ、Al単層配線、バリアメタル上
のAl配線、Al配線上に他のメタルあるいは反射防止
膜がある場合などのような構造のAl配線に対しても有
効である。
【0142】また、本発明の熱処理を行なう段階は、A
l配線膜を配線状に加工する前および加工した後(例え
ば、配線パシベ―ション膜の形成後)のどちらの段階で
も良い。
【0143】更に、配線材料としてはAl以外のCu、
Auなど他のどんな導電材料にたいしても本発明の熱処
理方法は有効である。
【0144】更にまた、電気炉以外に、ランプアニ―
ル、レ―ザ―アニ―ルなど他のどんな熱処理方法を用い
ても有効である。
【0145】なお、本発明の熱処理方法は以下のような
従来技術を背景に生まれたものである。
【0146】従来より、半導体集積回路の高密度化、高
速化は主として素子の微細化および配線の多層化によっ
て実現されてきた。素子寸法の微細化および配線化にと
もなって大きい問題の一つになってきたものに、金属配
線の信頼性劣化がある。半導体装置の微細化した金属配
線の不良発生モ―ドは多くあり、例えば、エレクトロマ
イグレ―ション、ストレスマイグレ―ションの配線断線
モ―ドや、ヒロック発生による層間・線間ショ―トやそ
れに起因する配線腐食などである。これらの信頼性劣化
現象は現状主として使用されているAl配線において顕
著である。その理由は低融点であるため熱、応力などの
ストレスによって容易にAl原子が移動、拡散し易いた
めである。
【0147】この中でも特にエレクトロマイグレ―ショ
ンは素子スピ―ドを上げる為に配線中の電流密度が増大
する傾向となっており、解決すべき一番大きな課題とな
っている。この信頼性劣化機構は金属原子の粒界拡散が
大きな要因を占めていることがわかっている。そこでエ
レクトロマイグレ―ション対策として配線中の粒界を減
少させる目的で、多結晶金属配線の平均粒径を大きくし
て、粒界密度を減らす熱処理方法がいくつか提案されて
いる。
【0148】例えば、ランプやレ―ザ―による高温短時
間加熱、配線金属上に寄与する赤外線を吸収しやすいカ
―ボンなどの反射防止膜を設けて熱処理するなどの方法
が提案されている。
【0149】しかしながら、現状ではそれらの従来方法
では配線の信頼性向上効果は十分ではない。その原因は
配線中に少ないながらも小粒径の結晶粒が残ってしま
い、3重点粒界が形成されて、そこからボイドが形成・
成長して配線の断線が生じるからである。
【0150】このような問題を解決するために、本発明
では、上述した熱処理方法により、小結晶粒を大粒径化
もしくは他の大粒径結晶粒に吸収させて完全に無くし、
配線中の粒界構造がバンブ―粒界だけで構成されるよう
にして、配線の高信頼化を実現している。
【0151】(実施例4)図11は、本発明の第4の実
施例に係るAl配線の形成方法を示す工程断面図であ
る。
【0152】まず、図11(a)に示すように、シリコ
ン基板41上に、ソースとしてTEOSとO2 との混合
ガスを用いたプラズマCVD法により、厚さ0.8μm
のSiO2 膜42を形成する。このような成膜法によ
り、水分が十分に少ないSiO 2 膜42が得られる。し
たがって、SiO2 膜42に対する脱ガス工程を除くこ
とも可能である。
【0153】次いで光露光法とRIE法とを用いて、開
孔径が0.3〜1.0μmのアスペクト比が1を越える
接続孔40を開孔する。このとき、RIE条件を適当に
選ぶことにより、接続孔40の形状が80°〜85°の
テーパー角を持つテーパー形状となるようにする。この
後、接続孔40の形成の際に用いたレジストを酸素プラ
ズマ中で灰化し、硫酸と過酸化水素水との混合液中で洗
浄する。
【0154】次いでバリアメタル(導電性保護膜)とし
てのTi膜43とTiN膜44との積層膜を直流マグネ
トロンスパッタリング法により全面に形成する。Ti膜
43の膜厚、TiN膜44の膜厚は、例えば、それぞ
れ、20nm、70nmとする。このようなバリアメタ
ルを設けることにより、後工程で形成するAl配線膜中
のAlが後工程の熱処理等により素子活性層にアロイス
パイクを発生させることを防止できるようになる。
【0155】この後、シリコン基板41に対して、60
0℃、30分間〜3時間、N2 常圧雰囲気中の電気炉に
よる加熱を施す。この加熱処理によりバリアメタル(T
i膜43、TiN膜44)のデンシファイが行なわれ、
良質なバリアメタルが得られるようになる。
【0156】次いでシリコン基板41を到達真空度1×
10-6Paの基板導入室、搬送室、異方性スパッタ室、
加熱室および基板取り出し室からなるマルチチャンバー
中へ設置する。この後、シリコン基板41を導入室から
搬送室を介して異方性スパッタリング室に搬送する。
【0157】次に図11(b)に示すように、上記異方
性スパッタリング室において、異方性スパッタリング法
により、厚さ0.4μmのAl配線膜46を形成する。
この異方性スパッタリング法は、例えば、シリコン基板
41とAlターゲットとの間の距離を通常のスパッタリ
ング法よりも長くして(例えば、100〜300m
m)、図11(e)に示すように、シリコン基板41に
対して垂直にAl原子45を飛来させる方式のものや、
シリコン基板41とAlターゲットとの間にコリメータ
と呼ばれる障壁板を設けてシリコン基板41に対して垂
直にAl原子45を飛来させる方式(いわゆるコリメー
ションスパッタリング法)のものであることが望まし
い。ここで、スパッタ開始時の基板温度は150℃以下
の低温に保たれていることが望ましい。
【0158】本実施例の場合、SiO2 膜42に形成し
た接続孔40はテーパー形状を有しているので、接続孔
40の側壁への付着量が増加する。したがって、本実施
例のように、異方性スパッタリング法により、厚さ0.
4μmのAl配線膜を形成すれば、接続孔内壁のAl配
線膜の最低膜厚を容易に20nm以上とすることができ
る。
【0159】また、異方性スパッタリング法で形成され
るAl配線膜は、純粋(Al100%)なものである必要なな
く、例えば、Al−Si1wt%−Cu0.5wt%のように、A
lの他に、SiやCuを含むものでも良い。
【0160】次にシリコン基板41を搬送室を介して加
熱室に搬送し、シリコン基板41を500℃、3分間加
熱することにより、図11(c)に示すように、接続孔
をAl配線膜46で埋め込む。
【0161】ここで、シリコン基板41の加熱方法とし
ては、例えば、セラミックヒーター上にシリコン基板4
1を機械的に固定するか、あるいは静電力で固定し、基
板裏面から熱伝導用のガスを導入する方法を用いる。
【0162】次いで基板加熱によるAl配線膜46の埋
め込み工程が終了したシリコン基板41を搬送室を介し
て基板取り出し室に搬送し、マルチチャンバー外部に取
り出す。
【0163】最後に、図11(d)に示すように、光露
光法とRIE法とを用いてTi膜43、TiN膜44の
積層膜およびAl配線膜46をパターニングしてAl配
線が完成する。
【0164】本実施例では、上述したように、到達真空
度1×10-6Paの基板導入室、搬送室、異方性スパッ
タリング室、加熱室および基板取り出し室からなるマル
チチャンバーを用いて、Al配線膜の形成および接続孔
へのAl配線膜の埋め込みを高真空中で連続的に行なっ
た。
【0165】このような高真空度の雰囲気中での連続処
理が必要な理由は、残留酸化性ガスによりAl配線膜4
6の表面が酸化され、Alの表面拡散が抑制されること
を防ぐためである。そして、本発明者等の研究によれ
ば、5×10-5Pa以上の高真空下であれば、上記の如
きの酸化による悪影響を受けずに、Al配線膜46の埋
め込みを行なえることが分かった。
【0166】図12(a)は、テーパー角が90°の接
続孔に等方性スパッタリング法を用いてAl配線膜を形
成した第1の比較例の断面形状、図12(b)は、テー
パー角が90°の接続孔に異方性スパッタリング法を用
いてAl配線膜を形成した第2の比較例の断面形状、図
2(c)は、テーパー角が80°の接続孔に従来のスパ
ッタリング法を用いてAl配線膜を形成した第3の比較
例の断面形状、図12(d)は、テーパー角が80°の
接続孔に異方性スパッタリング法を用いてAl配線膜を
形成した本実施例の断面形状である。
【0167】図12(a)から、等方性スパッタリング
法を用いた第1の比較例では、Al原子の入射方向が定
まっていないため、接続孔部近傍にはAl原子が多く付
着するものの、接続孔底部では見込み角が狭く、接続孔
底部でのAl配線膜厚が著しく低下することが分かる。
【0168】したがって、接続孔以外の部分の膜厚を
0.4μmとした場合には、接続孔底部において20n
m以上のAl配線膜厚を確保することは難しくなる。こ
のため、後工程の加熱の際にAlの凝集が起こり、接続
孔を埋め込むことができない場合がある。
【0169】また、図12(b)から、異方性スパッタ
リング法を用いた第2の比較例では、Al原子の入射方
向は基板鉛直方向となるため、接続孔底部での見込み角
が狭くても、Al原子は接続孔底部に進入することが可
能になることが分かる。
【0170】しかし、テーパー角90°の接続孔では、
接続孔側面へのAl原子の付着確率が低くなり、接続孔
側面でのAl配線膜厚は著しく低下する。
【0171】したがって、接続孔以外の部分の膜厚を
0.4μmとした場合に、テーパー角が80°の場合と
比べて、接続孔側面において20nm以上のAl配線膜
厚を容易に確保することは難しくなる。このため、後工
程の加熱の際にAlの凝集が起こり、接続孔を埋め込む
ことができない場合がある。
【0172】また、図12(c)から、接続孔に80°
のテーパーを付けた第3の比較例では、見込み角が広が
るため、等方性スパッタリング法を用いても、接続孔底
部でのAl配線膜厚を厚くすることが可能となることが
分かる。
【0173】しかし、接続孔底部での見込み角は、Al
配線膜の成膜が進むに従って狭くなるため、接続孔以外
の部分のAl配線膜厚を0.4μmとした場合に、接続
孔側面において20nm以上のAl配線膜厚を確保する
のは困難である。
【0174】したがって、後工程の加熱により接続孔底
部においてAlの凝集が起こり、接続孔を埋め込むこと
はできない。
【0175】一方、図12(d)から、本実施例のよう
に異方性スパッタリング法を用い、且つ接続孔に80°
のテーパー角を付けると、接続孔の側面および底部のA
l配線膜厚の両方が増加する。
【0176】したがって、接続孔以外の部分の膜厚を
0.4μmとした場合でも、接続孔側面において20n
m以上のAl配線膜厚を確保でき、後工程の加熱によっ
てもAlの凝集は起こらず、アスペクト比(接続孔深さ
/開孔径)1を越える接続孔はもちろんのこと、アスペ
クト比2以上の接続孔でも埋め込むことが容易になる。
以上述べたように本実施例によれば、Ti膜43とTi
N膜44との積層膜からなるバリアメタルを形成した後
にAl配線膜46を形成しているので、Al配線膜中の
AlがSiO2 膜42に拡散して信頼性が低下するのを
防止できる。
【0177】また、本実施例によれば、1×10-6Pa
の高真空雰囲気中でAl配線膜45の形成および埋め込
みを行なっているので、Al配線膜45の表面が酸化さ
れることによる悪影響、つまり、Al配線膜46の流動
が抑制されることはない。したがって、接続孔にAl配
線膜46を容易に埋め込むことができる。
【0178】更に、本実施例によれば、テーパー形状の
接続孔40を形成し、且つ異方性スパッタリング法によ
りAl配線膜46を形成しているので、後工程の加熱に
よってもAlの凝集は起こらず、アスペクト比(接続孔
深さ/開孔径)2以上の接続孔でも容易に埋め込むこと
ができるようになる。
【0179】(実施例5)次に本発明の第5の実施例に
係るAl配線の形成方法について説明する。本実施例の
特徴は、基板表面に吸着したガス、特にAl配線膜が形
成される領域の吸着ガスを除去した後、Al配線膜を形
成することにある。
【0180】ここで、基板とは、Al配線膜を形成する
前に基板に形成されたものを含む広い意味での基板であ
る。
【0181】まず、第4の実施例と同様な方法によりシ
リコン基板上に、アスペクト比が1を越える接続孔を有
する絶縁膜をCVD法により形成した後、続いて、CV
D法によりTi膜とTiN膜との積層膜を形成する。次
いでこのシリコン基板に対して、600℃、30分間、
2 常圧雰囲気中の電気炉による加熱を施し、積層膜の
デンシファイを行なう。
【0182】次にこのシリコン基板を到達真空度1×1
-6Paの基板導入室、搬送室、前処理室、異方性スパ
ッタリング室、加熱室および基板取り出し室からなるマ
ルチチャンバー中へ設置する。
【0183】次にこのシリコン基板を基板導入室から搬
送室を介して前処理室に搬送する。ここで、シリコン基
板は大気中から導入されるため、Ti膜とTiN膜との
積層膜やシリコン基板の表面には大気中の水分などのガ
スが吸着している。
【0184】そこで、Ti膜とTiN膜との積層膜等の
表面に吸着したガスを除去するために、例えば、500
℃、5分間のシリコン基板の加熱を前処理室内で行な
う。ここで、シリコン基板の加熱は、例えば、セラミッ
クヒーターによる加熱や、ハロゲンランプによる加熱に
より行なう。
【0185】このような吸着ガスの除去は、第1〜第4
の実施例および後述する第6、第7の実施例に対しても
有効である。
【0186】次にこのシリコン基板を大気に晒さずに異
方性スパッタリング室に搬送する。この異方性スパッタ
リング室の基板ステージを冷却することにより、搬送し
たシリコン基板を150℃以下の低温に冷却する。シリ
コン基板を冷却した後、全面に厚さ0.4μmのAl配
線膜を形成する。
【0187】最後に、第4の実施例と同様の方法によ
り、基板加熱によりAl配線膜を接続孔に流動せしめた
後、Al配線膜等をパターニングしてAl配線が完成す
る。
【0188】本実施例では、Ti膜とTiN膜との積層
膜等の表面に吸着したガスを除去してからAl配線膜を
形成している。これは吸着ガスがAl配線膜等の金属膜
の凝集を促進する原因となるからである。この吸着ガス
による金属薄膜の凝集は本発明者等の研究により初めて
見いだされた現象である。
【0189】したがって、本実施例のように、金属配線
膜を流動化させて接続孔を埋め込む技術において、吸着
ガスの除去を行なって金属薄膜の凝集を抑えることは、
埋め込み特性の向上につながる。
【0190】一般に、LSIでは層間絶縁膜をCVD法
で形成する場合が多い。しかしながら、このようなCV
D膜は吸着性を有し、加熱などの熱処理工程の際に水な
どのガスを放出する。この放出ガスは後工程で形成する
Al配線膜の流動性を劣化させる原因となるため、Al
配線膜を形成する前に放出ガスを除去する必要がある。
【0191】このため、本実施例では、放出ガスを除去
するために、Al配線膜を形成する前に、600℃、3
0分間のN2 雰囲気下での熱処理をシリコン基板に施し
ている。なお、ここで、N2 雰囲気以外にAr等の不活
性ガス雰囲気やH2 等の還元雰囲気を用いることが可能
である。
【0192】ここで、上記熱処理の後、シリコン基板を
大気に晒すと、大気中のH2 O、N 2 ガスなどが基板表
面に吸着してしまう。このため、吸着ガスの除去工程
は、例えば、真空中のような再吸着のない状態で、Al
配線膜の形成工程と連続的に行なう必要がある。したが
って、本実施例のように、真空中での熱処理により吸着
ガスの除去を行なう必要がある。更に、本発明者等の研
究によれば、本実施例のように、真空中での加熱により
吸着ガスの除去を行なえば、アスペクト比2以上の接続
孔にAl配線膜を埋め込むことが可能となることを確認
した。
【0193】また、本実施例では、Al配線膜を形成す
る前に、シリコン基板を冷却している。何故ならば、シ
リコン基板が高温に保たれていると、シリコン基板に飛
来したAl原子は基板表面で活発に拡散して島状に成長
し、膜のホモロジーが劣化するという問題が生じるから
である。
【0194】膜のホモロジーが劣化するということは、
膜厚に不連続性を生じるということであり、当然、薄い
部分で凝集を起こし易くなる。本発明者等の研究による
と、基板温度が150℃以下であれば、Al配線膜のホ
モロジーが劣化せず、埋め込み特性にも影響を及ぼさな
いことが確認できている。
【0195】しかし、吸着ガスの除去工程でシリコン基
板を高温に加熱しているため、基板温度が下がるまで放
置(自然冷却)するには時間が必要であり、工程にかか
る時間が長くなるという問題もある。したがって、本実
施例のように、Al配線膜の成長室には基板冷却機能を
有していることが望ましい。
【0196】(実施例6)次に本発明の第6の実施例に
係るAl配線の形成方法について説明する。本実施例が
第5の実施例と主として異なる点は、イオン照射により
基板表面に吸着したガスを除去することにある。以下、
本実施例のAl配線の形成方法を具体的に説明する。
【0197】まず、第4の実施例と同様な方法により、
シリコン基板上にアスペクト比が1を越える接続孔を有
する絶縁膜を形成した後、全面にTi膜とTiN膜との
積層膜を形成する。次いでシリコン基板に対して、60
0℃、30分間、N2 常圧雰囲気中の電気炉による加熱
を施す。
【0198】次にシリコン基板を到達真空度1×10-6
Paの基板導入室、搬送室、前処理室、異方性スパッタ
リング室、加熱室および基板取り出し室からなるマルチ
チャンバー中へ設置する。
【0199】次にシリコン基板を基板導入室から搬送室
を介して前処理室に搬送する。この前処理室内には、シ
リコン基板を設置するサセプタが設けられており、この
サセプタには、例えば、13.56MHzの高周波電力
が印加できるようになっている。ここで、シリコン基板
は大気中から基板導入室に導入されるため、基板表面に
は大気中の水分などのガスが吸着している。
【0200】次に基板表面に吸着したガスを除去するた
めに、例えば、上記前処理室内に圧力40PaのArガ
スを導入するとともに、上記サセプタに高周波電力10
0Wを印加することによりプラズマを発生させ、シリコ
ン基板にArイオンを20秒間照射する。基板表面のT
i膜とTiN膜との積層膜はバリアメタルとして用いて
いるため、上記積層膜がスパッタリングされない条件で
イオン照射を行なうことが望ましい。
【0201】次にシリコン基板を大気に晒さずに異方性
スパッタリング室に搬送した後、異方性スパッタリング
法により厚さ0.4μmのAl配線膜を全面に形成す
る。なお、吸着ガスを除去する際のイオン照射により基
板温度が上昇した場合は、この異方性スパッタリング室
内に設けられた基板ステージを冷却することにより、搬
送したシリコン基板を150℃以下の温度に冷却する。
【0202】最後に、第4の実施例と同様の方法によ
り、Al配線膜を接続孔へ埋め込んだ後、Al配線膜等
をパターニングしてAl配線が完成する。
【0203】本実施例では、吸着ガスを除去するため
に、シリコン基板にイオンを照射している。吸着ガス
は、Ti膜とTiN膜との積層膜やシリコン基板等と化
学的に結合していないため、その吸着力は弱い。したが
って、上記積層膜やシリコン基板等をスパッタリングし
ない程度の弱いイオンエネルギーを持つイオンの衝突に
より、容易に吸着ガスを上記積層膜やシリコン基板等か
ら解離させることができ、上記積層膜やシリコン基板等
がダメージを受けるのを防止できる。
【0204】なお、本実施例ではイオン照射により吸着
ガスの除去を行なったが、紫外線照射により吸着ガスの
除去を行なっても良い。また、本実施例のイオン照射は
正イオンの照射であったが、負イオンや電子のように負
に帯電した粒子の照射であっても良い。
【0205】(実施例7)次に本発明の第7の実施例に
係るAl配線の形成方法について説明する。
【0206】まず、第1の実施例と同様の方法により、
シリコン基板上にアスペクト比が1を越える接続孔を有
する絶縁膜を形成した後、全面にTi膜とTiNとの積
層膜を形成する。
【0207】次に上記積層膜上に厚さ0.6μmのAl
配線膜を直流マグネトロンスパッタリング法を用いて無
加熱で形成する。
【0208】次にArガスを10〜1000sccmの
範囲の流量で流し、0.1〜100Paの範囲でコンダ
クタンスバルブ等で調整、維持され、基板に13.56
MHzのRF電力を例えば10〜100W/cm2 の範
囲で調整、印加してプラズマ放電を起こさせ、第1のイ
オンエネルギーを有するイオンをAl配線膜に照射す
る。このとき、基板は無加熱とする。
【0209】この第1のイオンエネルギーを有するイオ
ンの照射により、第2の実施例と同様に、Al配線膜が
0.2μmエッチングされるとともに、接続孔の内面の
最低膜厚が20nm以上となるようにする。
【0210】次にシリコン基板を処理室に真空搬送し、
例えば、あらかじめ200〜500℃に加熱したセラミ
ックヒーター上に搬送して固定する。基板の固定は例え
ば静電チャックを用い、基板裏面にAr等のガスを導入
して熱伝導効率を上げた加熱でも良い。
【0211】次にArガスを10〜1000sccmの
範囲の流量で流し、0.1〜100Paの範囲でコンダ
クタンスバルブ等で調整、維持され、基板に13.56
MHzのRF電力を例えば1〜10W/cm2 の範囲で
調整、印加してプラズマ放電を起こさせ、第2のイオン
エネルギーを有するイオンをAl配線膜に照射する。こ
の処理室の到達真空度は10-6Pa以上の高真空にす
る。
【0212】ここで、Al配線膜表面が第2のイオンエ
ネルギーを有するイオン照射によりほとんどエッチング
されないように、第2のイオンエネルギーを第1のイオ
ンエネルギーよりも小さい値に選ぶ。
【0213】このような第2のイオンエネルギーを有す
る荷電粒子の照射は、第1〜第6の実施例に対しても有
効である。
【0214】この第2のイオンエネルギーを有する荷電
粒子の照射により、基板加熱温度が低温であっても、A
l配線膜表面のAl原子は衝突したArイオンによりそ
の表面拡散が増速され、表面拡散したAl原子は表面自
由エネルギーを低下させるように接続孔内へ移動し、接
続孔はAl配線膜で埋め込まれる。
【0215】最後に、先の実施例と同様に積層膜とAl
配線膜をパターニングしてAl配線膜が完成する。
【0216】基板平坦部に比べ、接続孔内は入射Arイ
オンの見込み角が減少するため、接続孔底部ほどArイ
オンによるAl原子拡散の増速は薄れ、かつ基板温度も
低く保たれるために、接続孔底部におけるAl配線膜の
凝集は起こらない。したがって、本実施例ではアスペク
ト比が2を越える接続孔でも低温で埋め込まれることが
確認できた。
【0217】本実施例では、平行平板型(容量結合型)
のプラズマ放電を用いている。この方式ではイオン密度
とイオンエネルギーを個々に制御することが難しい。本
発明では、イオンエネルギーを下げてAl配線膜のエッ
チングを抑え、かつイオン密度を高めてAl表面に数多
くのイオンを照射してAl原子の表面拡散を効率的に増
速させることが望ましい。
【0218】したがって、イオン密度とイオンエネルギ
ーを個々に制御できるECRプラズマやヘリコンプラズ
マのようなマイクロ波励起プラズマ放電を用いることも
考えられる。このようなマイクロ波励起プラズマでは、
放電ガス圧を低圧化できるため、処理室のポンプ排気速
度を低下させることなく放電を起こさせることが可能で
ある。ポンプの排気速度の低下がない場合、処理室の到
達真空度を高めることが可能であり、自然酸化膜によっ
て表面拡散が抑制されることなくAl配線膜を接続孔に
埋め込むことができる。
【0219】本実施例では、放電中のガスにArを用い
たが、Al配線膜をエッチングさせないために質量数の
小さい水素(H)等のような原子を用いても良い。特に
イオン化した水素原子は還元性が高く、高真空化でさえ
も形成してしまう金属表面の自然酸化膜を除去するのに
効果がある。この点から、ArとH2 との混合ガスによ
る放電を用いても効果がある。また、イオンエネルギー
を低下した条件で、KrやXe等の質量数の大きい不活
性ガスを用いても良い。この場合、質量数が大きいた
め、Al配線膜中に進入せず、表面のAl原子だけの表
面拡散を効率的に増速させることができる。
【0220】なお、第1〜第7の実施例において、Al
配線膜の表面に形成される自然酸化膜はAl原子の表面
拡散を妨げる要因となるため、Al配線膜の形成時、シ
リコン基板の搬送時、およびシリコン基板の加熱時の雰
囲気をすべて表面自然酸化膜が形成されない非酸化雰囲
気あるいは高真空中にすることが望ましい。
【0221】また、第1〜第7の実施例において、Al
配線膜の塑性流動を低温化するためにAl配線膜中に不
純物を添加しても良い。
【0222】また、第1〜第7の実施例において、シリ
コン基板の加熱はセラミックヒーターや電気炉を用いて
行なったが、ランプ加熱や誘導加熱等の他の手段を用い
ても良く、その場合の到達温度はAl配線膜の融点以下
が望ましい。更にシリコン基板の加熱(Al配線膜の加
熱)は、配線となる導電膜が多結晶構造の場合には、後
述するようにAl配線形成後に2回以上の昇降温過程を
繰り返すという本発明の加熱方法を用いることが好まし
く、この方法により結晶粒径を大きくすることが可能と
なる。
【0223】また、第1〜第7の実施例において、Al
配線膜を接続孔へ埋め込みの途中もしくは埋め込みが終
了した後に、埋め込みを補助する目的や膜厚を増加させ
る目的でAl配線膜をさらに形成しても良い。
【0224】また、第1〜第7の実施例では、基板とし
てシリコン基板を用いた場合について説明したが、他の
基板を用いても良い。
【0225】また、第1〜第7の実施例では、AlとS
iとCuとの合金のAl配線膜の場合について説明した
が、本発明は純Alの配線膜にも有効であり、更に、配
線材料として、Cu、Ag、Au等の導電材料や、これ
ら導電材料の合金あるいはこれら導電材料とAlとの合
金を用いても良い。
【0226】なお、本発明は上述した実施例に限定され
るものではない。例えば、第1〜第7の実施例では、A
l配線膜を接続孔へ埋め込む場合について説明したが、
接続孔に限らず絶縁膜表面に形成された凹部、例えば、
埋め込み型配線を形成するための配線状溝の埋め込みに
ついても本発明は有効である。
【0227】すなわち、埋込み型配線の場合、配線膜を
形成した後、この配線膜をケミカル・メカニカル・ポリ
ッシング法やエッチバック法等の加工法により、前記凹
部に選択的に埋め込めば良い。
【0228】更に、上記接続孔や凹部としては、開孔径
や溝幅が1μm以下、更には0.4μm以下のものに対
して本発明を有効に適用することが可能である。
【0229】更に、導電性被覆膜として、Ti膜とTi
N膜との積層膜を用いたが、これに限定されず、高融点
金属膜、高融点金属窒化物膜、または高融点珪化物膜、
更にはこれらの積層膜、例えば、高融点金属膜と高融点
金属窒化物膜との積層膜、高融点金属珪化物膜と高融点
金属窒化物膜との積層膜を用いることができる。高融点
金属としては、Ti以外に、W、Mo、Nb、Ta等が
あげられる。
【0230】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
【0231】
【発明の効果】以上詳述したように本発明によれば、ア
スペクト比が1を越えるような接続孔内に段切れやボイ
ドがない配線層を形成できるので、配線の信頼性を改善
できるようになる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るAl配線の形成方
法を示す工程断面図
【図2】直流マグネトロンスパッタリング装置の概略構
成を示す模式図
【図3】従来法を用いた場合のAl配線膜の埋め込まれ
方を示す図
【図4】第1の実施例の方法を用いた場合のAl配線膜
の埋め込まれ方を示す図
【図5】第1のイオンエネルギーと第2のイオンエネル
ギーとの関係を示す図
【図6】本発明の第2の実施例に係るAl配線の形成方
法を示す工程断面図
【図7】本発明の熱処理方法と従来の熱処理方法との違
いを説明するための図
【図8】本発明の熱処理後の粒径分布結果と従来法のそ
れとを示す特性図
【図9】本発明の熱処理後の粒界構造と従来法のそれと
を示す配線断面図
【図10】本発明の熱処理を施したAl配線の配線寿命
分布と従来法のそれとを示す特性図
【図11】本発明の第4の実施例に係るAl配線の形成
方法を示す工程断面図
【図12】テーパー角および成膜法の違いによるAl配
線膜の形状を説明する図
【図13】シリコン基板の温度プロファイルを示す図
【図14】基板温度とArガスを含むAl配線膜からの
Arの放出量との関係を示す特性図
【符号の説明】
1…支持台 2…クランプ 3…可変直流電圧源 4…スパッタリングターゲット 5…可変直流電圧源 6…Ar(スパッタリングガス) 7…絶縁部材 11…シリコン基板 12…酸化膜 13…接続孔 14…積層膜 15…Al配線膜 16…ボイド 21…シリコン基板 22…絶縁膜 23…接続孔 24…積層膜 25…Al配線膜 30…バンブ―粒界構造 31…3重点粒界
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 BB03 BB13 BB14 BB16 BB17 BB18 BB38 DD12 DD16 DD37 DD38 DD39 DD40 DD42 DD78 DD79 DD80 DD81 FF17 FF18 HH02 HH13 HH14 5F033 HH08 HH09 HH11 HH13 HH14 HH17 HH18 HH19 HH20 HH21 HH32 HH33 HH34 JJ08 JJ09 JJ11 JJ13 JJ14 JJ17 JJ18 JJ19 JJ20 JJ21 JJ32 JJ33 JJ34 KK01 LL08 MM01 MM05 MM13 NN06 NN07 NN32 PP15 PP16 PP21 PP22 PP23 PP33 QQ08 QQ09 QQ10 QQ13 QQ14 QQ31 QQ34 QQ37 QQ48 QQ53 QQ73 QQ75 QQ82 QQ83 QQ88 QQ92 QQ98 RR04 SS04 WW02 XX02 XX04 XX05 XX06 XX09 XX30

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】基板上に絶縁膜を形成する工程と、 この絶縁膜にアスペクト比が1を越える接続孔を形成す
    る工程と、 スパッタリング法により導電膜を前記基板上に形成する
    工程と、 前記基板をプラズマに晒して前記導電膜の表面をスパッ
    タエッチングすることにより、前記接続孔の内面全体を
    前記導電膜により被覆する工程と、 前記導電膜を加工して配線を形成する工程とを有してな
    ることを特徴とする半導体装置の製造方法。
  2. 【請求項2】基板上に絶縁膜を形成する工程と、 この絶縁膜にアスペクト比が1を越える接続孔を形成す
    る工程と、 スパッタリング法により導電膜を前記基板上に形成する
    工程と、 前記基板をプラズマに晒して前記導電膜の表面をスパッ
    タエッチングすることにより、前記接続孔の内面全体を
    前記導電膜により被覆するとともに、前記基板を加熱し
    て前記導電膜を前記接続孔に流動せしめて埋め込む工程
    と、 前記導電膜を加工して配線を形成する工程とを有してな
    ることを特徴とする半導体装置の製造方法。
  3. 【請求項3】基板上に絶縁膜を形成する工程と、 この絶縁膜にアスペクト比が1を越える接続孔を形成す
    る工程と、 スパッタリング法により導電膜を前記基板上に形成する
    工程と、 第1のイオンエネルギーを有する荷電粒子を前記導電膜
    に照射して前記導電膜の表面をスパッタエッチングする
    ことにより、前記基板を加熱せずに前記接続孔の内面全
    体を前記導電膜により被覆する工程と、 前記第1のイオンエネルギーよりも小さい第2のイオン
    エネルギーを有する荷電粒子を前記導電膜に照射すると
    ともに、前記基板を加熱して前記導電膜を前記接続孔に
    流動せしめて埋め込む工程と、 前記導電膜を加工して配線を形成する工程と を有してなることを特徴とする半導体装置の製造方法。
  4. 【請求項4】基板上に絶縁膜を形成する工程と、 この絶縁膜にアスペクト比が1を越える接続孔を形成す
    る工程と、 前記接続孔の内面における最低膜厚が20nm以上とな
    る導電膜を全面に形成した後、前記基板を加熱して前記
    導電膜を前記接続孔に流動せしめて埋め込む工程と、 前記導電膜を加工して配線を形成する工程とを有してな
    ることを特徴とする半導体装置の製造方法。
  5. 【請求項5】基板上に絶縁膜を形成する工程と、 この絶縁膜にアスペクト比が1を越え、開孔側に向かっ
    て広がったテーパ形状の接続孔を形成する工程と、 前記接続孔の内面における最低膜厚が20nm以上とな
    る導電膜を異方性スパッタリング法により全面に形成し
    た後、前記基板を加熱して前記導電膜を前記接続孔に流
    動せしめて埋め込む工程と、 前記導電膜を加工して配線を形成する工程とを有してな
    ることを特徴とする半導体装置の製造方法。
  6. 【請求項6】前記埋め込み工程における前記基板の加熱
    の際に、荷電粒子を前記導電膜に照射し、前記荷電粒子
    により、前記導電膜をスパッタエッチングせずに、前記
    導電膜の表面の原子の拡散を増速させることを特徴とす
    る請求項2、請求項4、請求項5のいずれかに記載の半
    導体装置の製造方法。
  7. 【請求項7】基板上に絶縁膜を形成する工程と、 この絶縁膜にアスペクト比が1を越える接続孔を形成す
    る工程と、 前記接続孔の内面を被覆する導電性被覆膜を形成する工
    程と、 少なくとも前記導電性被覆膜の表面に吸着しているガス
    を除去する工程と、 導電膜を全面に形成するとともに、前記基板を加熱して
    前記導電膜を前記接続孔に流動せしめて埋め込む工程
    と、 前記導電膜を加工して配線を形成する工程とを有してな
    ることを特徴とする半導体装置の製造方法。
  8. 【請求項8】前記ガスの除去は、基板加熱、荷電粒子照
    射または紫外線照射により行なうことを特徴とする請求
    項7に記載の半導体装置の製造方法。
  9. 【請求項9】前記ガスの除去後、前記導電膜の形成前
    に、前記基板を冷却することを特徴とする請求項7に記
    載の半導体装置の製造方法。
  10. 【請求項10】前記導電膜の形成前に、少なくとも前記
    接続孔の側部および底部に吸着しているガスを除去する
    ことを特徴とする請求項1〜請求項6のいずれかに記載
    の半導体装置の製造方法。
  11. 【請求項11】前記導電膜は多結晶構造であり、前記基
    板の加熱は、全面に前記導電膜が形成された後、昇温工
    程と降温工程とからなる加熱工程を2回以上繰り返すも
    のであることを特徴とする請求項2、請求項3、請求項
    4、請求項5、請求項7のいずれかに記載の半導体装置
    の製造方法。
JP2002318623A 1993-11-16 2002-10-31 半導体装置の製造方法 Pending JP2003197744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002318623A JP2003197744A (ja) 1993-11-16 2002-10-31 半導体装置の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP28698793 1993-11-16
JP5-286987 1993-11-16
JP6-174234 1994-07-26
JP17423494 1994-07-26
JP2002318623A JP2003197744A (ja) 1993-11-16 2002-10-31 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26742894A Division JP3382031B2 (ja) 1993-11-16 1994-10-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003197744A true JP2003197744A (ja) 2003-07-11

Family

ID=27617215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002318623A Pending JP2003197744A (ja) 1993-11-16 2002-10-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003197744A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130323A (ja) * 2007-11-28 2009-06-11 Kyocera Corp 配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130323A (ja) * 2007-11-28 2009-06-11 Kyocera Corp 配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP3382031B2 (ja) 半導体装置の製造方法
US7645696B1 (en) Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US7799693B2 (en) Method for manufacturing a semiconductor device
US6673704B2 (en) Semiconductor device and method of manufacturing the same
JP3500564B2 (ja) 半導体装置の製造方法
JPH077077A (ja) 半導体装置及びその製造方法
JPH10223608A (ja) 半導体装置の製造方法
JPH06216263A (ja) 半導体装置の配線層形成方法
JP3337876B2 (ja) 半導体装置の製造方法
JPH10125782A (ja) 半導体装置の製造方法
JP2000277607A (ja) 半導体装置およびその製造方法
KR100359590B1 (ko) 반도체장치및그제조방법
US8039390B2 (en) Method of manufacturing semiconductor device
JPH09120991A (ja) 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
JP4149546B2 (ja) 半導体装置の製造方法
JP2003197744A (ja) 半導体装置の製造方法
JPH10209272A (ja) 半導体装置及びその製造方法
JP2003133255A (ja) 障壁金属層の積層方法
JP3607515B2 (ja) 半導体装置およびその製造方法
JP2928057B2 (ja) 半導体装置の製造方法
JPH05121356A (ja) 配線形成方法
JP3239460B2 (ja) 接続孔の形成方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JP3252014B2 (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205