JP2000277607A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000277607A
JP2000277607A JP11078145A JP7814599A JP2000277607A JP 2000277607 A JP2000277607 A JP 2000277607A JP 11078145 A JP11078145 A JP 11078145A JP 7814599 A JP7814599 A JP 7814599A JP 2000277607 A JP2000277607 A JP 2000277607A
Authority
JP
Japan
Prior art keywords
film
wiring
connection hole
oxygen
aggregation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11078145A
Other languages
English (en)
Other versions
JP3910752B2 (ja
Inventor
Yasushi Oikawa
靖 及川
Junichi Wada
純一 和田
Tomio Katada
富夫 堅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07814599A priority Critical patent/JP3910752B2/ja
Priority to US09/532,046 priority patent/US6436813B1/en
Priority to KR10-2000-0014486A priority patent/KR100408622B1/ko
Priority to CNB001043935A priority patent/CN1165991C/zh
Priority to EP00105944A priority patent/EP1039531A3/en
Publication of JP2000277607A publication Critical patent/JP2000277607A/ja
Priority to US10/187,805 priority patent/US6768202B2/en
Application granted granted Critical
Publication of JP3910752B2 publication Critical patent/JP3910752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】配線抵抗の増加、ＥＭ耐の低下性およびＡｌの
凝集を招くことなく、アスペクト比の高い接続孔内にＡ
ｌデュアルダマシン配線を形成すること。 【解決手段】接続孔および配線溝（凹部）の内面を覆う
Ｎｂライナー膜６を形成し、次にＮｂライナ膜６上に凹
部の内部を充填しない厚さの第１Ａｌ膜７をスパッタ形
成し、次に第１Ａｌ膜７の表面に酸素８を吸着させ、次
にＳｉ基板１を加熱しながら凹部を含む領域上に第２Ａ
ｌ膜をスパッタ形成することによって、凹部の内部を第
１および第２Ａｌ膜７で充填し、最後に凹部の外部の余
剰な第１および第２Ａｌ膜７をＣＭＰにより除去するこ
によって、Ａｌデュアルダマシン配線を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、凹部（接続孔、配
線溝、接続孔とそれに繋がった配線溝）内を導電膜で充
填してなる配線構造を有する半導体装置およびその製造
方法に関する。
【０００２】
【従来の技術】従来より、半導体装置にはＡｌ配線が用
いられ、最近ではＡｌを主成分としたＡｌ合金からなる
Ａｌ配線が多く用いられている。多層配線としては、下
層の配線との反応を抑制するためのＴｉＮ膜等のバリア
メタル膜や、リソグラフィ工程での光の乱反射を抑制す
るための反射防止膜をＡｌ膜上に積層した後、その積層
膜をＲＩＥにより加工して形成した積層構造のＡｌ配線
（以下、Ａｌ−ＲＩＥ配線という）が用いられている。
【０００３】しかし、Ａｌ−ＲＩＥ配線は、バリアメタ
ル膜や反射防止膜の存在により、Ａｌ−ＲＩＥ配線の実
質的な断面積が減少し、配線抵抗が増大するという問題
がある。また、ＲＩＥによる加工の際に配線側壁にＲＩ
Ｅ反応生成物が堆積することによっても実質的なＡｌ断
面積が減少し、配線抵抗が増大する。
【０００４】従来、上下のＲＩＥ−Ａｌ配線を接続する
プラグ電極の形成技術として、段差被覆性に優れるＷ−
ＣＶＤ技術が用いられてきた。しかし、Ｗプラグ電極は
抵抗が高いという問題と、ＥＭ（エレクトロマイグレー
ション）耐性に劣るという問題がある。
【０００５】ＥＭは、Ａｌ配線に電流が流れている際
に、電子のＡｌ原子への衝突によりＡｌ原子が移動する
現象である。ＷはＡｌと比較してＥＭを起こしにくい材
料である。そのため、上下のＡｌ配線をＷプラグ電極で
接続すると、Ｗプラグ電極がＡｌ原子の拡散障壁とな
り、Ａｌ原子流の上流側ではＡｌの蓄積が生じ、下流側
ではＡｌの空乏が生じる。Ａｌの蓄積および空乏はそれ
ぞれヒロックおよびボイドの原因となる。ヒロックおよ
びボイドの進行はそれぞれＡｌ配線の短絡および断線を
引き起こす。
【０００６】一方、接続孔内にＷプラグ電極よりも抵抗
値の低いＡｌプラグ電極を形成する技術として、Ａｌリ
フロー技術がある。この技術はＡｌ膜の流動特性を利用
したもので、半導体基板を加熱することによって接続孔
内をＡｌ膜で充填するというものである。
【０００７】さらに、Ａｌの流動温度を低くでき、アス
ペクトの高い接続孔の充填も期待できるＡｌリフロー技
術として、無加熱でＡｌ膜をスパッタ形成した後、半導
体基板を加熱しながらＡｌ膜をスパッタ形成するという
２ステップＡｌリフロー技術が知られている。
【０００８】現在、Ａｌリフロー技術のデュアルダマシ
ン構造（以下、ＤＤ構造という）への適用が検討されて
いる。ＤＤ構造は、まず層間絶縁膜に接続孔および配線
溝（以下、これらをまとめて凹部という）を形成し、次
に凹部を充填するようにＡｌ膜をスパッタ形成し、次に
凹部の外部の余剰なＡｌ膜をＣＭＰ（Chemical Mechani
cal Polishing）で除去することによって形成するもの
で、工程数および製造コストを削減できるという利点が
ある。
【０００９】Ａｌ膜をスパッタ法により形成するＡｌリ
フロー技術では、Ａｌ膜の段差被覆性は元来低い。この
ため、接続孔の底部のＡｌ膜の膜厚は薄く、半導体基板
の加熱時にＡｌの凝集が起こり、接続孔の内部にはボイ
ドが発生する。
【００１０】このような問題を解決するために、Ａｌ膜
の形成に先立って、凹部の内面にＡｌの凝集抑制能力を
有する材料からなる膜（ライナー膜）を形成することが
提案されている。ライナー膜としては、Ａｌ膜と反応性
の高いＴｉ膜が広く用いられている。
【００１１】しかし、接続孔のアスペクト比が高くなる
と、接続孔底部側壁におけるＴｉライナー膜の被覆率が
低下し、接続孔底部でＡｌの凝集が生じる。Ａｌの凝集
が生じると、Ａｌの拡散経路が断たれて接続孔内をＡｌ
膜で充填できなくなるという問題が起こる。
【００１２】また、Ａｌとの反応生成物であるＡｌ3 Ｔ
ｉ膜が凹部内に形成される。特に接続孔底部に形成され
たＡｌ3 Ｔｉ膜は、Ｗプラグの場合と同様に、Ａｌの拡
散障壁として働くためＥＭ耐性が劣化するという問題を
引き起こす。
【００１３】また、配線溝の内面にＡｌ3 Ｔｉ膜が形成
されて配線溝内部のＡｌ膜の体積が減少することによっ
て、配線抵抗が増大する。
【００１４】
【発明が解決しようとする課題】上述の如く、Ａｌリフ
ロー技術のＤＤ構造への適用が検討され、Ａｌの凝集を
抑制するために、Ａｌ膜との反応性が高いＴｉライナー
膜を下地に用いることが提案されている。
【００１５】しかしながら、接続孔のアスペクト比が高
くなると、Ｔｉライナー膜の被覆率が低下し、接続孔底
部でＡｌの凝集が生じ、接続孔内をＡｌ膜で充填できな
くなるという問題があった。また、凹部内に形成された
Ａｌ3 Ｔｉ膜によって、ＥＭ耐性が劣化したり、配線抵
抗が増大するという問題があった。
【００１６】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、凹部のアスペクト比が
高くなっても、その内部を配線層で容易に充填できる配
線構造を有する半導体装置およびその製造方法を提供す
ることにある。
【００１７】
【課題を解決するための手段】［構成］上記目的を達成
するために、本発明に係る半導体装置は、半導体基板の
一主面上に形成され、凹部を有する層間絶縁膜と、前記
凹部の内部に形成されたライナー膜と、前記凹部の内部
に前記ライナー膜を介して充填された配線層と、前記配
線層内部に含まれる、前記配線層の構成導電膜の凝集を
抑制する凝集抑制材料とを備えている。
【００１８】本発明に係る半導体装置の製造方法は、半
導体基板上に凹部を有する層間絶縁膜を形成する工程
と、前記凹部内部にライナー膜を形成する工程と、前記
凹部を含む領域に第１の導電膜を形成するとともに、前
記第１の導電膜の凝集を抑制する凝集抑制材料を前記第
１の導電膜の少なくとも一部に含ませる工程と、前記半
導体基板を加熱しながら、前記凹部を含む領域に第２の
導電膜を形成するとともに、前記第１および第２の導電
膜をリフローさせて前記凹部内を充填する工程とを有す
ることを特徴とする。
【００１９】ここで、ライナー膜、第１の導電膜は、半
導体基板を冷却し、かつ指向性を有するスパッタ法、ま
たは均一に形成できるＣＶＤ法により形成することが好
ましい。
【００２０】［作用］本発明の如き構成の配線構造であ
れば、本発明に係る半導体装置の製造方法によって、凹
部のアスペクト比が高くなっても凹部内を配線層で容易
に充填できるようになる。
【００２１】すなわち、本発明に係る半導体装置の製造
方法によれば、第１の導電膜にその凝集を抑制する凝集
抑制材料が含まれた状態で、第１および第２の導電膜を
リフローするので、第１および第２導電膜の凝集を効果
的に抑制できる。そのため、アスペクト比の高い凹部、
具体的には開口径０．１８μｍ以下でアスペクト比が
７．５以上の凹部の内部を第１および第２導電膜からな
る配線層で容易に充填できるようになる。
【００２２】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。
【００２３】（第１の実施形態）図１は、本発明の第１
の実施形態に係る半導体装置の製造方法を示す工程断面
図である。
【００２４】まず、図１（ａ）に示すように、図示しな
い素子が形成されたＳｉ基板１上に第１層間絶縁膜２、
第１配線３を形成する。この第１配線３は、例えばＡｌ
配線またはＷ配線である。
【００２５】次に同図（ａ）に示すように、第１配線３
を覆うように第２層間絶縁膜４を全面に形成する。第２
層間絶縁膜４には、ＴＥＯＳを原料ガスとしたプラズマ
ＣＶＤによる絶縁膜、Ｆ添加低誘電率絶縁膜、またはＳ
ＯＧ膜などの絶縁膜を用いる。
【００２６】次に図１（ｂ）に示すように、第１配線３
に対しての接続孔５ａおよびこの接続孔５にオーバーラ
ップする配線溝５ｂ（以下、これらをまとめて凹部とい
う）をフォトリソグラフィとＲＩＥを用いて第２層間絶
縁膜４に形成する。接続孔の開口径は０．１８μｍ以
下、アスペクト比は７．５以上である。
【００２７】以下、ロードロック室、基板加熱室、Ａｒ
スパッタエッチング室、Ｎｂスパッタ室、第１Ａｌスパ
ッタ室、第２Ａｌスパッタ室および基板冷却室をウェハ
搬送室に接続したクラスターツールを用い、真空連続的
にＮｂライナー膜、第１Ａｌ膜、第２Ａｌ膜を順次形成
し、第１Ａｌ膜および第２Ａｌ膜を流動（リフロー）さ
せて、接続孔５の内部を第１および第２Ａｌ膜で充填す
る方法について説明する（図１（ｃ）〜図１（ｅ））。
各室間の移動は搬送室を介して行われる。
【００２８】まず、後述する第２Ａｌ膜の形成時の加熱
工程における第２層間絶縁膜４中のガスあるいは表面吸
着ガスの脱離を減らすために、予め基板加熱室でＳｉ基
板１を加熱する。具体的には、静電チャック付きのＰＢ
Ｎヒーターまたはハロゲンランプヒーターを用いて、３
００〜５００℃の温度範囲でＳｉ基板１を加熱する。
【００２９】次にＡｒスパッタエッチング室内で、接続
孔５の底面に露出した第１配線３の表面の自然酸化膜
や、接続孔５の形成時に付着した汚れなどをＡｒスパッ
タエッチングにより除去する。Ａｒスパッタエッチング
には、容量結合型や誘導結合型などのプラズマスパッタ
装置を用いれば良い。
【００３０】なお、第１配線３との接続部がＷ、Ｔｉま
たはＴｉＮなどで形成されている場合には、有機アルカ
リ洗浄で自然酸化膜や接続孔５の形成時に付着した汚れ
を除去できるため、Ａｒスパッタエッチングを行う必要
はない。
【００３１】次に図１（ｃ）に示すように、接続孔５の
内面（底面および側面）を被覆するように、厚さ７．５
〜５０ｎｍのＮｂライナー膜６をロングスロースパッタ
（以下、ＬＴＳという）により第２層間絶縁膜４上に形
成する。
【００３２】ＬＴＳは、標準的スパッタよりも基板・タ
ーゲット間の距離を長くし、かつスパッタ時のガス圧力
を低くしたスパッタであり、スパッタ粒子が指向性を持
つ。したがって、ＬＴＳを用いれば、アスペクト比が１
以上の接続孔５の深部側面にもＮｂライナー膜６を形成
することができる。
【００３３】Ｎｂライナー膜６は後で形成する第１Ａｌ
膜７の凝集を抑制するためのものであるので、Ｎｂライ
ナー膜６は接続孔５の内面に偏りなく形成されることが
望ましい。
【００３４】しかし、ＬＴＳによる成膜形状はウェハー
エッジ部において非対称性となるため、接続孔５のウェ
ハー中心側の側面にＮｂライナー膜６を形成しずらくな
る。
【００３５】このような成膜形状の非対称性を改善する
ためには、Ａｒガス圧力を調整することが効果的であ
る。例えば、Ｎｂターゲットの直径が約３００ｍｍ、Ｎ
ｂターゲット・基板間の距離が３００ｍｍの場合には、
Ａｒ圧力を０．０２〜０．１Ｐａに調整することが有効
である。また、Ｎｂライナー膜６の成膜中は、Ｓｉ基板
１は加熱しないか、あるいはスパッタ中の基板温度の上
昇を避けるためにＳｉ基板１は冷却する。
【００３６】次に図１（ｄ）に示すように、Ｓｉ基板１
を真空連続的に第１Ａｌスパッタ室内に搬送し、ＬＴＳ
により第１Ａｌ配線となる厚さ２５０〜６００ｎｍの第
１Ａｌ膜７を形成する。凹部の開口部が第１Ａｌ膜によ
って塞がらなければ、第１Ａｌ膜の膜厚は６００ｎｍよ
りも厚くても良い。
【００３７】ここで、第１Ａｌ膜７はＡｌを接続孔５の
内部に流動させるための拡散経路となるため、第１Ａｌ
膜７は接続孔５の開口部から底部まで連続膜となるよう
に形成することが望ましい。
【００３８】第１Ａｌ膜７のウェハーエッジ部での成膜
形状が非対称になって、接続孔５の１側面に連続した厚
い第１Ａｌ膜７が形成されても、接続孔５のＡｌによる
充填には悪影響を受けない。したがって、第１Ａｌ膜７
は指向性を高めるように形成することがＡｌ充填には効
果的である。
【００３９】そこで、Ａｌターゲットの直径を約３００
ｍｍ、ターゲット・基板間の距離を３００ｍｍ、Ａｒ圧
力を０．０２〜０．１Ｐａに調整すれば、第１Ａｌ膜７
の凝集を抑制することができる。ここで、Ｓｉ基板１は
無加熱または冷却する。
【００４０】次に同図（ｄ）に示すように、第１Ａｌ膜
７の形成後に連続して第１Ａｌスパッタ室内に酸素を導
入し、第１Ａｌ膜７の表面に酸素８を吸着させる。
【００４１】次に図１（ｅ）に示すように、第２スパッ
タ室内にＳｉ基板１を搬送し、Ｓｉ基板１を例えば４５
０℃に加熱しながら、厚さ５０〜４００ｎｍの第２Ａｌ
膜をスパッタにより全面に形成することによって、接続
孔５の内部を第１および第２Ａｌ膜９で充填する。
【００４２】このとき、接続孔５と第１および第２Ａｌ
膜９との界面には、Ｎｂライナー膜６と第１Ａｌ膜７と
の反応生成物であるＡｌＮｂ合金膜１０が部分的に形成
される。本発明者らの研究によれば、ＡｌＮｂ合金膜１
０は、Ｔｉライナー膜を用いた場合に生じるＴｉ3 Ａｌ
膜の場合とは異なり、その生成量が少ないため、配線抵
抗の増加の問題はないことが分かっている。
【００４３】また、第２Ａｌ膜の成膜には、Ａｌターゲ
ットの直径が３００ｍｍ、Ａｌターゲット・基板間の距
離が６０ｍｍである標準的なスパッタを用いる。成膜速
度を標準的スパッタと同等とすれば、第２Ａｌ膜をＬＴ
Ｓにより形成しても良い。
【００４４】最後に、図１（ｆ）に示すように、接続孔
５の外部の余剰な第１および第２Ａｌ膜９、ＡｌＮｂ合
金膜１０、ならびにＮｂライナー膜９をＣＭＰにより除
去することによって、Ａｌを主成分とする第２配線９が
完成する。この第２配線９はデュアルダマシン配線であ
る。
【００４５】本発明者らの研究によれば、本実施形態の
ように第１Ａｌ膜７の形成後に、第１Ａｌスパッタ室内
に酸素を導入して、第１Ａｌ膜７の表面に酸素８を吸着
させると、酸素を吸着させない場合より第１Ａｌ膜７の
充填特性が向上する新たな知見が分かった。
【００４６】図２に、第１Ａｌ膜７を形成した後、酸素
を導入する場合および導入しない場合のそれぞれの場合
について、接続孔５が第１および第２Ａｌ膜９で充填さ
れるまでの過程を示す。
【００４７】第２層間絶縁膜４に形成した接続孔５を第
１および第２Ａｌ膜９で充填するためには、その充填が
完了するまで、接続孔５内におけるＡｌの流動を維持さ
せる必要がある。
【００４８】本実施形態で用いたＡｌリフロー法は、ま
ず無加熱で第１Ａｌ膜７を形成し、次いでＳｉ基板１を
加熱しながら第２Ａｌ膜を真空連続で形成する方法であ
る。
【００４９】このＡｌリフロー法において、Ａｌの流動
を維持するためには、第１Ａｌ膜７を連続膜として形成
し、さらに第２Ａｌ膜の形成過程で第２Ａｌ膜の一部が
第１Ａｌ膜７を拡散経路として接続孔内に流動すること
が必要である。
【００５０】第２Ａｌ膜の形成過程で、第１Ａｌ膜７が
不連続膜になると、Ａｌの拡散経路が断たれ、接続孔５
へのＡｌ充填が不完全になる。不連続になる原因は、第
２Ａｌ膜の形成初期の加熱により第１Ａｌ膜７が凝集す
るためである。
【００５１】図３に、酸素を導入しない場合と酸素を導
入した場合のそれぞれの場合についてのＡｌの凝集過程
を示す。
【００５２】Ａｌの凝集は、加熱時の表面拡散と粒界拡
散により引き起こされる。自然酸化膜の形成されていな
いＡｌ表面やダングリングボンドの多い結晶粒界は拡散
係数が低く、加熱によりＡｌ原子は活発に移動する。
【００５３】この移動において、Ａｌは表面エネルギー
の低い形状へ、すなわち球状形状に変形しようとする。
個々の結晶粒界から分離が起こり、島状にＡｌが形状変
化することが凝集である。
【００５４】Ａｌの凝集は、Ａｌ膜が薄いほど起こり易
い。本実施形態では、ＬＴＳにより第１Ａｌ膜７を形成
している。ＬＴＳは標準スパッタと比較して、Ｓｉ基板
１に対してスパッタ粒子が指向性を持っているので、図
２に示したように、アスペクト比の高い接続孔５の底部
側面にも第１Ａｌ膜７を形成することができる。
【００５５】ただし、第１Ａｌ膜７の形成が進行するに
伴い、接続孔５の底部に入射できるスパッタ粒子の見込
み角が減少し、スパッタ粒子の付着率が減少する。見込
み角は接続孔５の底部側面が最も小さく、この部分の膜
厚が最も薄くなる。
【００５６】したがって、Ａｌの凝集は、第１Ａｌ膜７
が最も薄い接続孔５の底部側面から始まる。この部分で
Ａｌが凝集して第１Ａｌ膜７が不連続膜になった場合、
接続孔５の深部へのＡｌの拡散経路が断たれ、接続孔５
の深部に空孔（ボイド）が残るという問題が起こる。
【００５７】第１Ａｌ膜７の形成後に酸素を第１Ａｌス
パッタ室内に導入した場合、図１（ｄ）に示したよう
に、第１Ａｌ膜７の表面に酸素８が吸着する。吸着した
酸素８は第１Ａｌ膜７の表面でのＡｌの表面拡散を抑制
し、第２Ａｌ膜の形成時の加熱によるＡｌの凝集を抑制
することが可能になる。
【００５８】しかし、酸素８を多量に導入した場合、第
１Ａｌ膜７の表面に厚い酸化膜が形成されてしまう。酸
化膜が厚く形成されると、第１Ａｌ膜７の形状が変化し
にくくなり、第１Ａｌ膜７の体拡散による流動への寄与
がなくなり、結果的に第２Ａｌ膜形成時のサーマルバジ
ェットではＡｌ流動量が低下してしまう。
【００５９】また、厚く形成された酸化膜（Ａｌ2 Ｏ3
膜）上でＡｌのヌレ性は悪いため、第２Ａｌ膜の形成工
程で、第１Ａｌ膜７上に形成されたＡｌ酸化膜上で第２
Ａｌ膜が凝集してしまい、接続孔５を充填できなくなる
場合がある。
【００６０】したがって、特に高アスペクト比の接続孔
５を充填するためには、第１Ａｌ膜７の流動性および第
１Ａｌ膜７と第２Ａｌ膜との界面でのヌレ性を維持しつ
つ、かつ第１Ａｌ膜７の凝集を抑制する必要がある。そ
のために、導入する酸素の量を適切に調整することが必
要になる。
【００６１】図４に、酸素の導入量を容易に適切に調整
することのできる酸素導入機構の模式図を示す。これは
特に酸素の大量導入を防止し、厚いＡｌ酸化膜の形成を
防止することのできる酸素導入機構の例である。
【００６２】この機構では、酸素（Ｏ2 ）を導入しない
状態ではバルブ２１は開いており、バルブ２２，２３は
閉じている。したがって、酸素を導入しない状態では配
管２４，２５の部分は排気されている。
【００６３】酸素を導入するときは、バルブ２１を閉じ
ると同時にバルブ２２，２３を開いて、圧力調整弁２６
により予め圧力調整された酸素が第１Ａｌスパッタ室
（チャンバー内）２７に導入される。
【００６４】酸素を導入しない状態では配管２４，２５
の部分が排気されているため、バルブ２３を開くときに
配管２４内の酸素が配管２５に流れることはないので、
設定圧力以上で酸素がチャンバー内２７に導入されるこ
とはない。これにより、チャンバー内２７に大量の酸素
が導入され、厚い酸化膜が形成されることを防止するこ
とができる。なお、図中、２８はバルブ、２９はマスフ
ローコントローラ、３０はバルブをそれぞれ示してい
る。
【００６５】図５に、第１Ａｌ膜７の形成後、本機構に
おいて圧力調整弁２６により平衡状態での酸素圧力が
５．０×１０-4になるように調整して酸素を導入した場
合の酸素圧力の時間変化を示す。図から、酸素導入初期
は平衡状態の圧力より低く、徐々に増加して平衡状態の
圧力に到達することが分かる。
【００６６】第１Ａｌ膜７の形成時、チャンバー２７内
の防着板には活性なＡｌが付着し、スパッタターゲット
の表面にも活性なＡｌ表面が露出している。したがっ
て、第１Ａｌ膜７を形成した後、チャンバー２７内に酸
素を導入した場合には、酸素は活性なＡｌにゲッタリン
グされ、酸素の圧力が平衡状態の圧力になるまでは、一
定時間が必要となる。
【００６７】酸素圧力が安定するまでの時間は、チャン
バー２７の容積、真空ポンプの排気能力、Ａｌの付着し
た防着板の面積、その表面の活性なＡｌ量に依存する。
したがって、平衡状態の酸素圧力は実際には第１Ａｌ膜
７の表面の酸素を吸着させるための一義的なパラメータ
ではない。
【００６８】表１に、図５に示した排気特性を示すチャ
ンバー２７で酸素圧力を種々に調整し、第１Ａｌ膜７の
形成後に２０秒間酸素を導入した場合のＡｌの充填傾向
を示す。
【００６９】
【表１】
【００７０】表１から、１．０×１０-4Ｐａから酸素圧
力が増加するに伴い、充填可能なアスペクト比は大きく
なるが、１．０×１０-2Ｐａまで増加するとアスペクト
比３の接続孔を完全に充填することはできないことが分
かる。すなわち、酸素圧力を徐々に増加させると、第１
Ａｌ膜７の表面の吸着した酸素８により第１Ａｌ膜７の
凝集が抑制され、充填能力が向上する。
【００７１】しかし、酸素圧力をさらに増加させると、
第１Ａｌ膜７の表面に酸化膜が形成され、第１Ａｌ膜７
の流動が起こり難くなる。さらに、第２Ａｌ膜と第１Ａ
ｌ膜７との間のヌレ性が低下して、第２Ａｌ膜の接続孔
５への流動が妨げられ、充填が不完全になる。
【００７２】したがって、充填能力を向上するために
は、上述したように、第１Ａｌ膜の凝集を抑制するが、
流動性を低下させず、かつ第２Ａｌ膜と第１Ａｌ膜との
間のヌレ性を低下させない酸素圧力に調整する必要があ
る。本実施形態の場合には、平衡状態の圧力を５．０×
１０-4Ｐａに調整することが適当である。
【００７３】ここでは、圧力調整弁２６により酸素の圧
力を制御して、第１Ａｌ膜７の形成後に導入する酸素量
を制御する方法を説明したが、酸素の流量を調整する方
法でも良い。本実施形態で示した排気特性を持つチャン
バーを用いる場合は、前述の酸素圧力から考えて、０．
２ＳＣＣＭ以下の流量で制御できるガス流量調整器を用
いることが望ましい。
【００７４】本実施形態で説明した第１Ａｌ膜７の形成
後にチャンバー２７内に酸素を導入する方法は、開口径
０．１８μｍ以下、深さ０．９５μｍ以上の高アスペク
ト比の接続孔５を充填するために効果的である。
【００７５】ただし、酸素を導入することによってＡｌ
の流動性が低下するので、体積の大きな接続孔５を充填
するためには、Ａｌの流動不足で充填不良が生じる場合
がある。
【００７６】このような不都合が生じないようにするた
めには、第２Ａｌ膜として、Ｃｕを含むＡｌ膜を用いる
ことが有効である。この種のＡｌ膜は、Ｃｕを含むこと
によって純Ａｌ膜よりも融点が低くなるので、流動性が
増加する。したがって、第２Ａｌ膜としてＣｕを含むＡ
ｌ膜を用いれば、体積の大きな接続孔５を容易に充填す
ることができるようになる。
【００７７】また、第２Ａｌ膜中に含まれるＣｕがＡｌ
の粒界に析出することにより、通電時のＡｌの粒界拡散
は抑制され、エレクトロマイグレーション耐性を向上さ
せることができる。Ａｌの粒界に析出するＣｕの濃度
は、第２Ａｌ膜中のＣｕ濃度を高めることにより容易に
高くできる。
【００７８】Ｃｕシリサイド等の他の不純物を含むＡｌ
膜を用いることによっても同様に配線抵抗を下げること
ができる。
【００７９】ところで、ダマシン配線は、以下に説明す
るように、配線溝の深さを一定のまま配線幅を狭くして
いくと、配線の実効比抵抗（配線抵抗）が増加するとい
う問題がある。図１４に、配線溝内にＮｂライナー膜１
４を形成した後、Ａｌリフロー、ＣＭＰによって形成し
たＡｌダマシン配線１５の断面図を示す。
【００８０】図に示すように、配線溝の側面および底面
には、ＡｌとＮｂとの反応生成物である粒状Ａｌ3 Ｎｂ
１６が生成されている。その結果、配線溝の側面および
底面に沿って流れる電子は粒状Ａｌ3 Ｎｂ１６による散
乱を受ける。
【００８１】ここで、粒状Ａｌ3 Ｎｂ間の距離には電子
の平均自由行程よりも短いものも存在するので、電子の
散乱確率が高くなる。したがって、Ａｌ3 Ｎｂ粒間のＡ
ｌは電子散乱の影響を多く受け、材料固有の比抵抗より
実質的な比抵抗が増加し、結果として配線抵抗が増加す
る。
【００８２】しかしながら、本発明者らの研究によれ
ば、配線材料としてＡｌ−Ｓｉ（１．０ｗｔ％）−Ｃｕ
（０．５ｗｔ％）を用いると、Ａｌリフロー時の加熱工
程でＡｌ中のＳｉとＮｂとが反応してニオブシリサイド
１７が生成されることによって、Ａｌ3 Ｎｂの生成が抑
制されることが分かった。これにより、配線溝内に占め
る粒状Ａｌ3 Ｎｂ１６の割合を小さくでき、細いダマシ
ン配線でも低い配線抵抗を実現することができる。
【００８３】なお、配線溝内に占めるＡｌ3 Ｎｂの量が
減少しても、ＳｉとＮｂとのシリサイドが存在するの
で、密着性は保たれる。よって、ＥＭ耐性やＳＭ耐性が
劣化しないダマシン配線を形成することができる。
【００８４】また、Ａｌ−Ｓｉ（１．０ｗｔ％）−Ｃｕ
（０．５ｗｔ％）は、Ａｌ−Ｃｕ（０．５ｗｔ％）と比
較して融点が低いので、リフロー時における流動性が高
く、したがって充填能力の高い配線材料である。そのた
め、Ａｌ−Ｓｉ（１．０ｗｔ％）−Ｃｕ（０．５ｗｔ
％）は、配線幅が狭く、かつアスペクト比の高い配線溝
内にＡｌダマシン配線を形成するのに有効な配線材料で
あるといえる。
【００８５】ところで、本実施形態で示した方法で第２
配線９を形成すると、図６に示すように、配線幅方向に
配線を横切る粒界３１の他に、配線長方向に配線を横切
る粒界３２が形成される場合がある。
【００８６】粒界３２の形成の原因の一つは、第１Ａｌ
膜７と第２Ａｌ膜との界面の不連続性であると考えられ
る。配線長手方向に横切る粒界３２がある場合、配線内
部で３つの粒界が交差する、いわゆる三重点３３が形成
される。三重点３３はＥＭ耐性の劣化を招く。
【００８７】図７に、三重点のある配線のＥＭによるボ
イド発生モデルを示す。ＥＭは配線に電流を流すとＡｌ
原子に電子が衝突し、Ａｌ原子の移動が起こる現象であ
る。このＡｌ原子の移動は拡散係数の小さい粒界に沿っ
て起こり易い。
【００８８】三重点では一つの粒界に沿って流れてきた
Ａｌ原子が２方向へと分岐するために、三重点の位置で
原子の空乏が生じる。すなわち、三重点を起点としてボ
イド３４が発生し、ボイド３４が大きくなると最終的に
は配線が断線する。
【００８９】本実施形態において、前述のＥＭ問題を回
避するためには、第１Ａｌ膜７を膜厚化することが効果
的である。図８は、配線溝内のＡｌ結晶粒の成長過程を
示す断面図である。第１Ａｌ膜７が薄い場合、図に示す
ように、配線内で最も大きなグレイン１１が第２Ａｌ膜
の形成過程で粒成長しても、配線内を占有することは困
難である。
【００９０】しかし、アスペクト比（配線幅／配線深
さ）の低い配線溝に対しては、第１Ａｌ膜７を厚膜化す
れば、第１Ａｌ膜７により配線溝内部の大部分を充填す
ることができる。
【００９１】したがって、第１Ａｌ膜７が厚い場合、図
に示すように、第２Ａｌ膜の形成後に、大きなグレイン
１１が粒成長して配線溝内を占有し、第１Ａｌ膜と第２
Ａｌ膜との不連続な界面を配線溝内に残さないことが可
能となる。
【００９２】この場合、界面の不連続性による粒界は配
線溝の外に形成され、次工程のＣＭＰ工程でこの粒界を
取り除くことができる。その結果、配線溝内の第１およ
び第２Ａｌ膜９の粒界構造をバンブー化することが可能
になる。
【００９３】本実施形態では、第１Ａｌ膜７をＬＴＳに
より形成している。ＬＴＳは指向性を高めたスパッタ方
式である。しかし、基板表面に対して斜めに入射するス
パッタ粒子を完全になくすことはできない。したがっ
て、接続孔５の開口部において第１Ａｌ膜７の形状がオ
ーバーハング形状となることは避けられない。
【００９４】そのため、第１Ａｌ膜７を厚膜化すると、
図９に示すように、第１Ａｌ膜７の形成過程で、開口面
の上部が塞がってしまう。特にアスペクト比の高い配線
溝の場合、配線溝が完全には充填されない状態で配線溝
の上部が第１Ａｌ膜７で塞がれてしまう。この場合、そ
の後、第１Ａｌ膜７の形成を継続しても第１Ａｌ膜７の
みで配線溝内のＡｌ膜厚を増加させることはできない。
【００９５】ただし、凹部の開口部を塞がない程度に第
１Ａｌ膜を厚膜化した場合でも、第１Ａｌ膜７の厚膜化
は配線長手方向を横切る粒界３２を減少させる効果があ
る。何故なら、加熱以前に配線溝内のＡｌの充填量が増
加すれば、配線溝内のＡｌの粒成長が配線溝の中で優先
的になるからである。
【００９６】また、第１Ａｌ膜７を厚膜化すると、配線
溝の場合と同様に接続孔の開口部が第１Ａｌ膜７で閉じ
られる。この場合、それ以上接続孔内の第１Ａｌ膜７を
厚膜化することはできない。
【００９７】接続孔５を充填するために、接続孔５内の
第１Ａｌ膜７の凝集を抑制する必要があり、接続孔５の
内部にできるだけ厚く第１Ａｌ膜７を形成することが望
ましい。
【００９８】しかし、厚い第１Ａｌ膜７を形成した後に
酸素を導入する場合は、図９に示したように開口面が塞
がってしまうと、図１（ｄ）の工程の場合とは異なり、
接続孔内の第１Ａｌ膜７の表面に酸素８を吸着させるこ
とができなくなる。
【００９９】第１Ａｌ膜７の形成後に酸素を導入する場
合には、接続孔５の開口面が塞がれない範囲で、できる
だけ厚い第１Ａｌ膜７を形成する。そのためには、Ａｒ
圧力、投入パワーなどでスパッタ粒子の指向性を制御
し、その上で第１Ａｌ膜７の膜厚を調整する必要があ
る。
【０１００】また、前述した配線を横切る粒界３２の問
題の他に、第１Ａｌ膜７の形成後に酸素を導入する場合
は、第１Ａｌ膜７の表面が酸化されて配線抵抗が上昇す
る可能性がある。
【０１０１】したがって、ＥＭ耐性の向上と低い配線抵
抗を確保し、かつ接続孔５を充填するためには、接続孔
５内の第１Ａｌ膜７を最大限に厚膜化した上で、少なく
とも接続孔５の充填に最低限必要な量の酸素を第１Ａｌ
膜７の形成後に導入することが好ましい。
【０１０２】本実施形態では、第１Ａｌ膜７の形成後に
直ちに第１Ａｌスパッタ室に酸素を導入する方法を説明
したが、この他に、第１Ａｌ膜７の形成中に第１Ａｌス
パッタ室に酸素を導入しても良い。
【０１０３】ただし、第１Ａｌ膜７の形成初期から第１
Ａｌスパッタ室内に酸素を導入すると、Ｎｂライナー膜
６の表面が酸化してしまう場合がある。Ｎｂライナー膜
６の表面が酸化されると、ＡｌとＮｂの反応性が低下す
る。
【０１０４】Ａｌの凝集抑制は、Ｎｂとの反応過程のみ
で維持されるため、ＮｂとＡｌとの反応性が低下する
と、凝集能力も低下する。したがって、Ｎｂライナー膜
６を酸化させないために、第１Ａｌ膜７の形成以前には
酸素を導入しないことが望ましい。
【０１０５】また、第１Ａｌ膜７の凝集を抑制するため
には、酸素８は第１Ａｌ膜７の一部にあれば良い。した
がって、第１Ａｌ膜７の形成途中で酸素を導入し、次い
で酸素の導入を停止し、第１Ａｌ膜７の形成を継続する
場合には、第１Ａｌ膜７の形成終了後に、第１Ａｌ膜７
の表面に酸素８は吸着していない。
【０１０６】このような方法で酸素８を含む第１Ａｌ膜
７を形成する場合には、第１Ａｌ膜７の表面酸化に起因
する第１Ａｌ膜７と第２Ａｌ膜との不連続性が抑制さ
れ、かつ第２Ａｌ膜とのヌレ性が維持される。したがっ
て、充填能力を向上させ、かつ結晶粒界の発生を抑制す
ることができる。なお、第１Ａｌ膜７の全体に酸素を含
ませても良い。
【０１０７】また、第１Ａｌ膜７の形成途中で酸素の導
入を停止し、継続して第１Ａｌ膜７を形成した場合、第
１Ａｌ膜７の形成後はターゲット表面がクリーニングさ
れている。
【０１０８】そのため、本実施形態で説明したようなク
ラスタツールを用いてＡｌリフローを行う場合には、各
プロセス室ではそれぞれのプロセスを併行して処理する
ことができる。
【０１０９】例えば、あるＳｉ基板１を第１Ａｌスパッ
タ室から第２Ａｌスパッタ室に搬送した直後に、直ちに
次のＳｉ基板１をＮｂスパッタ室から第１Ａｌスパッタ
室に搬送することによって、前のＳｉ基板上に第２Ａｌ
膜を形成している間に、上記次のＳｉ基板１上に第１Ａ
ｌ膜７を形成することができる。
【０１１０】このとき、第１Ａｌスパッタ室のＡｌター
ゲット表面がクリーニングされていれば、上記次のＳｉ
基板１上の第１Ａｌ膜７の形成初期にＮｂライナー膜６
の表面が酸化されずに済む。したがって、Ｎｂライナー
膜６の凝集抑制能力を低下させない。
【０１１１】また、本実施形態では、第１Ａｌ膜７の凝
集を抑制するための方法として、第１Ａｌスパッタ室内
に酸素を導入する方法について説明したが、他の凝集抑
制材料例えば窒素を導入して第１Ａｌ膜７の凝集を抑制
しても良い。
【０１１２】この場合、窒素が第１Ａｌ膜７の表面に吸
着して、第１Ａｌ膜７の表面を窒化することにより、Ａ
ｌの表面拡散が抑制され、第１Ａｌ膜７の凝集が抑制さ
れることになる。しかし、Ａｌの酸化に比べて窒化は進
行が遅いため、長時間、大流量のＮ2 導入が必要にな
り、酸素を導入するよりもスループットが低下する。し
たがって、凝集を抑制するために導入するガスとして
は、酸素がより望ましい。
【０１１３】この他に、第１Ａｌ膜７と第２Ａｌ膜のス
パッタ時間を適切に調整することにより、第１Ａｌ膜７
の表面に酸素を吸着させる方法もある。この場合、各ス
パッタ後に、Ｓｉ基板１が滞在するチャンバー内の真空
度により表面の酸素の吸着量が決定される。したがっ
て、Ｓｉ基板１がスパッタ時間に依存するチャンバー内
の真空度を制御する必要がある。
【０１１４】また、本実施形態では、ＤＤ配線に対して
本発明を適用する場合について説明したが、本発明は、
接続孔内にＡｌ膜を充填し、接続孔外部のＡｌ膜をフォ
トリソグラフィ工程およびＲＩＥ工程により加工して得
られるＡｌ−ＲＩＥ配線にも適用できる。
【０１１５】Ａｌ−ＲＩＥ配線はＤＤ配線の場合とは異
なり、配線溝と接続孔を同時に充填する必要はなく、単
に接続孔のみをＡｌで充填すれば良い。したがって、Ｄ
Ｄ構造の場合に比べて、Ａｌが充填される凹部のアスペ
クト比は小さい。
【０１１６】上下の第１Ａｌ配線と第２Ａｌ配線がＷプ
ラグ電極で互いに接続された配線構造を形成する場合に
は、第１Ａｌ配線上に層間絶縁膜を形成し、次に第１Ａ
ｌ配線に対しての接続孔を層間絶縁膜に形成し、次にＷ
−ＣＶＤ技術により接続孔をＷ膜で充填し、次に余剰な
Ｗ膜をＣＭＰにより除去してＷプラグを形成する。次に
バリアメタル／Ａｌ／反射防止膜を形成した後、リソグ
ラフィとＲＩＥを用いてＷプラグ電極とオーバーラップ
するＡｌ配線を形成する。
【０１１７】一方、プラグ電極および第２配線を本実施
形態のようにＡｌリフローで形成する場合は、第１Ａｌ
配線、層間絶縁膜、接続孔を形成した後、接続孔内をＡ
ｌで充填する。さらにリソグラフィとＲＩＥを用いて接
続孔とオーバーラップするＡｌ配線を形成する。このよ
うに形成すれば、ＡｌプラグとＡｌ配線の膜形成工程が
１回のＡｌリフロー工程で行うことができる。したがっ
て、本実施形態によれば、上述したＷプラグ電極を用い
た配線構造に比べて、工程数が少なくて済むので、製造
コストを削減することができる。
【０１１８】また、本実施形態のように、Ｎｂライナー
膜６を形成した後、Ａｌリフローにより接続孔５内を第
１および第２Ａｌ膜９で充填してＤＤ配線を形成する場
合には、接続孔５内の２つの側壁および１つの底面にＮ
ｂライナー膜６と第１および第２Ａｌ膜９が形成され
る。したがって、第１および第２Ａｌ膜９の形成後、Ａ
ｌとＮｂとの反応生成物であるＡｌＮｂ合金膜１０は２
つの側壁と１つの底面に形成される。
【０１１９】Ｎｂライナー膜６およびＡｌＮｂ合金膜１
０は補償導電として働き、ＥＭ耐性を向上させる効果が
あるので、底面のみにＮｂライナー膜が形成されるＡｌ
−ＲＩＥ配線と比較して、ダマシン配線はＥＭ耐性に対
して有利である。
【０１２０】ただし、Ａｌ−ＲＩＥ配線には以下のよう
な利点もある。すなわち、Ａｌ配線の側壁と層間絶縁膜
との界面にＡｌＮｂ合金膜が形成されないので、配線抵
抗を下げる点で有利である。
【０１２１】また、特に微細でアスペクト比の高い配線
溝では、配線溝内の表面積に占める２つの側面の割合が
増加し、配線溝側面からのＡｌの配向性が支配的にな
る。その結果、Ｓｉ基板に垂直方向のＡｌ（１１１）配
向性が微細なＤＤ配線では低下する。これに対して、Ａ
ｌ-ＲＩＥ配線の場合は、平坦化された層間絶縁膜上に
形成したＡｌ膜を加工して配線を形成するため、Ａｌ膜
の結晶粒は一つの配線底面からのみ形成する。したがっ
て、微細なＡｌ配線を形成する場合は、Ａｌ−ＲＩＥ配
線の方が配向性を向上させることができる。
【０１２２】（１１１）配向性が高いＡｌ-ＲＩＥ配線
は、ＥＭ耐性に優れる。これは（１１１）配向性が高い
Ａｌ膜は拡散係数の大きい結晶粒界が減少するためであ
る。また、Ｎｂのスパッタ電力を増加させるとＮｂは
（１１０）配向し、第２Ａｌ膜形成後のＡｌは（１１
１）配向する。
【０１２３】しかし、本発明者らの研究によれば、本実
施形態で示した第１Ａｌ膜７の形成後に導入する酸素量
を、少なくとも所望の接続孔の充填が可能な最低量に調
節することにより、接続孔５外部の第２層間絶縁膜４の
平坦部に形成される第１Ａｌ膜７の配向性がほとんど変
化しないことが分かった。
【０１２４】したがって、酸素を導入した場合でも、Ｎ
ｂライナー膜６を形成する際のスパッタ電力を増加させ
ることにより、配向性の高い第１Ａｌ膜７を形成するこ
とができる。それにより、不安定なＡｌ粒界が減少する
ので、ＥＭ耐性の向上したダマシン配線やＲＩＥ配線を
形成することができる。
【０１２５】本発明者らの研究によると、Ａｌ-ＲｌＥ
配線とダマシン配線のＥＭ耐性は、両者共に実用上は問
題のないレベルであることが確認できた。
【０１２６】本実施形態では、Ａｌの２ステップリフロ
ーの場合について説明したが、酸素は、Ａｌ膜の場合と
同様に、Ｃｕ膜の表面に吸着してＣｕの表面拡散を防止
し、Ｃｕ膜の凝集を抑制する。
【０１２７】したがって、第１Ａｌ膜７の代わりにＣｕ
膜を形成し、続いてチャンバー内に酸素を導入した後、
第２Ａｌ膜を加熱しながらスパッタ法により形成すると
いう２ステップリフローでも、酸素を導入しない場合に
比べて、充填特性を改善できるなどＡｌの２ステップリ
フローの場合と同様の効果を得ることができる。さら
に、酸素および酸素とは別の凝集抑制材料を含ませても
良い。
【０１２８】また、本実施形態では、第１Ａｌ膜７をス
パッタ法により形成したが、ＬＰＣＶＤ法により形成し
ても良い。
【０１２９】（第２の実施形態）図１０は、本発明の第
２の実施形態に係る半導体装置の製造方法を示す工程断
面図である。なお、図１と対応する部分には図１と同一
符号を付してあり、詳細な説明は省略する。
【０１３０】第１の実施形態では、第１Ａｌ膜７の形成
後に酸素８を導入し、第１Ａｌ膜７の表面に酸素８を吸
着させることによって、Ａｌの凝集を抑制する方法につ
いて説明したが、本実施形態では、第１Ａｌ膜７の表面
に凝集抑制材料としてＮｂ原子を用いることによって、
Ａｌの凝集を抑制する方法について説明する。
【０１３１】まず、図１０（ａ）に示すように、図示し
ない素子が形成されたＳｉ基板１上に、第１層間絶縁膜
２、第１配線３、第２層間絶縁膜４、接続孔５、Ｎｂラ
イナー膜６および第１Ａｌ膜７を形成する。Ｎｂライナ
ー膜６の膜厚は１５ｎｍ、第１Ａｌ膜７の膜厚は４００
ｎｍであり、両者とも第１の実施形態と同様にＬＴＳに
より形成する。
【０１３２】次に図１０（ｂ）に示すように、第１Ａｌ
膜７の凝集を抑制するための凝集抑制材料として、第１
Ａｌ膜７上にＮｂ２をスパッタにより吸着させる。この
Ｎｂは連続膜ではなく離散的に形成された不連続膜であ
る。したがって、第１Ａｌ膜７の表面は部分的に露出す
ることになる。
【０１３３】次に図１０（ｃ）に示すように、Ｓｉ基板
１を加熱しながら第２Ａｌ膜を形成することによって、
接続孔５内をＮｂ膜またはＮｂＡｌ合金膜（以下、Ｎｂ
・ＮｂＡｌ膜という）１２’を含む第１および第２Ａｌ
膜９で充填する。このとき、Ｎｂライナー膜６と第１お
よび第２Ａｌ膜９との界面にはＡｌＮｂ合金膜１０が形
成される。
【０１３４】最後に、図１０（ｄ）に示すように、接続
孔５の外部の余剰な第１および第２Ａｌ膜９、ＡｌＮｂ
合金膜１０、Ｎｂライナー膜９をＣＭＰにより除去する
ことによって、第２配線９が完成する。
【０１３５】第１の実施形態で説明したように、Ａｌリ
フローにより第２配線９を形成する際には、接続孔５の
内面を被覆した第１Ａｌ膜７がＡｌの拡散経路となる。
そして、後工程の第２Ａｌ膜の加熱スパッタ時にＡｌが
拡散経路を流動することにより接続孔５の内部は充填さ
れる。そのため、第１Ａｌ膜７が加熱スパッタ時に凝集
を起こすと拡散経路が断たれ、接続孔５の内部をＡｌで
充填することができなくなる。
【０１３６】Ａｌの凝集は、第１の実施形態で説明した
ように、基板加熱に伴うＡｌ原子の表面拡散および粒界
拡散により起こる。したがって、Ａｌ原子の表面拡散を
抑制できれば、Ａｌの凝集を抑制できる。
【０１３７】そこで、本実施形態のように、第１Ａｌ膜
７上にＮｂを吸着すれば、第１の実施形態で説明したＡ
ｌ原子と結合したＯ（酸素）原子がＡｌの表面拡散を抑
制するのと同様に、Ａｌ原子と結合したＮｂ原子がＡｌ
原子の表面拡散を抑制して、第１Ａｌ膜７の凝集を抑制
することができる。
【０１３８】Ａｌリフローの過程では、第２Ａｌ膜が第
１Ａｌ膜７に沿って接続孔５内に流動するとともに、第
１Ａｌ膜７自身の形状変化も起こり、これも流動に寄与
する。
【０１３９】しかし、第１Ａｌ膜７上に厚いＮｂ膜１２
を形成した場合、第１の実施形態で厚い酸化膜が形成さ
れた場合と同様に、第１Ａｌ膜７の形状変化が起こりに
くくなって流動量が不足して充填不良が起こる。
【０１４０】したがって、第１Ａｌ膜７上に凝集抑制膜
として形成するＮｂは、少なくとも接続孔５の内面にお
いては不連続膜となるように形成し、そのためにはＮｂ
の形成量を低下させる。本発明者らの研究によれば、Ｎ
ｂの形成量は膜厚換算で５ｎｍ程度が望ましいことが分
かった。
【０１４１】第１Ａｌ膜７の凝集は膜厚の最も薄い部分
で起こる。すなわち、接続孔５の底部側面で起こりやす
い。また、ＬＴＳは指向性を高めたスパッタではある
が、スパッタ粒子には基板に対する斜め成分も含まれ、
第１Ａｌ膜７は接続孔５の開口部でオーバーハング形状
となることは避けられない。
【０１４２】すなわち、接続孔５の間口が狭まり、接続
孔５の底部へのスパッタ粒子の進入が困難な形状とな
る。そのため、接続孔５の底部側面に、第１Ａｌ膜７の
連続膜を形成することが困難になり、そこでは凝集が起
こり易くなる。
【０１４３】これに対して、凝集抑制膜としてのＮｂ膜
１２は上述したように不連続膜とするため、本実施形態
のようにスパッタによりＮｂを形成しても特に問題はな
い。
【０１４４】また、段差被覆性の良いＣＶＤ法を用い
て、接続孔の底部側面にＮｂを吸着させても良い。特に
ＣＶＤ成膜の初期過程は一般的に初期核からの島状成長
であり、第１Ａｌ膜７の表面を部分的に露出させるよう
にＮｂ膜１２を形成することができる。
【０１４５】本実施形態のようにＮｂ膜１２を第１Ａｌ
膜７上に形成した場合、Ｎｂ膜１２を形成しない場合と
比較して、高いアスペクト比の接続孔５をＡｌで充填で
きることが確認できた。
【０１４６】また、本実施形態のＤＤ構造では、第２配
線９中のＮｂ・ＮｂＡｌ膜１２’がＡｌ原子の拡散を抑
制するため、ＥＭ耐性およびＳＭ耐性を向上させること
ができる。
【０１４７】本実施形態では、Ｎｂを第１Ａｌ膜７上に
吸着する方法について説明したが、Ｎｂ膜１２を第１Ａ
ｌ膜７の内部に含ませても良い。すなわち、図１０
（ｂ）の工程の代わりに、図１１に示すように、第１Ａ
ｌ膜７中にＮｂを分散しても良い。
【０１４８】Ａｌ膜の凝集はＡｌの表面拡散と粒界拡散
によって起こる。図１１に示したように、第１Ａｌ膜６
中にＮｂを分散した場合には、主としてＡｌ原子の粒界
拡散を抑制することによって、Ａｌの凝集を抑制するこ
とになる。
【０１４９】さらにこの場合、第１Ａｌ膜７の表面にＮ
ｂを吸着しなくて済むので、第１Ａｌ膜７の表面を清浄
に保つことができる。そのため、第１Ａｌ膜７自身の流
動や、第１Ａｌ膜７と第２Ａｌ膜とのヌレ性が妨げられ
ず、充填特性をさらに向上させることができる。
【０１５０】また、図１２に示すように、第１Ａｌ膜７
中に凝集抑制材料としてＮｂを原子レベルで分散させて
も良い。この場合、Ｎｂ１３がＡｌ結晶粒の粒界および
表面に存在するため、Ａｌ原子の表面拡散および粒界拡
散を抑制することができる。そのため、Ａｌの凝集がよ
り効果的に抑制される。
【０１５１】さらにこの場合、第１Ａｌ膜７中にＮｂ１
３が存在することから、第１Ａｌ膜７の形状変化が容易
に起こり、かつ第２Ａｌ膜とのヌレ性を妨げることがな
く、充填特性を向上させることができる。
【０１５２】図１０または図１１に示したように、第１
Ａｌ膜７上または第１Ａｌ膜７中にＮｂをスパッタによ
って吸着させる場合には、第１Ａｌ膜７を形成するスパ
ッタ室およびＮｂを吸着させるスパッタ室の２つのスパ
ッタ室が必要となる。
【０１５３】しかし、図１２に示したような内部にＮｂ
１３が分散した第１Ａｌ膜７を形成する場合、Ｎｂを添
加したＡｌタ-ゲットを用いれば、１つのスパッタ室で
済み、１つのスパッタ工程で形成することができる。そ
のため、スループットを向上できるとともに、製造装置
のコストを削減することができる。
【０１５４】また、内部にＮｂ１３が分散した第１Ａｌ
膜７はＣＶＤ法でも形成できる。この場合には、原料ガ
スとして、Ａｌの原料ガスとＮｂの原料ガスとの混合ガ
スを用いる。あるいは、Ａｌを成膜するための原料ガス
に含まれる、例えばＣ（カ-ボン）などの不純物を凝集
抑制材料としてＡｌ膜中に残留させるＣＶＤ条件で、第
１Ａｌ膜を形成しても良い。
【０１５５】また、第１Ａｌ膜７を形成した後、第１Ａ
ｌ膜７にＮｂイオンを注入することによっても、Ｎｂ１
３が分散した第１Ａｌ膜７を形成することができる。
【０１５６】また、本実施形態では、凝集抑制膜の構成
材料としてＮｂを用いる場合について説明したが、これ
に限定されるものではない。すなわち、Ａｌ膜の凝集を
抑制するためにはＡｌ原子の表面、粒界および界面の拡
散を抑制できれば良く、例えばＴａ，Ｔｉ，Ｗ，Ｃなど
のＡｌ原子の拡散を抑制できる材料を用いれば良い。
【０１５７】また、第１の実施形態で説明した第１Ａｌ
膜７の形成後に酸素を導入する方法と本実施形態の方法
を併用すれば、その相乗効果により、さらにＡｌの充填
能力を高めることができる。
【０１５８】（第３の実施形態）図１３は、本発明の第
３の実施形態に係る半導体装置の製造方法を示す工程断
面図である。なお、図１と対応する部分には図１と同一
符号を付してあり、詳細な説明は省略する。
【０１５９】まず、図１３（ａ）に示すように、図示し
ない素子が形成されたＳｉ基板１上に、第１層間絶縁膜
２、第１配線３、第２層間絶縁膜４、接続孔５、Ｎｂラ
イナー膜６を形成する。Ｎｂライナー膜６の膜厚は１５
ｎｍであり、第１の実施形態と同様にＬＴＳにより形成
する。
【０１６０】次に図１３（ｂ）に示すように、接続孔５
の内面を被覆するように、厚さ４００ｎｍの不純物を含
まない第１Ａｌ膜（純Ａｌ膜）７’をＬＴＳにより形成
する。
【０１６１】次に図１３（ｃ）に示すように、Ｓｉ基板
１を加熱しながら第２Ａｌ膜を形成することによって、
接続孔５内を第１および第２Ａｌ膜９で充填する。
【０１６２】ここでは、第２Ａｌ膜として１ｗｔ％のＣ
ｕを含むＡｌ合金膜を用いる。したがって、第１および
第２Ａｌ膜９は純Ａｌ膜とＡｌ合金膜との混合膜とな
る。また、Ｎｂライナー膜６と第１Ａｌ膜との界面には
ＡｌＮｂ合金膜１０が形成される。
【０１６３】最後に、図１３（ｄ）に示すように、接続
孔５の外部の余剰な第１および第２Ａｌ膜９、ＡｌＮｂ
合金膜１０およびＮｂライナー膜６をＣＭＰにより除去
することによって、第２配線９が完成する。
【０１６４】本実施形態では、第１Ａｌ膜７として不純
物の含まない純Ａｌ膜を用いた。薄膜の凝集挙動は、そ
の材料の融点と深く関わり、融点の低い材料ほど凝集の
起こる温度が低くなる。
【０１６５】そのため、Ｃｕのような不純物を含むＡｌ
合金膜は、純Ａｌ膜と比較して、その融点が低下する。
したがって、第１Ａｌ膜７の凝集を抑制するためには、
Ｃｕのような不純物を含むＡｌ合金膜ではなく、添加物
の含まない純Ａｌ膜を用いることが望ましい。
【０１６６】一方、Ｃｕなどの不純物を含むＡｌ膜は融
点が低下して流動性が高まる。したがって、加熱スパッ
タによって流動させながら形成する第２Ａｌ膜には、Ｃ
ｕのような融点を低下させる、すなわち流動性を向上さ
せる添加物を含むＡｌ膜を用いることが望ましい。
【０１６７】さらに、Ａｌ膜中のＣｕはリフロー後の降
温過程にＡｌ結晶粒界に析出する。ＥＭによるＡｌ原子
の移動は拡散係数の小さい結晶粒界や表面に沿って起こ
り易い。そのため、Ａｌ膜中にＣｕを添加することで、
ＥＭ耐性を向上させることができる。
【０１６８】したがって、本実施形態の第１および第２
Ａｌ膜を用いれば、凝集抑制材料を用いなくても、第１
Ａｌ膜７に純Ａｌ膜を用い、第２Ａｌ膜にＣｕを添加し
たＡｌ膜を用いれば、Ａｌの凝集を抑制できる。また、
加熱スパッタ中に第１Ａｌ膜中にもＣｕが拡散し、最終
的には第１および第２Ａｌ膜９の全体にＣｕが添加され
ることになる。その結果、接続孔５をＡｌで充填するこ
とができ、かつＥＭ耐性も確保することもできる。
【０１６９】また、第２Ａｌ膜を形成する際に用いるス
パッタタ-ゲットに所望量のＣｕを添加することによ
り、Ａｌ中のＣｕの添加量は、第１Ａｌ膜７と第２Ａｌ
膜との膜厚比率によって自由に制御できる。
【０１７０】また、第１の実施形態で説明した第１Ａｌ
膜７の形成後に酸素を導入する方法と本実施形態の方法
を併用すれば、その相乗効果により、さらに充填能力を
高めることができる。
【０１７１】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、上記実施
形態では、ライナー膜としてＮｂ膜を用いた場合につい
て説明したが、ＮｂＮ膜、ＮｂＮ膜、ＴｉＮ膜、Ｎｂ
膜、Ｔｉ膜、Ｎｂ膜とその上に形成されたＮｂＮ膜から
なるＮｂ／ＮｂＮ膜、あるいはＴｉ膜とその上に形成さ
れたＴｉＮ膜からなるＴｉ／ＴｉＮ膜を用いても良い。
また、本発明は、ダマシン配線以外にもコンタクトプラ
グにも適用できる。その他、本発明の要旨を逸脱しない
範囲で、種々変形して実施できる。
【０１７２】
【発明の効果】以上説明したように本発明によれば、第
１の導電膜にその凝集を抑制する凝集抑制材料が含まれ
た状態で、第１および第２の導電膜をリフローすること
で、第１および第２導電膜の凝集を効果的に抑制でき、
これによりアスペクト比の高い凹部の内部が配線層で埋
め込まれてなる配線構造を有する半導体装置を実現でき
るようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製
造方法を示す工程断面図
【図２】第１Ａｌ膜を形成した後、酸素を導入する場合
および導入しない場合のそれぞれの場合について、接続
孔が第１および第２Ａｌ膜で充填されるまでの過程を示
す図
【図３】酸素を導入しない場合と酸素を導入した場合の
それぞれの場合についてのＡｌの凝集過程を示す図
【図４】酸素の導入量を容易に適切に調整することので
きる酸素導入機構の模式図
【図５】第１Ａｌ膜の形成後、図４の酸素導入機構の圧
力調整弁により平衡状態での酸素圧力が５．０×１０-4
になるように調整して酸素を導入した場合の酸素圧力の
時間変化を示す図
【図６】配線幅方向に配線を横切る粒界、および配線長
方向に配線を横切る粒界を示す図
【図７】三重点のある配線のＥＭによるボイド発生モデ
ルを示す図
【図８】配線溝内のＡｌ結晶粒の成長過程を示す図
【図９】第１Ａｌ膜を厚く形成した場合に、開口面が第
１Ａｌ膜で塞がる過程を示す図
【図１０】本発明の第２の実施形態に係る半導体装置の
製造方法を示す工程断面図
【図１１】第２の実施形態の変形例を示す断面図
【図１２】第２の実施形態の他の変形例を示す断面図
【図１３】本発明の第３の実施形態に係る半導体装置の
製造方法を示す工程断面図
【図１４】従来のダマシン配線の問題点および本発明に
よる同問題点の解決方法を説明するための断面図
【符号の説明】
１…Ｓｉ基板 ２…第１層間絶縁膜 ３…第１配線 ４…第２層間絶縁膜 ５…接続孔 ５ａ…接続孔 ５ｂ…配線溝 ６…Ｎｂライナー膜 ７，７’…第１Ａｌ膜 ８…酸素 ９…第２配線（第１および第２Ａｌ膜） １０…ＡｌＮｂ合金膜 １１…グレイン １２…Ｎｂ膜（凝集抑制材料） １２’…Ｎｂ膜またはＮｂＡｌ合金膜 １３…Ｎｂ（凝集抑制材料） １４…Ｎｂライナー膜 １５…Ａｌダマシン配線 １６…Ａｌ3 Ｎｂ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/302 Ｌ 21/88 Ｒ Ｋ (72)発明者 堅田 富夫 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 4K029 AA06 AA29 BA02 BA03 BA08 BA17 BA21 BA23 BA58 BA60 BB02 BD02 CA05 EA03 EA05 GA01 4M104 BB02 BB03 BB04 BB13 BB14 BB18 BB29 BB30 BB37 DD08 DD16 DD39 DD40 DD41 DD43 DD51 DD66 DD79 DD80 DD88 EE15 FF13 FF17 FF18 FF22 FF27 GG13 HH01 HH13 HH14 HH16 5F004 AA11 AA14 BA04 BA20 BD05 DB03 DB12 EA24 EA26 EB01 EB03 FA01 5F033 HH08 HH09 HH11 HH12 HH17 HH18 HH19 HH32 HH33 JJ01 JJ08 JJ09 JJ17 JJ18 JJ19 JJ32 JJ33 KK08 KK19 LL07 LL08 MM02 MM08 MM12 MM13 NN01 NN06 NN07 PP09 PP15 PP18 QQ09 QQ13 QQ14 QQ19 QQ37 QQ48 QQ59 QQ62 QQ73 QQ75 QQ82 QQ85 QQ89 QQ92 QQ93 QQ98 RR04 RR09 RR11 SS04 SS15 SS22 TT02 XX00 XX02 XX04 XX05 XX09 XX33

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の一主面上に形成され、凹部を
    有する層間絶縁膜と、 前記凹部の内部に形成されたライナー膜と、 前記凹部の内部に前記ライナー膜を介して充填された配
    線層と、 前記配線層内部に含まれる、前記配線層の構成導電膜の
    凝集を抑制する凝集抑制材料とを具備してなることを特
    徴とする半導体装置。
  2. 【請求項２】半導体基板の一主面上に形成され、凹部を
    有する層間絶縁膜と、 前記凹部の内部に形成されたライナー膜と、 前記凹部の内部に前記ライナー膜を介して充填された配
    線層と、 前記配線層内部に含まれる、前記配線層の構成導電膜の
    凝集を抑制する凝集抑制材料と、 前記ライナー膜と前記配線層との界面と、前記層間絶縁
    膜と前記配線層との界面のいずれか一方に形成されたラ
    イナー膜と配線層との反応層とを具備してなることを特
    徴とする半導体装置。
  3. 【請求項３】前記ライナー膜は、Ｎｂ、Ｔｉ、ＮｂＮも
    しくはＴｉＮからなる単層膜または積層膜であることを
    特徴とする請求項１または請求項２に記載の半導体装
    置。
  4. 【請求項４】前記配線層の構成導電膜は、Ａｌもしくは
    Ｃｕ、またはＡｌもしくはＣｕを主成分とするＡｌ合金
    もしくはＣｕ合金からなることを特徴とする請求項１ま
    たは請求項２に記載の半導体装置。
  5. 【請求項５】前記凝集抑制材料は、少なくとも酸素原子
    を含むことを特徴とする請求項１または請求項２に記載
    の半導体装置。
  6. 【請求項６】前記凹部は配線溝、接続孔、および接続孔
    とそれに繋がった配線溝の少なくとも１つであることを
    特徴とする請求項１または請求項２に記載の半導体装
    置。
  7. 【請求項７】半導体基板上に凹部を有する層間絶縁膜を
    形成する工程と、 前記凹部内部にライナー膜を形成する工程と、 前記凹部を含む領域に第１の導電膜を形成するととも
    に、前記第１の導電膜の凝集を抑制する凝集抑制材料を
    前記第１の導電膜の少なくとも一部に含ませる工程と、 前記半導体基板を加熱しながら、前記凹部を含む領域に
    第２の導電膜を形成するとともに、前記第１および第２
    の導電膜をリフローさせて前記凹部内を充填する工程と
    を含むことを特徴とする半導体装置の製造方法。
  8. 【請求項８】前記ライナー膜は、Ｎｂ、Ｔｉ、ＮｂＮも
    しくはＴｉＮからなる単層膜または積層膜であることを
    特徴とする請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】前記第１および第２の導電膜は、Ａｌもし
    くはＣｕ、またはＡｌもしくはＣｕを主成分とするＡｌ
    合金もしくはＣｕ合金からなることを特徴とする請求項
    １または請求項７に記載の半導体装置。
  10. 【請求項１０】前記凝集抑制材料は、少なくとも酸素原
    子を含むことを特徴とする請求項７に記載の半導体装
    置。
  11. 【請求項１１】半導体基板上に凹部を有する層間絶縁膜
    を形成する工程と、 前記凹部内部にライナー膜を形成する工程と、 前記凹部を含む領域に第１のＡｌ膜を形成するととも
    に、前記第１のＡｌ膜の少なくとも一部に酸素を含ませ
    る工程と、 前記半導体基板を加熱しながら、前記凹部を含む領域に
    第２のＡｌ膜を形成するとともに、前記第１および第２
    のＡｌ膜をリフローさせて凹部内を充填する工程とを含
    むことを特徴とする半導体装置の製造方法。
  12. 【請求項１２】前記凹部は配線溝、接続孔、および接続
    孔とそれに繋がった配線溝の少なくとも１つであること
    を特徴とする請求項７または請求項１１に記載の半導体
    装置。
JP07814599A 1999-03-23 1999-03-23 半導体装置の製造方法 Expired - Fee Related JP3910752B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP07814599A JP3910752B2 (ja) 1999-03-23 1999-03-23 半導体装置の製造方法
US09/532,046 US6436813B1 (en) 1999-03-23 2000-03-21 Semiconductor device and method of manufacturing the same
KR10-2000-0014486A KR100408622B1 (ko) 1999-03-23 2000-03-22 반도체 장치 및 그 제조 방법
CNB001043935A CN1165991C (zh) 1999-03-23 2000-03-23 半导体装置及其制造方法
EP00105944A EP1039531A3 (en) 1999-03-23 2000-03-23 Interconnection in semiconductor device and method of manufacturing the same
US10/187,805 US6768202B2 (en) 1999-03-23 2002-07-03 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07814599A JP3910752B2 (ja) 1999-03-23 1999-03-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000277607A true JP2000277607A (ja) 2000-10-06
JP3910752B2 JP3910752B2 (ja) 2007-04-25

Family

ID=13653734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07814599A Expired - Fee Related JP3910752B2 (ja) 1999-03-23 1999-03-23 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US6436813B1 (ja)
EP (1) EP1039531A3 (ja)
JP (1) JP3910752B2 (ja)
KR (1) KR100408622B1 (ja)
CN (1) CN1165991C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936959B2 (en) 2002-01-25 2005-08-30 Sanyo Electric Co., Ltd. Display apparatus
US7009749B2 (en) 2002-03-11 2006-03-07 Sanyo Electric Co., Ltd. Optical element and manufacturing method therefor
KR100582130B1 (ko) * 2002-03-07 2006-05-23 산요덴키가부시키가이샤 배선 구조, 그 제조 방법 및 광학 장치
WO2006059602A1 (ja) * 2004-11-30 2006-06-08 Tokyo Electron Limited 成膜方法及び成膜装置並びに記憶媒体
US7150669B2 (en) 2002-03-05 2006-12-19 Sanyo Electric Co., Ltd. Electroluminescent panel and a manufacturing method therefor
US7215304B2 (en) 2002-02-18 2007-05-08 Sanyo Electric Co., Ltd. Display apparatus in which characteristics of a plurality of transistors are made to differ from one another

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910752B2 (ja) * 1999-03-23 2007-04-25 株式会社東芝 半導体装置の製造方法
US6352620B2 (en) 1999-06-28 2002-03-05 Applied Materials, Inc. Staged aluminum deposition process for filling vias
JP3480416B2 (ja) * 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
JP3449333B2 (ja) * 2000-03-27 2003-09-22 セイコーエプソン株式会社 半導体装置の製造方法
US6703308B1 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US7696092B2 (en) * 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US6835655B1 (en) 2001-11-26 2004-12-28 Advanced Micro Devices, Inc. Method of implanting copper barrier material to improve electrical performance
US6703307B2 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
US6861349B1 (en) 2002-05-15 2005-03-01 Advanced Micro Devices, Inc. Method of forming an adhesion layer with an element reactive with a barrier layer
KR100587054B1 (ko) * 2002-07-19 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 비아 매립 방법
US20040087080A1 (en) * 2002-10-23 2004-05-06 Uwe Wellhausen Methods for producing thin layers, such as for use in integrated circuits
JP4499390B2 (ja) * 2003-09-09 2010-07-07 パナソニック株式会社 半導体装置及びその製造方法
US7169706B2 (en) 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US20070142885A1 (en) * 2005-11-29 2007-06-21 Reliant Technologies, Inc. Method and Apparatus for Micro-Needle Array Electrode Treatment of Tissue
US7666787B2 (en) * 2006-02-21 2010-02-23 International Business Machines Corporation Grain growth promotion layer for semiconductor interconnect structures
JP2013143442A (ja) * 2012-01-10 2013-07-22 Ulvac Japan Ltd デバイスの製造方法および製造装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307132A (en) 1977-12-27 1981-12-22 International Business Machines Corp. Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer
KR100209856B1 (ko) * 1990-08-31 1999-07-15 가나이 쓰도무 반도체장치의 제조방법
US5237829A (en) 1992-07-29 1993-08-24 Japan Servo Co., Ltd. Ice-making machine having thermal relay
US5450046A (en) * 1992-10-29 1995-09-12 Nec Corporation Composite microwave circuit module assembly and its connection structure
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
JP2605654B2 (ja) * 1995-03-31 1997-04-30 日本電気株式会社 複合マイクロ波回路モジュール及びその製造方法
FI102121B1 (fi) * 1995-04-07 1998-10-15 Lk Products Oy Radiotietoliikenteen lähetin/vastaanotin
TW367528B (en) 1996-02-02 1999-08-21 Applied Materials Inc Titanium aluminide wetting layer for aluminum contacts
US5789317A (en) 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
TW347570B (en) * 1996-12-24 1998-12-11 Toshiba Co Ltd Semiconductor device and method for manufacturing the same
JP3087692B2 (ja) 1997-06-13 2000-09-11 日本電気株式会社 半導体装置の製造方法
US6236271B1 (en) * 1997-09-30 2001-05-22 Conexant Systems, Inc. Multi-layer carrier module for power amplifier systems within a digital cellular telephone
TW411529B (en) * 1997-12-26 2000-11-11 Toshiba Corp Semiconductor device and its manufacturing method
KR100283494B1 (ko) 1997-12-30 2001-04-02 김동원 차세대 반도체용 구리배선의 패턴방법
JPH11266129A (ja) * 1998-03-16 1999-09-28 Toshiba Corp 高周波半導体装置
US6573808B1 (en) * 1999-03-12 2003-06-03 Harris Broadband Wireless Access, Inc. Millimeter wave front end
JP3910752B2 (ja) * 1999-03-23 2007-04-25 株式会社東芝 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936959B2 (en) 2002-01-25 2005-08-30 Sanyo Electric Co., Ltd. Display apparatus
US7215304B2 (en) 2002-02-18 2007-05-08 Sanyo Electric Co., Ltd. Display apparatus in which characteristics of a plurality of transistors are made to differ from one another
US7150669B2 (en) 2002-03-05 2006-12-19 Sanyo Electric Co., Ltd. Electroluminescent panel and a manufacturing method therefor
KR100582130B1 (ko) * 2002-03-07 2006-05-23 산요덴키가부시키가이샤 배선 구조, 그 제조 방법 및 광학 장치
US7078733B2 (en) 2002-03-07 2006-07-18 Sanyo Electric Co., Ltd. Aluminum alloyed layered structure for an optical device
US7009749B2 (en) 2002-03-11 2006-03-07 Sanyo Electric Co., Ltd. Optical element and manufacturing method therefor
WO2006059602A1 (ja) * 2004-11-30 2006-06-08 Tokyo Electron Limited 成膜方法及び成膜装置並びに記憶媒体
US8721846B2 (en) 2004-11-30 2014-05-13 Tokyo Electron Limited Method of forming film, film forming apparatus and storage medium

Also Published As

Publication number Publication date
KR100408622B1 (ko) 2003-12-06
US20020192946A1 (en) 2002-12-19
EP1039531A3 (en) 2000-12-20
US6768202B2 (en) 2004-07-27
EP1039531A2 (en) 2000-09-27
CN1165991C (zh) 2004-09-08
CN1267912A (zh) 2000-09-27
US6436813B1 (en) 2002-08-20
KR20000076927A (ko) 2000-12-26
JP3910752B2 (ja) 2007-04-25

Similar Documents

Publication Publication Date Title
JP3910752B2 (ja) 半導体装置の製造方法
US6440843B1 (en) Semiconductor device and method for manufacturing the same
JP3382031B2 (ja) 半導体装置の製造方法
JP3584054B2 (ja) 半導体装置及びその製造方法
JP3332456B2 (ja) 半導体装置の製造方法及び半導体装置
US5552341A (en) Semiconductor device and method for manufacturing the same
JP3963494B2 (ja) 半導体装置およびその形成方法
JP3193875B2 (ja) 半導体ウェハにおけるコンタクト、ビア及びトレンチの低熱費金属の充填及び平坦化のための方法と装置
US6306732B1 (en) Method and apparatus for simultaneously improving the electromigration reliability and resistance of damascene vias using a controlled diffusivity barrier
US7777346B2 (en) Semiconductor integrated circuit device and a method of manufacturing the same
KR100359590B1 (ko) 반도체장치및그제조방법
JPH08316233A (ja) 半導体装置の製造方法
JPH0964034A (ja) 半導体装置およびその製造方法
US6069072A (en) CVD tin barrier layer for reduced electromigration of aluminum plugs
JP4149546B2 (ja) 半導体装置の製造方法
JP3133842B2 (ja) 多層配線構造の製造方法
WO2016088440A1 (ja) Ｃｕ配線の形成方法および半導体装置の製造方法
JP3607515B2 (ja) 半導体装置およびその製造方法
JP2005033218A (ja) 半導体装置の製造方法
TW202303712A (zh) 用於線路及通孔之銅摻雜混成金屬化的結構
JP2002043418A (ja) 半導体装置およびその製造方法
JPH11297699A (ja) 拡散バリア層およびその製造方法
TW202316572A (zh) 用於線路及通孔之銅摻雜混合金屬化方法
JP2000040672A (ja) 半導体装置の製造方法
JP2000340565A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140202

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees