WO2006059602A1 - 成膜方法及び成膜装置並びに記憶媒体 - Google Patents

成膜方法及び成膜装置並びに記憶媒体 Download PDF

Info

Publication number
WO2006059602A1
WO2006059602A1 PCT/JP2005/021890 JP2005021890W WO2006059602A1 WO 2006059602 A1 WO2006059602 A1 WO 2006059602A1 JP 2005021890 W JP2005021890 W JP 2005021890W WO 2006059602 A1 WO2006059602 A1 WO 2006059602A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
film forming
gas
substrate
reducing
Prior art date
Application number
PCT/JP2005/021890
Other languages
English (en)
French (fr)
Inventor
Naoki Yoshii
Yasuhiko Kojima
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to KR1020077012057A priority Critical patent/KR100873504B1/ko
Priority to US11/720,461 priority patent/US8721846B2/en
Publication of WO2006059602A1 publication Critical patent/WO2006059602A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/06—Solid state diffusion of only metal elements or silicon into metallic material surfaces using gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0057—Reactive sputtering using reactive gases other than O2, H2O, N2, NH3 or CH4
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Definitions

  • the present invention relates to a film forming method and a film forming apparatus for forming a metal alloy thin film on a substrate such as a semiconductor wafer, and further relates to a storage medium storing a program for executing the method.
  • semiconductor wafers such as silicon substrates (hereinafter abbreviated as “wafers”), an insulating film formed by a silicon oxide film (Si02 film) or the like.
  • Wiring is formed in the form of metal embedded as a conductor! Speak.
  • a wiring groove is formed in an insulating film such as a silicon oxide film formed on the surface of the silicon substrate, a metal as a conductor is buried in the wiring groove, and then CMP (chemical There is a known method of removing the excess metal film by mechanical polishing and flattening the wafer surface.
  • This embedding is usually performed by electrolytic plating, because when CVD (Chemical Vapor Deposition) is used, the surface becomes rough and the formed wiring may have different electrical resistances in various places. That is, a noria layer made of titanium nitride (TiN) or the like is first formed on the surface of the formed wiring trench by a technique such as CVD using ALD technology or PVD (Physical Vapor Deposition) such as sputtering. .
  • This noria layer has a function of suppressing the permeation of the metal constituting the wiring into the insulating film (Si02) when the metal is embedded later.
  • ALD atomic Layer D osition
  • Sputtering is a high vacuum in which high energy ions such as argon ions are struck against a metal barta, and metal atoms on the surface of the barta are struck out in the same manner as a ball, and the struck metal atoms are removed from the substrate. This is a technique that adheres to the surface in layers.
  • a metal thin film called a seed layer is formed on the surface of the Noria layer as an electrode base for electroplating.
  • This seed layer is formed with a smooth surface as described above. This is done by using sputtering to obtain the wiring.
  • the wiring trench is filled with the same kind of metal as that constituting the seed layer by an electrolytic plating method.
  • an insulating film is further formed on the insulating film in which the wiring trench is formed, and a multilayer wiring structure is formed by repeating the same process.
  • the metal constituting the plating does not completely fill the wiring trench, and voids are generated in the formed wiring.
  • Wiring with voids in this way is stress migration (a phenomenon in which stress acts on the wiring due to the difference in thermal expansion coefficient between the metal wiring and the surrounding insulating film, and metal atoms move in the wiring)
  • Migration a phenomenon in which atoms move as a result of electrons colliding with atoms when current flows in the metal
  • disconnection is likely to occur.
  • the AU has a high strength.
  • wiring is formed by using Cu (copper) with low electrical resistance.
  • FIG. 6 schematically shows the dynamics of Cu atoms 1 when a seed layer is formed on the wafer W surface by PVD.
  • Cu atoms 1 sparsely adhere to the surface of the wafer W, but when the number of Cu atoms 1 adhering to the surface of the wafer W increases (Fig. 6 (a)), the Cu atom 1 is surrounded by It attracts and aggregates with the existing atoms (Fig. 6 (b)). Repeated aggregation As a result, huge Cu molecules 12 like islands form and grow (Fig. 6 (c)).
  • An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art.
  • the source gases are selected so that different sources do not react with each other.
  • One of the challenges is to solve this problem that the degree of freedom of the raw material gas is small.
  • an object of the present invention is to provide a technique capable of forming an alloy thin film without considering a combination of metal raw materials.
  • a highly cohesive metal is used, a continuous thin film is formed on the surface of a substrate such as a wafer. Further, for example, a high aspect ratio and a wiring groove with a high degree of coverage can be obtained.
  • a film method, a film forming apparatus, and a storage medium storing a program for executing the method are provided.
  • a film forming method includes a step of carrying a substrate into a reaction vessel and placing the substrate on a placement unit, and then supplying a source gas containing a first metal compound into the reaction vessel. Then, the adsorption step of adsorbing the first metal compound on the surface of the substrate and the first metal compound adsorbed on the substrate do not supply energy for the reduction reaction to the compound.
  • the second metal struck by contacting the sputtering plasma obtained by activating the sputtering gas is injected into the first metal layer, and the first metal and the second metal are injected.
  • An alloying step for obtaining an alloy layer, the adsorption step, the reduction step and the alloy From step It is characterized by one or more series of cycles.
  • the alloying process is performed, for example, while the substrate is heated and annealed thereby, so that the second metal diffuses along the first metal.
  • the alloying process is performed after the alloying process.
  • the annealing may be performed by heating with another apparatus.
  • the energy supplied to the compound for the reduction reaction can be exemplified by, for example, the energy of the reduction plasma obtained by activating the reduction gas. It may be thermal energy or light energy.
  • a plasma in which the reducing plasma and the sputtering plasma are mixed is put in a reaction vessel. It can be implemented by generating. More specifically, one of the parallel plate electrodes and the other electrode are used as a mounting portion and a target electrode of the substrate, respectively, and a high frequency voltage is applied between these electrodes to perform the reduction process and the alloying process. May be implemented. Further, the present invention can be implemented by pre-coating the second metal layer on the other electrode of the target electrode, for example, the parallel plate electrode.
  • the other electrode is formed with a number of gas supply holes, and is configured to supply the source gas, the reducing gas, and the sputtering gas into the reaction vessel, that is, the gas blowing portion. It is preferable to use both.
  • the reducing gas can be, for example, hydrogen gas or ammonia gas, and a suitable example of the first metal is copper.
  • a film forming apparatus includes a reaction vessel provided with a placement portion for placing a substrate, a heating unit for heating the substrate placed on the placement portion, A source gas supply means for supplying a source gas containing a first metal compound into the reaction vessel and adsorbing the first metal compound on the surface of the substrate, and a first gas in the reaction vessel A reducing gas supply means for supplying a reducing gas for reducing a metal compound, a means for supplying energy for a reduction reaction to the first metal compound adsorbed on the substrate, and the substrate A target electrode which is different from the first metal and has at least a surface portion made of the second metal, and a sputtering gas for sputtering the target electrode.
  • plasma generating means for activating the reducing gas to form a reducing plasma atmosphere in the reaction vessel thermal energy generating means, and Z or light energy generation means are preferred and can be mentioned as examples.
  • the substrate mounting portion and the target electrode also serve as, for example, one electrode and the other electrode of parallel plate electrodes, respectively. By applying a high-frequency voltage between these electrodes, the reduction plasma and the sputtering plasma are generated. It may be generated.
  • the present invention also stands as a storage medium storing a program for performing the above-described method.
  • the storage medium of the present invention carries a film formation process by carrying a substrate into a reaction vessel.
  • the program includes a group of instructions for performing the above steps.
  • the first metal is adsorbed on the surface of the substrate using the source gas, and then the second metal is adhered to the substrate by the notch and alloyed.
  • it can be applied to the formation of the wiring itself.
  • the first metal is adsorbed to the bottom even if the aspect ratio of the recess is large.
  • the second metal is deposited in the recess by sputtering, but the second metal diffuses along the first metal by heating and annealing the substrate, and as a result, the alloy reaches the bottom of the recess.
  • a thin film can be formed, which is superior to the thin film formation method by sputtering alone.
  • the utility value of the present invention is great.
  • a continuous seed layer having a small film thickness can be formed by applying the method according to the present invention. it can. Therefore, generation of voids in the wiring is suppressed when the wiring is formed by applying plating to the formed seed layer.
  • FIG. 1 is a longitudinal side view showing an embodiment of a film forming apparatus according to the present invention.
  • FIG. 2 is an enlarged view of a shower head constituting the film forming apparatus.
  • FIG. 3 is a process diagram for forming wirings in wiring grooves and via holes on the surface of the wafer W using the film forming apparatus.
  • FIG. 4 is a schematic diagram showing a formation process of a seed layer when forming the wiring.
  • FIG. 5 is an enlarged view of a metal layer formed on the surface of a wafer W using the film forming apparatus.
  • FIG. 6 is a schematic diagram showing Cu dynamics when Cu is used to form a film on the surface of a wafer W.
  • FIG. 1 shows an example of a film forming apparatus for carrying out the film forming method according to the present invention.
  • This apparatus is a film forming apparatus for forming a seed layer made of Cu (copper) on the surface of a wafer W as an object to be processed.
  • 2 is a processing container, and a recess 20 is formed at the center of the bottom surface.
  • An exhaust port 21 is formed in the side wall of the recess 20, and the exhaust port 21 communicates with the vacuum pump 23 that constitutes a vacuum exhaust unit together with the pressure adjustment unit 22 via the pressure adjustment unit 22.
  • the pressure adjusting unit 22 is configured such that, for example, the opening degree of the valve is adjusted by a control signal from the control unit 5 described later, so that the inside of the processing container 2 can be maintained at a predetermined vacuum pressure.
  • an opening 24 is formed in the side wall of the processing container 2 so that a transfer arm (not shown) can enter when delivering Ueno and W, and can be opened and closed by a gate valve G.
  • a heater 25 made of a resistance heating element and having a heat generation amount controlled by a control unit 5 described later is embedded.
  • a mounting table 3 configured as a substrate mounting unit is provided through a support unit 31.
  • the mounting table 3 is made of, for example, aluminum and has a cylindrical shape, and the upper surface can suck and hold the wafer W by the action of an electrostatic chuck (not shown).
  • a temperature control means 32 that combines a heating means such as a heater and a refrigerant flow path.
  • the wafer W is preset by the heat generation of the plasma and the temperature control action of the temperature control means 32. Maintained at a controlled temperature.
  • three lift bins 33 for delivering the wafer W to and from a transfer arm (not shown) are provided inside the mounting table 3.
  • the lift pin 33 can project and retract, and its elevation is performed by the action of the elevation mechanism 35 via a support member 34 that supports the lower end of the lift pin 33.
  • a gas shower head 23 as a gas supply unit is provided on the upper side via an insulating member 2a made of ceramics or the like and a support unit 2b. Further, the first and second gas supply pipes 4a and 4b are connected to the ceiling portion of the gas shower head 23, and a large number of gas supply holes 2c are formed on the lower surface side so that the first gas supply head 2 is provided.
  • the gas from the pipe 4a and the second gas supply pipe 4b is configured to be distributed to the processing atmosphere by distributing the force of the gas supply holes 2c without intermingling with each other via the gas flow paths 27 and 28, respectively. .
  • a high frequency power supply unit 23b is connected to the gas shower head 23 via a matching unit 23a.
  • the high frequency power supply unit 23b is connected to a control unit 5 described later, and is configured to control power based on a control signal from the control unit 5.
  • the mounting table 3 is grounded, for example, so that a high-frequency voltage from the matching unit 23b is applied between the gas shower head 23 and the mounting table 3 so that the processing gas can be converted into plasma.
  • the high-frequency power supply unit 23b and the matching unit 23a correspond to plasma generating means for generating a reducing plasma and plasma generating means for generating a sputtering plasma.
  • Figure 2 is an enlarged view of the gas shower head 23.
  • a coating layer 2d pre-coated with a second metal for example, Ni (nickel) is formed so as to face the mounting table 3.
  • pre-coating means that a desired metal is pre-coated by CVD, ALD, plating, thermal spraying, or the like.
  • power is supplied to the gas showerhead 23.
  • the coating layer 2d functions as a target electrode (cathode) when sputtering is performed in the processing vessel 2.
  • a negative DC power source 23c may be applied to the target electrode in addition to the high frequency power source unit 23b as shown by a broken line in FIG.
  • the upstream side of the first gas supply pipe 4a connected to the ceiling of the gas shower head 23 is branched in the middle, and one end of the gas supply system is the gas supply device group.
  • a gas supply source 42 that supplies Ar gas, which is a sputtering gas, is connected via 41.
  • the other end of the first gas supply pipe 4a is connected to a gas supply source 44 for supplying H2 (hydrogen) gas for reducing the first metal compound through a gas supply device group 43.
  • a gas supply source 44 for supplying H2 (hydrogen) gas for reducing the first metal compound through a gas supply device group 43.
  • MFC mass flow controller
  • Ar gas and gas supply sources from the gas supply source 42 are controlled by a control signal from the control unit 5.
  • the supply and disconnection of H2 gas from 44 is controlled.
  • gases such as NH3 (ammonia), N2H4 (hydrazine), NH (CH3) 2 (dimethylamine), N20 (-dinitrogen oxide) may be used as the reducing gas.
  • the gas supply device group 43 and the gas shower head 23 correspond to a reducing gas supply means.
  • a gas supply device group 45 is connected to the upstream side of the second gas supply pipe 4 b connected to the ceiling of the gas shower head 23.
  • a carrier gas supply unit 46 such as Ar is connected to the gas supply device group 45 through a gas supply pipe 4c, and a liquid source supply tank 47 as a liquid source supply source is connected through a liquid source supply pipe 4d. It has been.
  • This liquid source supply tank 47 stores Bis (6_ethy ⁇ 2,2-dimethhyl-3,5-decanedionato) copper (hereinafter referred to as Cu (edmdd) 2), which is the liquid of the first metal compound. Being!
  • the gas supply device group 45 incorporates, for example, a vaporizer, a liquid mass flow controller (LMFC), a gas mass flow controller MFC, a valve, and the like, and the operation of each unit is controlled by the control unit 5 described later.
  • LMFC liquid mass flow controller
  • MFC gas mass flow controller
  • valve a valve
  • the like the operation of each unit is controlled by the control unit 5 described later.
  • the compound of Cu which is the first metal
  • Cu (hfac) 2 or metal similar to Cu (hfac) 2 and j8-diketone compound are combined.
  • Compounds and metal carboxylic acid complexes such as Cu (CH3COO) 2 and Cu (CF3COO) 2 can also be used as metal sources.
  • the gas supply device group 45 and the liquid source supply tank 47 correspond to source gas supply means.
  • a control unit 5 having a computer power includes a program 51, a memory, a data processing unit having a CPU power, and the like.
  • the program 51 has an instruction so that a seed layer can be formed as described in the operation of the apparatus described later.
  • the memory has an area where processing parameter values such as processing pressure, processing time, gas flow rate, and power value are written, and these processing parameters are read when the CPU executes each instruction of program 51. Then, a control signal corresponding to the parameter value is sent to each part.
  • This program (including a program related to the processing parameter input screen) is stored in a storage medium such as a flexible disk, a compact disk, or an MO (magneto-optical disk) and installed in the control unit 5.
  • an insulating film 61 such as Si02 is formed, and a wiring groove 6a and a via hole 6b are formed in the insulating film, and a wafer W including a recess made of the wiring groove 6a and the via hole 6b is formed.
  • the surface is already covered with a barrier layer 62 which also has TiN force, for example.
  • the gate valve G is opened, and the wafer W is loaded into the processing container 2 by a transfer arm, not shown, and the wafer W is horizontally placed on the mounting table 3. Placed. After the transfer arm is moved out of the processing container 2, the gate valve G is closed, and then the vacuum in the processing container 2 is performed through the exhaust port 21 by the vacuum pump 23, so that the internal pressure becomes 133 Pa (lTorr), for example. Maintained. At this time, the surface of the mounting table 3 is heated to the process temperature, for example, 150 ° C. by the temperature control means 32, and the temperature in the processing container 2 is maintained at, for example, about 50 to 120 ° C. by the heater 25. Yes. Then, the following steps are performed.
  • Step 1 Feed raw material into processing vessel 2
  • He gas is supplied into the liquid source supply tank 47, and the raw material made of Cu (edmdd) 2 stored in the tank 47 is, for example, at a flow rate of 0.05 to 3 mlZ seconds. Flows in.
  • Cu (edmdd) 2 is vaporized to become a raw material gas, which flows through the gas supply pipe 4b and is supplied into the processing container 2 through the gas shower head 23 together with the carrier gas.
  • Cu (edmdd) 2 molecules 7 in the processing gas supplied into the processing vessel 2 are heated to 140 ° C, for example!
  • a molecular layer of several to several tens of molecules is formed by being adsorbed on the surface of the barrier layer 62 of the wafer W.
  • Step 2 Purge and exhaust in the processing vessel
  • the purge gas such as Ar gas is evacuated while being supplied into the processing container 2, and then the supply of the purge gas is stopped. A certain butterfly valve is fully opened so that the inside of the processing container 2 is pulled out. Thus, the Cu (edmdd) 2 gas not adsorbed on the barrier layer 62 is removed from the processing container 2.
  • the reason for supplying the purge gas in this way is to increase the exhaust efficiency by extruding the source gas with the purge gas.
  • Step 3 Reduction of raw material and sputtering
  • H 2 gas from the gas supply source 44 and Ar gas from the gas supply source 42 are supplied into the processing container 2 through the gas supply pipe 4 a and the gas shower head 23.
  • a high frequency voltage is applied between the gas shower head 23 which is the upper electrode and the mounting table 3 which is the lower electrode by the high frequency power supply unit 23b, and Ar, which is the sputtering gas, is turned into plasma (activated) and turned into a plasma.
  • Ar which is the sputtering gas
  • a reduction plasma is generated by converting the H2 gas, which is a reduction gas, into plasma.
  • Fig. 4 (b) schematically shows the reaction that occurs in the processing vessel 2 in the state where plasma is generated.
  • Active species such as hydrogen ions 71 and hydrogen radicals (not shown) in the plasma react with Cu (edmdd) 2 molecules 7 on the surface of the barrier layer 62 to reduce the molecules, and Cu atoms 7a on the barrier layer 62 surface.
  • the edmdd that formed the Cu (edmdd) 2 molecule 7 scatters into the gas phase of the processing vessel 2 as indicated by reference numeral 7b in the figure. That is, the Cu (ed mdd) 2 molecule 7 is reduced by the reducing gas H2 gas and the plasma energy added to the reaction system (in this example, hydrogen gas).
  • Ni atoms 73 may not be able to reach the depth of the recess. However, since the wafer w is heated, Ni is an annealing point. Then, it diffuses along the surface of the Cu layer, and as a result, it is injected into the Cu layer up to the bottom of the recess.
  • the state of Ni atom 73 and Cu atom 7a is not limited to the case where Ni atom 73 collides with Cu atom 7a after Cu (edm dd) 2 molecule 7 is reduced. Even when Ni atom 73 collides with (edmdd) 2 molecule 7, because of the small amount of Ni, the Cu (edmdd) 2 molecule 7 is reduced by hydrogen plasma, and the Ni73 and Cu7a are combined. Or it becomes a solid solution state. Therefore, the reduction treatment of Cu (edmdd) 2 molecule 7 and the sputtering treatment of Ni may be performed before or after each other, not simultaneously.
  • one of the H2 gas and Ar gas is supplied first to generate a plasma in the processing container 2 to cause a reaction, and then the other gas is supplied to generate plasma again. May cause a reaction.
  • the reducing gas and the sputtering gas may be the same. For example, when H2 gas is used as these gases and the power of the high-frequency power supply unit 23b is increased, the reduction of the source gas adsorbed by the plasma H2 gas and the sputtering of the target can occur simultaneously.
  • Step 4 Purge and exhaust in the processing vessel
  • step 1 is performed for 1 second
  • step 2 is performed for 1 second
  • step 3 is performed for 1 second
  • step 4 is performed for 1 second.
  • steps 1 to 4 above as shown in Fig. 4 (d)
  • the surface of the barrier layer 62 is completely covered with Cu atoms 7a and Ni atoms 73, that is, with a Cu-Ni alloy layer to form a seed layer 63.
  • the number of repetitions is, for example, about 5 to 100 times, and the thickness of the seed layer 63 is, for example, about 5 to 10 nm.
  • the wafer W is coated with Cu by, for example, an electrolytic plating method, Cu is embedded in the wiring groove 6a and the via hole 6b, which are concave portions, and the surface is further CMPed.
  • the wiring 64 is formed by Cu as shown in FIG. 3 (c).
  • the so-called ALD (Atomic Layer Deposition) method of adsorbing a molecular layer of a Cu compound on the surface of the wafer W is reduced, and this is reduced to place Cu in the recess. Since it is deposited, Cu can be supplied to the bottom even in the case of a recess having a large aspect ratio. And the force that adheres Ni to Cu by sputtering As described above, Ni diffuses through the Cu layer, so it reaches the bottom of the recess, that is, Cu—Ni alloy layer with good step coverage (step coverage) A seed layer is formed which also has a force.
  • ALD Atomic Layer Deposition
  • the movement of Cu atoms is suppressed by Ni atoms due to alloying by bonding of Cu atoms and Ni atoms. Therefore, aggregation of Cu atoms and island-like growth of Cu molecules are suppressed, so that the seed layer 63 can be formed as a continuous film. Therefore, by subsequently embedding Cu, it is possible to suppress the generation of voids in the wiring 64 when the wiring 64 is formed, so that high reliability can be obtained for the wiring 64.
  • the reducing gas H2 gas and the plasma energy are used to reduce the Cu (edmdd) 2 molecule 7! /, But the energy applied to the reaction system for the reduction is plasma. For example, when the wafer W is heated to a required temperature to supply heat energy and heat energy is applied, or when light energy is applied by irradiating light.
  • the wafer W is heated and the Ni is diffused by the heat. Therefore, it is not always necessary to heat the wafer W.
  • the wafer W may be separately heated, or the wafer W may be irradiated with laser light.
  • the wafer W since sputtered Ni is implanted into the Cu layer, it is possible to diffuse through the Ni force SCu layer to the depth of the recess.
  • the Cu seed layer is formed by sputtering, it is based on the idea of combining the Cu (edmdd) 2 molecule 7 reduction process with the Ni sputtering process.
  • the film was formed using Cu as the first metal, but the first metal is not limited to Cu, and Ti (titanium), Sn (tin), W (tungsten), Ta (tantalum), Mg ( Magnesium), In (indium), Al (aluminum), Ag (silver), Co (cobalt), Nb (niobium), B (boron), V (vanadium), Mn (manganese) and other metals are preferably used It is done.
  • the second metal is not limited to Ni in the above embodiment, and can be selected from the metals.
  • the seed layer 63 may be made of an alloy having three or more metal forces in addition to the above-described alloy in which two kinds of metals such as Cu and Ni are bonded. That is, for example, after depositing the second metal on the wafer surface, evacuating, and then adsorbing the third metal onto the wafer surface by sputtering, an alloy having three kinds of metal power may be formed on the wafer surface. Good.
  • the upper electrode force that opposes the mounting table 3 is replaced with a gas shutter head that supplies gas, and a gas supply port is provided separately from the upper electrode, for example, on the side wall of the reaction vessel 2. It may be. Furthermore, even if the target electrode is not made by pre-coating the second metal on the lower surface of the upper electrode, the material of the upper electrode itself may be made of the second metal. However, if pre-coating is applied, the pre-coating portion disappears. Then, pre-coating can be performed again, so that there is an advantage that the entire electrode need not be replaced.
  • the present embodiment is not limited to the formation of the seed layer, and may be applied, for example, to the formation of the entire wiring layer, or to the formation of thin films of other alloys.
  • the electrode for converting the reducing gas and the sputtering gas into a plasma and the target electrode may be separate.
  • the target electrode is mounted on the mounting table by using an inductively coupled plasma system. Can be mentioned as a structure arranged opposite to each other.
  • a seed layer was formed on the surface of the bare silicon wafer using the film forming apparatus described in detail in the embodiment.
  • Cu (e dmdd) 2 was used as the first metal compound, and Ni was used as the second metal.
  • the experiment was performed by generating a reducing plasma using H2 gas as the reducing gas and generating a sputtering plasma using Ar gas as the sputtering gas.
  • Three seed layers were obtained by changing the sputtering conditions without changing the Cu layer deposition conditions.
  • the Ni content (atomic%) in the seed layer of each layer is 9 atomic%, 17 atomic%, and 36 atomic%, and these are designated as Examples 1 to 3, respectively.
  • the seed layer as Comparative Example of the seed layer is not performed knotter (Ni 0 atom 0/0) were taken using a state a scanning electron microscope in our Keru wafer surface to each of these examples (SEM).
  • Each of the displayed images is an image obtained by photographing the wafer surface from the upper side, and a lower image is an enlarged image of the wafer surface. From FIGS. 5 (b) to (d), it can be seen that the metal is densely spread on the wafer surface in each example. In addition, it can be seen that the surface of the wafer in the comparative example compared to the example is severely uneven because Cu is agglomerated as a macromolecule as shown in Fig. 5 (a). Further, as shown in FIG. 5, the sheet resistance of the wafer in each example could be measured, but the sheet resistance of the wafer in the comparative example could not be measured. That is, the seed layer in each example is formed as a continuous film. It can be seen that the seed layer in the comparative example is a discontinuous film. Therefore, it has been proved that the use of the method and apparatus according to the present invention can suppress the occurrence of discontinuities when forming the seed layer.
  • a semiconductor wafer is used as the substrate, but an LCD substrate, a glass substrate, or a ceramic substrate may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

　アスペクト比が大きい凹部を持つ被処理体の表面に凝集性の高い金属を用いた場合であっても連続した薄膜を形成すること。 　基板を反応容器内に搬入、載置する工程と、反応容器内に第１の金属の化合物を含む原料ガスを供給して基板表面に当該第１の金属の化合物を吸着させる工程と、この第１の金属の化合物を還元性ガスを活性化させた還元用プラズマに接触させて第１の金属層を得る工程と、第１の金属とは異なる少なくとも表面部が第２の金属からなるターゲット電極にスパッタ用プラズマを接触させて叩き出した第２の金属を第１の金属層に注入して合金層を得る工程と、を含み、これらの吸着、還元、合金化の一連の工程を１回以上行う成膜方法を提供する。この方法により第一の金属の凝集力が強い場合でも基板における移動が抑制されて、連続した膜厚の小さい薄膜を形成できる。

Description

成膜方法及び成膜装置並びに記憶媒体
技術分野
[0001] 本発明は、半導体ウェハ等の基板に対して金属合金の薄膜を形成する成膜方法 及び成膜装置に関し、更にその方法を実行するためのプログラムを格納した記憶媒 体に関する。
背景技術
[0002] 従来、集積回路 (IC)等の半導体デバイスには、例えばシリコン基板などの半導体 ウエノ、 (以下ウェハと略す）において、シリコン酸ィ匕膜 (Si02膜)等により形成される 絶縁膜中に導体としての金属が埋め込まれる形で配線が形成されて！ヽる。配線の形 成手法としては、例えば前記シリコン基板の表面に形成されたシリコン酸ィ匕膜などの 絶縁膜に配線溝を形成し、この配線溝に導体としての金属を埋め込んだ後、 CMP ( Chemical Mechanical Polishing化学的機械研磨法）により余分な金属膜を除去し、ゥ ェハの表面を平坦ィ匕する手法が知られている。この埋め込みは、 CVD (Chemical Va por Deposition)を用いると表面が粗くなり形成された配線が各所で電気抵抗が大きく 異なってしまう場合があるので通常、電解メツキにより行われている。つまり、先ず形 成された配線溝の表面に例えば ALD技術を用いた CVD、あるいはスパッタ等の PV D (Physical Vapor Deposition)等の手法により、チタンナイトライド（TiN)等からなる ノリア層を形成する。このノリア層は後に配線を構成する金属を埋め込んだ際に当 該金属が絶縁膜 (Si02)中に浸透するのを抑える働きを持つ。なお ALD (Atomic La yer D印 osition)とは、基板表面に原子または分子層を一層ずつ積み上げて薄膜を 形成していく手法であり、形成する膜厚のコントロールに優れている。またスパッタと は高真空中で、金属のバルタにアルゴンイオンなどの高エネルギーのイオンをぶつ けて、玉突きの要領でバルタの表面の金属原子を叩き出し、その叩き出した金属原 子を基板の表面に層状に付着させる t 、う手法である。
[0003] それからこのノリア層の表面に電解メツキを行う際の電極用下地として、シード層と 呼ばれる金属の薄膜を形成する。このシード層の形成は上述のように表面が平滑な 配線を得るためにスパッタを用いることで行われる。シード層が形成された後、電解メ ツキ法によってそのシード層を構成する金属と同種の金属により前記配線溝が埋め 込まれる。なお前記 CMP処理後、配線溝が形成された絶縁膜上にさらに絶縁膜を 形成して、同様な工程を繰り返すことで多層配線構造が形成される。
[0004] ところで近年、半導体デバイスの高集積ィ匕及び高速ィ匕の要望に伴って、上記のよう に多層配線構造を形成する以外にも、配線幅を縮小化させる試みが進められている 。し力しこの試みが進むにつれて新たな課題が浮かび上がつてきた。上述のようにシ 一ド層を形成する場合に用いて 、るスパッタとは金属バルタの原子を叩き出して散乱 させて基板表面に吸着させる手法である。従ってその原子が散乱する方向を制御す ることは困難である。即ち配線幅が小さくなることで、配線溝のアスペクト比（配線溝の 深さ Z配線溝の入口の幅）が大きくなると金属原子は効率よく配線溝やビアホールに 侵入しにくくなり、それらに対する段差被覆性が悪くなり、またシード層に不連続点が 形成されてしまう。前述のように電解メツキ法などによって配線溝を埋め込む場合に、 メツキを構成する金属が完全に配線溝を埋め尽くさず、形成された配線中にボイドが 発生することになる。このようにボイドが発生した配線はストレスマイグレーション (金属 配線とその周囲の絶縁膜との熱膨張係数との差が原因で配線に応力が働き、配線 中の金属原子が移動する現象)やエレクト口マイグレーション (金属中に電流が流れ ているときに電子が原子に衝突する結果原子が移動する現象)を引き起こしやすくな る。その結果として断線が起こりやすくなる。
[0005] また配線幅を小さくすることにより起こる前述のストレスマイグレーションやエレクト口 マイグレーションの影響を小さくするために現在では、力つて広く用いられていた Al( アルミニウム）に代わり、 AUりも高い強度を持ち、かつ電気抵抗の低い Cu (銅）を用 V、て配線が形成されることが多くなつた。
[0006] し力しこの Cuは原子または分子同士の凝集力が強いという性質を持っている。図 6 は PVDにより、ウェハ W表面にシード層を形成する場合の Cu原子 1の動態を模式的 に示して 、る。シード層形成の初期においてはウェハ W表面にまばらに Cu原子 1が 付着していくが、ウェハ W表面に付着した Cu原子 1が多くなると（図 6 (a) )、当該 Cu 原子 1は周囲に存在する原子と互いに引き合い凝集する（図 6 (b) )。凝集を繰り返し た結果、島のような巨大な Cu分子 12が形成成長する（図 6 (c) )。そして島状成長の 結果、ウェハ表面に供給される Cuの量が不充分であるとシード層には不連続点が形 成されることになる。不連続点が形成されていると前述のように電解メツキなどによつ て配線溝を埋め立てた場合に配線中にボイドが形成され断線を引き起こし易くなる。 このような理由力もアスペクト比の大き ヽ凹部につ ヽて膜厚の小さ!/、シード層を得るこ とは困難であり、従って配線幅の縮小化も困難になっていた。
発明の開示
発明が解決しょうとする課題
[0007] 本発明の課題は上記した従来技術の欠点を除くことにあるが、更に合金薄膜を金 属原料ガスにより得ようとすると、互いに異なる原料が反応しな 、ように原料ガスを選 定する必要があるので、その原料ガスの自由度が小さぐこの点を解決することも課 題の一つである。
[0008] 即ち本発明のその目的とするところは、金属原料の組み合わせを考慮することなく 、合金薄膜を成膜することのできる技術を提供することにある。そして凝集性の高い 金属を用 、た場合にぉ ヽてもウェハ等の基板表面に連続した薄膜を形成し、さらに 例えばアスペクト比の高 、配線溝にぉ 、ても高 、被覆性を示す成膜手法及び成膜 装置並びにその手法を実施するプログラムを格納した記憶媒体を提供することであ る。
課題を解決するための手段
[0009] 本発明に係る成膜方法は、基板を反応容器内に搬入して載置部に載置する工程 と、次いで、前記反応容器内に第 1の金属の化合物を含む原料ガスを供給して前記 基板の表面に当該第 1の金属の化合物を吸着させる吸着工程と、前記基板に吸着さ れた第 1の金属の化合物を、還元反応のためのエネルギーを当該化合物に供給しな 力 還元用ガスに接触させることにより還元して第 1の金属層を得る還元工程と、前 記基板に対向し、第 1の金属とは異なる、少なくとも表面部が第 2の金属からなるター ゲット電極に、スパッタ用ガスを活性ィ匕して得たスパッタ用プラズマを接触させて叩き 出された第 2の金属を前記第 1の金属層中に注入して第 1の金属及び第 2の金属の 合金層を得る合金化工程と、を含み、前記吸着工程、還元工程及び合金化工程から なる一連のサイクルを 1回以上行うことを特徴とする。
[0010] 合金化工程は、例えば基板を加熱しながら行われ、それによつてァニールされるの で第 2の金属が第 1の金属を伝って拡散するが、本発明では、合金化工程の後に例 えば別の装置で加熱を行ってァニールしてもよい。このァニールによりアスペクト比が 大きい凹部の場合には、奥深くまで第 2の金属が拡散するが、本発明は、第 2の金属 を拡散させることは必ずしも必要ではない。第 1の金属層を得る還元工程において、 還元反応のため前記化合物に供給されるエネルギーは、例えば還元用ガスを活性 化して得られた還元用プラズマのエネルギーを好適な例として挙げることができるが 、熱エネルギーあるいは光エネルギーなどであってもよい。前記方法において、前記 吸着工程の後、還元工程及び合金化工程を同時に行ってもよぐ還元用プラズマを 利用する場合には、還元用プラズマ及びスパッタ用プラズマが混合されたプラズマを 反応容器内に生成することにより実施することができる。より具体的には、平行平板 電極の一方の電極及び他方の電極を夫々基板の載置部及びターゲット電極とし、こ れら電極間に高周波電圧を印加することにより前記還元工程及び合金化工程を実 施してもよい。またターゲット電極、例えば平行平板電極の前記他方の電極に第 2の 金属層をプリコートしておくことにより本発明を実施できる。さらに前記他方の電極は 多数のガス供給孔が形成されていて、前記原料ガス、還元用ガス及びスパッタ用ガ スを反応容器内に供給するように構成されていること、つまりガスの吹き出し部を兼用 することが好ましい。また還元用ガスは、例えば水素ガスまたはアンモニアガスを挙げ ることができ、第 1の金属の好適な例としては銅を挙げることができる。
[0011] 本発明に係る成膜装置は、基板を載置するための載置部が設けられた反応容器と 、前記載置部に載置された基板を加熱するための加熱手段と、この反応容器内に第 1の金属の化合物を含む原料ガスを供給して前記基板の表面に当該第 1の金属の 化合物を吸着させるための原料ガス供給手段と、前記反応容器内に、第 1の金属の 化合物を還元するための還元用ガスを供給するための還元用ガス供給手段と、前記 基板に吸着された第 1の金属の化合物に還元反応のためのエネルギーを供給する 手段と、前記基板に対向し、第 1の金属とは異なる、少なくとも表面部が第 2の金属か らなるターゲット電極と、前記ターゲット電極をスパッタするために、スパッタ用ガスを 活性ィ匕して得たスパッタ用プラズマ雰囲気を反応容器内に形成するためのプラズマ 発生手段と、前記原料ガス供給手段により基板に前記原料ガスを供給するステップ、 基板に吸着された第 1の金属の化合物に前記エネルギーを与えながら還元用ガスに より当該化合物を還元するステップ、ターゲット電極に、スパッタ用プラズマを接触さ せることにより第 2の金属を叩き出し、前記第 1の金属層中に注入して第 1の金属及 び第 2の金属の合金層を得るステップを含む一連のサイクルを 1回以上行うように前 記各手段を制御するための制御部と、を備えたことを特徴とする。
[0012] 還元反応のためのエネルギーを供給する手段としては、前記還元用ガスを活性ィ匕 して還元用プラズマ雰囲気を前記反応容器内に形成するためのプラズマ発生手段、 熱エネルギー発生手段、及び Zまたは光エネルギー発生手段を好まし 、例として挙 げることができる。また基板の載置部及びターゲット電極は、例えば夫々平行平板電 極の一方の電極及び他方の電極を兼用し、これら電極間に高周波電圧を印加する ことにより、前記還元用プラズマ及びスパッタ用プラズマを発生させようにしてもよい。
[0013] 本発明は、上述の方法を実施するためのプログラムを格納した記憶媒体としても成 り立つものであり、本発明の記憶媒体は、反応容器内に基板を搬入して成膜処理を 行うための成膜装置に用いられるコンピュータ用のプログラムであって、本発明の方 法を実施するためのプログラムを格納したことを特徴とする。具体的には、プログラム は、上記の各ステップを実施するための命令群を含むものである。
発明の効果
[0014] 本発明によれば、原料ガスを用いて第 1の金属を基板表面に吸着させ、次いでス ノ ッタにより第 2の金属を基板に付着させて合金化しているので、合金薄膜を容易に 得ることができ、例えば配線自体の形成などに適用することができる。そして例えば 凹部内に合金薄膜を形成する場合、凹部のアスペクト比が大きくても第 1の金属は底 部まで吸着する。次いでスパッタによる第 2の金属が凹部内に付着するが、基板を加 熱してァニールすることにより第 2の金属は第 1の金属を伝って拡散していくので、結 果として凹部の底部まで合金薄膜を形成することができ、この点においてスパッタの みによる薄膜形成法に比べて優れて 、る。また第 1の金属の凝集力が例えば Cuのよ うに強い場合でも、第 2の金属との合金が形成されることで第 1の金属の基板表面に おける移動が抑制される。その結果、第 1の金属を含む金属薄膜 (合金薄膜)を小さ V、膜厚で形成することができる。
[0015] このため本発明の利用価値は大きい。例えば半導体デバイスの配線層をメツキによ り形成するために凹部にシード層を形成する手法として、本発明に係る方法を適用 することで、膜厚の小さい連続的なシード層を形成することができる。従って形成され たシード層に対してメツキを施して配線を形成した場合に配線中のボイドの発生が抑 えられる。
図面の簡単な説明
[0016] [図 1]本発明に係る成膜装置の一実施の形態を示した縦断側面図である。
[図 2]前記成膜装置を構成するシャワーヘッドの拡大図である。
[図 3]前記成膜装置を用いてウェハ Wの表面の配線溝及びビアホールに配線を形成 する工程図である。
[図 4]前記配線を形成する際におけるシード層の形成プロセスを示した模式図である
[図 5]前記成膜装置を用いてウェハ Wの表面に形成した金属層の拡大図である。
[図 6]Cuを用いてウェハ Wの表面に成膜する場合の Cuの動態を示した模式図であ る。
発明を実施するための最良の形態
[0017] 図 1に本発明に係る成膜方法を実施するための成膜装置の一例を示す。当該装置 は被処理体としてのウェハ Wの表面に Cu (銅）により構成されるシード層を形成する 成膜装置であるが、先ずこの成膜装置の全体の構成を説明する。図中 2は処理容器 であり、その底面中央には凹部 20が形成されている。この凹部 20の側壁には排気 口 21が形成されており、排気口 21は圧力調整部 22を介して、当該圧力調整部 22と 共に真空排気手段を構成する真空ポンプ 23と連通しており、更に圧力調整部 22は 後述の制御部 5からの制御信号により例えばバルブの開度が調節されて処理容器 2 内を所定の真空圧に維持できるようになつている。また、処理容器 2の側壁部にはゥ エノ、 Wの受け渡し時に搬送アーム (不図示）の進入が可能なように開口部 24が形成 されて、ゲートバルブ Gにより、開閉自在とされている。処理容器 2の壁部には例えば 抵抗発熱体よりなり、後述の制御部 5により発熱量が制御されるヒータ 25が埋設され ている。
[0018] 処理容器 2内には基板の載置部として構成されている載置台 3が支持部 31を介し て支持して設けられている。この載置台 3は例えばアルミニウムよりなると共にその形 状は円柱状とされており、上面は図示しない静電チャックの働きによりウェハ Wを吸 着保持できるようになつている。載置台 3の内部にはヒータなどの加熱手段や冷媒流 路などを組み合わせた温調手段 32が設けられており、プラズマの発熱とこの温調手 段 32の温調作用によりウェハ Wが予め設定した温度に維持される。また載置台 3の 内部には、搬送アーム (不図示）との間でウェハ Wの受け渡しを行う例えば 3本のリフ トビン 33が設けられている。リフトピン 33は突没自在とされており、その昇降はリフトピ ン 33の下端部を支持する支持部材 34を介し昇降機構 35の働きにより行われる。
[0019] 処理容器 2の内部には、上部側に例えばセラミックスなどよりなる絶縁部材 2a及び 支持部 2bを介してガス供給部であるガスシャワーヘッド 23が設けられて 、る。またガ スシャワーヘッド 23の天井部には第 1及び第 2のガス供給管 4a、 4bが接続されてい ると共に下面側には多数のガス供給孔 2cが形成されており、第 1のガス供給管 4a及 び第 2のガス供給管 4bからのガスが夫々ガス流路 27、 28を介して互いに交じり合う ことなくガス供給孔 2c力 分散して処理雰囲気に供給されるように構成されている。
[0020] 前記ガスシャワーヘッド 23には整合器 23aを介して高周波電源部 23bが接続され ている。高周波電源部 23bは後述の制御部 5と接続されており、制御部 5からの制御 信号に基づいて電力が制御されるように構成されている。一方載置台 3は例えば接 地されており、従って整合器 23bからの高周波電圧がガスシャワーヘッド 23と載置台 3との間に印加されて処理ガスをプラズマ化できることとなる。この例では高周波電源 部 23b及び整合器 23aは還元用プラズマを発生するためのプラズマ発生手段及びス パッタ用プラズマを発生させるプラズマ発生手段に相当する。図 2はガスシャワーへッ ド 23の拡大図である。ガスシャワーヘッド 23の下面には第 2の金属である、例えば Ni (ニッケル）によりプリコートされたコーティング層 2dが載置台 3と対向するように形成さ れている。ここでプリコートとは CVD法、 ALD法、メツキ、溶射等により、所望の金属 を予めコーティングしておくことを言う。前述のように電力がガスシャワーヘッド 23に供 給されると当該コーティング層 2dは処理容器 2内でスパッタを行う際のターゲット電極 (陰極）として機能する。なお、この陰極としての作用を強めるため、図 1中に破線で 示すように、高周波電源部 23bに加えて、負の直流電源 23cをターゲット電極に印加 してちよい。
[0021] 続いてガス供給系について述べておくと、ガスシャワーヘッド 23の天井部に接続さ れた第 1のガス供給管 4aの上流側は途中で分岐して、その一端はガス供給機器群 4 1を介してスパッタ用ガスである Arガスを供給するガス供給源 42と接続されている。 また第 1のガス供給管 4aの他端はガス供給機器群 43を介して、第 1の金属の化合物 を還元するための H2 (水素)ガスを供給するガス供給源 44と接続されて ヽる。ガス供 給機器群 41、 43には例えばバルブ、マスフローコントローラー（以下 MFCと略す)な どが各々組み込まれており、制御部 5からの制御信号によりガス供給源 42からの Ar ガス及びガス供給源 44からの H2ガスの給断及び流量が制御される。なお H2以外に も NH3 (アンモニア）、 N2H4 (ヒドラジン）、 NH (CH3) 2 (ジメチルァミン）、 N20 (—酸 化二窒素）などのガスを還元ガスとして用いてもよい。この例では、ガス供給機器群 4 3及びガスシャワーヘッド 23は還元用ガス供給手段に相当する。
[0022] 前記ガスシャワーヘッド 23の天井部に接続された第 2のガス供給管 4bの上流側に は、ガス供給機器群 45が接続されている。このガス供給機器群 45にはガス供給管 4 cを介して Arなどのキャリアガス供給部 46が接続され、さらに液体ソース供給管 4dを 介して液体ソース供給源としての液体ソース供給タンク 47が接続されて 、る。この液 体ソース供給タンク 47には第 1の金属の化合物の液体である Bis (6_ethy卜 2,2-dimet hyl-3 , 5-decanedionato)copper (以下 Cu(edmdd)2と表記する）が貯留されて!/、る。ガス 供給機器群 45には例えば気化器、液体マスフローコントローラー (LMFC)、ガスマ スフローコントローラー MFC及び、バルブなどが組み込まれており、後述の制御部 5 により各部の動作が制御される。なお第 1の金属である Cuの化合物としては、 Cu(ed mdd)2に代えて、 Cu(hfac)2やこの Cu(hfac)2に類似する Cuと j8 -ジケトン系化合物と が結合した金属化合物や Cu(CH3COO)2、 Cu(CF3COO)2等の金属カルボン酸錯 体も金属ソースとして用いてもょ ヽ。この例ではガス供給機器群 45及び液体ソース供 給タンク 47は、原料ガス供給手段に相当する。 [0023] 本成膜装置においては例えばコンピュータ力 なる制御部 5が設けられておりプロ グラム 51、メモリ、 CPU力もなるデータ処理部などを備えている。前記プログラム 51 には後述の当該装置の作用で述べるようなシード層の形成が実施できるように命令 が組まれている。また、例えばメモリには処理圧力、処理時間、ガス流量、電力値な どの処理パラメータの値が書き込まれる領域を備えており、 CPUがプログラム 51の各 命令を実行する際これらの処理パラメータが読み出され、そのパラメータ値に応じた 制御信号が各部位に送られることになる。このプログラム (処理パラメータの入力用画 面に関連するプログラムも含む）は、記憶媒体例えばフレキシブルディスク、コンパク トディスク、 MO (光磁気ディスク）などに格納されて制御部 5にインストールされる。
[0024] 次に上述の装置を用いてウェハ Wの表面に形成されている凹部である配線溝及び ビアホールに Cu及び Ni (ニッケル）力もなるシード層を形成し、さらに配線を形成す るプロセスを図 3及び図 4を参照しながら説明する。先ず当該装置による処理が開始 される前のウェハ Wの状態を説明すると、図 3 (a)に示すようにウェハ Wの表面部に は半導体集積回路の一部をなす配線層の上に更に配線層を形成するために Si02 等の絶縁膜 61が形成されていると共にこの絶縁膜には配線溝 6a及びビアホール 6b が形成されており、この配線溝 6a及びビアホール 6bからなる凹部を含むウェハ Wの 表面は例えば TiN力もなるバリア層 62により既に被覆されている。
[0025] 前述の装置にお!、て先ずゲートバルブ Gが開き前記ウェハ Wが図示しな 、搬送ァ ームにより処理容器 2内部に搬入されて、当該ウェハ Wは載置台 3上に水平に載置 される。前記搬送アームが処理容器 2内から退去した後ゲートバルブ Gが閉じられ、 その後真空ポンプ 23により排気口 21を介して処理容器 2内の真空引きが行われて 内部圧力が例えば 133Pa (lTorr)に維持される。またこのとき温調手段 32により載 置台 3の表面がプロセス温度例えば 150°Cまで加熱されていると共に、ヒータ 25によ り処理容器 2内の温度が例えば 50〜120°C程度に保たれている。その後、以下のよ うなステップが行われる。
[0026] (ステップ 1：原料を処理容器 2内に供給する）
液体ソース供給タンク 47内へ Heガスが供給され、当該タンク 47内に貯留されてい る Cu(edmdd)2からなる原料が例えば 0. 05〜3mlZ秒の流量でガス供給機器群 45 内に流入する。ガス供給機器群 45内で Cu(edmdd)2は気化されて、原料ガスとなり、 その原料ガスがガス供給管 4b内を流通してキャリアガスと共にガスシャワーヘッド 23 を介して処理容器 2内に供給きれる。図 4 (a)に模式的に示したように処理容器 2内 に供給された処理ガス中の Cu(edmdd)2分子 7は、例えば 140°Cまで加熱されて！、る ウェハ Wのバリア層 62の表面に吸着され、例えば数分子〜数十分子の分子層が形 成される。
[0027] (ステップ 2：処理容器内のパージ、排気）
Cu(edmdd)2ガスの処理容器 2内への供給を停止した後、パージガス例えば Arガス を処理容器 2内に供給しながら真空排気し、次いでパージガスの供給を止めて例え ば圧力調整部 22であるバタフライバルブを全開にして処理容器 2内を引き切り状態 とし、こうしてバリア層 62に吸着されなかった Cu(edmdd)2ガスを処理容器 2内から除 去する。このようにパージガスを供給する理由は、パージガスにより原料ガスを押し出 すことにより排気効率を高めるためである。
[0028] (ステップ 3：原料の還元とスパッタ）
そしてガス供給源 44からの H2ガス及びガス供給源 42からの Arガスがガス供給管 4 a及びガスシャワーヘッド 23を介して処理容器 2内に供給される。そして高周波電源 部 23bにより上部電極であるガスシャワーヘッド 23と下部電極である載置台 3との間 に高周波電圧が印加され、スパッタ用ガスである Arがプラズマ化 (活性化）されてス ノ タ用プラズマが発生すると共に、還元用ガスである H2ガスがプラズマ化されて還 元用プラズマが発生する。図 4 (b)はプラズマが発生した状態における処理容器 2内 に起こる反応を模式的に示している。プラズマ中の水素イオン 71や水素ラジカル（図 示せず)などの活性種はバリア層 62表面の Cu(edmdd)2分子 7と反応して当該分子を 還元し、バリア層 62表面には Cu原子 7aが残留し、 Cu(edmdd)2分子 7を構成してい た edmddは図中番号 7bで表すように処理容器 2の気相中へと飛散する。即ち Cu(ed mdd)2分子 7は、還元ガスである H2ガスと反応系に加えられる（この例では水素ガス に加えられる）プラズマのエネルギーとによって還元されることになる。
[0029] 一方 Ar+イオン 72はガスシャワーヘッド 23のコーティング層 2dに衝突してコーティ ング層を構成する Ni原子 73をスパッタする。スパッタされた Ni原子 73は Cu層中に 注入され、 Cu原子 7aと固溶又は結合することで合金が形成される。シード層を形成 すべき凹部のアスペクト比が大きい場合には、 Ni原子 73は凹部の奥深くまで達成し きれない場合がある力もしれないが、ウェハ wが加熱されているため、 Niがいわばァ ニールされて Cu層の表面を伝って拡散し、その結果凹部の底面に至るまで Cu層中 に注入されることとなる。ここで Ni原子 73と Cu原子 7aとの状態については、 Cu(edm dd)2分子 7が還元された後にその Cu原子 7aに Ni原子 73が衝突した場合に限らず、 還元される前の Cu(edmdd)2分子 7に Ni原子 73が衝突した場合であっても、 Niのス ノ タ量は少ないため当該 Cu(edmdd)2分子 7は水素プラズマにより還元され、当該 Ni73と Cu7aとが結合又は固溶状態となる。従って Cu(edmdd)2分子 7の還元処理と Niのスパッタ処理とは同時でなくとも、互いに相前後して行うようにしてもよい。つまり H2ガス及び Arガスの内いずれか一方のガスを先に供給して処理容器 2内にプラズ マを発生させて反応を起こし、更に他方のガスを供給してカゝら再度プラズマを発生さ せて反応を起こしてもよい。また、還元用ガスとスパッタ用ガスとは同じであってもよい 。例えばこれらガスとして H2ガスを用い、高周波電源部 23bのパワーを高くすると、プ ラズマ化された H2ガスにより吸着された原料ガスの還元とターゲットのスパッタを同時 に起こすことができる。
[0030] (ステップ 4：処理容器内のパージ、排気）
高周波電源部 23bをオフにしてプラズマの発生が停止した後、既述のステップ 2と 同様にパージガスの供給、真空排気を行い、ノ リア層 62に吸着していない分子及び 原子を処理容器 2内から除去する。
[0031] このような一連のステップ 1〜4において、例えばステップ 1は 1秒間、ステップ 2は 1 秒間、ステップ 3は 1秒間、ステップ 4は 1秒間実施される。その後上記のステップ 1〜 4を、図 4 (d)に示すようにバリア層 62の表面が Cu原子 7a及び Ni原子 73により、即 ち Cu—Ni合金層により完全に覆われシード層 63が形成されるまで繰り返す。繰り返 し回数は例えば 5〜100回程度であり、シード層 63の厚さは例えば 5〜10nm程度 である。シード層 63が形成された状態を配線溝 6a及びビアホール 6b全体で見ると 図 3 (b)のようになる。し力る後ウェハ Wは例えば電解メツキ法により Cuが被着されて 凹部である配線溝 6a及びビアホール 6bに対し Cuが埋め込まれ、さらに表面が CMP 処理により平坦化され、図 3 (c)に示すように Cuによる配線 64が形成されることとなる
[0032] 上述の実施の形態によれば、ウェハ Wの表面に Cuィ匕合物の分子層を吸着させる いわゆる ALD (Atomic Layer Deposition)法を利用し、これを還元して Cuを凹部内 に被着させているので、アスペクト比が大きい凹部であっても底部に至るまで Cuを供 給することができる。そしてスパッタにより Niを Cuに付着させている力 既述のように Niが Cu層を伝って拡散するので凹部の底面に至るまで、つまり良好な段差被覆性（ ステップカバレッジ）をもって Cu—Ni合金層力もなるシード層が形成される。
[0033] そして Cu原子と Ni原子との結合による合金化により Cu原子の移動が Ni原子により 抑制される。そのため Cu原子の凝集及び Cu分子の島状成長が抑制されるのでシー ド層 63を連続膜として形成することができる。従ってその後 Cuを埋め込むことで配線 64を形成する際に配線 64中にボイドが発生するのが抑えられるため配線 64につい て高い信頼性を得られる。上述の例では、 Cu(edmdd)2分子 7を還元するために還元 性ガスである H2ガスとプラズマのエネルギーとを用いて!/、るが、還元するために反応 系に加えられるエネルギーはプラズマのエネルギーに限らず、例えばウェハ Wを還 元に必要な温度に加熱して熱エネルギーを供給する場合や光を照射して光ェネル ギーを印加する場合などであってもよ 、。
[0034] 更に Niをァニールにより凹部内に拡散させるにあたっては、上述の例ではウェハ W を加熱して、その熱により Niが拡散される力 そのためにウェハ Wを加熱することが 必ずしも要件ではない。例えば Niをァニールするために、一連の工程が終了した後 、別途ウェハ Wを加熱してもよいし、あるいはウェハ Wにレーザ光を照射するなどして もよい。本実施の形態は Cu層に対して、スパッタされた Niを注入しているために、 Ni 力 SCu層を伝って凹部の奥まで拡散していくことが可能になったものであり、この点に おいて Cuのシード層をスパッタにより形成する場合と全く異なり、 Cu(edmdd)2分子 7 の還元工程と Niをスパッタする工程とを組み合わせるという考え方によって成り立つも のである。
[0035] 本実施形態においては第 1の金属として Cuを用いて成膜を行ったが第 1の金属と しては Cuに限られず Ti (チタン）、 Sn (錫）、 W (タングステン）、 Ta (タンタル）、 Mg ( マグネシウム）、 In (インジウム）、 Al (アルミニウム）、 Ag (銀）、 Co (コバルト）、 Nb (二 ォブ）、 B (ボロン）、 V (バナジウム）、 Mn (マンガン）等の金属が好ましく用いられる。 第 2の金属としても上記実施形態では Niに限られず前記各金属の中から選択するこ とが可能である。ただし第 2の金属は、第 1の金属原子の凝集を効率良く抑制するた めに第 1の金属と比べて高 、融点を持つ金属、ある 、は同じ融点を持つ金属を用い ることが好まし 、。また上述の Cuと Niのような 2種の金属が結合した合金の他に 3種 以上の金属力もなる合金によりシード層 63を構成してもよい。即ち例えば第 2の金属 をウェハ表面に付着させ、真空引きを行った後更に第 3の金属をスパッタによりゥェ ハ表面に吸着させて 3種の金属力 なる合金をウェハ表面に形成してもよい。
[0036] 本実施の形態において載置台 3に対向する上部電極力 ガスを供給するガスシャ ヮーヘッドを兼用する構成とする代わりにガス供給口が上部電極と別個に例えば反 応容器 2の側壁に設けられていてもよい。更にまたターゲット電極は上部電極の下面 に第 2の金属をプリコートしたものでなくとも、上部電極自体の材質を第 2の金属で構 成してもよいが、プリコートをすれば、プリコート部分が消失した後、再度プリコートす ればよ 、ので電極全体を交換しなくて済む利点がある。なお本実施の形態はシード 層を成膜することに限られず、例えば配線層全体を形成する場合であってもよ ヽし、 その他の合金の薄膜を形成する場合に適用できる。そしてまた還元用ガス及びスパ ッタ用ガスをプラズマ化させる電極とターゲット電極とは別個のものであってもよぐこ の場合例えば誘導結合プラズマ方式を用いた装置にぉ ヽてターゲット電極を載置台 に対向配置した構成を挙げることができる。
実施例
[0037] 次に本発明の効果を確認するために、実施形態で詳述した成膜装置を用いてベア シリコンウェハの表面にシード層の形成を行った。第 1の金属の化合物としては Cu(e dmdd)2を、第 2の金属として Niを夫々用いた。還元性ガスとして H2ガスを用いて還元 用プラズマを発生させ、スパッタ用ガスとして Arガスを用いてスパッタ用プラズマを発 生させることにより実験を行った。 Cu層の成膜条件は変えずに、スパッタの条件を変 えて 3通りのシード層を得た。各層のシード層中の Niの含有量 (原子％)は夫々 9原 子％、 17原子％及び 36原子％であり、これらを夫々実施例 1〜3とする。また Niのス ノッタを行わないシード層（Niが 0原子0 /0)のシード層を比較例とし、これら各例にお けるウェハ表面の状態を走査型電子顕微鏡 (SEM)を用いて撮影した。
[0038] 比較例及び各実施例 1〜3にお ヽて撮影された画像を図 5 (a)〜（d)に示す。また 各実施例 1〜3及び比較例にぉ 、て形成されたシード層に対して四探針測定法によ りシート抵抗 (Rs (単位： Ω /sq) )を測定した。このシート抵抗と蛍光 X線分析 (XRF) により得られた膜厚とを用いて比抵抗 s (単位： μ Ω -cm) )を算出した。その結果 を図 5に併せて記載しておく。
[0039] 表示した各画像はそれぞれ上段がウェハ表面を横から撮影した画像、下段がゥェ ハ表面の拡大画像である。図 5 (b)〜（d)より、各実施例におけるウェハ表面におい ては金属が密に敷き詰められていることが分かる。また実施例に対して比較例におけ るウェハ表面は図 5 (a)に示すように Cuが凝集して巨大分子となっているため凹凸が 激しいことが分かる。さらに図 5に示したように各実施例におけるウェハのシート抵抗 は 、ずれも測定可能であつたが、比較例におけるウェハのシート抵抗は測定不可で あった。即ち各実施例におけるシード層は連続膜として形成されている力 比較例に おけるシード層は不連続膜であることがわかる。よって本発明に係る方法及び装置を 用いることで、シード層を形成する際の不連続点の発生を抑えることができることが証 明された。
本実施例では基板として半導体ウェハを用いたが、 LCD基板、ガラス基板、セラミ ックス基板を用いても良い。

Claims

請求の範囲
[1] 基板を反応容器内に搬入して載置部に載置する工程と、
次いで、前記反応容器内に第 1の金属の化合物を含む原料ガスを供給して前記基 板の表面に当該第 1の金属の化合物を吸着させる吸着工程と、
前記基板に吸着された第 1の金属の化合物を、還元反応のためのエネルギーを当 該化合物に供給しながら還元用ガスに接触させることにより還元して第 1の金属層を 得る還元工程と、
前記基板に対向し、第 1の金属とは異なる、少なくとも表面部が第 2の金属力もなる ターゲット電極に、スパッタ用ガスを活性ィ匕して得たスパッタ用プラズマを接触させて 叩き出された第 2の金属を前記第 1の金属層中に注入して第 1の金属及び第 2の金 属の合金層を得る合金化工程と、を含み、
前記吸着工程、還元工程及び合金化工程カゝらなる一連のサイクルを 1回以上行う ことを特徴とする成膜方法。
[2] 合金化工程は、基板を加熱しながら行われることを特徴とする請求項 1記載の成膜 方法。
[3] 第 1の金属層を得る還元工程において、還元反応のため前記化合物に供給される エネルギーは、還元用ガスを活性ィ匕して得られた還元用プラズマのエネルギー、熱 エネルギー、及び Zまたは光エネルギーであることを特徴とする請求項 1または 2記 載の成膜方法。
[4] 前記吸着工程の後、還元工程及び合金化工程を同時に行うことを特徴とする請求 項 1な 、し 3の 、ずれか一つに記載の成膜方法。
[5] 平行平板電極の一方の電極及び他方の電極を夫々基板の載置部及びターゲット 電極とし、これら電極間に高周波電圧を印加することにより前記還元工程及び吸着 工程を実施することを特徴とする請求項 1ないし 4のいずれか一つに記載の成膜方 法。
[6] ターゲット電極に第 2の金属層をプリコートしておくことを特徴とする請求項 1ないし
5の 、ずれか一つに記載の成膜方法。
[7] 前記他方の電極は多数のガス供給孔が形成されて!、て、前記原料ガス、還元用ガ ス及びスパッタ用ガスを反応容器内に供給するように構成されて ヽることを特徴とす る請求項 5または 6記載の成膜方法。
[8] 吸着工程に続!ヽて反応容器内を排気する工程が行われることを特徴とする請求項
1な！、し 7の 、ずれか一つに記載の成膜方法。
[9] 前記一連のサイクルは複数回行われ、各サイクルの間には反応容器内を排気する 工程が行われることを特徴とする請求項 1ないし 7のいずれか一つに記載の成膜方 法。
[10] 還元用ガスは、水素ガスまたはアンモニアガスであることを特徴とする請求項 1ない し 9の 、ずれか一つに記載の成膜方法。
[11] 第 1の金属は銅であることを特徴とする請求項 1ないし 10のいずれか一つに記載の 成膜方法。
[12] 基板を載置するための載置部が設けられた反応容器と、
前記載置部に載置された基板を加熱するための加熱手段と、
この反応容器内に第 1の金属の化合物を含む原料ガスを供給して前記基板の表面 に当該第 1の金属の化合物を吸着させるための原料ガス供給手段と、
前記反応容器内に、第 1の金属の化合物を還元するための還元用ガスを供給する ための還元用ガス供給手段と、
前記基板に吸着された第 1の金属の化合物に還元反応のためのエネルギーを供 給する手段と、
前記基板に対向し、第 1の金属とは異なる、少なくとも表面部が第 2の金属力もなる ターゲット電極と、
前記ターゲット電極をスパッタするために、スパッタ用ガスを活性ィ匕して得たスパッタ 用プラズマ雰囲気を反応容器内に形成するためのプラズマ発生手段と、
前記原料ガス供給手段により基板に前記原料ガスを供給するステップ、基板に吸 着された第 1の金属の化合物に前記エネルギーを与えながら還元用ガスにより当該 化合物を還元するステップ、ターゲット電極に、スパッタ用プラズマを接触させること により第 2の金属を叩き出し、前記第 1の金属層中に注入して第 1の金属及び第 2の 金属の合金層を得るステップを含む一連のサイクルを 1回以上行うように前記各手段 を制御するための制御部と、を備えたことを特徴とする成膜装置。
[13] 前記第 1の金属の化合物を還元するステップ及び第 2の金属を第 1の金属層中に 注入して第 1の金属及び第 2の金属の合金層を得るステップは、同時に行われること を特徴とする請求項 12記載の成膜装置。
[14] 還元反応のためのエネルギーを供給する手段は、前記還元用ガスを活性化して還 元用プラズマ雰囲気を前記反応容器内に形成するためのプラズマ発生手段、熱ェ ネルギー発生手段、及び Zまたは光エネルギー発生手段であることを特徴とする請 求項 12または 13記載の成膜装置。
[15] 基板の載置部及びターゲット電極は、夫々平行平板電極の一方の電極及び他方 の電極を兼用し、
還元用プラズマ雰囲気を形成するためのプラズマ発生手段及びスパッタ用プラズ マ雰囲気を形成するためのプラズマ発生手段を兼用すると共に前記平行平板電極 間に高周波電圧を印加する高周波電源部を設けたことを特徴とする請求項 12ないし 14の 、ずれか一つに記載の成膜装置。
[16] ターゲット電極には第 2の金属層がプリコートされていることを特徴とする請求項 12 ないし 15の 、ずれか一つに記載の成膜装置。
[17] 反応容器内に基板を搬入して成膜処理を行うための成膜装置に用いられるコンビ ユータ用のプログラムであって、請求項 1な 、し 11の 、ずれか一つに記載の工程を 実施するためのプログラムを格納したことを特徴とする記憶媒体。
PCT/JP2005/021890 2004-11-30 2005-11-29 成膜方法及び成膜装置並びに記憶媒体 WO2006059602A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020077012057A KR100873504B1 (ko) 2004-11-30 2005-11-29 성막 방법 및 성막 장치 및 기억 매체
US11/720,461 US8721846B2 (en) 2004-11-30 2005-11-29 Method of forming film, film forming apparatus and storage medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-346293 2004-11-30
JP2004346293 2004-11-30

Publications (1)

Publication Number Publication Date
WO2006059602A1 true WO2006059602A1 (ja) 2006-06-08

Family

ID=36565036

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/021890 WO2006059602A1 (ja) 2004-11-30 2005-11-29 成膜方法及び成膜装置並びに記憶媒体

Country Status (4)

Country Link
US (1) US8721846B2 (ja)
KR (1) KR100873504B1 (ja)
CN (1) CN100523293C (ja)
WO (1) WO2006059602A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041282A1 (ja) * 2007-09-28 2009-04-02 Tokyo Electron Limited 成膜装置、成膜方法、記憶媒体及びガス供給装置
JP7175266B2 (ja) 2016-09-23 2022-11-18 アプライド マテリアルズ インコーポレイテッド スパッタリングシャワーヘッド

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053568A (ja) * 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
KR100965402B1 (ko) * 2007-11-28 2010-06-24 국제엘렉트릭코리아 주식회사 플라스마를 이용한 박막 증착 장치
KR100965400B1 (ko) * 2007-11-28 2010-06-24 국제엘렉트릭코리아 주식회사 플라스마를 이용한 박막 증착 방법
WO2010027112A1 (en) * 2008-09-04 2010-03-11 Integrated Process Systems Ltd Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same
JPWO2011033987A1 (ja) * 2009-09-17 2013-02-14 東京エレクトロン株式会社 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
KR102520472B1 (ko) * 2016-09-09 2023-04-12 삼성전자주식회사 기판 처리 장치 및 이를 이용한 반도체 장치의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176770A (ja) * 1997-11-18 1999-07-02 Samsung Electron Co Ltd 半導体デバイスの金属層形成方法
JP2000277607A (ja) * 1999-03-23 2000-10-06 Toshiba Corp 半導体装置およびその製造方法
JP2001152339A (ja) * 1999-10-06 2001-06-05 Samsung Electronics Co Ltd 原子層蒸着法を用いた薄膜形成方法
JP2002038271A (ja) * 2000-06-28 2002-02-06 Applied Materials Inc 順次堆積技術を使用して耐熱金属層を堆積させ核生成層を形成させる方法及び装置
JP2004047644A (ja) * 2002-07-10 2004-02-12 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2004193552A (ja) * 2002-10-17 2004-07-08 Mitsubishi Materials Corp 半導体装置配線シード層形成用銅合金スパッタリングターゲット

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234622A (en) * 1979-04-11 1980-11-18 The United States Of American As Represented By The Secretary Of The Army Vacuum deposition method
JPH06280009A (ja) * 1993-03-30 1994-10-04 Mitsubishi Materials Corp スパッタリング用ターゲット及びその製造方法
US5961793A (en) * 1996-10-31 1999-10-05 Applied Materials, Inc. Method of reducing generation of particulate matter in a sputtering chamber
JP2000017457A (ja) * 1998-07-03 2000-01-18 Shincron:Kk 薄膜形成装置および薄膜形成方法
DE19834314A1 (de) * 1998-07-30 2000-02-03 Leybold Systems Gmbh Verfahren zum Aufbringen einer Kratzschutzschicht und eines Entspiegelungsschichtsystems und Vorrichtung zu seiner Durchführung
GB0108782D0 (en) * 2001-04-07 2001-05-30 Trikon Holdings Ltd Methods and apparatus for forming precursors
US6596133B1 (en) * 2001-06-14 2003-07-22 Cvc Products, Inc. Method and system for physically-assisted chemical-vapor deposition
US6858085B1 (en) * 2002-08-06 2005-02-22 Tegal Corporation Two-compartment chamber for sequential processing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176770A (ja) * 1997-11-18 1999-07-02 Samsung Electron Co Ltd 半導体デバイスの金属層形成方法
JP2000277607A (ja) * 1999-03-23 2000-10-06 Toshiba Corp 半導体装置およびその製造方法
JP2001152339A (ja) * 1999-10-06 2001-06-05 Samsung Electronics Co Ltd 原子層蒸着法を用いた薄膜形成方法
JP2002038271A (ja) * 2000-06-28 2002-02-06 Applied Materials Inc 順次堆積技術を使用して耐熱金属層を堆積させ核生成層を形成させる方法及び装置
JP2004047644A (ja) * 2002-07-10 2004-02-12 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2004193552A (ja) * 2002-10-17 2004-07-08 Mitsubishi Materials Corp 半導体装置配線シード層形成用銅合金スパッタリングターゲット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041282A1 (ja) * 2007-09-28 2009-04-02 Tokyo Electron Limited 成膜装置、成膜方法、記憶媒体及びガス供給装置
JP2009088229A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 成膜装置、成膜方法、記憶媒体及びガス供給装置
JP7175266B2 (ja) 2016-09-23 2022-11-18 アプライド マテリアルズ インコーポレイテッド スパッタリングシャワーヘッド

Also Published As

Publication number Publication date
US8721846B2 (en) 2014-05-13
KR20070073947A (ko) 2007-07-10
CN100523293C (zh) 2009-08-05
CN101006199A (zh) 2007-07-25
KR100873504B1 (ko) 2008-12-15
US20090145744A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
WO2006059602A1 (ja) 成膜方法及び成膜装置並びに記憶媒体
JP4947834B2 (ja) ダメージフリー被覆刻設堆積法
JP4720464B2 (ja) 成膜方法及び成膜装置並びに記憶媒体
JP2006269623A (ja) 基板処理方法、成膜方法、成膜装置およびコンピュータプログラム
US6951816B2 (en) Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst
KR0179797B1 (ko) 바이어스 전압이 인가된 Cu 박막 형성방법
TWI651807B (zh) Ｃｕ配線之製造方法
JP2012212899A (ja) Ｃｕ膜の形成方法
TWI408736B (zh) Method for forming tantalum nitride film
JP4931170B2 (ja) タンタル窒化物膜の形成方法
JP2016174141A (ja) Ｃｕ配線の製造方法
TWI410517B (zh) Method for forming tantalum nitride film
JPH04225223A (ja) 高密度集積回路用導電層又は構造物の製法及び装置
JP4640281B2 (ja) バリヤメタル層及びその形成方法
JP2002329682A (ja) Ｃｕ薄膜作製方法
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP4931173B2 (ja) タンタル窒化物膜の形成方法
JP5214092B2 (ja) 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法
TW201114942A (en) Film forming method and plasma film forming apparatus
JP3988256B2 (ja) 成膜方法
JP4931172B2 (ja) タンタル窒化物膜の形成方法
WO2021039432A1 (ja) 基板液処理方法、基板液処理装置、及びコンピュータ読み取り可能な記録媒体
JP2008141051A (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR20030002034A (ko) 구리배선의 삼원계 확산방지막의 형성 방법
CN117461123A (zh) 通过pvd法控制低电阻材料的电阻率和结晶度的方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580027616.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020077012057

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11720461

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05811478

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP