JP4149546B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4149546B2
JP4149546B2 JP35038297A JP35038297A JP4149546B2 JP 4149546 B2 JP4149546 B2 JP 4149546B2 JP 35038297 A JP35038297 A JP 35038297A JP 35038297 A JP35038297 A JP 35038297A JP 4149546 B2 JP4149546 B2 JP 4149546B2
Authority
JP
Japan
Prior art keywords
film
connection hole
forming
wiring
wiring groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35038297A
Other languages
English (en)
Other versions
JPH10242279A (ja
Inventor
純一 和田
敦子 坂田
富夫 堅田
孝公 臼井
英毅 柴田
伸夫 早坂
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP35038297A priority Critical patent/JP4149546B2/ja
Priority to US08/997,328 priority patent/US6071810A/en
Priority to TW086119636A priority patent/TW347570B/zh
Priority to KR1019970073302A priority patent/KR100326569B1/ko
Publication of JPH10242279A publication Critical patent/JPH10242279A/ja
Priority to US09/556,961 priority patent/US6440843B1/en
Priority to US10/189,598 priority patent/US6673704B2/en
Priority to US10/650,974 priority patent/US6946387B2/en
Application granted granted Critical
Publication of JP4149546B2 publication Critical patent/JP4149546B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁膜に接続孔および配線溝が形成された構造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
現在、半導体装置にはＡｌを主成分とした配線が主に用いられている。特に、Ａｌ膜下には下層材料との反応を抑制するためのバリア膜や、Ａｌ膜上にはフォトリソグラフィ工程での光の乱反射を抑制するための反射防止膜を積層し、これらの積層膜をＲＩＥによりエッチングして形成した配線が多く用いられている。また、ＬＳＩの集積度の増加とともに配線の多層化が必要となり、上下配線を接続するプラグ形成技術が必須となってきている。
【０００３】
一方、集積度の増加に伴い、配線の微細化が進んでいる。微細化が進むと、配線断面積が減少し、配線抵抗は増加する。また、配線間間隔が狭くなり、配線間容量が増加する。
【０００４】
このような配線抵抗の増加や、配線間容量の増加はＲＣ遅延につながり、ＬＳＩ動作に支障が生じる。ＬＳＩの微細化により、多層配線部がＬＳＩの動作速度を律速させる原因となりつつあり、配線抵抗の低抵抗化や、層間絶縁膜の低誘電率化が急務といえる。
【０００５】
従来のプラグ形成技術の１つとして、段差被覆性の良いＷ（タングステン）ＣＶＤ技術がある。図３５に、Ｗ−ＣＶＤ技術を用いて形成した従来の多層配線構造の断面図を示す。図中、８１は層間絶縁膜、８２はＷプラグ、８３はＡｌ配線を示している。
【０００６】
Ｗ−ＣＶＤ技術には、「全面堆積」、「選択堆積」の２種類がある。「全面堆積」は接続孔を含む基板全体にＷを堆積してＷ膜を形成する方法である。一方、「選択堆積」は接続孔の底面だけにＷを選択的に堆積させてＷ膜を形成する方法である。
【０００７】
【発明が解決しようとする課題】
両者は異なる熱条件で実現できるが、「選択堆積」では１工程で接続孔の内部をＷ膜により充填ができるのに対し、「全面堆積」の場合は後工程として接続孔の外部のＷ膜を除去するエッチバック工程やＣＭＰ工程が必要になる。
【０００８】
前述したＷ−ＣＶＤ技術を用いて形成したＷプラグには、抵抗が高いという問題と、ＥＭ（エレクトロマイグレーション）耐性に乏しいという問題がある。
【０００９】
ＥＭはＡｌ配線に電流が流れた場合、電子の衝突によりＡｌ原子が移動する現象である。ＷはＡｌに比べＥＭを起こしにくい材料である。上下のＡｌ配線をＷプラグで接続した場合、Ａｌ原子流の上流側ではＡｌ蓄積が起こり、下流側ではＡｌ空乏が起こる。
【００１０】
この種のＡｌ蓄積、Ａｌ空乏はそれぞれヒロック、ボイド発生の原因となり、ひいては配線間短絡や配線断線へつながる。
【００１１】
また、「全面堆積」では、後に接続孔外部のＷ膜を除去する必要が有り、工程数の増加につながる。一方、接続孔外部のＷ膜の除去の必要のない「選択堆積」においても、選択性の劣化が生じる場合が多く、後にＲＩＥエッチバック工程を必要とするのが現状である。
【００１２】
また、他のプラグ形成技術として、Ｗより抵抗値の低いＡｌを用いてプラグを形成するＡｌリフロー技術がある。この方法は、Ａｌ膜の表面拡散による流動特性を利用したもので、基板を加熱するという容易な方法で、接続孔の内部をＡｌ膜で充填ができるとともに、Ａｌ膜の上部を配線としても利用できるので、工程数の短縮化が図れる。
【００１３】
現在までに様々な検討がなされ、Ａｌとヌレ性の良いＴｉ（チタン）などの下地層を用いる方法が多い。また、流動温度を低温化でき、かつＡ．Ｒ．（アスペクト比＝接続孔深さ／接続孔開口径）の高い接続孔も充填できる方法として、無加熱でＡｌをスパッタした後に、加熱しながらＡｌをスパッタする２ステップリフロー法が主流化しつつある。
【００１４】
さらに、低圧−長距離スパッタ、コリメーションスパッタ、ＨＤＰ（高密度プラズマ）スパッタなど指向性の高いスパッタ技術と組み合わせたリフロー技術も数多く提案されている。
【００１５】
一方、Ａｌリフロー技術にも高いＡ．Ｒ．の接続孔を充填できないという問題がある。Ａｌリフロー技術は、スパッタをベースとした成膜であるため、元来段差被覆性に乏しい。
【００１６】
したがって、接続孔の底部では、Ａｌ膜厚が薄くなり、流動化のための加熱時に凝集を起こし、接続孔内部にボイドを発生する。この問題を解決するために、前述したように、ＴｉのようなＡｌとヌレ性の良い下地膜を用いてＡｌの凝集を抑制している。
【００１７】
しかし、Ｔｉをスパッタした場合、接続孔の開口部にオーバーハングが生じるとともに、Ｔｉ膜の表面に凹凸が生じる。この凹凸はＴｉの結晶成長の結晶面依存性に起因する。このようなオーバーハングや、表面凹凸はＡｌの付着を妨げ、リフロー特性を劣化させる。しかも、Ｔｉの指向性スパッタを用いても、接続孔側面に十分な膜厚が得られないのが現状である。
【００１８】
また、ＴｉはＡｌと反応するため、接続孔の底面には、Ａｌ3 Ｔｉ膜が形成される。このように形成されたＡｌ3 Ｔｉ膜は、Ｗプラグの場合と同様に、ＥＭ耐性を劣化させる問題を派生的に生じさせる。
【００１９】
また、最近では、Ａｌリフロー技術は、ダマシン構造、デュアルダマシン構造への適用が検討されている。図３６に、Ａｌリフロー技術を用いて形成した従来のデュアルダマシン多層配線構造の断面図を示す。図中、８４はＴｉ／ＴｉＮ積層膜、８５はＡｌ3 Ｔｉ膜を示している。
【００２０】
デュアルダマシン構造（ＤＤ構造）は、絶縁膜に接続孔および配線溝をあらかじめ形成しておき、その接続孔および配線溝の内部を１回の工程で同時にＡｌ膜で充填し、外部の余剰なＡｌ膜をＣＭＰ（ケミカルメカニカルポリッシング）で除去して、Ａｌ配線およぼＡｌプラグを同時に形成することで得られ、工程の短縮化やコストの削減化を図れる。
【００２１】
しかし、下地にＴｉ膜を用い、Ａｌリフロー技術によりＡｌ−ＤＤ構造を形成すると、接続孔の上部に配線溝があるため、Ａｌ3 Ｔｉは配線溝の内面にも形成される。Ａｌ3 Ｔｉは抵抗が高いので、配線内にＡｌ3 Ｔｉが形成されると、Ａｌ膜の実効的な体積が減少し、配線抵抗が増加する。これは配線幅が微細化されるほど深刻な問題になる。
【００２２】
前述した従来法とは別に、Ｓｉ膜とＡｌ膜を置換することによって、段差部（オーバーハング部）を被覆する方法が提案されている（特開昭６０−４６０２４）。
【００２３】
この方法は、段差被覆性に優れ、ＬＳＩ製造工程ですでに用いられているＳｉ−ＣＶＤ技術を利用する方法であって、まず、オーバーハング部をあらかじめＳｉ膜で被覆し、次にスパッタ法によりＡｌ膜を形成し、そして熱処理によりＡｌ膜とＳｉ膜を置換するというものである。
【００２４】
この方法によれば、スパッタ法のみでは不可能な、Ａｌ膜によるオーバーハング部の被覆や、Ａｌ膜によるアスペクト比の高い接続孔の埋め込みを行なうことができる。
【００２５】
しかし、この方法では、Ａｌ膜中に拡散したＳｉが固溶限を越えた場合、別の位置でＳｉノジュール（析出物）を発生する。このようなＳｉノジュールは配線中に存在すれば抵抗上昇の原因となり、配線間に存在すれば配線間短絡の原因となる。
【００２６】
このようなＳｉノジュールを低減するために、Ａｌ膜上にＴｉ膜を形成した後に、Ａｌ膜中のＳｉをＴｉ膜にトラップさせる方法が提案されている（公開６３−７０４５５）。
【００２７】
この方法によれば、Ａｌ膜中のＳｉがＴｉ膜によって吸収されるため、Ａｌ−Ｓｉ合金配線において、熱処理により接続孔底面に発生するＳｉノジュールに起因する配線抵抗の増加を抑制することができる。
【００２８】
上述の如く、従来より、高アスペクト比の接続孔に対して、種々のプラグ形成技術が提案され、その中でもＡｌリフロー技術は、デュアルダマシン構造の形成に検討されているものである。しかし、Ａｌリフロー技術を利用してデュアルダマシン構造を形成する場合、下地にＴｉ膜を用いるため、配線内にＡｌ3 Ｔｉが形成され、配線抵抗が増加するという問題があった。
【００２９】
しかし、この方法では、配線中にＴｉが存在するため、リフロー技術の場合と同様に、熱処理により高抵抗のＡｌ3 Ｔｉが形成され、実効的に配線体積に対するＡｌ体積が減少し、配線抵抗が増加するという問題が生じる。このような配線抵抗増大の問題は、集積度の高い微細配線ほど顕著な問題となる。
【００３０】
さらに、前述した公開６０−４６０２４に開示された方法と公開６３−７０４５５に開示された方法とを組み合わせた方法が提案されている（公開平２−１９９８３８）が提案されている。
【００３１】
この方法は、Ｓｉ−ＣＶＤ技術を用いて接続孔の内部をＳｉ膜によりあらかじめ充填した後に、Ｓｉ膜をＡｌ膜と置換することによって、アスペクト比の高い接続孔を埋め込み、かつＴｉ膜を用いて不必要なＳｉ膜を吸収するという方法である。
【００３２】
この方法によれば、アスペクト比の高い接続孔の内部をＡｌ膜により埋め込むことが可能である。この後、Ａｌ膜をＲＩＥにより加工して、Ａｌ配線を形成する。
【００３３】
しかし、この方法には以下のような問題がある。すなわち、この方法では、Ｔｉ膜がＳｉ膜を吸収して生成されるＴｉシリサイドや、吸収に寄与しなかった余剰なＴｉ膜が、Ａｌ膜と反応することにより生成される高抵抗のＡｌ3 Ｔｉなどの生成物を含むＡｌ膜が形成される。
【００３４】
したがって、このような生成物を含むＡｌ膜をＲＩＥにより加工して、Ａｌ配線を形成すると、図３７（ａ）に示すように、上面に生成物８７を含むＡｌ配線８３や、図３７（ｂ）に示すように、上面および側面に生成物８７を含むＡｌ配線８３が形成されることになる。このような生成物８７を含むＡｌ配線８３の抵抗は極めて高く、微細配線として使用することはできない。なお、図中、８６は第１の配線を示している。
【００３５】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、接続孔および配線溝が形成された絶縁膜に対して、信頼性の高い接続構造を実現できる半導体装置およびその製造方法を提供することにある。
【００３６】
【課題を解決するための手段】
本発明者は、Ａｌダマシン構造またはＡｌデュアルダマシン構造において、Ｓｉ膜をＡｌ膜とを置換させ、置換後あるいは置換中に不必要なＳｉ膜をＴｉ膜によって吸収させ、かつ高抵抗であるＡｌ膜とＴｉ膜の反応生成物や、Ｔｉ膜とＳｉ膜の反応生成物などをＣＭＰ法を用いて除去する方法を考えた。そして、この方法によれば、配線抵抗を増加させる反応生成物を容易に除去することができるので、配線の低抵抗化を図ることができることを確認している。
【００３７】
しかし、本発明者の研究によれば、配線溝および接続孔の内部をＳｉ膜で充填した後に、Ｓｉ膜とＡｌ膜とを置換する際に、パターンレイアウトによっては置換するＳｉ量が多くなり、これにより、置換に要する時間が長くなってスループットが低下する問題や、部分的にＳｉノジュールが発生する問題があることが分かった。発生したＳｉノジュールが配線部にあると、抵抗増大になり、後のＣＭＰ工程でキズ発生の原因にもなりうる。すなわち、実用面で改善しなければならない点が多いことが分かった。
【００３８】
本発明は、このような方法を検討した上になされたものである。すなわち、本発明に係る半導体装置の製造方法（請求項１）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、前記接続孔および前記配線溝の内部を完全には埋め込まず、かつ少なくとも前記接続孔の内部に被置換膜を形成する工程と、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【００３９】
さらなる本発明者らの研究によると、Ｔｉ量が多い場合、Ａｌ中にボイドが発生する場合があることが明らかとなった。これは、配線溝や接続孔に充填されたＳｉを上層Ｔｉに吸収させてＡｌと置換する際、Ｔｉと反応して形成される反応層が、Ａｌに対して応力を加えることに起因する。すなわち、ＳｉとＡｌを置換させる熱処理工程において、互いに接触するＡｌ／Ｔｉ界面ではＡｌＴｉ化合物層が形成されるとともに、Ａｌ中を拡散してきたＳｉとＴｉが反応してＴｉＳｉ層が形成され、これらＡｉＴｉ化合物層とＴｉＳｉ層が与える応力によりＡｌ層中にボイドが発生する。特に、ＡｌＴｉ化合物がＡｌに加える応力勾配は大きく、ＡｌＴｉ化合物の形成を抑制する改善などが必要である。
【００４０】
デュアルダマシン構造において、下層にＡｌ配線があり、Ｓｉが充填された上層配線溝と接続孔をＡｌと置換した場合、ボイドは下層Ａｌ配線にも発生する。また、下層配線がＷのようにＡｌ配線でない場合、ボイドは上層配線溝内部に観察される。このようなパターン依存性は、ボイドの表面自由エネルギーを最小化する位置に発生しているためと考えられる。
【００４１】
このようなボイドは、配線断線の原因ともなり、エレクトロマイグレーションやストレスマイグレーション耐性の劣化となり、すなわち実用面での改善が必要である。
【００４２】
また、本発明に係る他の半導体装置の製造方法（請求項２）は、上記半導体装置の製造方法（請求項１）において、前記接続孔を形成した後、前記配線溝を形成することを特徴する。
【００４３】
また、本発明に係る他の半導体装置の製造方法（請求項３）は、上記半導体装置の製造方法（請求項１）において、前記接続孔を形成した後、バリア膜またはＣＭＰ停止層を形成し、前記配線溝を形成することを特徴とする。
【００４４】
また、本発明に係る他の半導体装置の製造方法（請求項４）は、上記半導体装置の製造方法（請求項１）において、前記配線溝を形成した後、前記接続孔を形成することを特徴とする。
【００４５】
また、本発明に係る他の半導体装置の製造方法（請求項５）は、上記半導体装置の製造方法（請求項１）において、前記配線溝を形成した後、バリア膜またはＣＭＰ停止層を形成し、前記接続孔を形成することを特徴とする。
【００４６】
また、本発明に係る他の半導体装置の製造方法（請求項６）は、上記半導体装置の製造方法（請求項１）において、前記接続孔および配線溝を形成した後、バリア膜またはＣＭＰ停止層を形成することを特徴とする。
【００４７】
また、本発明に係る他の半導体装置の製造方法（請求項７）は、上記半導体装置の製造方法（請求項１）において、前記絶縁膜上にバリア膜またはＣＭＰ停止層を形成した後、前記接続孔と配線溝を形成することを特徴とする。
【００４８】
また、本発明に係る他の半導体装置の製造方法（請求項８）は、被接続体を有する半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に前記被接続体に達する深さの接続孔を形成する工程と、被置換膜を前記接続孔の内部に形成する工程と、全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜に前記被置換膜に接続する配線溝を形成する工程と、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【００４９】
また、本発明に係る他の半導体装置の製造方法（請求項９）は、上記半導体装置の製造方法（請求項８）において、前記第１の絶縁膜上にＲＩＥ停止層を形成した後、ＲＩＥにより前記接続孔を形成することを特徴とする。
【００５０】
また、本発明に係る他の半導体装置の製造方法（請求項１０）は、上記半導体装置の製造方法（請求項８）において、前記接続孔を形成した後、バリア膜を形成することを特徴とする。
【００５１】
また、本発明に係る他の半導体装置の製造方法（請求項１１）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成する工程と、被置換膜を少なくとも前記接続孔の内部に形成する工程と、前記絶縁膜に配線溝を形成する工程と、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【００５２】
また、本発明に係る他の半導体装置の製造方法（請求項１２）は、上記半導体装置の製造方法（請求項１１）において、前記絶縁膜上にＣＭＰ停止層を形成した後、接続孔を形成することを特徴とする。
【００５３】
また、本発明に係る他の半導体装置の製造方法（請求項１３）は、上記半導体装置の製造方法（請求項１，８，１１）において、全面に前記接続孔からあふれる厚さの被置換膜を形成した後、この被置換膜を後退させて、前記接続孔の内部に前記被置換膜を選択的に残置させることを特徴とする。
【００５４】
また、本発明に係る他の半導体装置の製造方法（請求項１４）は、上記半導体装置の製造方法（請求項１，８，１１）において、全面に前記接続孔からあふれる厚さの被置換膜をＣＶＤ法により形成した後、この被置換膜を後退させて、前記接続孔の内部に前記被置換膜を選択的に残置させることを特徴とする。
【００５５】
また、本発明に係る他の半導体装置の製造方法（請求項１５）は、上記半導体装置の製造方法（請求項１，８，１１）において、全面に前記接続孔からあふれる厚さの被置換膜をＣＶＤ法により形成した後、ＣＤＥエッチバック法、ＲＩＥエッチバック法、ＣＭＰ法、またはこれらの方法のなかから選んだ少なくとも２つの方法を用いて、前記被置換膜を後退させて、前記接続孔の内部に前記被置換膜を選択的に残置させることを特徴とする。
【００５６】
また、本発明に係る他の半導体装置の製造方法（請求項１６）は、上記半導体装置の製造方法（請求項１，８，１１）において、前記被置換膜を選択ＣＶＤ法またはメッキ法を用いて形成することを特徴とする。
【００５７】
また、本発明に係る他の半導体装置の製造方法（請求項１７）は、上記半導体装置の製造方法（請求項１，８，１１）において、前記吸収体を形成した後、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることを特徴とする。
【００５８】
また、本発明に係る他の半導体装置の製造方法（請求項１８）は、上記半導体装置の製造方法（請求項１，８，１１）において、前記吸収体を形成すると同時に、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることを特徴とする請求項１、請求項８および請求項１１のいずれかに記載の半導体装置の製造方法。
【００５９】
また、本発明に係る他の半導体装置の製造方法（請求項１９）は、上記半導体装置の製造方法（請求項１，８，１１）において、前記導電膜をスパッタ法またはＣＶＤ法を用いて形成することを特徴とする。
【００６０】
また、本発明に係る他の半導体装置の製造方法（請求項２０）は、上記半導体装置の製造方法（請求項１，８，１１）において、前記配線溝による段差部を被覆するように、リフローにより前記導電膜を形成することを特徴とする。
【００６１】
また、本発明に係る他の半導体装置の製造方法（請求項２１）は、上記半導体装置の製造方法（請求項１，８，１１）において、前記吸収体をスパッタ法またはＣＶＤ法を用いて形成することを特徴とする。
【００６２】
また、本発明に係る他の半導体装置の製造方法（請求項２２）は、上記半導体装置の製造方法（請求項１，８，１１）において、真空中で前記導電膜を形成した後、真空を保った前記吸収体を形成するか、または前記導電膜を形成した後、前記導電膜の表面の自然酸化膜もしくは不純物、または自然酸化膜および不純物を除去した後に前記吸収体を形成することを特徴とする。
【００６３】
また、本発明に係る他の半導体装置の製造方法（請求項２３）は、上記半導体装置の製造方法（請求項１，８，１１）において、前記吸収体および前記生成物の除去、ならびに前記導電層の加工は、ＣＭＰ法、ＲＩＥエッチバック法、ＣＤＥエッチバック法、ウエットエッチング法、またはこれらの方法のなかから選んだ少なくとも２つの方法を用いて行なうことを特徴とする。
【００６４】
また、本発明に係る他の半導体装置の製造方法（請求項２４）は、上記半導体装置の製造方法（請求項１，８，１１）において、前記導電膜の材料として、該導電膜を結晶材料を用いて形成した場合よりも体積密度が低くなるものを用いることを特徴とする。
【００６５】
また、本発明に係る他の半導体装置の製造方法（請求項２５）は、上記半導体装置の製造方法（請求項１，８，１１）において、前記導電膜の材料は、ポーラスな結晶性材料またはアモルファス材料であることを特徴とする。
【００６６】
また、本発明に係る他の半導体装置の製造方法（請求項２６）は、上記半導体装置の製造方法（請求項１，８，１１）において、前記導電膜は、少なくとも一部に結晶欠陥または希ガスを含む領域を有することを特徴とする。
【００６７】
また、本発明に係る半導体装置（請求項２７）は、被接続体を有する半導体基板と、この半導体基板上に形成され、表面が平坦化された絶縁膜と、この絶縁膜に形成され、前記被接続体に接続した接続孔および配線溝の内部にそれぞれ形成された接続体および配線と、前記接続孔の側壁と前記接続体との間、前記配線溝の側面と前記配線との間、および前記配線溝の底面と前記配線との間にそれぞれに設けられたバリア膜とを備えていることを特徴とする。
【００６８】
また、本発明に係る他の半導体装置（請求項２８）は、被接続体を有する半導体基板と、この半導体基板上に形成され、表面が平坦化された絶縁膜と、この絶縁膜に形成され、前記被接続体に接続した接続孔および配線溝の内部に、それぞれ形成された接続体および配線と、前記接続孔の側壁および底面と前記接続体とのそれぞれの間、ならびに前記配線溝の側面および底面と前記配線とのそれぞれの間に設けられたバリア膜とを備えてなることを特徴とする。
【００６９】
また、本発明に係る他の半導体装置（請求項２９）は、被接続体を有する半導体基板と、この半導体基板上に形成され、表面が平坦化された絶縁膜と、この絶縁膜に形成され、前記被接続体に接続した接続孔および配線溝の内部にそれぞれ形成された接続体および配線と、前記接続孔の側壁および前記底面と前記接続体との間にそれぞれ設けられたバリア膜とを備えてなることを特徴とする。
【００７０】
また、本発明に係る他の半導体装置（請求項３０）は、被接続体を有する半導体基板と、この半導体基板上に形成され、表面が平坦化された絶縁膜と、前記絶縁膜に形成され、前記被接続体に接続した接続孔および配線溝の内部にそれぞれ形成された接続体および配線と、前記配線溝の側壁および底面と前記配線とのそれぞれの間に設けられたバリア膜とを備えていることを特徴とする。
【００７１】
また、本発明に係る他の半導体装置（請求項３１）は、上記半導体装置（請求項２７〜請求項３０）において、前記接続孔および前記配線溝以外の領域の前記絶縁膜の表面にＣＭＰ停止層または絶縁性バリア膜が設けられていることを特徴とする。
【００７２】
また、本発明に係る他の半導体装置（請求項３２）は、上記半導体装置（請求項２７〜請求項３０）において、前記配線の表面にバリア膜が設けられていることを特徴とする。
【００７３】
また、本発明に係る他の半導体装置（請求項３３）は、上記半導体装置（請求項２７〜３０）において、前記被接続体、前記配線および前記接続体の材料が、同一であることを特徴とする。
【００７４】
また、本発明に係る他の半導体装置（請求項３４）は、上記半導体装置（請求項２７〜３０）において、前記被接続体、前記配線および前記接続体の材料が、ＡｌもしくはＡｌ合金、またはＣｕもしくはＣｕ合金であることを特徴とする。
また、本発明に係る他の半導体装置（請求項３５）は、上記半導体装置（請求項２７〜３０）において、前記被接続体、前記配線および前記接続体の材料が、ＡｌもしくはＡｌ合金、またはＣｕもしくはＣｕ合金であり、バリア膜の材料は、高融点金属または高融点金属化合物であることを特徴とする。
【００７５】
また、本発明に係る他の半導体装置の製造方法（請求項３６）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、前記接続孔および前記配線溝の内面を被覆し、かつ前記接続孔および前記配線溝の内部を充填しない厚さの被置換膜をＣＶＤ法により形成する工程と、前記接続孔および前記配線溝の内部を導電膜で略充填する工程と、前記導電膜に吸収体を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で完全に充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【００７６】
また、本発明に係る他の半導体装置の製造方法（請求項３７）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、前記接続孔および前記配線溝の内面を被覆し、かつ前記接続孔および前記配線溝の内部を充填しない厚さの被置換膜をＣＶＤ法により形成する工程と、前記接続孔および前記配線溝の内部を導電膜で略充填する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前記配線溝を前記導電膜で完全に充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【００７７】
また、本発明に係る他の半導体装置の製造方法（請求項３８）は、上記半導体装置の製造方法（請求項３６，３７）において、前記導電膜をリフロー法、非選択ＣＶＤ法、選択ＣＶＤ法またはメッキ法を用いて形成することにより、前記接続孔および前記配線溝の内部を前記導電膜で略充填することを特徴とする。
【００７８】
また、本発明に係る他の半導体装置の製造方法（請求項３９）は、上記半導体装置の製造方法（請求項３６，３７）において、前記導電膜をスパッタ法を用いて形成した後、加熱により前記導電膜を流動させるリフロー法により、前記接続孔および前記配線溝の内部を前記導電膜で略充填することを特徴とする。
【００７９】
また、本発明に係る他の半導体装置の製造方法（請求項４０）は、上記半導体装置の製造方法（請求項３６，３７）において、無加熱で前記導電膜をスパッタ法を用いて形成した後、加熱しながら前記導電膜をスパッタ法を用いて形成するとともに、前記導電膜を流動させる２ステップリフロー法により、前記接続孔および前記配線溝の内部を前記導電膜で充填することを特徴とする。
【００８０】
また、本発明に係る他の半導体装置の製造方法（請求項４１）は、上記半導体装置の製造方法（請求項３６，３７）において、無加熱で前記導電膜を指向性スパッタ法を用いて形成した後、加熱しながら前記導電膜をスパッタ法を用いて形成するとともに、前記導電膜を流動させる２ステップリフロー法を用いて、前記接続孔および前記配線溝の内部を前記導電膜で充填することを特徴とする。
【００８１】
また、本発明に係る他の半導体装置の製造方法（請求項４２）は、上記半導体装置の製造方法（請求項３６，３７）において、前記接続孔および配線溝を形成した後、バリア膜を形成することを特徴とする。
【００８２】
また、本発明に係る他の半導体装置の製造方法（請求項４３）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、被置換膜を少なくとも前記接続孔および前記配線溝の内部に形成する工程と、前記被置換膜表面の自然酸化物および不純物の少なくとも一方を除去する工程と、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【００８３】
また、本発明に係る他の半導体装置の製造方法（請求項４４）は、上記半導体装置の製造方法（請求項４３）において、前記自然酸化物および前記不純物の少なくとも一方をウエットエッチング法、物理的エッチング法または化学的エッチング法を用いて除去することを特徴とする。
【００８４】
また、本発明に係る他の半導体装置の製造方法（請求項４５）は、上記半導体装置の製造方法（請求項４３）において、前記自然酸化物および前記不純物の少なくとも一方をウエットエッチング法を用いて除去した後、前記被置換膜の表面を水素終端することを特徴とする。
【００８５】
また、本発明に係る他の半導体装置の製造方法（請求項４６）は、上記半導体装置の製造方法（請求項４３）において、真空中で、前記自然酸化物および前記不純物の少なくとも一方を物理的エッチング法を用いて除去した後、前記導電膜を形成するまで真空を保つことを特徴とする。
【００８６】
また、本発明に係る他の半導体装置の製造方法（請求項４７）は、上記半導体装置の製造方法（請求項４３）において、真空中で、前記自然酸化物および前記不純物の少なくとも一方を化学的エッチング法を用いて除去した後、前記導電膜を形成するまで真空を保つことを特徴とする。
【００８７】
また、本発明に係る他の半導体装置の製造方法（請求項４８）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、前記接続孔および前記配線溝の内部を充填し、かつ前記接続孔および前記配線溝からあふれる被置換膜を形成する工程と、少なくとも前記接続孔および配線溝の内部に残るように、真空中で、前記被置換膜をＲＩＥエッチバック法またはＣＤＥエッチバック法を用いて除去する工程と、真空を保ったまま、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【００８８】
また、本発明に係る他の半導体装置の製造方法（請求項４９）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、被置換膜を少なくとも前記接続孔および前記配線溝の内部に形成する工程と、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程であって、前記導電膜の形成中に、該導電膜と前記被置換膜との反応により、該被置換膜表面の自然酸化膜が分解される加熱を行なう工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【００８９】
また、本発明に係る他の半導体装置の製造方法（請求項５０）は、上記半導体装置の製造方法（請求項４９）において、前記導電膜を加熱スパッタ法を用いて形成することを特徴とする。
【００９０】
また、本発明に係る他の半導体装置の製造方法（請求項５１）は、半導体基板に被接続体を形成する工程と、前記半導体基板上に前記被接続体を覆う絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、前記接続孔の底面に露出した前記被接続体表面の自然酸化膜および不純物の少なくとも一方を除去する工程と、被置換膜を少なくとも前記接続孔の内部に形成する工程と、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【００９１】
また、本発明に係る他の半導体装置の製造方法（請求項５２）は、上記半導体装置の製造方法（請求項５１）において、真空中で、前記自然酸化膜および前記不純物の少なくとも一方を物理的エッチングまたはエッチング種としてハロゲンガスを使用した化学的エッチングを用いて除去した後、前記被置換膜の形成まで真空を保つことを特徴とする。
【００９２】
また、本発明に係る他の半導体装置の製造方法（請求項５３）は、上記半導体装置の製造方法（請求項５１）において、前記自然酸化膜および前記不純物の少なくとも一方を物理的エッチングまたはエッチング種としてハロゲンガスを使用した化学的エッチングを用いて除去した後、前記被置換膜を枚葉式ＣＶＤ装置を用いて形成し、かつ前記自然酸化膜および前記不純物前記の少なくとも一方の除去から前記被置換膜を形成するまでの工程は、前記被接続体の表面の再酸化が抑制される真空中で行なわれることを特徴とする。
【００９３】
また、本発明に係る他の半導体装置の製造方法（請求項５４）は、上記半導体装置の製造方法（請求項５１）において、前記自然酸化膜および前記不純物の少なくとも一方を物理的エッチングまたはエッチング種としてハロゲンガスを使用した化学的エッチングを用いて除去した後、前記被置換膜を枚葉式の高速回転ＣＶＤ装置を用いて形成し、かつ前記自然酸化膜および前記不純物の少なくとも一方の除去から前記被置換膜を形成するまでの工程は、前記被接続体の表面の再酸化が抑制される真空中で行なわれることを特徴とする。
【００９４】
また、本発明に係る他の半導体装置の製造方法（請求項５５）は、上記半導体装置の製造方法（請求項５１）において、前記自然酸化膜および前記不純物の少なくとも一方をエッチング種としてハロゲンガスを使用した化学的エッチングを用いて除去した後、前記被置換膜をバッチ式ＣＶＤ装置を用いて形成し、かつ前記自然酸化膜および前記不純物の少なくとも一方の除去から前記被置換膜を形成するまでの工程は、前記被接続体の表面の再酸化が抑制される真空中で行なわれることを特徴とする。
【００９５】
また、本発明に係る他の半導体装置の製造方法（請求項５６）は、上記半導体装置の製造方法（請求項５１）において、前記自然酸化膜および前記不純物の少なくとも一方を還元性物質を用いた還元反応により除去することを特徴とする。
また、本発明に係る他の半導体装置の製造方法（請求項５７）は、上記半導体装置の製造方法（請求項５１）において、前記自然酸化膜および前記不純物の少なくとも一方を除去した後、バリア膜を形成することを特徴とする。
【００９６】
また、本発明に係る他の半導体装置の製造方法（請求項５８）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成することにより、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記導電膜として、前記吸収体との接触面積が大きくなるように、表面に凹凸部を有するものを形成することを特徴とする。
【００９７】
また、本発明に係る他の半導体装置の製造方法（請求項５９）は、上記半導体装置の製造方法（請求項５８）において、前記導電膜を加熱しながら形成することにより、前記導電膜の表面に凹凸部を形成することを特徴とする。
【００９８】
また、本発明に係る他の半導体装置の製造方法（請求項６０）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成することにより、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記導電膜を形成するとともに、熱処理により前記導電膜中に前記被置換膜元素を拡散混合させた後、前記吸収体を形成するとともに、熱処理により前記導電膜中の被置換膜元素を前記吸収体に吸収させることを特徴とする。
【００９９】
また、本発明に係る他の半導体装置の製造方法（請求項６１）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成することにより、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記導電膜を形成した後、前記吸収体を形成するとともに、熱処理により前記導電膜中の被置換膜元素を前記吸収体に吸収させることを特徴とする。
【０１００】
また、本発明に係る他の半導体装置の製造方法（請求項６２）は、上記半導体装置の製造方法（請求項６１）において、前記熱処理後に、前記導電膜中の被置換膜元素を前記吸収体に吸収させる熱処理を、少なくとも１回行うことを特徴とする。
【０１０１】
また、本発明に係る他の半導体装置の製造方法（請求項６３）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、被置換膜を少なくとも前記接続孔および前記配線溝の内部に形成する工程と、前記接続孔および前記配線溝を含む領域上に、内部に複数の吸収体を含む導電膜を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体にさせることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【０１０２】
また、本発明に係る他の半導体装置の製造方法（請求項６４）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成する工程と、前記接続孔の内部に被置換膜を形成する工程と、前記接続孔内部以外の領域上にあり、かつ底部に複数の吸収体を含む導電膜を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔の内部を前記導電膜で充填する工程と、前記導電膜を加工するとともに、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去し、前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体を形成する工程とを含むことを特徴とする。
【０１０３】
また、本発明に係る他の半導体装置の製造方法（請求項６５）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、少なくとも前記絶縁膜に形成された前記被接続体に達する深さの接続孔および配線溝の内部に被置換膜を形成する工程と、前記接続孔内部および前記配線溝内部以外の領域上にあり、かつ導電膜底部にある複数の吸収体を含む該導電膜を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記導電膜を加工するとともに、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【０１０４】
また、本発明に係る他の半導体装置の製造方法（請求項６６）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に吸収膜を形成しする工程と、前記絶縁膜に前記被接続体に達する深さの接続孔と配線溝を形成するとともに、前記吸収膜を加工して複数の吸収体を形成する工程と、少なくとも前記接続孔および前記配線溝の内部に被置換膜を形成する工程と、前記接続孔、前記配線溝および前記複数の吸収体を含む領域に導電膜を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前紀配線溝の内部を前記導電膜で充填する工程と、前記導電膜を加工するとともに、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【０１０５】
また、本発明に係る他の半導体装置の製造方法（請求項６７）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、被置換膜を少なくとも前記接続孔および前記配線溝の内部に形成する工程と、前記接続孔および前記配線溝を含む領域上に、内部に吸収体を含まない導電膜、内部に複数の吸収体を含む導電膜を順次形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体にさせることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【０１０６】
また、本発明に係る他の半導体装置の製造方法（請求項６８）は、上記半導体装置の製造方法（請求項６６，６７）において、同一層内に複数の吸収体が存在するように、前記導電膜を形成することを特徴とする。
【０１０７】
また、本発明に係る他の半導体装置の製造方法（請求項６９）は、上記半導体装置の製造方法（請求項６６，６７）において、シャドウマスクを用いて、同一層内に複数の吸収体が所望の位置に存在するように前記導電膜を形成することを特徴とする。
【０１０８】
また、本発明に係る他の半導体装置の製造方法（請求項７０）は、上記半導体装置の製造方法（請求項６６，６７）において、同一層内に複数の吸収体が所望の位置に存在し、かつ上下の層において複数の吸収体が所望の位置に存在するように、前記導電膜を形成することを特徴とする。
【０１０９】
また、本発明に係る他の半導体装置の製造方法（請求項７１）は、上記半導体装置の製造方法（請求項６６，６７）において、同一層内に複数の吸収体が所望の位置に存在し、かつ上下の層において複数の吸収体の形成位置が平面的にずれて存在するように、前記導電膜を形成することを特徴とする。
【０１１０】
また、本発明に係る他の半導体装置の製造方法（請求項７２）は、上記半導体装置の製造方法（請求項６６，６７）において、シャドウマスクを用いて、同一層内に複数の吸収体が所望の位置に存在し、かつ上下の層において複数の吸収体の形成位置が平面的にずれて存在するように、前記導電膜を形成することを特徴とする。
【０１１１】
また、本発明に係る他の半導体装置の製造方法（請求項７３）は、上記半導体装置の製造方法（請求項６６，６７）において、前記導電膜中の複数の吸収体が、吸収体の膜と導電体の膜の積層膜であることを特徴とする。
【０１１２】
また、本発明に係る他の半導体装置の製造方法（請求項７４）は、上記半導体装置の製造方法（請求項６６，６７）において、下方に存在する前記被置換膜の量が相対的に多い部分の、前記導電膜中の複数の吸収体の量が、下方に存在する前記被置換膜の量が相対的に少ない部分のそれよりも多いことを特徴とする。
【０１１３】
また、本発明に係る他の半導体装置の製造方法（請求項７５）は、上記半導体装置の製造方法（請求項６６，６７）において、イオン注入により前記導電膜中に前記複数の吸収体を形成することを特徴とする。
【０１１４】
また、本発明に係る他の半導体装置の製造方法（請求項７６）は、上記半導体装置の製造方法（請求項６６，６７）において、前記吸収体の形態が微粒子であることを特徴とする。
【０１１５】
また、本発明に係る他の半導体装置の製造方法（請求項７７）は、上記半導体装置の製造方法（請求項６６，６７）において、前記接続孔および前記配線溝を含む領域上に、前記導電膜の構成材料と前記吸収体の構成材料とからなる微粒子を堆積することにより、前記内部に複数の吸収体を含む導電膜を形成することを特徴とする。
【０１１６】
また、本発明に係る他の半導体装置の製造方法（請求項７８）は、上記半導体装置の製造方法（請求項６６，６７）において、前記接続孔および前記配線溝を含む領域上に、前記導電膜の構成材料と前記吸収体の構成材料とからなる微粒子が分散した分散溶液を塗布することにより、前記内部に複数の吸収体を含む導電膜を形成することを特徴とする。
【０１１７】
また、本発明に係る他の半導体装置の製造方法（請求項７９）は、上記半導体装置の製造方法（請求項６６，６７）において、前記内部に複数の吸収体を含む導電膜は、該導電膜の構成材料と前記吸収体の構成材料との混合膜であることを特徴とする。
【０１１８】
また、本発明に係る他の半導体装置の製造方法（請求項８０）は、上記半導体装置の製造方法（請求項６６，６７）において、前記内部に複数の吸収体を含む導電膜が、該導電膜の構成材料と前記吸収体の構成材料とのアモルファス混合膜であることを特徴とする。
【０１１９】
また、本発明に係る他の半導体装置の製造方法（請求項８１）は、上記半導体装置の製造方法（請求項６６，６７）において、スパッタターゲットとして、前記導電膜の構成材料を主成分とする第１のターゲット部と、前記吸収体の構成材料を主成分とする第２のターゲット部とで構成されたものを用いたスパッタ法により、前記内部に複数の吸収体を含む導電膜を形成することを特徴とする。
【０１２０】
また、本発明に係る他の半導体装置の製造方法（請求項８２）は、上記半導体装置の製造方法（請求項６６，６７）において、スパッタターゲットとして、前記導電膜の構成材料と前記吸収体の構成材料とが混合されてなるものを用いたスパッタ法により、前記内部に複数の吸収体を含む導電膜を形成することを特徴とする。
【０１２１】
また、本発明に係る他の半導体装置の製造方法（請求項８３）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成することにより、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、異なる温度で少なくとも２回以上の熱処理を行なうことにより、前記被置換膜を前記導電膜と置換するとともに、前記被置換膜を前記吸収体に吸収させることを特徴とする。
【０１２２】
また、本発明に係る他の半導体装置の製造方法（請求項８４）は、上記半導体装置の製造方法（請求項８３）において、前記２回以上の熱処理のうち、最後の熱処理が最も温度が低いものであることを特徴とする。
【０１２３】
また、本発明に係る他の半導体装置の製造方法（請求項８５）は、上記半導体装置の製造方法（請求項８３）において、前記２回以上の熱処理が、前記生成物を形成できる最低温度以上の熱処理と、前記最低温度未満の熱処理とから構成されていることを特徴とする。
【０１２４】
また、本発明に係る他の半導体装置の製造方法（請求項８６）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成することにより、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、熱処理により、前記被置換膜を前記導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成した後、前記導電膜を徐冷することを特徴とする。
【０１２５】
また、本発明に係る他の半導体装置の製造方法（請求項８７）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成することにより、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記接続孔および前記配線溝の少なくとも一方の内部に形成された前記被置換膜を、該被置換膜上に形成された導電膜と置換するとともに、前記被置換膜を第１の吸収体に吸収させて第１の生成物を生成することにより、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程と、前記第１の生成物、ならびに前記接続孔および前記配線溝の外部の前記導電膜を除去する工程と、残った前記導電膜上に第２の吸収体を形成する工程と、熱処理により、前記導電膜中に残留した前記被置換膜を前記第２の吸収体に吸収させて第２の生成物を生成する工程と、前記第２の吸収体および前記第２の生成物を除去する工程とを含むことを特徴とする。
【０１２６】
また、本発明に係る他の半導体装置の製造方法（請求項８８）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成する置換吸収処理により、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記置換吸収処理中または前記置換吸収処理後に、前記導電膜内に、該導電膜、前記被置換膜および前記吸収体の構成材料とは異なる元素を添加することを特徴とする。
【０１２７】
また、本発明に係る他の半導体装置の製造方法（請求項８９）は、上記半導体装置の製造方法（請求項８８）において、前記導電膜が、単一の導電性元素からなることを特徴とする。
【０１２８】
また、本発明に係る他の半導体装置の製造方法（請求項９０）は、上記半導体装置の製造方法（請求項８８）において、前記元素が、置換吸収置換処理後の前記導電膜のエレクトロマイグレーション耐性およびストレスマイグレーション耐性の少なくとも一方を向上させる元素であることを特徴とする。
【０１２９】
また、本発明に係る他の半導体装置の製造方法（請求項９１）は、上記半導体装置の製造方法（請求項８８）において、前記元素が、置換吸収置換処理後の前記導電膜のエレクトロマイグレーション耐性およびストレスマイグレーション耐性の少なくとも一方を向上させる元素であることを特徴とする。
【０１３０】
また、本発明に係る他の半導体装置の製造方法（請求項９２）は、上記半導体装置の製造方法（請求項８８）において、前記被置換膜、前記導電膜および前記吸収体の少なくとも１つの上に前記添加元素を含む膜を形成して、前記導電膜に前記元素を添加することを特徴とする。
【０１３１】
また、本発明に係る他の半導体装置の製造方法（請求項９３）は、上記半導体装置の製造方法（請求項８８）において、前記被置換膜、前記導電膜および前記吸収体の少なくとも１つに、前記元素を含むものを用いることにより、前記導電膜に前記元素を添加することを特徴とする。
【０１３２】
また、本発明に係る他の半導体装置の製造方法（請求項９４）は、上記半導体装置の製造方法（請求項８８）において、前記元素を含む元素添加膜を形成した後、熱処理により前記元素添加膜中の前記元素を前記導電膜に添加することを特徴とする。
【０１３３】
また、本発明に係る他の半導体装置の製造方法（請求項９５）は、上記半導体装置の製造方法（請求項８８）において、前記元素を含む元素添加膜を形成した後、熱処理により前記元素添加膜中の前記元素を前記導電膜に添加し、かつ前記元素添加膜が前記続孔および前記配線溝の少なくとも一方が形成された絶縁膜と直接接しないように、前記元素添加膜と前記絶縁膜との間にバリア膜を形成することを特徴とする。
【０１３４】
また、本発明に係る他の半導体装置の製造方法（請求項９６）は、上記半導体装置の製造方法（請求項８８）において、前記元素を含む元素添加膜を形成した後、熱処理により前記元素添加膜中の前記元素を前記導電膜に添加し、かつ前記元素添加膜が前記続孔および前記配線溝の少なくとも一方が形成された絶縁膜と直接接しないように、前記元素添加膜と前記絶縁膜との間に、バリア膜として、ＳｉＮ膜、ＴｉＮ膜、ＴａＮ膜またはＷＮ膜の単層膜、もしくはＴｉ−Ｓｉ−Ｎ膜、Ｗ−Ｓｉ−Ｎ膜またはＴａ−Ｓｉ−Ｎ膜の積層膜を形成することを特徴とする。
【０１３５】
また、本発明に係る他の半導体装置の製造方法（請求項９７）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成する置換吸収処理により、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記被置換膜の構成材料と前記吸収体の構成材料の組み合わせは、化合物を形成する材料の組み合わせであり、かつ前記置換吸収処理の処理温度における、前記導電膜中における前記被置換膜の構成材料の拡散速度が、前記導電膜中における前記吸収体の構成材料の拡散速度よりも速いことを特徴とする。
【０１３６】
また、本発明に係る他の半導体装置の製造方法（請求項９８）は、上記半導体装置の製造方法（請求項９７）において、前記被置換膜の構成材料と前記吸収体の構成材料との化合物の形成が、前記導電膜の構成材料と吸収体の構成材料との化合物の形成より遅いことを特徴とする。
【０１３７】
また、本発明に係る他の半導体装置の製造方法（請求項９９）は、上記半導体装置の製造方法（請求項９７）において、前記被置換膜の構成材料と前記導電膜の構成材料の組み合わせが、前記吸収置換処理において、前記被置換膜の構成材料と前記導電膜の構成材料が共晶を形成する材料の組み合わせであることを特徴とする。
【０１３８】
また、本発明に係る他の半導体装置の製造方法（請求項１００）は、被置換膜とこの被置換膜上に形成された導電膜と置換して、同一層の絶縁膜に形成された接続孔および配線溝の少なくとも一方を、前記導電膜で充填する工程を含む半導体装置の製造方法において、前記接続孔の内部に前記被置換膜を形成した後に、前記配線溝の内部に前記導電膜を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換するとともに、前記被置換膜を前記導電膜の表面に析出させて、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程とを含むことを特徴とする。
【０１３９】
また、本発明に係る他の半導体装置の製造方法（請求項１０１）は、被置換膜とこの被置換膜上に形成された導電膜と置換して、同一層の絶縁膜に形成された接続孔および配線溝の少なくとも一方を、前記導電膜で充填する工程を含む半導体装置の製造方法において、前記接続孔および前記配線溝の内部に前記被置換膜を形成する工程と、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換するとともに、前記被置換膜を前記導電膜の表面に析出させる工程と、前記配線溝より上の前記被置換膜を除去して、前記接続孔に前記導電体膜を含む接続体および前記配線溝に前記導体膜を含む配線の少なくとも一方を形成する工程とを含むことを特徴とする。 また、本発明に係る他の半導体装置の製造方法（請求項１０２は、被置換膜と、この被置換膜上に形成された導電膜と置換して、同一層の絶縁膜に形成された接続孔及び配線溝の少なくとも一方を、前記導電膜で充填する工程を含む半導体装置の製造方法において、前記接続孔及び前記配線溝の内部に、前記被置換膜を形成する工程と、前記接続孔及び前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜と接する領域に被置換膜元素の析出促進層を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換するとともに、前記被置換膜を前記析出促進層に析出させる工程と、前記配線溝より上の前記被置換膜及び前記吸収膜を除去して、前記接続孔に前記導電体膜を含む接続体及び前記配線溝に前記導電体膜を含む配線の少なくとも一方を形成する工程とを含むことを特徴とする。
【０１４０】
また、本発明に係る他の半導体装置の製造方法（請求項１０３）は、上記半導体装置の製造方法（請求項１０２）において、前記析出促進層は、前記被置換膜と同種元素からなることを特徴とする。
【０１４１】
また、本発明に係る他の半導体装置の製造方法（請求項１０４）は、被置換膜と、この被置換膜上に形成された導電膜と置換して、同一層の絶縁膜に形成された接続孔及び配線溝の少なくとも一方を、前記導電膜で充填する工程を含む半導体装置の製造方法において、前記接続孔及び前記配線溝の内部に、前記被置換膜を形成する工程と、前記接続孔及び前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜中に、希ガス、結晶欠陥、あるいは不純物を含む被置換膜元素の析出促進層を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換するとともに、前記被置換膜を前記析出促進層に析出させる工程と、前記配線溝より上の前記被置換膜及び前記吸収膜を除去して、前記接続孔に前記導電体膜を含む接続体及び前記配線溝に前記導電体膜を含む配線の少なくとも一方を形成する工程とを含むことを特徴とする。
【０１４２】
また、本発明に係る他の半導体装置の製造方法（請求項１０５）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換して、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記被置換膜と化合物を形成する物質を含むガス雰囲気中での熱処理により、前記被置換膜を前記導電膜と置換するとともに、前記被置換膜と前記物質との化合物を、前記導電膜と前記配線溝との界面、および前記接続孔と前記配線溝との界面の少なくとも一部に形成する工程と、前記配線溝より上の前記導電膜、前記被置換膜および前記化合物を除去する工程とを含むことを特徴とする。
【０１４３】
また、本発明に係る他の半導体装置の製造方法（請求項１０６）は、上記半導体装置の製造方法（請求項１０５）において、前記ガス雰囲気が、Ｎ、Ｏ、Ｈ、またはこれらの元素のうちの少なくとも２つを含むガス雰囲気であることを特徴とする。
【０１４４】
また、本発明に係る他の半導体装置の製造方法（請求項１０７）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換して、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記被置換膜と化合物を形成する物質を含むガス雰囲気中での熱処理により、前記被置換膜を前記導電膜と置換するとともに、前記被置換膜と前記物質との化合物のガスを形成して、前記被置換膜を除去する工程を含むことを特徴とする。
【０１４５】
また、本発明に係る他の半導体装置の製造方法（請求項１０８）は、上記半導体装置の製造方法（請求項１０７）において、前記ガス雰囲気が、Ｆ、Ｂｒ、Ｃｌ、Ｉ、またはこれらの元素のうちの少なくとも２つを含むガス雰囲気であることを特徴とする。
【０１４６】
また、本発明に係る他の半導体装置の製造方法（請求項１０９）は、上記半導体装置の製造方法（請求項１０５，１０７）において、前記被置換膜の構成材料と、前記導電膜の構成材料と、前記ガス雰囲気の構成材料の組み合わせが、前記熱処理において、前記被置換膜の構成材料と前記ガス雰囲気の構成材料との化合物が、前記被置換膜の構成材料と前記導電膜の構成材料との化合物よりも低温で形成される材料の組み合わせであることを特徴とする。
【０１４７】
また、本発明に係る他の半導体装置の製造方法（請求項１１０）は、上記半導体装置の製造方法（請求項１０５，１０７）において、前記ガス雰囲気が、電離状態のガスを含むことを特徴とする。
【０１４８】
また、本発明に係る他の半導体装置の製造方法（請求項１１１）は、上記半導体装置の製造方法（請求項１０３〜１０５，１０７）において、前記被置換膜の構成材料と前記導電膜の構成材料の組み合わせが、前記熱処理により、前記被置換膜の構成材料と前記導電膜の構成材料が共晶を形成する材料の組み合わせであることを特徴とする。
【０１４９】
また、本発明に係る他の半導体装置の製造方法（請求項１１２）は、上記半導体装置の製造方法（請求項１０５，１０７）において、前記導電膜の構成材料がＣｕまたはＣｕ合金であり、前記被置換膜の構成材料がＷ、Ｔａ、Ｎｂ、Ｂｉ、Ｓｉ、ＳｎまたはＴｉであることを特徴とする。
【０１５０】
また、本発明に係る他の半導体装置の製造方法（請求項１１３）は、内部に被置換膜が形成された接続孔および配線溝を有する絶縁膜を少なくとも２つ以上含む積層構造の絶縁膜を形成する工程であって、前記絶縁膜に形成された配線溝のうち、少なくとも最上層の絶縁膜の配線溝の内部を被置換膜で充填する工程と、前記最上層の絶縁膜上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【０１５１】
また、本発明に係る他の半導体装置の製造方法（請求項１１４）は、上記半導体装置の製造方法（請求項１１３）において、前記配線溝内の前記被置換膜の各々が、前記接続孔内の前記被置換膜を介して互いに接続されていることを特徴とする。
【０１５２】
また、本発明に係る他の半導体装置の製造方法（請求項１１５）は、上記半導体装置の製造方法（請求項１１３）において、前記熱処理により、前記積層構造の絶縁膜内の全ての被置換膜および被置換膜を、前記導電膜と一括置換することを特徴とする。
【０１５３】
また、本発明に係る他の半導体装置の製造方法（請求項１１６）は、上記半導体装置の製造方法（請求項１１３）において、前記積層構造の絶縁膜の被置換膜の各々について、少なくともその一部が、前記熱処理前に、前記導電膜を介して前記吸収体に接していることを特徴とする。
【０１５４】
また、本発明に係る他の半導体装置の製造方法（請求項１１７）は、上記半導体装置の製造方法（請求項１１３）において、前記最上層の絶縁膜に形成された前記配線溝内の被置換膜が、前記導電膜を介して前記吸収体に接していることを特徴とする。
【０１５５】
また、本発明に係る他の半導体装置の製造方法（請求項１１８）は、上記半導体装置の製造方法（請求項１１３）において、前記熱処理前に、前記積層構造の絶縁膜のうちの少なくとも１つの絶縁膜の接続孔および配線溝の内部に、高融点金属膜または高融点金属化合物膜を介して前記被置換膜を形成することを特徴とする。
【０１５６】
また、本発明に係る他の半導体装置の製造方法（請求項１１９）は、上記半導体装置の製造方法（請求項１１３）において、前記接続孔の一部が、電気回路的に必要としないものであることを特徴とする。
【０１５７】
また、本発明に係る他の半導体装置の製造方法（請求項１２０）は、上記半導体装置の製造方法（請求項１１３）において、絶縁膜の表面に複数の配線溝を形成し、次に前記絶縁膜の全面に前記被置換膜を形成し、次に前記複数の配線溝以外の領域の前記被置換膜を除去して、内部が前記被置換膜で充填された複数の配線溝を有する絶縁膜を形成する工程を含むことを特徴とする。
【０１５８】
また、本発明に係る他の半導体装置の製造方法（請求項１２１）は、絶縁膜に接続孔を形成する工程と、前記接続孔の内部を高融点金属を含む接続体で充填する工程と、前記絶縁膜に配線溝を形成する工程と、前記配線溝を含む領域上に、該配線溝からあふれる厚さの導電膜を形成する工程と、前記絶縁膜の表面まで前記導電膜を除去し、前記配線溝の内部を前記導電膜からなる配線で充填する工程と、前記配線上に高融点金属を含む高融点導電膜を形成する工程とを含むことを特徴とする。
【０１５９】
また、本発明に係る他の半導体装置の製造方法（請求項１２２）は、上記半導体装置の製造方法（請求項１２１）において、前記接続体を含む領域に、該接続体が前記配線溝の内部に残るように、前記配線溝を形成することを特徴とする。また、本発明に係る他の半導体装置の製造方法（請求項１２３）は、上記半導体装置の製造方法（請求項１２１）において、前記接続孔の内部を前記接続体で充填する際に、該接続体を選択ＣＶＤ法を用いて形成することを特徴とする。
【０１６０】
また、本発明に係る他の半導体装置の製造方法（請求項１２４）は、上記半導体装置の製造方法（請求項１２１）において、前記接続孔を含む領域上に、該接続孔からあふれる厚さの高融点金属を含む導電膜をＣＶＤ法により形成した後、前記導電膜の表面をＣＭＰ法、ＣＤＥエッチバック法またはＲＩＥエッチバック法により後退させることにより、前記接続孔の内部を前記高融点金属を含む接続体で充填することを特徴とする。
【０１６１】
また、本発明に係る他の半導体装置の製造方法（請求項１２５）は、上記半導体装置の製造方法（請求項１２１）において、前記接続孔を含む領域上に、前記接続体としての高融点金属膜を含む導電膜を形成した後、リフロー法を用いて前記導電膜を流動化することにより、前記配線溝の内部を前記導電膜で充填することを特徴とする。
【０１６２】
また、本発明に係る他の半導体装置の製造方法（請求項１２６）は、上記半導体装置の製造方法（請求項１２１）において、前記配線溝の内部を被置換膜で充填し、次に該被置換膜上に導電膜を形成し、次に該導電膜を前記被置換膜と置換することにより、前記配線溝を含む領域上に、該配線溝からあふれる厚さの導電膜を形成することを特徴とする。
【０１６３】
また、本発明に係る他の半導体装置の製造方法（請求項１２７）は、上記半導体装置の製造方法（請求項１２１）において、前記接続体が、前記高融点導電膜に直接接していることを特徴とする。
【０１６４】
また、本発明に係る他の半導体装置の製造方法（請求項１２８）は、上記半導体装置の製造方法（請求項１２１）において、前記高融点導電膜を形成する前に、物理的エッチングまたはウエットエッチングによる自然酸化膜の除去処理を行なうことを特徴とする。
【０１６５】
また、本発明に係る他の半導体装置の製造方法（請求項１２９）は、上記半導体装置の製造方法（請求項１２１）において、前記接続体が、タングステンプラグであることを特徴とする。
【０１６６】
また、本発明に係る他の半導体装置の製造方法（請求項１３０）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該被置換膜上に形成された導電膜と置換するとともに、前記被置換膜を前記導電膜上に形成された吸収体に吸収させることにより、前記接続孔および前記配線溝の少なくとも一方を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記吸収体、前記被置換膜を前記吸収体に吸収させて生成された生成物および前記導電膜を順次除去することを特徴とする。
【０１６７】
また、本発明に係る他の半導体装置の製造方法（請求項１３１）は、上記半導体装置の製造方法（請求項１３０）において、前記吸収体、前記生成物および前記導電膜の除去をそれぞれＣＭＰ法を用いて行なうことを特徴とする。
【０１６８】
また、本発明に係る他の半導体装置の製造方法（請求項１３２）は、上記半導体装置の製造方法（請求項１３０）において、前記吸収体の除去を、ウエットエッチング法、ＣＤＥエッチバック法またはＲＩＥエッチバック法を用いて行ない、前記生成物および前記導電膜の除去を、ＣＭＰ法を用いて行なうことを特徴とする。
【０１６９】
また、本発明に係る他の半導体装置の製造方法（請求項１３３）は、上記半導体装置の製造方法（請求項１３０）において、前記吸収体および前記生成物の除去を各々ウエットエッチング法、ＣＤＥエッチバック法またはＲＩＥエッチバック法を用いて行ない、前記導電膜の除去をＣＭＰ法を用いて行なうことを特徴とする。
【０１７０】
また、本発明に係る他の半導体装置の製造方法（請求項１３４）は、上記半導体装置の製造方法（請求項１３０）において、前記吸収体、前記生成物および前記導電膜の除去を各々ウエットエッチング法、ＣＤＥエッチバック法またはＲＩＥエッチバック法を用いて行なうことを特徴とする。
【０１７１】
また、本発明に係る他の半導体装置の製造方法（請求項１３５）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、前記接続孔および前記配線溝の少なくとも一方の内部に、拡散促進材を含む被置換膜を形成する工程と、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜と前記導電膜を置換するとともに、前記被置換膜を吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含み、前記拡散促進材が、前記被置換膜と前記導電膜との間における相互拡散を促進させるものであることを特徴とする半導体装置の製造方法。
【０１７２】
また、本発明に係る他の半導体装置の製造方法（請求項１３６）は、上記半導体装置の製造方法（請求項１３５）において、前記拡散促進材がボロン、前記導電膜がアモルファス状のシリコン膜、前記吸収体がチタン体、前記生成物がチタンシリサイドであることを特徴とする。
【０１７３】
また、本発明に係る他の半導体装置の製造方法（請求項１３７）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、前記接続孔および前記配線溝の少なくとも一方の内部に、拡散抑制材を含む被置換膜を形成する工程と、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜と前記導電膜を置換するとともに、前記被置換膜を吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含み、前記拡散抑制材が前記吸収膜と反応して、前記吸収膜の前記導電膜中への拡散を抑制する拡散抑制膜を形成し、かつその形成位置が前記吸収膜と前記導電膜との界面またはその近傍となるものであることを特徴とする。
【０１７４】
また、本発明に係る他の半導体装置の製造方法（請求項１３８）は、上記半導体装置の製造方法（請求項１３７）において、前記拡散抑制材がボロン、前記導電膜がアモルファス状のシリコン膜、前記吸収体がチタン体、前記生成物がチタンシリサイド、前記拡散抑制膜はチタンボライド膜であることを特徴とする。
【０１７５】
また、本発明に係る他の半導体装置の製造方法（請求項１３９）は、上記半導体装置の製造方法（請求項１３５，１３７）において、複数の原料ガスの混合ガスを用いたＣＶＤ法により、前記被置換膜を形成することを特徴とする。
【０１７６】
また、本発明に係る他の半導体装置の製造方法（請求項１４０）は、上記半導体装置の製造方法（請求項１３５，１３７）において、ジシランガスとジボランガスとの混合ガスを用いたＣＶＤ法により、前記被置換膜として、ボロンを含むアモルファス状のシリコン膜を形成することを特徴とする。
【０１７７】
また、本発明に係る他の半導体装置の製造方法（請求項１４１）は、上記半導体装置の製造方法（請求項１３５，１３７）において、前記接続体の熱ストレスによる形状変形が生じない温度に設定し、ジシランガスとジボランガスとの混合ガスを用いたＣＶＤ法により、前記被置換膜として、ボロンを含むアモルファス状のシリコン膜を形成することを特徴とする。
【０１７８】
また、本発明に係る他の半導体装置の製造方法（請求項１４２）は、上記半導体装置の製造方法（請求項１３５，１３７）において、前記接続体の熱ストレスによる形状変形が生じない４００℃以下の温度に設定し、ジシランガスとジボランガスとの混合ガスを用いたＣＶＤ法により、前記被置換膜として、ボロンを含むアモルファス状のシリコン膜を形成することを特徴とする。
【０１７９】
また、本発明に係る他の半導体装置の製造方法（請求項１４３）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、配線溝を形成する工程と、前記接続孔および前記配線溝の内部に被置換膜を形成する工程と、前記接続孔および前記配線溝を含む領域に吸収膜と導電膜を順次形成する工程と、熱処理により、前記吸収膜を通過させて前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収膜に吸収させて拡散抑制材を形成することにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記導電膜を加工するとともに、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含むことを特徴とする。
【０１８０】
また、本発明に係る他の半導体装置の製造方法（請求項１４４）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成する工程と、前記接続孔の内部に被置換膜を形成する工程と、前記接続孔を含む領域に吸収膜を形成し、次いで導電膜を形成する工程と、熱処理により、前記吸収膜を通過させて前記被置換膜を前記導電膜と置換させるとともに、前記被置換膜を前記吸収膜に吸収させて拡散抑制材を形成することにより、前記接続孔の内部を前記導電膜で充填する工程と、前記導電膜を加工するとともに、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去し、前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体を形成する工程とを含むことを特徴とする。
【０１８１】
また、本発明に係る他の半導体装置の製造方法（請求項１４５）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、前記接続孔及び前記配線溝の少なくとも一方の内部に被置換膜を形成する工程と、前記接続孔及び前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜上に拡散抑制層を形成する工程と、前記拡散抑制層に吸収体を形成するとともに、熱処理により、前記被置換膜と前記導電膜を置換するとともに、前記被置換膜を吸収体に吸収させることにより、前記接続孔及び前記配線溝の内部を前記導電膜で充填する工程と、前記導電膜を加工し、前記配線溝及び前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程と、を含むことを特徴とする。
【０１８２】
また、本発明に係る他の半導体装置の製造方法（請求項１４６）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、前記接続孔及び前記配線溝の少なくとも一方の内部に被置換膜を形成する工程と、前記接続孔及び前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理することにより、前記被置換膜と前記導電膜を置換するとともに、拡散制御層を形成するとともに、前記被置換膜を吸収体に吸収させることにより、前記接続孔及び前記配線溝の内部を前記導電膜で充填する工程と、前記接続孔及び前記配線溝の内部を前記導電膜で充填する工程と、前記導電膜を加工し、前記配線溝及び前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含み、前記熱処理は、低温熱処理によって拡散抑制層を形成した後、高温熱処理によって前記被置換膜を吸収体に吸収させることを促進すること、を特徴とする。
【０１８３】
また、本発明に係る他の半導体装置の製造方法（請求項１４７）は、被接続体を有する半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、前記接続孔および前記配線溝の少なくとも一方の内部に被置換膜を形成する工程と、前記接続孔および前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成するとともに、熱処理により、前記被置換膜と前記導電膜を置換するとともに、前記被置換膜を吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記導電膜で充填する工程と、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成する工程とを含み、前記熱処理の熱処理温度と熱処理時間との組み合わせが、前記接続孔および前記配線溝の内部を充填した前記導電膜中に残留する前記被置換膜の構成材料に起因する前記導電膜の抵抗成分と、前記接続孔および前記配線溝の内部を充填した前記導電膜中に残留する前記吸収体の構成材料に起因する前記導電膜の抵抗成分との和が最小またはほぼ最小となるものであることを特徴とする。
【０１８４】
また、本発明に係る他の半導体装置の製造方法（請求項１４８）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成する置換吸収処理により、前記接続孔および前記配線溝の少なくとも一方の内部を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記置換吸収処理は、前記導電膜中に拡散してきた前記吸収体の構成材料が、前記導電膜の外部へ排出されるガス雰囲気中において行なうか、または前記置換吸収処理の後に、前記導電膜中に残留する前記吸収体の構成材料が、前記導電膜の外部へ排出されるガス雰囲気中において熱処理を行なうことを特徴とする。
【０１８５】
また、本発明に係る他の半導体装置の製造方法（請求項１４９）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させることにより、前記接続孔および前記配線溝の少なくとも一方の内部を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記被置換膜を前記吸収体に吸収させて生成された生成物を除去するとともに、前記導電膜を加工し、前記配線溝および前記接続孔の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成した後に、前記導電膜内に残留する前記吸収体の構成材料が、前記導電膜の外部へ排出されるガス雰囲気中において熱処理を行なうことを特徴とする。
【０１８６】
また、本発明に係る他の半導体装置の製造方法（請求項１５０）は、上記半導体装置の製造方法（請求項１４７，１４７，１４９）において、前記ガス雰囲気がＮ，Ｏ，Ｈ，Ｃ，Ｂ、またはこれらの元素のうちの少なくとも２つを含むガス雰囲気であることを特徴とする。
【０１８７】
また、本発明に係る他の半導体装置の製造方法（請求項１５１）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成する置換吸収処理により、前記接続孔および前記配線溝の少なくとも一方の内部を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記置換吸収処理の後に前記生成物を除去するとともに、前記導電膜を加工し、前記接続孔および前記配線溝の内部に前記導電膜を選択的に残置させて、前記接続孔に前記導電膜を含む接続体、前記配線溝に前記導電膜を含む配線をそれぞれ形成し、次に前記導電膜内に残留する前記吸収体の構成材料の固溶濃度の固溶限となる温度以上、かつ置換吸収処理の処理温度以下の温度まで昇温してから徐冷することにより、前記導電膜内に残留する前記吸収体の構成材料を前記導電膜の外部へ排出させ、次に前記導電膜の表面に排出された前記吸収体の構成材料を含む生成層を除去することを特徴とする。
【０１８８】
また、本発明に係る他の半導体装置の製造方法（請求項１５２）は、上記半導体装置の製造方法（請求項１４８，１４９，１５１）において、前記生成層の除去をＲＩＥエッチバック法またはＣＭＰ法を用いて行なうことを特徴とする。
【０１８９】
また、本発明に係る他の半導体装置の製造方法（請求項１５３）は、接続孔および配線溝の少なくとも一方の内部に形成された被置換膜を、該置換膜上に形成された導電膜と置換するとともに、前記被置換膜を吸収体に吸収させて生成物を生成する置換吸収処理により、前記接続孔および前記配線溝の少なくとも一方の内部を前記導電膜で充填する工程を含む半導体装置の製造方法において、前記置換膜上に形成する前記導電膜の厚さが前記置換吸収処理の際に、前記内部にまで拡散する前記吸収体の構成材料の量を軽減せしめるのに十分な厚さのものであることを特徴とする。
【０１９０】
また、本発明に係る他の半導体装置の製造方法（請求項１５４）は、被置換膜と、この被置換膜上に形成された導電膜と置換して、同一層の絶縁膜に形成された接続孔及び配線溝の少なくとも一方を、前記導電膜で充填する工程を含む半導体装置の製造方法において、前記接続孔及び前記配線溝の内部に、前記被置換膜を形成する工程と、前記接続孔及び前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜に吸収体を形成する工程と、前記吸収体上部に、吸収体の体積変化による導電膜への引っ張り応力に対し、相対的に圧縮応力を与える膜を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換するとともに、前記吸収膜に被置換膜を吸収する工程と、前記配線溝より上の前記被置換膜及び前記吸収膜を除去して、前記接続孔に前記導電体膜を含む接続体及び前記配線溝に前記導電体膜を含む配線の少なくとも一方を形成する工程とを含むことを特徴とする。
【０１９１】
また、本発明に係る他の半導体装置の製造方法（請求項１５５）は、被置換膜と、この被置換膜上に形成された導電膜と置換して、同一層の絶縁膜に形成された接続孔及び配線溝の少なくとも一方を、前記導電膜で充填する工程を含む半導体装置の製造方法において、前記接続孔及び前記配線溝の内部に、前記被置換膜を形成する工程と、前記接続孔及び前記配線溝を含む領域上に導電膜を形成する工程と、前記導電膜中に、被置換膜の構成元素や導電膜の構成元素を透過し、かつ吸収体の体積変化による導電膜への引っ張り応力を緩和する層を形成する工程と、前記導電膜に吸収体を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換するとともに、前記吸収膜に被置換膜を吸収する工程と、前記配線溝より上の前記被置換膜及び前記吸収膜を除去して、前記接続孔に前記導電体膜を含む接続体及び前記配線溝に前記導電体膜を含む配線の少なくとも一方を形成する工程とを含むことを特徴とする。
【０１９２】
また、本発明に係る他の半導体装置の製造方法（請求項１５６）は、被置換膜と、この被置換膜上に形成された導電膜と置換して、同一層の絶縁膜に形成された接続孔及び配線溝の少なくとも一方を、前記導電膜で充填する工程を含む半導体装置の製造方法において、前記接続孔及び前記配線溝の内部に、前記被置換膜を形成する工程と、前記接続孔及び前記配線溝を含む領域上に導電膜を形成する工程と、置換熱処理時に吸収膜が被置換膜を吸収する過程で、吸収前の体積と同程度か、収縮する吸収膜を形成する工程と、熱処理により、前記被置換膜を前記導電膜と置換するとともに、前記吸収膜に被置換膜を吸収する工程と、前記配線溝より上の前記被置換膜及び前記吸収膜を除去して、前記接続孔に前記導電体膜を含む接続体及び前記配線溝に前記導電体膜を含む配線の少なくとも一方を形成する工程とを含むことを特徴とする。
【０１９３】
また、本発明に係る他の半導体装置の製造方法（請求項１５７）は、上記半導体装置の製造方法（請求項１，８，１１，３６，３７，４３，４８，４９，５１，６０，６１，６３，６４，６５，６６，６７，８３，８６，８７，８８，９７，１０２，１０４，１１３，１３０，１３５，１３７，１４３，１４４，１４５，１４６，１４７，１４８，１４９，１５１，１５３，１５４，１５５，１５６）において、前記導電膜の構成材料がＡｌまたはＡｌ合金であり、前記被置換膜の構成材料がＳｉまたはＧｅであり、前記吸収体の構成材料がＴｉ、Ｈｆ、Ｖ、Ｚｒ、Ｗ、Ｃｏ、Ｎｉ、ＰｄまたはＦｅであることを特徴とする。
【０１９４】
本発明の第１の態様（請求項１〜２６）は、接続孔と配線溝をあわせ持つ構造において、被置換膜で接続孔および配線溝の内部を完全に充填しないことに特徴がある。
【０１９５】
本発明では、アスペクト比の高い凹部を充填する方法として、被置換膜を形成した後に、導電膜と置換する方法を用いている。被置換膜の成膜には段差被覆性の良い成膜法を用いることが好ましい。
【０１９６】
ここで、接続孔の底部を部分的に被置換膜で充填すれば、導電膜を埋め込む接続孔および配線溝からなる凹部のアスペクト比を緩和でき、アスペクト比の緩和させた凹部であれば、例えばスパッタとリフローを併用する従来の充填技術を用いても埋め込むことが可能となる。
【０１９７】
一般に、ＬＳＩに用いられる配線のアスペクト比（配線厚／配線幅）は、１を越えることは少ない。さらに配線溝の溝長手方向では、スパッタ粒子の入射角（基板法線方向と粒子進行方向がなす角度）が大きくなってもシャドウイングの影響を避けられ、通常スパッタのような生産性は高いが、指向性の低い成膜方法を用いても、充填が容易である。
【０１９８】
また、被置換膜の量を低減できるため、導電膜中に残留する被置換膜の構成材料による配線抵抗の増大を抑制でき、さらに置換時間の短縮や置換温度の低温化などが可能となり、プロセスマージン、プロセスウィンドウが広がる。
【０１９９】
本発明の第２の態様（請求項２７〜３５）は、バリア膜の形成位置に特徴がある。
【０２００】
例えば、配線溝内面のバリア膜は、本来の反応や拡散を防止する効果とは別に、配線の信頼性を向上させる効果がある。すなわち、配線に電流が流れてエレクトロマイグレーションを起こした場合や、周辺材料からの応力によりストレスマイグレーションを起こした場合には、配線には多数のボイドやヒロックが発生するが、このとき配線周囲にバリア膜があれば、電流はバリア膜を通じて流れ続けることができ、配線断線故障が発生しない。
【０２０１】
また、バリア膜は材質によって下層配線などの被接続体の表面の自然酸化膜を還元することができ、接続孔底面の被接続体上にバリア膜を形成することによって、自然酸化膜を介さずに接続体と被接続体を直接電気的に接続することが可能となり、コンタクト抵抗を低減できる。
【０２０２】
一方、プラグと配線を同一材料で形成すれば、マイグレーションに対する拡散障壁がなくなり、信頼性を向上させることができる。ＥＭ、ＳＭ耐性向上や低抵抗化に対しては、適宜その目的に合わせて構造を選択すればよい。
【０２０３】
本発明の第３の態様（請求項３６〜４２）は、被置換膜を、導電膜を充填する際のヌレ性を向上させる膜として用い、導電膜の充填が終了した後に、不要な被置換膜膜を除去することを特徴とする。
【０２０４】
例えば、スパッタ法とリフロー法を組み合わせた導電膜の充填方法では、接続孔や配線溝内面のヌレ性が導電膜の充填特性に大きく影響する。一般に、リフローではヌレ性を向上させる膜はライナーと呼ばれ、アスペクト比の高い接続孔や配線溝を薄く被覆する必要がある。
【０２０５】
実施形態で詳細を説明するが、通常のＣＶＤ法により、高アスペクト比の凹部を容易に被覆形成できるＳｉ膜は、Ａｌ膜とのヌレがよく、ライナー材量として適している。
【０２０６】
さらに、ライナーは導電膜充填後は、マイグレーションに対する拡散障壁となるため、残留させないことが望ましい。さらに、配線溝内面に形成されたライナーは、実効的に配線溝内の低抵抗の導電膜体積を減少させ、配線抵抗を増大させる問題があり、この点からもライナーを残留させないことが望ましい。
【０２０７】
このような観点から、ライナー（被置換膜）と導電膜を相互拡散させて置換し、別領域で吸収体に吸収させて残留させない方法は効果的である。
【０２０８】
本発明の第４の態様（請求項４３〜５０）は、被置換膜表面の自然酸化膜や不純物を除去した後、置換吸収工程を行なうことを特徴としている。
【０２０９】
被置換膜表面に形成された自然酸化膜や付着した不純物は、被置換膜と導電膜の相互拡散を妨げ、置換時間を長引かせたり、導電膜と被置換膜との置換や吸収体による被置換膜の吸収が不十分となって配線抵抗を増大させる原因となる。
【０２１０】
このような自然酸化膜や不純物による配線抵抗の増大を防止するには、自然酸化膜などを除去する方法、自然酸化膜などを生じさせない方法、自然酸化膜などを分解する方法が考えられる。これらの選択は、その前後工程や基板の搬送方式（枚様式かバッチ式かなど）に依存するため、個々のプロセスに適した選択を行なえばよい。
【０２１１】
本発明の第５の態様（請求項５１〜５７）は、下層配線などの被接続体の表面に形成された自然酸化膜や不純物を除去した後に被置換膜を形成することを特徴としている。
【０２１２】
本発明のように、プラグや配線を導電膜で置換して形成する場合、置換工程より以前の被置換膜の充填工程において、被接続体表面のクリーニングを行なうことが重要となる。被接続体表面に絶縁物である自然酸化膜や不純物が存在すると、被接続体とその上の配線との間のコンタクト抵抗が増大するという問題が生じる。
【０２１３】
本発明の第６の態様（請求項５８〜８２）は、表面に凹凸部を有する導電膜を用いたり、熱処理を行ったり、複数の吸収体を形成することによって、置換を高速化することを特徴とする。
【０２１４】
特に、基板面内方向や導電膜深さ方向に吸収体を複数形成する場合、各分散吸収体のオーバーラップ部分を極力少なくすることにより、導電膜と吸収体との界面の面積を効果的に増加させることができる。また、接続孔や配線溝の内部に吸収体や生成物が残留しないようにすることが、配線抵抗の低抵抗化には重要である。
【０２１５】
本発明の第７の態様（請求項８３〜８６）は、熱処理により被置換膜を導電膜と置換して、接続孔や配線溝の内部を導電膜で充填するとともに、置換された被置換膜を吸収体に吸収させる際に、導電膜の抵抗を増加を抑制するものである。
【０２１６】
上記熱処理の際に、導電膜中に固溶する被置換膜の構成材料の量は、熱処理温度によって決定される。そこで、本発明では、上記熱処理として、多段階熱処理を用い、具体的には、高温から低温へ変化させる熱処理と、熱処理後徐々に冷却する熱処理を用いている。
【０２１７】
すなわち、本発明では、高温熱処理（好ましくは短時間の高温熱処理）で、置換・充填・吸収した後、温度を下げることによって、導電膜中の被置換膜の構成材料の固溶限を低下させる。
【０２１８】
これにより、上記高温熱処理の際に導電膜中に固溶した被置換膜の構成材料は、下げた温度に対応した固溶限値になるまで、導電膜外に排出される。その結果、導電膜中の被置換膜の構成材料は十分に少なくなり、導電膜の抵抗の増加を効果的に抑制できるようになる。このような簡便な熱処理を行なうことにより、導電膜の本来の抵抗に対応した低抵抗の配線を得られるようになる。
【０２１９】
また、本発明の第８の態様（請求項８７）は、一旦置換吸収を行なって形成した接続体や配線内に残留する被置換膜の構成材料を、再度上面に吸収体を形成して熱処理することにより、残留している被置換膜の構成材料を再吸収でき、配線抵抗の増加をより効果的に防止できる。
【０２２０】
また、下層配線などの被接続体を導電膜の置換吸収により形成した場合には、熱処理により被置換膜を導電膜と置換し、被置換膜を吸収体に吸収させる際に、被接続体に残留する被置換膜の構成材料を、接続孔内の接続体を介して吸収体に再吸収させることができる。
【０２２１】
本発明の第９の態様（請求項８８〜９６）では、信頼性向上のためや、配線抵抗の低下のために、置換吸収処理中または前記置換吸収処理後に、導電膜に被置換膜および吸収体の構成元素とは異なる元素（添加元素）を加えている。
【０２２２】
あらかじめ添加元素が含まれた導電膜を用いると、置換吸収熱処理の際に、添加元素が被置換膜の構成材料や、吸収体の構成材料と反応する可能性がある。このような場合、置換吸収では単一元素からなる導電膜を用いて行ない、後から添加元素を添加する本発明を用いればよい。
【０２２３】
また、置換吸収処理中または後の導電膜中には被置換膜の構成材料が含まれているが、この導電膜中に添加元素を添加すると、被置換膜の構成材料の固溶限が低下する場合があり、さらなる低抵抗化が可能となる。このとき、添加元素が導電膜と反応して著しく抵抗を増大させる材料の組み合わせは避ける。
【０２２４】
本発明の第１０の態様（請求項９７〜９９）では、導電膜中の被置換膜の構成材料の拡散速度が、吸収体の構成材料の拡散速度を上回るようにしている。
【０２２５】
この関係を満たす場合のみ、導電膜を充填すべき位置にある被置換膜が吸収体方向へ拡散し、被置換膜を吸収体に吸収させることができる。
【０２２６】
また、吸収体に被置換膜の構成材料が吸収される場合、つまり、生成物を形成する場合、被置換膜の構成材料の吸収は継続するが、このとき、生成物が吸収体の導電膜中への拡散または吸収体と導電膜の反応を抑制するバリア層として働く場合がある。上記拡散速度の関係に満たし、かつこのような働きを持つバリア膜を積極的に吸収体と導電膜の間に形成する方法も有効である。
【０２２７】
本発明の第１１の態様（請求項１００〜１１２）では、導電膜を被置換膜と置換させることにより導電膜の充填を行なっているが、吸収体は用いてない。すなわち、本発明では、導電膜を被置換膜と置換させるとともに、置換された被置換膜を導電膜の表面に析出させ、この析出した被置換膜をそのまま残すか、不要であれば除去している。
【０２２８】
導電膜と被置換膜の組み合わせを適当に選択すれば、真空中またはガス雰囲気中での熱処理により、被置換膜の構成材料またはその化合物膜を導電膜の表面に容易に析出させることができる。したがって、本発明によれば、吸収体を用いずに済むので、被置換膜と導電膜との置換を利用した導電膜の充填プロセスを簡略化することができる。
【０２２９】
さらに、被置換膜の構成材料として、ガス雰囲気中で化合物ガスを形成する材料を選択した場合、そのガス雰囲気で熱処理を行えば、導電膜の表面に析出した被置換膜が化合物ガスの形で除去されるので、後工程の被置換膜の除去工程が不要になる。
【０２３０】
本発明の第１２の態様（請求項１１３〜１２０）は、１回の熱処理により、各層の絶縁膜に形成された接続孔および被置換膜の内部の被置換膜を、一括して導電膜と置換させているので、プロセスを大幅に簡略化できる。
【０２３１】
さらに、被置換膜の構成材料として、融点の高い材料を選択すれば、Ａｌのような低融点金属とは異なり、熱の影響により変形することがないため、成膜温度の高い絶縁膜を用いることができる。
【０２３２】
成膜温度の高い絶縁膜は、膜中の水分などの不純物が少ないため、電流リーク特性が向上するなどして、デバイスの信頼性が改善される。また、一括して置換吸収させる場合は、下層にＡｌのような変形が問題になる低融点材料がないため、高温の熱処理を施すことができ、被置換膜の量が多くても、置換時間はさほど必要としない。
【０２３３】
本発明の第１３の態様（請求項１２１〜１２９）によれば、接続孔の内部が高融点金属からなる接続体で充填され、その接続体が配線の上面において高融点金属を含む高融点導電膜と接している構造を簡単に形成できる。
【０２３４】
このような構造であれば、仮に配線にエレクトロマイグレーションやストレスマイグレーションによるボイドが生じても、配線の上面の高融点導電膜により接続体に通電を続けることが可能であり、デバイスの信頼性が向上する。さらに、接続体を配線溝内に突出させれば、配線との接触面積が広くなり、コンタクト抵抗を低減できる。
【０２３５】
本発明の第１４の態様（請求項１３０〜１３４）では、被置換膜と導電膜を置換させ、吸収体に吸収させた後に配線溝の外部に残存する、余剰の吸収体、吸収によって形成された生成物、余剰の導電膜を順次除去している。
【０２３６】
異なる材料からなる積層膜をＣＭＰによって一括研磨することは、研磨剤や研磨布を個々組み合わせる必要があり、プロセス上の煩雑さを伴う場合がある。このような場合、本発明のように、上層部分をウエットエッチングまたはドライエッチングすれば、ＣＭＰプロセスを１回で済ませることができ、プロセスの簡略化が図れる。
【０２３７】
本発明の第１５の態様（請求項１３５〜１４６）では、被置換膜に拡散促進材または拡散抑制材を含有させている。被置換膜に拡散促進材を含有させることにより、被置換膜と導電膜との間における相互拡散を促進させることが可能である。また、被置換膜に拡散抑制材を含有させることにより、吸収膜の導電膜中への拡散を抑制することが可能である。
【０２３８】
本発明の第１６の態様（請求項１４７〜１５３）では、吸収体の構成材料の導電膜への拡散を抑制させている。その結果、吸収体の構成材料の導電膜への拡散による導電膜の抵抗の上昇を防止することが可能である。
【０２３９】
本発明の第１７の態様（請求項１５４〜１５６）では、導電膜への引っ張り応力に対し、相対的に圧縮応力を与える膜、引っ張り応力を緩和する層、または収縮する吸収膜を形成している。その結果、導電膜中のボイドの形成を抑制することが可能である。
【０２４０】
【発明の実施の形態】
以下、図面を参照しながら本発明の種々の実施形態について説明する。
【０２４１】
実施形態１
図３および図４を参照して、本実施形態に係る半導体装置の製造方法について説明する。
【０２４２】
まず、素子が形成されたＳｉ基板（不図示）上に第１の配線層１を形成する。異なる第１の配線層１は絶縁膜２により互いに分離されている。次に、全面に層間絶縁膜３を形成する。
【０２４３】
次に、フォトリソグラフィとＲＩＥを用いて層間絶縁膜３に第１の配線層１に達する深さの接続孔４、この接続孔４を含む領域に配線溝５を順次形成する。すなわち、第１の配線層１に接続する接続孔４および配線溝５を順次形成する。
【０２４４】
なお、本実施形態では、接続孔４を含まない領域にも、配線溝５を形成している。次に、全面にバリア膜としてのＴｉＮ膜６をスパッタ法により形成する（図３（ａ））。図４に、この段階の断面斜視図を示す。
【０２４５】
次に、接続孔４の内部にボイドが発生しないように、全面にＳｉ膜７をＬＰ−ＣＶＤ法を用いて堆積する（図３（ｂ））。
【０２４６】
ＣＶＤ法を用いると、Ｓｉ膜はコンフォーマルに堆積するため、接続孔４の開孔径の半分以上の膜厚でＳｉ膜７を形成すれば、少なくとも接続孔４の内部を完全にＳｉ膜７で充填することができる。
【０２４７】
また、ＬＰ−ＣＶＤ法に用いれば、多結晶Ｓｉ膜、アモルファスＳｉ膜、ボロン添加アモルファスＳｉ膜などの複数種のＳｉ膜を堆積することができるが、本発明において使用するＳｉ膜の種類には限定はない。Ｓｉ膜の膜種によって置換速度などの置換挙動に違いが生じる。このような違いを考慮して適宜選択すればよい。
【０２４８】
また、各々のＳｉ膜は堆積温度が異なるため、下層構造によっては使用できない場合がある。
【０２４９】
例えば、第１の配線層１がＷやＷＳｉなどのように高融点金属または高融点金属化合物からなるものであれば、堆積温度が６００℃程度必要な多結晶Ｓｉでも問題ないが、第１の配線層１がＡｌのような低融点金属からなるものである場合には、堆積温度が３５０〜４５０℃程度で形成できるアモルファスＳｉ膜またはボロン添加アモルファスＳｉ膜であることが望ましい。
【０２５０】
なぜならば、低融点金属からなる第１の配線層１に接続する接続孔が開口された状態で基板を加熱した場合、配線層周辺の絶縁物からのストレスにより、低融点金属が接続孔内に隆起し、その結果、配線部分にボイドなどが発生するという問題が生じるからである。
【０２５１】
また、ボロン添加アモルファスＳｉ膜は、Ｓｉ2 Ｈ6 およびＢ2 Ｈ6 の２つの原料を混合して形成するＳｉ膜である。ここで、Ｂ2 Ｈ6 は、Ｓｉ2 Ｈ6 の分解を促進する効果がある。したがって、ボロン添加アモルファスＳｉ膜の場合、堆積温度の低温化を容易に行なうことができる。
【０２５２】
次に、ＣＦ4 ガスを使用したＣＤＥにより、Ｓｉ膜７を少なくとも接続孔４の内部に残すようにエッチング除去する（図３（ｃ））。
【０２５３】
ＣＤＥは、ＣＦ4 などのハロゲンを含むガスをマイクロ波放電により分解してＦ* （Ｆラジカル）などの活性なハロゲンラジカルを生成し、これを基板表面に導入することによって、被エッチング基体を等方的にエッチングするというものである。
【０２５４】
ＣＤＥでＣＶＤにより堆積したＳｉ膜７を堆積膜厚分エッチングすれば、接続孔４の内部に充填されたＳｉ膜７を残して、他の部分のＳｉ膜７を除去することができる。
【０２５５】
また、ＦラジカルによるＳｉのエッチング速度は、条件を調整すれば、ＴｉＮやＳｉＯ2 のエッチング速度に比べて５０倍以上速くでき、配線溝形状が変形することはない。なお、Ｓｉ膜７の除去はＲＩＥエッチバック法を用いても実現できる。
【０２５６】
ところで、パターンレイアウトによっては、Ｓｉ膜７の量が多くなる場合がある。この場合、後工程の熱処理により、Ｓｉ膜７をＡｌ膜と置換するための熱処理時間が長くなるため、配線溝および接続孔の内部に残すＳｉ量は、図８に示すように、適宜調整する。
【０２５７】
本実施形態では、Ｓｉ膜７を全面堆積した後に、Ｓｉ膜７を接続孔内部に残すように除去する場合について説明したが、選択ＣＶＤ法により、接続孔内部を充填してもよいし、他の方法でもよい。選択ＣＶＤ法を用いれば、後工程においてＳｉ膜７を除去する必要がなくなり、工程数の削減が可能となる。
【０２５８】
また、ＣＭＰ法を用いて、接続孔４および配線溝５の内部以外のＳｉ膜７を除去した後に、ＣＤＥエッチバック法あるいはＲＩＥエッチバック法を用いて、配線溝５内のＳｉ膜７を除去して、少なくとも接続孔４の内部にＳｉ膜７を残留させるプロセスでもよい。
【０２５９】
ここで、Ｓｉ膜７を形成した後に直接ＣＤＥエッチバックやＲＩＥエッチバックを行わないのは、図６（ａ）に示すように、幅の異なる配線溝５が存在した場合、形成したＳｉ膜７の膜厚分、エッチバックにより表面を後退させると、図６（ｂ）に示すように、幅の広い配線溝５ではその内部のＳｉ膜７は除去されるが、Ｓｉ膜７で完全充填された幅の狭い配線溝ではその内部にＳｉ膜７が残ってしまう。
【０２６０】
このような幅の狭い配線溝が密集するパターンレイアウトとなっていた場合、密集部ではＳｉ量が多く、Ｔｉ膜９で吸収できないＳｉ膜７がノジュール化する可能性がある。このような場合、上述したようにＣＭＰを施した後（図７（ａ））、エッチバックにより接続孔４の内部にＳｉ膜７を残留させればよい（図７（ｂ））。
【０２６１】
また、レジストを基板全面に形成し、レジストとＳｉ膜７のエッチング速度が同じになるように調整して、エッチバックするレジストエッチバック法を用いて、段差のあるＳｉ膜７を均等な高さに残す方法でもよい。
【０２６２】
また、少なくとも配線溝の幅の半分以上の厚さにＳｉ膜７を堆積すれば、全ての凹部を充填することができ、後のエッチバック工程でＳｉ膜７の上面の高さが上下する問題はなくなる。
【０２６３】
しかし、この場合、Ｓｉを必要以上厚く堆積する必要があり、堆積時間が長くなる問題が派生的に生じる。一般にＳｉのＣＶＤでは、供給律速状態では堆積速度は速いが段差被覆性には乏しく、一方、反応律速では堆積速度は遅いが段差被覆性に優れる。
【０２６４】
本発明では、接続孔の内部は段差被覆性よく形成する必要があるため、反応律速状態での堆積が望ましい。しかし、配線溝を含めた全ての凹部を充填するためには厚膜化が必要となり、堆積時間が長くなる。
【０２６５】
このような場合、接続孔を充填する段階は段差被覆性のよい反応律速状態で行ない、後の厚膜化の段階は堆積速度の速い供給律速状態で行なえばよい。これにより、段差被覆性の改善と堆積時間の短時間化の両方を同時に実現することができる。このような段階的な成膜方法は、特にスループットが長くなる枚葉式ＣＶＤ装置を用いる場合において有効である。
【０２６６】
次に、真空中でＳｉ膜７の表面の自然酸化膜や、ＦやＣなどの不純物をＡｒイオンスパッタ（逆スパッタ）により除去した後、Ｓｉ膜７の表面の再酸化や汚染を抑制するために、真空連続的にＡｌ膜８、Ｔｉ膜９をスパッタ法を用いて全面に順次形成する（図４（ｄ））。なお、Ａｌ膜８は、純Ａｌ膜でもＣｕなどを含むＡｌ合金膜でもよい。
【０２６７】
上記Ａｒイオンスパッタは、基板に高周波電力を投入して放電を発生し、電離したＡｒイオンを基板の自己バイアスによって引き込みエッチングする物理的エッチングなどを用いればよい。
【０２６８】
また、Ａｌ膜８のスパッタ法は通常のスパッタ法でよいが、配線溝内部までＡｌ膜８を形成する必要があり、また、段差被覆性よく形成することが望まれるので、指向性スパッタ法を用いたり、指向性スパッタ法と加熱スパッタ法を組み合わせたリフロー法を用いてもよい。
【０２６９】
また、自然酸化膜や不純物の除去の後、真空連続的にＡｌ膜８、Ｔｉ膜９を形成するのは、例えばクラスターツールを用いればよい。クラスターツールは、付帯したウェハ搬送機構により、複数の真空チャンバー間を基板搬送できる複合装置であり、このような装置を用いれば、自然酸化膜除去プロセスやスパッタプロセスを大気開放せずに真空中で連続的に行なうことができる。
【０２７０】
次に、４５０℃、１時間の熱処理により、Ｓｉ膜７をＡｌ膜８と置換させるとともに、このＳｉ膜７とＴｉ膜９とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜９にＳｉ膜７を吸収させる（図４（ｅ））。
【０２７１】
図において、１０は、シリサイド反応に寄与しなかった余剰なＴｉ膜９と、上記Ｔｉシリサイドとを示している（以下、Ｔｉ・Ｔｉシリサイド膜という）。Ｔｉ・Ｔｉシリサイド膜１０において、Ａｌ膜８側にはＴｉシリサイド膜、表面側にはＴｉ膜が多い。
【０２７２】
このときの熱処理には、枚様式、バッチ式熱処理装置のどちらの装置を用いてもよい。
【０２７３】
最後に、Ｔｉ・Ｔｉシリサイド膜１０、余剰なＡｌ膜８をＣＭＰ法を用いて除去する。この際、基板上部のバリア膜としてのＴｉＮ膜６もＣＭＰ法により除去する（図４（ｆ））。この結果、接続孔４および配線溝５の内部にはそれぞれＡｌ膜８からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０２７４】
本実施形態では、被置換膜、導電膜および吸収膜として、それぞれ、Ｓｉ膜７、Ａｌ膜８およびＴｉ膜９を用いる場合について説明した。この場合、Ｓｉ膜７とＡｌ膜８が置換し、かつＳｉ膜はその上のＴｉ膜９とシリサイド反応を起こすことによって吸収される。
【０２７５】
これは、熱処理により、Ｓｉ膜７とＡｌ膜８が相互拡散を起こし、Ａｌ膜８中を拡散したＳｉ膜７のＳｉ原子がＴｉ膜９に到達して、シリサイド反応が起こるからである。Ｔｉ膜９の近傍では、シリサイド反応のためＳｉ濃度が減少して濃度勾配が生じているため、さらにＳｉ原子はＴｉ膜９の方向へ拡散してＴｉ膜９に吸収される。
【０２７６】
また、本実施形態では、Ｓｉ膜７をＣＤＥエッチバック法により配線溝内部まで除去しているため、Ａｌ膜８と置換するＳｉ膜７の量（Ｓｉ量）が少なくて済み、置換に要する熱処理時間を短くすることができる。
【０２７７】
また、配線溝５のうち、接続孔４から離れた部分では、Ａｌ膜８中のＳｉ量が低くなるため、配線層全体の低抵抗化が可能となる。
【０２７８】
また、Ｓｉ量を少なくて済むことにより、吸収体であるＴｉ膜９の膜厚を薄膜化できるとともに、生成されるＴｉシリサイドの厚さも薄くなり、Ｔｉ・Ｔｉシリサイド膜１０の除去に必要な時間を短縮できる。
【０２７９】
また、Ｓｉ量を少なくて済むことにより、、Ｓｉノジュールの生成も抑制でき、Ｓｉノジュールによる抵抗上昇を抑制できる。また、Ｓｉノジュールの生成を抑制できることから、ＣＭＰ法を用いた除去工程におけるＳｉノジュールに起因するスクラッチ等の発生を防止できる。
【０２８０】
本実施形態では、接続孔４と配線溝５を形成した後にバリア膜６を形成することにより、接続孔４および配線溝５の内面全体にバリア膜６が被着した構造を形成したが、図９に示すように、他の構造も実現できる。
【０２８１】
例えば、接続孔４と配線溝５を形成した後にバリア膜６を形成する場合、段差被覆性の低いスパッタ法を用いてバリア膜６を形成すれば、接続孔４の底面にはバリア膜６がない配線構造を形成できる（図９（ａ））。
【０２８２】
また、第１の配線層１がＡｌ配線層である場合、接続孔４の底面にあるバリア膜４は、エレクトロマイグレーション（ＥＭ）の拡散障壁となり、拡散速度の不連続性を生じ、ＥＭ耐性の劣化の要因になる。
【０２８３】
しかし、配線溝５の内面に形成されたバリア膜６は、ＥＭによって配線部にボイドが発生した場合、電流を流す補償導線となり、ＥＭ耐性を向上させる側面もある。したがって、図９（ａ）の構造とすれば、接続孔４の底面および配線部の信頼性をともに向上させることができる。
【０２８４】
また、これとは逆に第１の配線層１がＷ配線層である場合、Ａｌ膜８との反応を抑制するためにバリア膜６が必要である。この場合は、接続孔４と配線溝５を形成した後に、指向性の高いスパッタ法やＣＶＤ法を用いれば、接続孔４の底面にもバリア膜６を形成できる（図９（ｂ））。
【０２８５】
また、接続孔４を形成した後、バリア膜６を形成し、次いで配線溝５を形成すれば、接続孔４の内面にのみバリア膜６を形成することが可能である（図９（ｃ））。
【０２８６】
また、配線溝５を形成した後にバリア膜６を形成し、次いで接続孔４を形成すれば、接続孔４に形成せず、配線溝５にバリア膜６を形成することが可能である（図９（ｄ））。
【０２８７】
また、バリア膜６を形成した後に接続孔４および配線溝５を形成すれば、接続孔４および配線溝５以外の部分にバリア膜６を残すことが可能である（図９（ｅ））。この場合、バリア膜は絶縁性材料を用いる。
【０２８８】
また、この他にも、配線層の上面のみにバリア膜６を形成する構造が可能である。例えば、図９（ｆ）に示すように、配線溝５にＡｌ膜８を充填した後に、余剰なＡｌ膜８、Ｔｉ・Ｔｉシリサイド膜をＣＭＰで除去する際、ＣＭＰ研磨時間を長くすれば、ディッシングの影響により、配線層であるＡｌ膜８の上面が層間絶縁膜３の表面より１段下がった構造になる。
【０２８９】
この上にバリア膜６を形成した後、このバリア膜６をＣＭＰ研磨することにより、配線層の上面のみにバリア膜６を残すことができる。
【０２９０】
また、この他にも、Ｗ−ＣＶＤのように、導電性材料上のみに材料を堆積できる選択ＣＶＤを用いても同様の構造が実現できる。
【０２９１】
さらに上面にバリア膜１１のある第１の配線層１へ接続する接続孔４をＲＩＥ法を用いて形成する際、第１の配線層１の上面のバリア膜１１を除去することも可能であるし（図１０（ａ））、バリア膜１１の表面でＲＩＥを停止することも可能である（図１０（ｂ））。
【０２９２】
また、形成する膜はバリア膜に限らず、ＣＭＰ停止層でもよく、両方の性質を兼ね備えたものでもよい。ＣＭＰ停止層は、Ａｌ膜８のＣＭＰ研磨速度と比べて研磨速度の低い材料であれば、導電膜、絶縁膜のどちらでもよいが、絶縁膜の場合、接続孔４の底面にないことが前提である。
【０２９３】
実施形態２
図１１および図１２を参照して、本実施形態の半導体装置の製造方法について説明する。
【０２９４】
まず、素子が形成されたＳｉ基板（不図示）上に第１の配線層１を形成する。異なる第１の配線層１は絶縁膜２により互いに分離されている。次に、全面に第１の層間絶縁膜３を形成する。
【０２９５】
次に、フォトリソグラフィとＲＩＥを用いて第１の層間絶縁膜３に第１の配線層１に達する深さの接続孔を形成する。すなわち、第１の配線層１に接続する接続孔を形成する。
【０２９６】
次に、ＬＰ−ＣＶＤ法を用いてＳｉ膜７を全面に形成した後、ＣＭＰ法を用いて接続孔内部にＳｉ膜７が残るようにＳｉ膜７を研磨する（図１１（ａ））。
【０２９７】
次に、全面に第２の層間絶縁膜１２を形成し（図１１（ｂ））、次に、フォトリソグラフィー工程とＲＩＥ工程を用いて層間絶縁膜１２を加工して配線溝を形成する（図１１（ｃ））。図１１（ｂ）の工程において、第２の層間絶縁膜１２の厚さは、後工程で形成する第２の配線層の厚さと同程度にする。
【０２９８】
次に、真空中でＳｉ膜７の表面の自然酸化膜と不純物をＡｒイオンスパッタにより除去した後、Ｓｉ膜７の表面の再酸化や汚染を抑制するために、真空連続的にＡｌ膜８、Ｔｉ膜９を順次スパッタにより形成する（図１２Ｄ）。
【０２９９】
次に、４５０℃、１時間の熱処理により、Ｓｉ膜７をＡｌ膜８と置換させるとともに、このＳｉ膜７とＴｉ膜９とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜９にＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０が形成される（図１２（ｅ））。
【０３００】
最後に、Ｔｉ・Ｔｉシリサイド膜１０、余剰なＡｌ膜８をＣＭＰ法を用いて除去する。この結果、接続孔４および配線溝５の内部にはそれぞれＡｌ膜８からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される（図１２（ｆ））。
【０３０１】
本実施形態でも、実施形態１と同様にＡｌ膜８と置換するＳｉ膜７の量が少なくて済むため、Ａｌ膜８中に固溶するＳｉ量を減らすことができ、これにより、配線部の低抵抗化が可能となる。
【０３０２】
また、本実施形態では、第１の層間絶縁膜３上に、直接、第２の層間絶縁膜１２を形成する場合について説明したが、第１の層間絶縁膜３上にＲＩＥ停止層を形成してもよい。
【０３０３】
例えば、第２の層間絶縁膜１２に対してＲＩＥにおける選択比の高い絶縁膜を第１の層間絶縁膜３上に形成し、配線溝の形成時にＲＩＥ停止層とすれば、配線溝の形成時に生じるトレンチング（配線溝底面が湾曲する現象）を抑制することができる。
【０３０４】
また、接続孔を形成した後にバリア膜としてＴｉＮ膜を形成し、その後にＳｉ膜７を形成してもよい。このようにバリア膜を形成すれば、接続孔の底面における第１配線層１とＡｌ膜７との反応を抑制することができる。
【０３０５】
実施形態３
図１３を参照して、本実施形態の半導体装置の製造方法について説明する。
【０３０６】
まず、素子が形成されたＳｉ基板（不図示）上に第１の配線層１を形成する。異なる第１の配線層１は絶縁膜２により互いに分離されている。次に、全面にＳｉＯ2 からなる層間絶縁膜３を形成する。
【０３０７】
次に、フォトリソグラフィとＲＩＥを用いて層間絶縁膜３に配線層１に達する深さの接続孔を形成する。すなわち、第１の配線層１に接続する接続孔を形成する。
【０３０８】
次に、接続孔の内部にボイドが発生しないように、全面にＳｉ膜７をＬＰ−ＣＶＤ法を用いて堆積した後、ＣＭＰ法を用いてＳｉ膜７を少なくとも接続孔の内部に残すように研磨除去する（図１３（ａ））。
【０３０９】
次に、フォトリソグラフィとＲＩＥを用いて、層間絶縁膜３に配線溝５を形成する（図１３（ｂ））。配線溝５は接続孔の領域を含むように形成する。
【０３１０】
次に、真空中でＳｉ膜７の表面の自然酸化膜や不純物をＡｒイオンスパッタ （逆スパッタ）により除去した後、Ｓｉ膜７の表面の再酸化や汚染を抑制するために、真空連続的にＡｌ膜８、Ｔｉ膜９をスパッタ法を用いて全面に順次形成する（図１３（ｃ））。
【０３１１】
次に、４５０℃、１時間の熱処理により、Ｓｉ膜７をＡｌ膜８と置換させるとともに、このＳｉ膜７とＴｉ膜９とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜９にＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０が形成される（図１３（ｄ））。
【０３１２】
最後に、Ｔｉ・Ｔｉシリサイド膜１０、余剰なＡｌ膜８をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝５の内部にはそれぞれＡｌ膜８からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される（図１３（ｅ））。
【０３１３】
本実施形態では、層間絶縁膜３の構成材料としてＳｉＯ2 を用いている。エッチング条件を調整すれば、ＲＩＥによるＳｉＯ2 のエッチング速度は、Ｓｉのそれよりも速い。このため、ＲＩＥを用いて層間絶縁膜３に配線溝５を形成すると、図１１Ｂに示すように、Ｓｉ膜７は配線溝５の表面から突出することになる。
【０３１４】
これにより、Ｓｉ膜７とＡｌ膜８との接触面積が増加し、Ａｌ膜８中へのＳｉの拡散経路が増加するため、Ｓｉ膜７とＡｌ膜８との置換を容易に行なえるようになる。
【０３１５】
実施形態４
図１４を参照して、本実施形態の半導体装置の製造方法について説明する。
【０３１６】
まず、素子が形成されたＳｉ基板（不図示）上に第１の配線層１を形成し、次に、層間絶縁膜３に接続孔４、配線溝５を順次形成する（図１４（ａ））。
【０３１７】
次に、接続孔４の底面に露出した第１の配線層１の表面の自然酸化膜などを除去する。次に、全面にＳｉ膜７をＣＶＤ法を用いて形成した後、Ｓｉ膜７をＣＭＰにより研磨して、接続孔４および配線溝５の内部にＳｉ膜７を選択的に残置させる（図１４（ｂ））。
【０３１８】
次に、真空中でＳｉ膜７の表面の自然酸化膜や不純物を除去した後、バイアススパッタ法によりＡｌ８膜を、通常のスパッタ法によりＴｉ膜９を真空連続的に全面に順次形成する（図１４（ｃ））。
【０３１９】
バイアススパッタ法は、カソード電極側にスパッタターゲットを設置し、基板を設置するアノード電極側に高周波電力などを投入してプラズマを発生させ、基板に印加される自己バイアスでＡｒイオンを基板に引き込みながら成膜を行なう成膜方法である。
【０３２０】
バイアススパッタ法は、基板に引き込まれるＡｒイオンの物理的エッチング効果により、段差被覆性の高い成膜を行なえるスパッタ法であるが、形成された膜中に多量のＡｒガスを含み、膜中に多くの空洞が生じ、膜質がポーラスとなる欠点がある。
【０３２１】
しかし、本実施形態では、積極的に空洞のできる成膜条件でＡｌ膜８をバイアススパッタ法により形成する。
【０３２２】
次に、例えば、約４００℃、３０分間の熱処理により、Ｓｉ膜７をＡｌ膜８と置換させるとともに、このＳｉ膜７とＴｉ膜９とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜９にＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０が形成される（図１４（ｄ））。
【０３２３】
最後に、Ｔｉ・Ｔｉシリサイド膜１０、配線溝以外の余剰なＡｌ膜８をＣＭＰ法を用いて除去する。この結果、接続孔４および配線溝５の内部にはそれぞれＡｌ膜８からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される（図１４（ｅ））。
【０３２４】
本実施形態では、導電膜としてバイアススパッタによって形成したポーラスなＡｌ膜８を用いた。このようなポーラスなＡｌ膜８は結晶性が低く、多結晶膜ではあるが結晶粒径が著しく小さい。
【０３２５】
したがって、ポーラスなＡｌ膜８中を横切る結晶粒界の総面積は、緻密な多結晶Ａｌ膜に比べて大きく、拡散しやすい粒界が多いため、ポーラスなＡｌ膜８中におけるＡｌ原子の自己拡散は速くなる。
【０３２６】
一般に、このような自己拡散の速いＡｌ膜で形成されたＡｌ配線は、エレクトロマイグレーション耐性およびストレスマイグレーション耐性が低く、配線として使用することができない。
【０３２７】
しかし、本実施形態では、最初に形成したポーラスなＡｌ膜を直接配線として使用するのではなく、接続孔４および配線溝５の内部に充填されたＳｉ膜７と置換されたＡｌ膜８を配線層として用いるので、配線部はポーラスにはならず問題にならない。
【０３２８】
なぜならば、置換反応は個々のＡｌ原子とＳｉ原子との相互拡散に起因しているため、マクロなＡｌ膜質によらないためである。すなわち、Ｓｉ膜７との置換の際に、配線層として十分な緻密性を有するＡｌ膜に変わる。
【０３２９】
さらに、ポーラスなＡｌ膜はＡｌ原子の自己拡散速度が速いだけでなく、Ｓｉ膜７（被置換膜）のＳｉ原子のＡｌ膜中の拡散を促進することもできる。Ａｌ膜８中のＳｉ拡散を促進できれば、短時間でＴｉ膜９（吸収膜）にトラップさせることができ、置換吸収工程の短縮化および低温化が図れる。
【０３３０】
このような効果は、Ａｌ膜８のポーラス化に限らず、拡散速度を速くする点で、アモルファス化も同様に効果がある。さらに、Ａｌ膜８のポーラス化、アモルファス化のみならず、Ｓｉ膜７のポーラス化、アモルファス化も同様に、Ａｌ（導電膜の構成材料）のＳｉ膜７（被置換膜）中への拡散速度を促進するため、置換吸収工程の短縮化および低温化の効果がある。
【０３３１】
実施形態５
図１５および図１６を参照して、本実施形態の半導体装置の製造方法について説明する。
【０３３２】
まず、素子が形成されたＳｉ基板（不図示）上に第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。
【０３３３】
次に、フォトリソグラフィとＲＩＥを用いて層間絶縁膜３に第１の配線層１に達する深さの接続孔４、この接続孔４を含む領域に配線溝５を順次形成する。すなわち、第１の配線層４に接続する接続孔４および配線溝５を順次形成する（図１５（ａ））。
【０３３４】
次に、全面にＳｉ膜７をＬＰ−ＣＶＤ法を用いて薄く堆積する。すなわち、接続孔４および配線溝５の内部を完全に埋め込まない浅いＳｉ膜７を形成する（図１５（ｂ））。本実施形態では、Ｓｉ膜７を被置換膜の他に、Ａｌとヌレ性のよいライナーとしても用いる。
【０３３５】
次に、指向性スパッタ法を用いて、無加熱で例えば全膜厚（最終膜厚）の１／３程度の厚さのＡｌ膜８を全面に形成した後、通常のスパッタ法を用いて、真空連続的に基板を加熱しながら、残りの全膜厚の２／３程度の厚さのＡｌ膜８を全面に形成する（図１５（ｃ））。
【０３３６】
ここで、指向性スパッタ法としては、例えば、コリメーションスパッタ法や低圧−長距離スパッタ法を用いればよい。加熱しながらＡｌ膜８をスパッタ形成すると、Ａｌ膜８の流動性が高くなるので、接続孔４および配線溝５の内部をＡｌ膜８で容易に埋め込むことができる。
【０３３７】
また、基板を加熱しながら通常のスパッタでＡｌ膜８を形成すると、飛来したスパッタ粒子（Ａｌ粒子）の持つ運動エネルギーにより、Ａｌ膜８の表面拡散が加速され、低温短時間で接続孔および配線溝の内部をＡｌ膜８で埋め込むことがが可能となる。
【０３３８】
次に、スパッタ法を用いて真空連続的にＴｉ膜９を全面に形成する（図１６（ａ））。
【０３３９】
次に、４５０℃、１時間の熱処理により、Ｓｉ膜７をＡｌ膜８と置換させるとともに、このＳｉ膜７とＴｉ膜９とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜９にＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０が形成される（図１６（ｂ））。
【０３４０】
最後に、Ｔｉ・Ｔｉシリサイド膜１０、余剰なＡｌ膜８をＣＭＰ法を用いて除去する。この際、基板上部のバリア膜としてのＴｉＮ膜６もＣＭＰ法により除去する（図１６（ｃ））。この結果、接続孔４および配線溝５の内部にはそれぞれＡｌ膜８からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０３４１】
実施形態６
まず、素子が形成されたＳｉ基板上に第１の配線層を形成し、次に、全面に層間絶縁膜を形成する。
【０３４２】
次に、フォトリソグラフィとＲＩＥを用いて上記層間絶縁膜に第１の配線層１に達する深さの接続孔、この接続孔を含む領域に配線溝を順次形成する。すなわち、第１の配線層に接続する接続孔および配線溝を順次形成する。
【０３４３】
次に、ＬＰ−ＣＶＤ法を用いて、接続孔および配線溝の内面を被覆する薄いＳｉ膜を形成する。
【０３４４】
例えば、接続孔の開孔径が０．３μｍ、深さ０．９μｍである場合、Ｓｉ膜の厚さは５〜５０ｎｍ程度でよい。このような薄いＳｉ膜は、Ａｌ膜とヌレ性のよいライナーとして用いることができる。
【０３４５】
次に、指向性スパッタ法を用いて、無加熱で厚さ０．８μｍのＡｌ膜を全面に形成した後、真空連続的に基板を４００〜５００℃で加熱する。この加熱時にＡｌ膜は流動して接続孔および配線溝の内部を充填する。
【０３４６】
ここで、Ａｌ膜は指向性スパッタを用いて形成しているが、接続孔の底部ではＡｌ膜は薄膜化してしまう。薄膜化したＡｌ膜は、加熱により凝集して分離しやすく、分離した場合、Ａｌ膜の表面拡散の経路がなくなり、流動しなくなる。
【０３４７】
しかし、本実施形態では、下地層としてＡｌ膜とヌレ性のよいＳｉ膜があるので、Ａｌ膜は凝集分離を起こしにくく、接続孔および配線溝の内部にＡｌ膜を埋め込むことができる。また、ＳｉとＡｌは相互拡散するため、Ａｌ膜の流動とともに、徐々にＳｉ膜のＳｉはＡｌ膜中に拡散してゆく。
【０３４８】
次に、基板温度をＡｌ膜の流動温度に保持しながら、スパッタ法を用いて全面にＴｉ膜を形成する。このとき、Ｓｉ膜とＡｌ膜とが置換する。さらに、この置換の際に、Ａｌ膜中を拡散したＳｉはＡｌ膜の表面（上面）でＴｉ膜とシリサイド反応を起こし、安定なＴｉ・シリサイド膜が形成される。
【０３４９】
最後に、Ｔｉ膜、Ｔｉシリサイド膜、配線溝外の余剰なＡｌ膜をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０３５０】
実施形態７
まず、素子が形成されたＳｉ基板上に第１の配線層を形成し、次に、全面に層間絶縁膜を形成する。
【０３５１】
次に、フォトリソグラフィとＲＩＥを用いて上記層間絶縁膜に第１の配線層に達する深さの接続孔、この接続孔を含む領域に配線溝を順次形成する。すなわち、第１の配線層に接続する接続孔および配線溝を順次形成する。
【０３５２】
次に、スパッタ法を用いて、全面にバリア膜としてのＴｉＮ膜を形成する。
【０３５３】
次に、ＬＰ−ＣＶＤ法を用いて、接続孔および配線溝の内面を被覆する薄いＳｉ膜を形成する。このＳｉ膜は、被置換膜の他に、Ａｌの核発生を増加させる膜としても用いられる。
【０３５４】
次に、ＣＶＤ法を用いて、全面にＡｌ膜を形成する。ここで、原料としてはジメチルアルミニウムハイドライドを用い、基板温度は３００〜４００℃程度に設定する。
【０３５５】
このとき、Ａｌ膜の下地はＳｉ膜であるので、つまり、多数のＡｌの核があるため、Ａｌ膜は均一に成長する。したがって、接続孔および配線溝の内部はＡｌ膜により充填される。
【０３５６】
次に、基板温度を４５０℃に上昇させるとともに、真空連続的にＴｉ膜をスパッタ法により形成する。この昇温過程、Ｔｉスパッタ過程において、Ｓｉ膜がＡｌ膜と置換するとともに、このＳｉ膜とＴｉ膜とがシリサイド反応して、Ｔｉシリサイド膜が形成されることにより、Ｔｉ膜にＳｉ膜が吸収させる。
【０３５７】
このとき、Ａｌ膜とＳｉ膜の置換が不十分である場合、Ｔｉ膜の形成後も加熱を継続するとよい。
【０３５８】
最後に、Ｔｉ膜、Ｔｉシリサイド膜、余剰なＡｌ膜をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０３５９】
実施形態８
本実施形態は、上記第１〜第７の実施形態の全てに適用できる。
【０３６０】
接続孔や配線溝の内部にＳｉ膜を充填する方法において、Ｓｉ膜を形成した後にＣＭＰ法により接続孔や配線溝の外部の余剰なＳｉ膜を除去した場合、Ｓｉ膜の表面にはＣＭＰ研磨剤が残留する可能性がある。
【０３６１】
また、ＣＤＥエッチバック法やＲＩＥエッチバック法により接続孔や配線溝の外部の余剰なＳｉ膜を除去した場合、Ｓｉ膜の表面にはハロゲン化物が残留する可能性がある。
【０３６２】
さらに、接続孔や配線溝の内部にＳｉ膜を充填した後に、大気開放した場合、Ｓｉ膜の表面には自然酸化膜が形成され、あるいは大気中のＣなどの付着や汚染が生じる。
【０３６３】
このような自然酸化膜や不純物はＡｌとＳｉの置換反応、すなわち相互拡散を妨げ、残留物による抵抗上昇や置換反応に要する時間が長くなるなどの問題が生じる。
【０３６４】
ここで、Ｓｉ膜の表面の自然酸化膜を除去するには、希ＨＦや弗化アンモニウムなどを用いたウエットエッチングが効果がある。さらに、１０ｐｐｂ以下の容存酸素量の超純水を用いてＳｉ膜の表面の水素終端すれば、大気放置による自然酸化を効果的に抑制することができる。
【０３６５】
また、Ｓｉ膜の表面の自然酸化膜や不純物を除去するには、Ａｒイオンスパッタによるドライエッチングが効果がある。さらにドライエッチング後に、真空連続的にＡｌ膜を形成すれば、Ｓｉ膜の表面の再酸化を効果的に抑制することができる。
【０３６６】
また、接続孔および配線溝の内部にＳｉ膜を形成する方法として、全面にＳｉ膜を形成した後に、接続孔の内部に残すようにＳｉ膜をＣＤＥエッチバックやＲＩＥエッチバックのようなドライプロセスを用いて除去する場合、真空連続的にＡｌ膜を形成することにより、Ｓｉ膜の表面の再酸化を効果的に抑制することができる。
【０３６７】
また、接続孔および配線溝の内部に形成されたＳｉ膜上の自然酸化膜は極めて薄いため、Ａｌによって還元することができる。したがって、例えば、基板を加熱しながら、スパッタする加熱スパッタを用いれば、Ａｌ膜の形成時に自然酸化膜を還元し、相互拡散のパスを確保することができる。
【０３６８】
実施形態９
本実施形態は、上記第１〜第７の実施形態の全てに適用できる。さらに、上記第１〜第７の実施形態に上記第８の実施形態を適用した各々に対しても適用できる。
【０３６９】
接続孔と接続する第１の配線層の表面には、自然酸化膜や不純物が存在し、このような自然酸化膜や不純物は、上下配線層間のコンタクト抵抗を増加させる原因となる。
【０３７０】
このような自然酸化膜や不純物を除去するには、Ｓｉ膜の形成前に真空中でＡｒイオンスパッタやハロゲンを含むエッチングガスを用いて化学的エッチングを行なうことが有効であり、さらに配線層表面の再酸化を抑制するためには、真空連続的にＳｉ膜を形成することが有効である。
【０３７１】
ここで、Ａｒイオンスパッタのような物理エッチングは、枚葉式装置で行なうことが必須とされるため、自然酸化膜などを除去した後のＳｉ膜の形成も枚葉式装置で行なうことが望ましい。
【０３７２】
これに対し、エッチングガスを用いた化学的エッチングは、枚様式装置でもバッチ式装置でも行なうことが可能であり、自然酸化膜などを除去した後のＳｉ膜の形成は枚様式装置およびバッチ式装置の一方に限定されることない。
【０３７３】
また、この他にも、Ｔｉのような還元性物質からなる膜を第１の配線層の表面に形成することにより、Ａｌ配線層の表面の自然酸化膜を還元してもよい。Ｔｉは非常に還元性の高い材料で、Ａｌ配線層の表面の酸化膜（Ａｌ2 Ｏ3 膜）を還元することができ、さらに、Ｔｉが形成されることによりコンタクト抵抗が低くなる。
【０３７４】
しかし、ＴｉとＳｉとはシリサイド反応を起こすため、Ｓｉ膜とＡｌ膜との置換反応を用いた本発明においては、Ｓｉ膜とＡｌ膜を置換する前に、Ｔｉ膜とＳｉ膜とが反応してＴｉシリサイド膜が形成され、このＴｉシリサイド膜による悪影響の心配がある。これに対しては、真空連続的にＴｉ膜上にバリア膜としてＴｉＮ膜を形成することが有効であり、これにより、シリサイド反応の抑制とコンタクト抵抗の低下を同時に実現することができる。
【０３７５】
実施形態１０
図１７を参照して、本実施形態の半導体装置の製造方法について説明する。
【０３７６】
まず、素子が形成されたＳｉ基板（不図示）上にＡｌからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。
【０３７７】
次に、フォトリソグラフィとＲＩＥを用いて第１の層間絶縁膜３に第１の配線層１に達する深さの接続孔、この接続孔を含む領域に配線溝を順次形成する。すなわち、第１の配線層１に接続する接続孔および配線溝を順次形成する。
【０３７８】
次に、接続孔の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。次に、接続孔および配線溝の内部にボイドが発生しないように、全面にＳｉ膜７をＣＶＤ法を用いてステップカバレッジよく堆積した後、接続孔および配線溝５の内部のみにＳｉ膜７が残るように、ＣＭＰ法またはＣＤＥ法を用いて余剰なＳｉ膜７を除去する（図１７（ａ））。
【０３７９】
次に、Ｓｉ膜７の表面の自然酸化膜を、ウエット表面処理またはドライ表面処理により、例えば、逆スパッタにより除去した後、全面にＡｌ膜８を堆積する。
【０３８０】
このとき、図１７（ａ）の工程で、ＣＤＥ法を用いてＳｉ膜７を配線溝の内部まで除去した場合には、配線溝の内部が充填されるようにＡｌ膜８を形成する。なぜならば、配線溝の内部がＡｌ膜８で充填されていない場合、後工程においてＴｉ膜が配線溝の内部にも形成され、これにより、Ｓｉ膜とＡｌ膜の置換後に、Ｔｉ膜やＴｉシリサイド膜を除去できなくなる可能性があるからである。
【０３８１】
次に、基板を真空連続的に別チャンバ内に搬送した後、Ｔｉターゲットと基板と間にシャドウマスクを配置し、このシャドウマスクを介してＡｌ膜８上にＴｉ膜９ａを形成する。シャドウマスクを用いることにより、Ａｌ膜８上に、一定のピッチで配列された複数のＴｉ膜９ａが形成されることになる。
【０３８２】
次に、全面にＡｌ膜８を堆積した後、シャドウマスクを用いてこのＡｌ膜８上にＴｉ膜９ａを真空連続的に形成する。このとき、シャドウマスクの配置位置を先の場合のそれとずらしておく。この結果、先の複数のＴｉ膜９ａに対して、平面的に形成位置が一定量ずれた複数のＴｉ膜９ａが形成され、Ｔｉ膜９ａの上下方向におけるオーバーラップ部分が少なくなる。この後、全面にＡｌ膜８を再度形成する（図１７（ｂ））。
【０３８３】
このように、Ａｌ膜８と複数のＴｉ膜９ａの堆積工程を交互に行なえば、Ａｌ膜８とＴｉ膜９ａとの接触面積が実効的に増加する。また、Ｔｉ膜９ａの上下方向におけるオーバーラップ部分が少ないので、次工程の熱処理によりＡｌ膜８中を拡散してくるＳｉ原子をより効果的にＴｉ膜９ａにトラップすることができる。
【０３８４】
また、このように真空連続で、複数のＡｌ膜８とのＴｉ膜９ａと堆積工程を繰り返すことにより、Ａｌ膜８とＴｉ膜９ａとの接触界面では自然酸化膜が形成されない。
【０３８５】
Ｓｉ膜７とＡｌ膜８との相互拡散が生じ、Ｓｉ膜７とＴｉ膜９ａとのシリサイド化反応が生じる際に、各々の膜の界面に自然酸化膜が形成されていると、自然酸化膜により相互拡散が抑制され、さらには自然酸化膜がシリサイド化反応の反応障壁となり、シリサイド化反応が抑制される可能性がある。
【０３８６】
これらの抑制を回避するために、自然酸化膜を除去する工程が必要になるが、本実施形態のように、吸収膜である複数のＴｉ膜９ａを真空連続で堆積することにより、自然酸化膜を除去する工程を行なう必要がなくなる。
【０３８７】
次に、例えば４５０℃、１時間の熱処理により、Ｓｉ膜７をＡｌ膜８と置換させるとともに、このＳｉ膜７とＴｉ膜９ａとをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜９ａにＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０が形成される（図１７（ｃ））。
【０３８８】
このとき、本実施形態では、Ａｌ膜８とＴｉ膜９ａとの実効的な接触面積が大きく、Ｔｉ膜９ａの上下方向におけるオーバーラップ部分が少ないので、図１７（ｃ）における置換吸収工程は効率の高いものとなる。
【０３８９】
すなわち、Ａｌ膜８中を拡散してきたＳｉ膜７のＳｉ原子は、Ａｌ膜８とＴｉ膜９ａとの界面においてトラップ（シリサイド化）されるが、本実施形態では、Ａｌ膜８とＴｉ膜９ａとの実効的な接触面積が大きいので、上記トラップの起こる確率が高くなり、置換吸収工程を短時間で行なうことができる。
【０３９０】
本実施形態では、複数のＴｉ膜９ａからなる層が２層の場合について説明したが、層数を増やすことにより、置換吸収工程の時間をさらに短縮できるようになる。
【０３９１】
最後に、Ｔｉ・Ｔｉシリサイド膜１０、余剰なＡｌ膜８をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜８からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０３９２】
なお、本実施形態では、シャドウマスクを用いて、同一層に複数のＴｉ膜９ａを形成する方法について説明したが、フォトリソグラフィとＲＩＥあるいはウエットエッチングによるパターニング工程を用いてもよい。
【０３９３】
この場合、シャドウマスクを用いて形成したＴｉ膜９ａと比較して、より微細なＴｉ膜を形成することができるため、よりＡｌ膜８との接触面積が増加し、より効率的にＳｉ膜を吸収することができる。
【０３９４】
さらに、この方法によれば、同一層内の複数のＴｉ膜のレイアウトを下層Ｓｉ層の量に合わせて配置することも可能であり、余剰のＴｉ膜を形成することなく、Ｓｉ膜の吸収を実現できる。
【０３９５】
この方法を具体的に説明すると以下の通りである。
【０３９６】
まず、素子が形成されたＳｉ基板上にＡｌからなる第１の配線層を形成し、次に、全面に層間絶縁膜を形成する。
【０３９７】
次に、フォトリソグラフィとＲＩＥを用いて第１の層間絶縁膜に第１の配線層に達する深さの接続孔、この接続孔を含む領域に配線溝を順次形成する。すなわち、第１の配線層に接続する接続孔および配線溝を順次形成する。
【０３９８】
次に、接続孔の底面に露出した第１の配線層の表面の自然酸化膜を表面処理によって除去する。次に、接続孔および配線溝の内部にボイドが発生しないように、全面にＳｉ膜をＣＶＤ法を用いてステップカバレッジよく堆積した後、接続孔および配線溝の内部のみにＳｉ膜が残るように、ＣＭＰ法またはＣＤＥ法を用いて余剰なＳｉ膜を除去する。
【０３９９】
次に、全面にＡｌ膜を堆積する。ここで、先の工程で、ＣＭＰ法またはＣＤＥ法を用いて配線溝の内部のＳｉ膜もエッチングして、配線溝の内部がＳｉ膜で完全には充填されていない下地構造を形成した場合には、配線溝の内部が完全に充填されるようにＡｌ膜を堆積する必要がある。
【０４００】
なぜならば、配線溝の内部が完全に充填されていない場合、後工程において形成するＴｉ膜が配線溝の内部にも形成され、Ｔｉ膜、後工程において生成されるＴｉシリサイド膜を、後工程で除去できなくなる可能性があるためである。
【０４０１】
次に、Ｔｉ膜を真空連続的にＡｌ膜上に堆積する。
【０４０２】
次に、フォトリソグラフィとＲＩＥを用いて、少なくとも、接続孔および配線溝の上部に堆積されたＴｉ膜を分割する。
【０４０３】
このとき、Ｔｉ膜下のＡｌ膜が十分に残るようなエッチング選択比で、Ｔｉ膜をエッチング加工するか、または配線溝の内部が充填されたＳｉ膜が十分に残るようなエッチング選択比で、Ｔｉ膜およびＡｌ膜を同時にエッチング加工した後に、再度表出したＳｉ膜、Ｔｉ膜およびＡｌ膜の表面の自然酸化膜を除去する工程を経て、再度、Ａｌ膜により配線溝の内部が完全に充填されるように堆積してもよい。
【０４０４】
ここで、Ａｌ膜を再度充填するのは、上述のようにＳｉの下地に対する充填率によっては、後工程において、Ｔｉ膜が配線溝の内部に形成され、後の除去工程において、Ｔｉ膜や、Ｔｉシリサイド膜を除去でなくなる可能性があるためである。
【０４０５】
上記のようにＴｉ膜を分割した後、Ｔｉ膜、Ａｌ膜の表面の自然酸化膜、Ｓｉ膜も表出した場合にはその表面の自然酸化膜も除去した後、分割したＴｉ膜により形成された凹部の間にボイド等が生じないように、ロングスロースパッタ、コリメーションスパッタ等の異方性のスパッタ法を用いて、再度、全面にＡｌ膜を堆積する。
【０４０６】
各々の膜の表面にはＴｉ膜の分割工程時に自然酸化膜が形成されるために、後工程（熱処理による置換吸収工程）において、Ａｌ膜中を拡散してくるＳｉとＴｉ膜とのシリサイド化反応が阻害されると同時に、ＳｉとＡｌの拡散が抑制される可能性が高い。
【０４０７】
そこで、ＡｌとＳｉの拡散と、ＳｉとＴｉのシリサイド化反応とからなる、置換反応を促進するために、Ｔｉ膜の分割工程後に、上述したＴｉ膜、Ａｌ膜、Ｓｉ膜の表出した各々の表面の自然酸化膜の除去を行なう。
【０４０８】
また、Ｔｉ膜の分割後、ボイド等が生じないように（Ｔｉ膜とＡｌ膜との界面に空隙がないように）、Ａｌ膜を堆積するのは、置換吸収工程の際にＳｉが拡散によってＴｉ膜に十分到達し、シリサイド化する経路を確保するためである。
【０４０９】
このようにＡｌ膜と分割されたＴｉ膜とを形成すれば、Ｔｉ膜とＡｌ膜とが接触する表面積が実効的に増加し、置換吸収を効率よく行なうことができる。
【０４１０】
すなわち、Ａｌ膜中を拡散してきたＳｉはＴｉ膜とＡｌ膜との界面において、トラップ（シリサイド化）されるため、Ｔｉ膜とＡｌ膜との界面の増加はトラップ確率を増加させ、これにより置換吸収工程を短時間で行なうことができる。
【０４１１】
このようなＴｉ膜の分割工程とＡｌ堆積の工程を複数回繰り返せば、置換吸収をより効率的に行なうことができる。
【０４１２】
なお、Ｔｉ膜の分割工程とＡｌ膜の堆積工程を繰り返す際に、下層の分割されたＴｉ膜の領域と上層の分割されたＴｉ膜の領域が、接続孔または溝配線の内部に充填されたＳｉ膜に対して、重ならないようにＴｉ膜をパターニングしていくことによって、さらに効率よく下方のＳｉをトラップすることができる。
【０４１３】
次に、例えば約４５０℃以上の熱処理により、Ｓｉ膜をＡｌ膜と置換するとともに、Ｓｉ膜とＴｉ膜とをシリサイド反応させて、Ｔｉシリサイドを形成することにより、Ｔｉ膜にＳｉ膜を吸収させる。
【０４１４】
最後に、シリサイド反応に寄与しなかったＴｉ膜、Ｔｉシリサイド膜、余剰なＡｌ膜８をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０４１５】
また、本実施形態では、シャドウマスクを用いてＴｉ膜を分割し、かつＡｌ膜と積層化する場合について説明したが、単純にＴｉ連続膜とＡｌ膜を積層化しても、Ａｌ膜上に１層形成するよりも置換時間を短くできる。
【０４１６】
さらに、Ｔｉ膜を薄膜化した場合、Ｔｉ膜はミクロには網目構造となるため、Ａｌ膜中を拡散してきたＳｉ原子は、Ｔｉ膜または先にシリサイド反応した薄いＴｉシリサイド層を通過して上層Ｔｉとシリサイド反応できる。すなわち、薄膜化したＴｉ膜を多層にわたりＡｌ膜と多層するとその効果は大きくなる。
【０４１７】
さらに、本発明の骨子は導電膜と吸収膜の接触面積を増加させることにあり、導電膜の表面に凹凸を形成することでも、接触面積の増加が図れる。以下、この方法について具体的に説明する。
【０４１８】
例えば、Ａｌ膜をスパッタ形成する場合、基板を加熱しながらスパッタ形成すると、Ａｌ膜の成膜初期にはＡｌの凝集が起こり、Ａｌ塊が形成される。このようなＡｌ塊があると、後に飛来するＡｌスパッタ粒子は基板上を拡散して、Ａｌ塊に吸収されながら成長するため、表面が大きな凹凸部を有するＡｌ膜が形成される。
【０４１９】
このような表面に大きな凹凸部を有するＡｌ膜の表面にＴｉ膜を形成すれば、Ａｌ膜とＴｉ膜の接触面積を増加させることができ、下方のＳｉ膜のＳｉ原子のトラップ確率を高くすることができる。
【０４２０】
さらには、形成したＡｌ膜にイオン注入法を用いてＴｉを導入し、Ａｌ膜の表面部分にＴｉを分散させてもよい。イオン注入法では、ＡｌとＴｉの反応を起こさずにＡｌ膜中にＴｉを存在させることができ、かつＡｌの結晶性を崩し、自己拡散係数の高いアモルファス状態のＡｌ膜を形成できるため、後工程である置換工程における置換時間を短縮化できる。
【０４２１】
実施形態１１
図１８および図１９を参照して、本実施形態の半導体装置の製造方法について説明する。
【０４２２】
まず、素子が形成されたＳｉ基板（不図示）上に第１のＡｌ配線層１を形成する。異なる第１の配線層１は、絶縁膜２により互いに分離されている。次いで、前面に層間絶縁膜３を形成する（図１８（ａ））。
【０４２３】
次に、フォトリソグラフィーとＲＩＥを用いて、層間絶縁膜３に第１の配線層に達する深さの接続孔４、この接続孔を含む領域に配線溝５を順次形成する（図１８（ｂ））。すなわち、第１の配線層１に接続する接続孔４および配線溝５を順次形成する。
【０４２４】
次に、接続孔４の内部にボイドが発生しないように、全面にボロン添加アモルファスＳｉ膜７をＬＰ−ＣＶＤ法を用いて堆積する。その後、ＣＤＥにより、Ｓｉ膜７を少なくとも接続孔４の内部に残すように、エッチング除去する（図１８（ｃ））。
【０４２５】
次に、Ｓｉ膜７表面の自然酸化膜と不純物をＡｒイオンスパッタで除去した後、真空雰囲気で連続的にＡｌ膜８をスパッタにより形成する（図１８（ｄ））。
【０４２６】
次に、４５０℃、１時間の電気炉での熱処理により、Ａｌ中にＳｉを拡散させてＡｌ膜８中にＳｉを混合する。この熱処理では、Ａｌ表面には凹凸が形成され、ＳｉはＡｌ膜中を拡散し、一部はＡｌ中で均一にノジュール化している（図１９（ｅ））。
【０４２７】
次に、Ａｌ表面およびＡｌ表面に析出したＳｉ表面の自然酸化膜と不純物をＡｒイオンスパッタで除去した後、真空連続的にＴｉ膜９をスパッタにより形成する（図１９（ｆ））。
【０４２８】
次に、４５０℃、１時間の熱処理により、Ａｌ中のＳｉとＴｉ膜とをシリサイド反応させ、ＴｉＳｉ化合物を形成することにより、Ｔｉ膜にＳｉを吸収させる。この工程では、上層１０として、ＴｉＳｉ化合物層のほかにＡｌＴｉ化合物層１０も形成される（図１９（ｇ））。
【０４２９】
次に、Ｔｉ膜、ＴｉＳｉ化合物層、ＡｌＴｉ化合物層、余剰なＡｌ膜をＣＭＰ法を用いて除去する。この結果、接続孔４および配線溝５の内部にはそれぞれＡｌからなるＡｌプラグ８ａおよびＡｌ配線層（第２の配線層）８ｂが形成される（図１９（ｈ））。
【０４３０】
実施形態１０で説明したように、Ａｌの加熱スパッタではＡｌ表面に凹凸が生じる。Ａｌ膜表面に凹凸を形成することでＴｉ膜との接触面積を増加させることができ、Ｓｉのトラップ確率を高くすることができる。このようなＡｌ表面凹凸は、本実施形態のようにＡｌ膜を形成した後の熱処理によっても実現でき、同様の効果が得られる。
【０４３１】
さらに、本実施形態のようにＳｉがＡｌ膜中に拡散、混合するために十分な時間の熱処理を行えば、Ａｌ膜中のＳｉの均一化を図ることができる。ＬＳＩの配線パターンレイアウトによっては、Ｓｉ量の多い領域や少ない領域が混在する。すなわち、下方にＳｉ量が少ない場合と比較して下方のＳｉ量が多い場合、上方のＴｉ膜はより多くのＳｉをシリサイド化により吸収しなくてはならない。熱処理時間は、基板上の最大Ｓｉ量領域の置換を終了させる時間で決定されるため、プロセス時間が長くなる。従って、本実施形態のように予め、Ａｌ膜中のＳｉ分布の均一化を図れば、置換に要する時間が軽減され、全体としてのプロセス時間は短くできる。
【０４３２】
さらに、Ｓｉを上層Ｔｉに吸収させる熱処理を施した場合、第１のＡｌ配線層や第２のＡｌ配線層内にボイドが生じる場合がある。このようなボイドは、Ｓｉを吸収することによって体積増加するＡｌ表層部とＳｉ拡散によって体積減少する配線溝部や接続孔部に生じる応力勾配が原因であると考えられる。
【０４３３】
本実施形態では、ＳｉをＴｉに吸収させる熱処理の前に、ＡｌとＳｉを拡散、混合（一部置換）させるための熱処理を行うことを特徴としている。この方法を用いれば、先の熱処理によりＡｌ膜中のＳｉの分布が均一化されるため、ＳｉをＴｉに吸収させる熱処理では、Ｓｉ濃度勾配に起因する応力勾配を緩和できる。
【０４３４】
本実施形態では、Ｔｉを形成する前に電気炉を用いて熱処理する方法について説明したが、Ｓｉ量が少ない場合は拡散、混合のための熱処理時間は短くてもよく、実施形態１０で説明したように、基板を加熱しながらＡｌを形成する方法でもよい。このような場合、クラスターツールを用いて真空連続的にＴｉの形成を行えば、ＡｌやＡｌ表面に析出したＳｉ表面には自然酸化膜は成長せず、除去工程を省くことができる。
【０４３５】
さらに、Ａｌを形成した後に基板を加熱してＴｉを形成する方法でも、同様の効果が得られる。この場合、Ｔｉの形成時間に比較してＳｉをＴｉに吸収させる時間が長く必要であるならば、加熱してＴｉを形成した後に、電気炉での熱処理を追加してもよい。このように吸収膜であるＴｉを形成する前に基板を加熱すれば、Ａｌを熱膨張させることができ、応力緩和に効果がある。
【０４３６】
実施形態１２
図２０および図２１を参照して、本実施形態の半導体装置の製造方法について説明する。
【０４３７】
まず、素子が形成されたＳｉ基板（不図示）上に第１のＡｌ配線層１を形成する。異なる第１の配線層１は、絶縁膜２により互いに分離されている。次いで、全面に層間絶縁膜３を形成する（図２０（ａ））。
【０４３８】
次に、２００ｎｍの膜厚のＴｉ膜９をスパッタにより形成する（図２０（ｂ））。
【０４３９】
次に、フォトリソグラフィーによりＴｉ膜９上にレジストパターン２１ａを形成し、Ｔｉ膜９と層間絶縁膜３を順次ＲＩＥによってエッチングし、配線溝５を形成する。（図２０（ｃ））。この時、Ｔｉ膜９のＲＩＥにはＣｌ系ガスを、層間絶縁膜３のＲＩＥにはＦ系ガスを用いる。さらに、レジストパターン２１ａをアッシング除去する（図２０（ｄ））。
【０４４０】
次に、レジストパターン２１ｂを形成し、このレジストパターン２１ｂをマスクとして用いて、ＲＩＥにより層間絶縁膜３に第１の配線層１に達する深さの接続孔４を形成する（図２０（ｅ））。その後、レジストパターン２１ｂを除去し、その結果、第１の配線層１に接続する接続孔４および配線溝５が形成される（図２１（ｆ））。
【０４４１】
次に、接続孔４の内部にボイドが発生しないように、全面にボロン添加アモルファスＳｉ膜７をＬＰ−ＣＶＤ法を用いて堆積する。次に、ＣＤＥにより、Ｓｉ膜７を少なくとも接続孔４の内部に残すようにエッチング除去する（図２１（ｇ））。
【０４４２】
次に、層間絶縁膜３上のＴｉ膜９の表面とＳｉ膜７の表面の自然酸化膜と不純物をＡｒイオンスパッタで除去した後、真空連続的にＡｌ膜８をスパッタにより形成する（図２１（ｈ））。
【０４４３】
次に、４５０℃、１時間の電気炉での熱処理により、ＡｌとＳｉを置換させるとともに、ＳｉとＴｉ膜とをシリサイド反応させ、Ｔｉシリサイドを形成することによりＴｉ膜にＳｉを吸収させる。この工程では、Ｔｉシリサイド層のほかにＡｌＴｉ層も形成される（図２１（ｉ））。参照符号１０は、これらの層を示している。
【０４４４】
次に、配線溝外部のＡｌ膜、Ｔｉ膜、Ｔｉシリサイド層、ＡｌＴｉ化合物層をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌからなるＡｌプラグ８ａおよびＡｌ配線層（第２の配線層）８ｂが形成される（図２１（ｊ））。
【０４４５】
実施形態１０では、Ａｌ膜中に複数のＴｉ層を配列する方法について説明したが、本実施形態のように、Ａｌ膜底部に複数のＴｉ層を配列してもよく、同様にＳｉ原子のトラップ効率を高めることができる。また、本実施形態では配線溝形成とのＴｉパターニングを同時に行うことができるため、実施形態１０のようにシャドウマスクを用いてＴｉパターンを形成しなくてよく、実用面で問題となるシャドウマスクから剥離するＴｉダストを低減することができる。
【０４４６】
また、Ｔｉ膜をＡｌ上に形成した場合、ＳｉとＡｌを置換するとともに、Ｓｉを上層Ｔｉに吸収させる熱処理工程において、第１Ａｌ配線層、接続孔内および第２Ａｌ配線層内にボイドが生じる場合がある。このようなボイドは、Ｔｉ／Ａｌ界面に形成されるＡｌＴｉ合金層やＳｉを吸収することによって形成されるＴｉＳｉ層の体積変化に起因する応力勾配によって引き起こされていると考えられる。ボイドはこのＡｌに加わる応力を緩和するために発生し、配線溝外部のＡｌ除去後も第１Ａｌ配線層、接続孔内および第２Ａｌ配線層内にボイドが残存する。配線内のボイドは配線断線や信頼性の劣化という問題となり、改善が必要である。
【０４４７】
実施形態１０で説明した方法では、Ａｌ膜最表面にはＴｉ層がないため、ＴｉＳｉ層やＡｌＴｉ層から拘束を受けることはなくなる。この場合、Ａｌ膜下方ではＴｉＳｉ反応やＡｌＴｉ合金化反応に伴う体積変化を生じてＡｌ膜には応力が加わるが、Ａｌ表面が自由に変形できるため、配線溝内、接続孔内および第１Ａｌ配線層内にボイドを発生することなく応力を緩和する事ができる。
【０４４８】
さらに本実施形態では、Ｓｉをシリサイド化させて吸収させるＴｉ膜をＡｌ膜底部に形成することを特徴としている。このようにＴｉ膜をＡｌ膜下方に配置すると、Ａｌ表面はＴｉＳｉ層やＡｌＴｉ層から拘束を受けることはなくなる。この場合、Ａｌ膜下方ではＴｉＳｉ反応やＡｌＴｉ合金化反応に伴う体積変化を生じてＡｌ膜には応力が加わるが、Ａｌ表面が自由に変形できるため、配線溝内、接続孔内および第１Ａｌ配線層内にボイドを発生することなく応力を緩和する事ができる。
【０４４９】
さらに、本実施形態では、配線溝と接続孔を形成して同時にＡｌを充填する方法について説明をしたが、接続孔だけをこの方法で形成してもよい。すなわち、絶縁膜３上に全面にＴｉ膜９を形成し、フォトリソグラフィーとＲＩＥでＴｉ膜９、絶縁膜３を順次エッチングする（図２２（ａ））。次に、ＬＰ−ＣＶＤによりＳｉ膜を形成し、ＣＤＥによりエッチバックすることにより接続孔内部のみにＳｉ膜７を充填する（図２２（ｂ））。次いでＡｌ膜８を形成する（図２２（ｃ））。この状態で熱処理を行うと、接続孔内のＳｉ膜７は絶縁膜３上のＴｉ膜９にシリサイド化して吸収されるとともに、ＳｉとＡｌが置換される（図２２（ｄ））。次に、Ａｌ膜８と、絶縁膜３上のＡｌＴｉ化合物層／ＴｉＳｉ化合物層／Ｔｉ層１０をＣＭＰにより除去する（図２２（ｅ））。
【０４５０】
このように予めＡｌ接続体を形成した場合、次に、層間絶縁膜を形成し、層間絶縁膜にＡｌ接続体に到達するまでの配線溝を形成し、その配線溝にＣｕなどの低抵抗金属を充填すれば、低抵抗な配線を実現できる。
【０４５１】
実施形態１３
図２３を参照して、本実施形態の半導体装置の製造方法について説明する。
【０４５２】
まず、素子が形成されたＳｉ基板（不図示）上にＡｌからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。
【０４５３】
次に、フォトリソグラフィとＲＩＥを用いて第１の層間絶縁膜３に第１の配線層１に達する深さの接続孔、この接続孔を含む領域に配線溝を順次形成する。すなわち、第１の配線層４に接続する接続孔および配線溝を順次形成する。
【０４５４】
次に、接続孔の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。次に、接続孔および配線溝の内部にボイドが発生しないように、全面にＳｉ膜７をＣＶＤ法を用いてステップカバレッジよく堆積した後、接続孔および配線溝５の内部にＳｉ膜７が残るように、ＣＤＥ法を用いてＳｉ膜７を除去する（図２３（ａ））。
【０４５５】
次に、Ｓｉ膜７の表面の自然酸化膜を、ウエット表面処理またはドライ表面処理により、例えば、逆スパッタにより除去した後、全面にＡｌ膜８1 を堆積する。次に、基板を真空連続的に別チャンバ内に搬送した後、シャワーヘッド状ノズル、または一本以上のノズルを用いて、Ｔｉ微粒子を分散堆積させ、続いてスパッタ法を用い、真空連続的にＡｌを全面堆積して、Ｔｉ微粒子を含むＡｌ膜８2 を形成する（図２３（ｂ））。
【０４５６】
なお、Ａｌ膜８1 の全面にＡｌをスパッタしながらＴｉ微粒子を供給してＡｌ膜８2 を形成してもよい。
【０４５７】
また、Ａｌ膜８1 の全面にＴｉ微粒子とＡｌ微粒子との混合微粒子を供給することによって、Ａｌ膜８2 を形成してもよい。
【０４５８】
さらに、Ａｌ膜８2 の形成は、Ａｌ微粒子とＴｉ微粒子が均一に分散した溶液の塗布によって行なってもよい。
【０４５９】
さらにまた、ターゲットとして、Ａｌ中にＴｉ微粒子を埋め込んだターゲットを用いたスパッタ法により形成してもよい。この方法の場合、ターゲット中のＴｉ微粒子が落下して基板上のＡｌ膜に取り込まれ、上述した方法と同様にＡｌ膜中に複数のＴｉ膜９ａを形成できるだけでなく、特別な機能を有するスパッタ装置を用いずに済むという利点がある。
【０４６０】
また、マグネトロンスパッタにおいて、ターゲット表面のエロージョン領域 （プラズマ密度の高い領域）を固定して、エロージョン領域近傍に再付着したＴｉパーティクルを基板上に落下させて、Ａｌ膜中にＴｉのスパッタとともに分散させてもよい。
【０４６１】
また、表面に凹凸部を有するターゲットを用い、凹部に再付着したＴｉパーティクルを基板上に落下させてＡｌ膜中にＴｉのスパッタとともに分散させてもよい。
【０４６２】
次に、例えば４５０℃、１時間の熱処理により、Ｓｉ膜７をＡｌ膜８1 ，８2 と置換させるとともに、このＳｉ膜７とＡｌ膜８2 中のＴｉ微粒子とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ微粒子にＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０が形成される（図２３（ｃ））。
【０４６３】
このとき、吸収体であるＴｉ微粒子をＡｌ膜８2 中に分散させているので、Ｓｉと反応するＴｉの面積が大きくなるため、Ｓｉ膜７を効率よくシリサイド化できる。したがって、図２３（ｃ）における置換吸収工程は、効率の高いものとなる。
【０４６４】
最後に、Ｔｉ・Ｔｉシリサイド膜１０、余剰なＡｌ膜８1 ，８2 をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜８からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される（図２３（ｄ）。
【０４６５】
なお、実施形態１０，１１では、Ｓｉ膜上にＡｌ膜を堆積した後に、複数のＴｉ膜を含むＡｌ膜を形成する方法、Ｔｉ微粒子を含むＡｌ膜を形成する方法について説明したが、接続孔および配線溝が完全にＳｉ膜で充填されている場合は、Ｓｉ膜上に直接、ＡｌとＴｉの混合膜を形成しても同様の効果が得られる。
【０４６６】
すなわち、１層のＴｉ膜を複数に分割したような形態のＴｉを用いることにより、１層のＴｉ膜を用いた場合よりも、Ａｌと接触するＴｉの表面積を増加させ、単位時間にＳｉを吸い上げる実効的なＴｉの量を増加させればよい。
【０４６７】
本発明では埋め込み型配線を前提としており、ＴｉまたはＴｉ化合物からなる高抵抗領域は、配線層を形成する際のＣＭＰによる除去工程によって容易に除去できるため、配線の抵抗上昇には影響せず、かつ効率的にＡｌとＳｉの置換反応を進行させることができる。
【０４６８】
実施形態１４
まず、素子が形成されたＳｉ基板上にＡｌからなる第１の配線層を形成し、次に、全面に層間絶縁膜を形成する。
【０４６９】
次に、フォトリソグラフィとＲＩＥを用いて上記層間絶縁膜に第１の配線層に達する深さの接続孔、この接続孔を含む領域に配線溝を順次形成する。すなわち、第１の配線層に接続する接続孔および配線溝を順次形成する。
【０４７０】
次に、接続孔の底面に露出した第１の配線層の表面の自然酸化膜を表面処理によって除去する。次に、接続孔および配線溝の内部にボイドが発生しないように、全面にＳｉ膜をＣＶＤ法を用いてステップカバレッジよく堆積した後、接続孔および配線溝の内部にＳｉ膜が残るように、ＣＭＰ法またはＣＤＥ法を用いて余剰なＳｉ膜を除去する。
【０４７１】
次に、Ｓｉ膜の表面の自然酸化膜を、ウエット表面処理またはドライ表面処理により、例えば、逆スパッタにより除去した後、全面にＡｌ膜を堆積する。
【０４７２】
次に、基板を真空連続的に別チャンバ内に搬送した後、ＴｉターゲットにＡｌペレットを埋め込んだターゲット（モザイクターゲット）を用いたスパッタ法により、先のＡｌ膜上にＡｌとＴｉとの混合膜（Ａｌ・Ｔｉ混合膜）を堆積する。
【０４７３】
次に、例えば４５０℃、１時間の熱処理により、Ｓｉ膜をＡｌ膜，Ａｌ・Ｔｉ混合膜と置換させるとともに、このＳｉ膜とＡｌ・Ｔｉ混合膜中のＴｉとをシリサイド反応させ、Ｔｉシリサイドを形成することにより、ＴｉにＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜が形成される。
【０４７４】
最後に、Ｔｉ・Ｔｉシリサイド膜、余剰なＡｌ膜、Ａｌ・Ｔｉ混合膜をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０４７５】
本実施形態では、Ａｌ膜を形成した後にＡｌ・Ｔｉ混合膜を形成したが、接続孔および配線溝の内部が完全にＳｉ膜で充填されている構造ならば、直接Ｓｉ膜上にＡｌ・Ｔｉ混合膜を形成しても問題ない。
【０４７６】
なぜならば、接続孔および配線溝の内部のＳｉ膜は、熱処理によってその上のＡｌ・Ｔｉ混合膜中のＡｌと置換し、電極として使用する接続孔および配線溝の内部には、抵抗を上昇させるシリサイド膜が形成されないためである。
【０４７７】
実施形態１５
まず、素子が形成されたＳｉ基板上にＡｌからなる第１の配線層を形成し、次に、全面に層間絶縁膜を形成する。
【０４７８】
次に、フォトリソグラフィとＲＩＥを用いて上記層間絶縁膜に第１の配線層に達する深さの接続孔、この接続孔を含む領域に配線溝を順次形成する。すなわち、第１の配線層に接続する接続孔および配線溝を順次形成する。
【０４７９】
次に、接続孔の底面に露出した第１の配線層の表面の自然酸化膜を表面処理によって除去する。次に、接続孔および配線溝の内部にボイドが発生しないように、全面にＳｉ膜をＣＶＤ法を用いてステップカバレッジよく堆積した後、接続孔および配線溝の内部にＳｉ膜が残るように、ＣＭＰ法またはＣＤＥ法を用いて余剰なＳｉ膜を除去する。
【０４８０】
次に、Ｓｉ膜の表面の自然酸化膜を、ウエット表面処理またはドライ表面処理により、例えば、逆スパッタにより除去した後、全面にＡｌ膜、Ｔｉ膜を真空連続的に順次形成する。
【０４８１】
次に、図２４に示すような温度シーケンスの熱処理を行なう。例えば、約５００℃で３０分の熱処理を行なうことによってＳｉ膜とＡｌ膜との置換を行ない、さらに４５０℃で２時間の熱処理を行ない、さらに４３０℃で１０時間の熱処理を行なう（図２４（ａ））。
【０４８２】
このような多段階の熱処理により、Ｓｉ膜をＡｌ膜と置換させるとともに、このＳｉ膜７とＴｉ膜とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜にＳｉ膜を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜が形成される。
【０４８３】
最後に、Ｔｉ・Ｔｉシリサイド膜、余剰なＡｌ膜をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０４８４】
本発明は、多段階の熱処理を行なうことにより、被置換膜（Ｓｉ膜）と導電膜（Ａｌ膜）の置換時間、および被置換膜（Ｓｉ膜）を吸収膜（Ｔｉ膜）へ吸収させる吸収時間を短時間化するとともに、配線溝および接続孔の内部に残留する導電膜（Ａｌ膜）の低抵抗化するというものである。
【０４８５】
被置換膜がＳｉ膜、導電膜がＡｌ膜、吸収膜がＴｉ膜の場合について、具体的に説明すると、ＡｌとＳｉの相互拡散およびＳｉとＴｉの吸収（シリサイド）反応は４００℃以上で顕著に起こるため、置換と吸収については高温熱処理ほど短時間で可能となる。
【０４８６】
しかし、Ａｌ膜中のＳｉ固溶限は温度に関わり、高温になるほどＳｉの固溶限は大きくなるので、Ａｌ膜中の不純物の固溶量が増加すると、Ａｌ膜の抵抗値が増加し、配線抵抗が増大するというい問題が生じる。
【０４８７】
このような問題に対し、本発明では、高温熱処理で置換と吸収を進行させた後に、低温熱処理を施して、低温時のＡｌ膜中のＳｉ固溶限までＳｉを排出させている。そのため、吸収置換工程の短時間化および配線低抵抗化を同時に実現できる。
【０４８８】
また、本実施形態のように、３段階の熱処理でなく、２段階の熱処理でも、４段以上の多段階の熱処理であっても、また、図２４（ｂ）に示すような途中に温度が昇降温するシーケンスであっても、先に行なわれる熱処理温度に比べて最後の熱処理温度が低ければ、同様の配線低抵抗化の効果を得ることができる。
【０４８９】
また、本実施形態のように、ステップ状に温度が変化する熱処理でなく、徐々に温度を低下させる（図２４（ｃ））、いわゆる徐冷であっても、同様の配線低抵抗化を効果が得ることができる。
【０４９０】
実施形態１６
図２５および図２６を参照して、本実施形態の半導体装置の製造方法について説明する。
【０４９１】
まず、素子が形成されたＳｉ基板（不図示）上にＡｌからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。
【０４９２】
次に、層間絶縁膜３に接続孔および配線溝を順次形成した後、接続孔の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。
【０４９３】
次に、接続孔および配線溝の内部にボイドが発生しないように、全面にＳｉ膜７をＣＶＤ法を用いて堆積した後、接続孔および配線溝５の内部にＳｉ膜７が残るように、ＣＭＰ法を用いて余剰なＳｉ膜７を除去する。
【０４９４】
次に、Ｓｉ膜７の表面の自然酸化膜を除去した後、Ａｌ膜８1 、Ｔｉ膜９1 を真空連続的に順次形成する（図２５（ａ））。
【０４９５】
次に、例えば４５０℃、３０分の熱処理により、Ｓｉ膜７をＡｌ膜８1 と置換させるとともに、このＳｉ膜７とＴｉ膜９1 とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜９1 にＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０1 が形成される（図２５（ｂ））。
【０４９６】
次に、Ｔｉ・Ｔｉシリサイド膜１０1 、配線溝以外の余剰なＡｌ膜８1 をＣＭＰ法を用いて除去する（図２５（ｃ））。
【０４９７】
次に、Ａｌ膜８1 、Ｔｉ膜９1 の場合と同様に、全面にＡｌ膜８2 、Ｔｉ膜９2 を形成する（図２６（ａ））。
【０４９８】
次に、例えば４５０℃、３０分の熱処理により、配線溝および接続孔の内部のＡｌ膜８1 中に残留するＳｉの再除去を行なう（図２６（ｂ））。この工程で、Ｔｉ・Ｔｉシリサイド膜１０2 が形成される。
【０４９９】
最後に、Ｔｉ・Ｔｉシリサイド膜１０2 、配線溝以外の余剰なＡｌ膜８1 ，８2 をＣＭＰ法を用いて除去する（図２６（ｃ））。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０５００】
ここでは、一旦、Ｔｉ・Ｔｉシリサイド膜１０1 、配線溝の内部以外のＡｌ膜８1 を除去する除去工程を行なった後に、再度、Ａｌ膜８2 、Ｔｉ膜９2 を順次形成して熱処理することにより、配線溝の内部のＡｌ膜中に残留するＳｉを吸収する吸収工程を行なっているが、除去工程では、配線溝の内部および外部にＡｌ膜８1 が残留するように、Ｔｉ・Ｔｉシリサイド膜１０1 を除去した後、全面にＴｉ膜９2 のみを形成して、配線溝の内部のＡｌ膜８1 中に残留するＳｉの再吸収を行なってもよい。
【０５０１】
実施形態１７
図２７を参照して、本実施形態の半導体装置の製造方法について説明する。
【０５０２】
まず、素子が形成されたＳｉ基板（不図示）上にＡｌからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。
【０５０３】
次に、層間絶縁膜３に接続孔および配線溝を順次形成した後、接続孔の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。
【０５０４】
次に、接続孔および配線溝の内部にボイドが発生しないように、全面にＳｉ膜７をＣＶＤ法を用いて堆積した後、接続孔および配線溝５の内部にＳｉ膜７が残るように、ＣＭＰ法を用いて余剰なＳｉ膜７を除去する。
【０５０５】
次に、Ｓｉ膜７の表面の自然酸化膜を除去した後、不純物を含まないＡｌ膜８ｃを形成し、続いてＣｕ１３を添加したＴｉ膜９ｃを真空連続的に形成する（図２７（ａ））。ここで、Ｃｕ１３を添加したＴｉ膜９ｃは、例えば、Ｃｕを添加したＴｉターゲットを用いてスパッタ法により形成する。
【０５０６】
次に、例えば約４５０℃、２時間の熱処理により、Ｓｉ膜７とＡｌ膜８ｃとを置換し、Ｔｉ膜９ｃ中のＣｕ１３をＡｌ膜８ｃ中に拡散させるとともに、Ｓｉ膜７とＴｉ膜９ｃとをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜９ｃにＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０ｃ、Ｃｕシリサイド膜１０ｄが形成される（図２７（ｂ）、図２７（ｃ））。
【０５０７】
最後に、Ｔｉ・Ｔｉシリサイド膜１０ｃ、Ｃｕシリサイド膜１０ｄ、配線溝外の余剰なＡｌ膜８ｃをＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される（図２７（ｄ））。
【０５０８】
本実施形態では、図２７（ｃ）の吸収置換工程において、Ａｌ膜８ｃ中にＣｕ１３が導入されるので、同一温度においては、Ａｌ膜８ｃ中のＳｉの固溶限は、Ｃｕ１３が導入されていないＡｌ膜のそれよりも小さくなる。したがって、本実施形態によれば、高温熱処理による吸収置換工程を行なっても、配線低抵抗化を図れるようになる。
【０５０９】
なお、Ｃｕ添加は、シリサイド形成後にＣｕ膜を堆積した後、再度熱処理することにより行なってもよい。このような方法でも同様の効果が得られる。また、Ｃｕ膜をＴｉ膜上、Ｔｉ膜とＡｌ膜との間、Ａｌ膜下に形成してもよいし、Ａｌ膜中にＣｕを添加してもよい。
【０５１０】
また、本実施形態では、Ａｌ膜中のＳｉの固溶限を下げるための物質として、Ｃｕを用いた場合について説明したが、要はＡｌ膜中に導入した場合に、Ｓｉよりも抵抗を上昇させない物質であればよく、また、１元素に限るものではなく、複数種の元素を添加してもよい。
【０５１１】
Ｃｕ膜をＡｌ膜の下に形成する場合、ＣｕはＳｉＯ2 膜のような絶縁膜中に拡散しやすいので、絶縁膜表面にはＣｕ拡散に対するバリア膜を形成しておくことが必要である。
【０５１２】
実施形態１８
図２８を参照して、本実施形態の半導体装置の製造方法について説明する。
【０５１３】
まず、素子が形成されたＳｉ基板（不図示）上にＡｌからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。
【０５１４】
次に、層間絶縁膜３に接続孔および配線溝を順次形成した後、接続孔の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。
【０５１５】
次に、全面にバリア膜としてのＴｉＮ膜１４を形成する。次に、接続孔および配線溝５の内部を充填するように全面にＳｉ膜７をＣＶＤ法を用いて堆積する。
【０５１６】
次に、接続孔および配線溝５の内部にＳｉ膜７が残るように、ＣＤＥエッチバック法またはＲＩＥエッチバック法を用いて余剰なＳｉ膜７を除去する。
【０５１７】
次に、Ｓｉ膜７の表面の自然酸化膜を除去した後、真空中で不純物を含まないＡｌ膜８ｃを少なくとも配線溝を充填するように形成し、続いてＴｉ膜を真空連続的に形成する（図２８（ａ））。
【０５１８】
次に、例えば約４５０℃で２時間の熱処理により、Ｓｉ膜７をＡｌ膜８ｃと置換させるとともに、Ｓｉ膜７とＴｉ膜９とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜９にＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０が形成される（図２８（ｂ））。
【０５１９】
次に、ＴｉＮ膜１４を残すように、Ｔｉ・Ｔｉシリサイド膜１０、配線溝以外の余剰なＡｌ膜８ｃをＣＭＰ法を用い除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜８ｃからなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される（図２８（ｃ））。
【０５２０】
次に、全面にＣｕ膜１５を形成した後、例えば、３００℃、５分間の熱処理により、Ｃｕ膜１５のＣｕ１３をＡｌ膜８ｃ中に拡散させる（図２８（ｄ））。
【０５２１】
最後に、Ｃｕ膜１５、余剰なＴｉＮ膜１４をＣＭＰ法を用いて除去する（図２８（ｅ））。
【０５２２】
Ａｌ膜８ｃ中に添加されたＣｕ１３は、エレクトロマイグレーション耐性およびストレスマイグレーション耐性を向上させる効果をもつ材料である。各マイグレーション挙動において、Ａｌ配線中のＣｕは、Ａｌの拡散速度の速い結晶粒界に析出し、Ａｌの粒界拡散を抑制する効果がある。そのため、最近のＬＳＩのＡｌ配線には０．５ｗｔ％程度のＣｕがあらかじめ添加されている。
【０５２３】
Ｃｕ添加のＡｌ膜の一般的な形成方法は、スパッタターゲットとして、Ｃｕを添加したＡｌターゲットを使用してスパッタ法である。
【０５２４】
しかし、ＣｕはＳｉと低温でシリサイド反応を起こす材料であることもよく知られている。
【０５２５】
このため、本実施形態とは異なり、つまり、あらかじめＣｕを添加したＡｌ膜を導電膜として使用した場合、被置換膜であるＳｉは吸収体であるＴｉに吸収されると同時に、導電膜であるＡｌ膜中のＣｕにも吸収されて、ＣｕシリサイドなどのＳｉとＣｕとの生成物が生成されてしまう。
【０５２６】
この場合において、本実施形態とは異なり、つまり、接続孔および配線溝の内部を完全にＳｉ膜７で充填するのであれば、ＳｉがＡｌ膜中のＣｕに吸収されて生成された生成物は、配線溝外に形成されることにある。したがって、上記生成物は、Ｔｉ・Ｔｉシリサイド膜１０の除去の際に、同時に除去できるので問題ない。
【０５２７】
しかし、本実施形態のように、接続孔の内部のみをＳｉ膜７により充填し、配線溝の内部をＳｉ膜７により充填しない場合には、ＳｉがＡｌ膜中のＣｕに吸収されて生成した生成物は、配線溝内にも形成されることになる。したがって、上記生成物は、Ｔｉ・Ｔｉシリサイド膜１０の除去の際に、同時に除去することはできない。
【０５２８】
したがって、接続孔の内部のみをＳｉ膜７により充填する場合には、本実施形態のように、導電膜としてはＣｕなどの不純物を含まないＡｌ膜９ｃ（純Ａｌ）を用い、後からＡｌ膜９ｃにＣｕを添加する方法が有効である。
【０５２９】
実施形態１９
まず、素子が形成されたＳｉ基板上にＡｌからなる第１の配線層を形成し、次に、全面に層間絶縁膜を形成する。
【０５３０】
次に、層間絶縁膜に接続孔および配線溝を順次形成した後、接続孔の底面に露出した第１の配線層の表面の自然酸化膜を表面処理によって除去する。
【０５３１】
次に、接続孔および配線溝の内部を充填するように全面にＳｉ膜をＣＶＤ法を用いて堆積した後、接続孔の内部にＳｉ膜が残るように、ＣＭＰ法を用いて余剰なＳｉ膜を除去する。
【０５３２】
次に、Ｓｉ膜の表面の自然酸化膜を除去した後、全面にＡｌ膜、Ｐｄ膜を真空連続的に形成する。
【０５３３】
次に、例えば約４００℃、３０分間の熱処理により、Ｓｉ膜をＡｌ膜と置換させるとともに、このＳｉ膜とＰｄ膜とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｐｄ膜にＳｉ膜を吸収させる。
【０５３４】
最後に、Ｐｄ膜・Ｐｄシリサイド膜、余剰なＡｌ膜をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０５３５】
本実施形態において吸収膜として用いたＰｄ膜は、導電膜であるＡｌ膜中のＳｉの拡散温度領域で、被置換膜であるＳｉ膜と容易に置換吸収させることができる。
【０５３６】
これは、他の実施形態中で、吸収膜として例にとって説明したＴｉ膜と比較して、より低温でシリサイド反応を起こすためであり、このような材料の組み合わせでは、より低温の熱処理で置換を行なうことができる。
【０５３７】
また、高温で熱処理を行なう場合、Ｔｉ膜と比較して、より速く化合物化反応が進み、置換反応時間を短縮することができる。
【０５３８】
本実施形態で用いたＰｄ膜は、このような特徴を有する吸収膜の１例であり、これに限るものではない。例えば、Ｈｆ、Ｖ、Ｍｏ、Ｗ、Ｃｏ、ＮｉまたはＺｒからなる吸収膜を用いても、Ａｌ膜中にＳｉが拡散し、かつ吸収膜とシリサイドを形成する温度領域で熱処理を行なえば、Ｔｉ膜を用いる場合と同等以上の置換または吸収効果が得られる。
【０５３９】
さらに、被置換膜としてＧｅ膜、またはＳｉとＧｅの混合膜を用いれば、Ａｌ膜との相互拡散がＳｉ膜の場合よりも低温で起こる。すなわち、Ａｌ膜中での被置換膜の構成元素の拡散温度を低温化できるため、置換吸収反応の低温化、および置換反応時間の短縮化が可能になる。
【０５４０】
実施形態２０
図２９を参照して、本実施形態の半導体装置の製造方法について説明する。
【０５４１】
まず、素子が形成されたＳｉ基板上にＡｌからなる第１の配線層１を形成し、次いで、全面に層間絶縁膜３を形成する。次に、フォトリソグラフィとＲＩＥを用いて上記層間絶縁膜３に第１の配線層に達する深さの接続孔４、この接続孔４を含む領域に配線溝５を順次形成する。即ち、第１の配線層１に接続する接続孔４及び配線溝４を順次形成する。
【０５４２】
次に、接続孔４の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。次に、接続孔４及び配線溝５の内部を充填するように全面にＳｉ膜７をＣＶＤ法を用いて堆積した後、少なくとも接続孔４の内部にＳｉ膜７が残るように、ＣＭＰ法またはＣＤＥ法を用いて、余剰なＳｉ膜７を除去する。
【０５４３】
ついで、先のＳｉ膜７の表面の自然酸化膜を除去した後、全面にＡｌ膜８を堆積する。次に、先のＡｌ膜８上に実施形態４に示すようなバイアススパッタ法によって形成した、Ａｌ膜８´を形成する（図２９（ａ））。このとき、このバイアススパッタ法によって形成するＡｌ膜８´は、Ａｌ膜中に積極的に希ガス或いは結晶欠陥或いは不純物が、Ａｌ膜中に存在、保持される成膜条件を用いる。
【０５４４】
この構造を熱処理し、接続孔４及び配線溝５の内部を充填しているＳｉをＡｌ中に拡散させ（図２９（ｂ））、Ａｌと置換させるとともに、接続孔及び配線溝内に充填していたＳｉは、Ａｌ膜上部の特にポーラスなＡｌ膜側へ析出させる（図２９（ｃ））。
【０５４５】
最後に、Ｓｉが拡散した配線溝外の余剰なＡｌ膜をＣＭＰ法またはＣＤＥ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグ８ａおよびＡｌ配線層（第２の配線層）８ｂが形成される（図２９（ｄ））。
【０５４６】
実施形態１１にも示すように、接続孔及び配線溝の内部を充填していたＳｉは、置換熱処理によって、Ａｌと置換するとともに、接続孔及び配線外部にＳｉを排出し、析出させることができる。この反応は、Ａｌ／真空との界面側の方が、Ａｌ膜中やＡｌと接続孔や配線溝を形成している酸化膜界面にＳｉが析出するよりも、析出Ｓｉの表面エネルギーが低く、安定なことを利用している。
【０５４７】
本実施形態では更に、Ａｌ膜表面に、より積極的に析出促進層２２を形成し、置換反応とともに、析出促進層２２にＳｉを析出する。これにより、Ａｌ膜中でのＳｉの濃度勾配が生じるため、パターン内にＳｉが多い場合でも、十分パターン内からＳｉを排出することが可能になる。
【０５４８】
また、接続孔や配線溝外の全てのＡｌをバイアススパッタリングで形成しても、既に実施形態４で述べたように、ＳｉとＡｌの置換反応は、個々のＡｌ原子とＳｉ原子との相互拡散に起因してるため、パターン内に充填されるＡｌは置換反応によって、配線層として十分な緻密性を有するＡｌ配線或いはプラグとして形成され、かつ残りの上部ＡｌはＳｉのゲッタリング層として存在する。最終的には、除去する領域であるので、上記実施形態と同様の効果が得られる。
【０５４９】
また、Ａｌ膜上部にＴｉを形成した場合とことなり、ＴｉＳｉ化合物の形成、ＡｌＴｉ化合物の形成によるＡｌ上部膜の堆積変化が無いため、Ａｌにストレスを与えることも無い。
【０５５０】
本実施形態では、Ｓｉの析出促進層として、バイアススパッタ法で形成したＡｌを用いた例を示したが、Ａｌ膜中へのイオン注入によっても、同様の効果が得られる。
【０５５１】
実施形態２１
本実施形態の半導体装置の製造方法について、実施形態２０で用いた図２９を参照して説明する。
【０５５２】
まず、素子が形成されたＳｉ基板上にＡｌからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。次に、フォトリソグラフィとＲＩＥを用いて上記層間絶縁膜３に第１の配線層１に達する深さの接続孔４、この接続孔４を含む領域に配線溝５を順次形成する。即ち、第１の配線層１に接続する接続孔４及び配線溝５を順次形成する。
【０５５３】
次に、接続孔４の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。次に、接続孔４及び配線溝５の内部を充填するように全面にＳｉ膜７をＣＶＤ方を用いて堆積した後、少なくとも接続孔４の内部にＳｉ膜７が残るように、ＣＭＰ法またはＣＤＥ法を用いて、余剰なＳｉ膜７を除去する。
【０５５４】
ついで、先のＳｉ膜７の表面の自然酸化膜を除去した後、全面にＡｌ膜８、次に、Ｗ膜２２を堆積する（図２９（ａ））。
【０５５５】
次に、熱処理を行い、接続孔４及び配線溝５の内部を充填しているＳｉをＡｌ中に拡散させ（図２９（ｂ））、Ａｌと置換させるとともに、接続孔及び配線溝内に充填していたＳｉは、ＷとＡｌ界面や、Ｗ粒界に析出させる（図２９（ｃ））。
【０５５６】
最後に、配線溝外の余剰なＡｌ膜およびＷ膜２２をＣＭＰ法またはＣＤＥ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグ８ａおよびＡｌ配線層（第２の配線層）８ｂが形成される（図２９（ｄ））。
【０５５７】
本実施形態では析出促進層２２として、被置換膜と異なる膜を用いた場合を示しており、置換熱処理温度において、Ａｌと化合物を形成しにくい順であれば、析出促進層２２として作用する。この場合、析出促進層２２であるＷ膜２２は、Ａｌ膜７中のどの位置に存在してもよい。即ちＡｌの下層、Ａｌ膜中、Ａｌ上部のいずれでもよい。また、特にＣＶＤ法、スパッタ法のいずれに限るものでもない。
【０５５８】
また、更に被置換膜であるＳｉを用いても同様に析出促進層として作用することができる。Ａｌ中のＳｉの固溶限は温度によって決定される為、十分な体積のＳｉを形成すれば、析出Ｓｉはその体積に対する表面積を減少するように、析出促進層としてある同種のＳｉの領域析出する為、Ｓｉの濃度勾配が生じ、ＡｌとＳｉの置換を進めることができる。
【０５５９】
実施形態２２
図３０を参照して、本実施形態の半導体装置の製造方法について説明する。
【０５６０】
まず、素子が形成されたＳｉ基板（不図示）上にＣｕからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。
【０５６１】
次に、層間絶縁膜３に接続孔および配線溝を順次形成した後、接続孔の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。
【０５６２】
次に、全面にバリア膜としてのＷ−Ｓｉ−Ｎ積層膜１６を形成した後、接続孔および配線溝５の内部を充填するように全面にＮｂ膜１７を堆積する。
【０５６３】
次に、接続孔および配線溝の内部にＮｂ膜１７が残るように、ＣＭＰ法を用いて余剰なＮｂ膜１７を除去する。
【０５６４】
次に、Ｎｂ膜１７の表面の自然酸化膜を除去した後、スパッタ法によりＣｕ膜１５を真空連続的に形成する（図３０（ａ））。
【０５６５】
次に、真空中での熱処理により、Ｎｂ膜１７をＣｕ膜１５と置換させるとともに、Ｃｕ膜１５の表面（上面）、Ｃｕ膜１５とＷ−Ｓｉ−Ｎ積層膜１６との界面に、それぞれ、Ｎｂを析出させる（図３０（ｂ））。
【０５６６】
最後に、Ｎｂ膜１７、配線溝外の余剰なＣｕ膜１５をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＣｕ膜からなるＣｕプラグおよびＣｕ配線層（第２の配線層）が形成される（図３０（ｃ））。
【０５６７】
ここでは、熱処理雰囲気を真空としたが、Ｎ2 ガス、Ｎ2 ／Ｈ2 の混合ガスまたはＮＨ3 ガスなどのガス雰囲気で行なってもよい。
【０５６８】
この場合、Ｃｕ膜１５の表面（上面）、Ｃｕ膜１５とＷ−Ｓｉ−Ｎ積層膜１６と界面には、ＮｂＮが析出する。その結果、図３０（ｄ）に示すように、Ｃｕ膜１５の表面（上面）にはＮｂＮ膜１８が形成され、界面にはＮｂＮとＮｂとの混合膜１９が形成される。
【０５６９】
また、Ｎ2 ガス、Ｎ2 ／Ｈ2 の混合ガスまたはＮＨ3 ガスなどのプラズマ中、もしくは上記ガスのラジカル中で熱処理を行なってもよい。イオンやラジカルは非常に反応性が高く、Ｎｂ膜１７をＮ化することを容易にする。
【０５７０】
Ｎｂ膜１７を、表面や界面においてＮ化することによって、表面側のＮｂ膜１７中の濃度が減少する。このＣｕ膜１５中におけるＮｂの濃度勾配によって、Ｎｂの拡散フラックスが、表面側へ一層増加させることができ、これにより、Ｃｕ膜１５とＮｂ膜１７との拡散置換や、Ｎｂの表面側への析出を一層効率よく行なうことができる。
【０５７１】
また、ＮｂやＮｂＮはＣｕ膜１５の表面だけでなく、Ｃｕ膜１５と接続孔や配線溝（Ｗ−Ｓｉ−Ｎ積層膜１６）との界面にも析出し、界面にはＮｂＮなどからなる膜が形成される。この種の膜は、Ｃｕ膜１５中のＣｕが層間絶縁膜３やＳｉ基板に拡散するのを抑制するバリア膜として用いることができる。
【０５７２】
実施形態２３
図３１を参照して、本実施形態の半導体装置の製造方法について説明する。
【０５７３】
まず、素子が形成されたＳｉ基板（不図示）上にＣｕからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。
【０５７４】
次に、層間絶縁膜３に接続孔および配線溝を順次形成した後、接続孔の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。
【０５７５】
次に、接続孔および配線溝５の内部を充填するように全面にＮｂ膜１７をＣＶＤ法を用いて堆積した後、接続孔の内部のみにＮｂ膜１７が残るように、ＣＤＥ法を用いて余剰なＮｂ膜１７を除去する（図３１（ａ））。
【０５７６】
次に、真空連続的にＣｕ膜１５を指向性スパッタ法を用いて配線溝の内部が充填されるように全面に形成する。ここで、指向性スパッタ法の代わりに、ＣＶＤ法を用いてＣｕ膜１５により配線溝を充填してもよい。この後、配線溝の内部のみにＣｕ膜１５が残るように、余剰なＣｕ膜１５をＣＭＰ法を用いて除去する（図３１（ｂ））。
【０５７７】
上記工程において、選択ＣＶＤ法を用いてＣｕ膜１５により配線溝を充填してもよい。この場合、余剰なＣｕ膜１５の除去工程が不要になる。また、Ｃｕ膜１５の選択堆積を容易にするために、あらかじめ、少なくとも配線溝の内部に導電性膜を形成しておいてもよい。この導電性膜をその材料によってはバリアメタル膜として用いることも可能である。
【０５７８】
次に、真空中での熱処理により、Ｎｂ膜１７をＣｕ膜１５と置換するとともに、Ｃｕ膜１５の表面にＮｂを析出させ、Ｃｕ膜１５の表面にＮｂ膜１７を形成する（図３１（ｃ））。
【０５７９】
ここでは、熱処理雰囲気を真空としたが、Ｎ2 ガス、Ｎ2 ／Ｈ2 の混合ガスまたはＮＨ3 ガスなどのガス雰囲気中で行なってもよい。また、Ｎ2 ガス、Ｎ2 ／Ｈ2 の混合ガスまたはＮＨ3 ガスなどのプラズマ中、ラジカル中で、熱処理を行なってもよい。イオンや、ラジカルは非常に反応性が高く、Ｎｂ膜１７の表面がＮ化されて、表面窒化Ｎｂ膜（ＮｂＮ膜）が容易に形成される。このようにして形成されたＮｂ膜や、表面窒化Ｎｂ（ＮｂＮ膜）は、Ｃｕが層間絶縁膜３中やＳｉ基板中に拡散するのを抑制するバリア膜として用いることができる。
【０５８０】
実施形態２４
図３２を参照して、本実施形態に係る半導体装置の製造方法について説明する。
【０５８１】
まず、素子が形成されたＳｉ基板（不図示）上にＣｕからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。
【０５８２】
次に、層間絶縁膜３に接続孔および配線溝を順次形成した後、接続孔の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。
【０５８３】
次に、接続孔および配線溝５の内部を充填するように全面にＳｉ膜７をＣＶＤ法を用いて堆積した後、接続孔および配線溝の内部にＳｉ膜７が残るように、ＣＤＥ法を用いて余剰なＳｉ膜７を除去する（図３２（ａ））。
【０５８４】
次に、Ｓｉ膜７の表面の自然酸化膜を除去した後、真空連続的にＣｕ膜１５を指向性スパッタ法を用いて配線溝の内部が充填されるように全面に形成する（図３２（ｂ））。
【０５８５】
次に、酸素（Ｏ2 ）を含む雰囲気、酸素プラズマ（イオン、ラジカル）雰囲気または酸素ラジカル雰囲気中での熱処理により、Ｓｉ膜７をＣｕ膜１５と置換させるとともに、Ｃｕ膜１５の表面上に拡散してきたＳｉ膜７のＳｉ原子を雰囲気中のＯと反応させてＳｉＯ2 を形成する。この結果、Ｃｕ膜１５上には、ＳｉとＳｉＯ2 との混合膜２０が形成される。（図３２（ｃ））。
【０５８６】
ＣｕとＳｉは非常に反応性が高く、低温でシリサイドを形成する組み合わせの材料である。しかし、これらを酸素を含む雰囲気中で熱処理した場合、Ｓｉはさらに結合反応を生じやすい、酸素との反応を生じ、Ｃｕとの結合を切り、ＳｉＯ2 を形成する。
【０５８７】
このとき放出されたＣｕは、表面で進むＳｉＯ2 の形成反応によって接続孔および配線溝の内部に拡散していき、接続孔および配線溝の内部に埋め込むことが可能である。表面でのＳｉＯ2 の形成反応は酸素雰囲気中での熱処理でもよいし、前述のように、プラズマ雰囲気中またはラジカル雰囲気中で行なってもよい。
【０５８８】
また、本実施形態のように、置換拡散の熱処理と、表面のＳｉＯ2 の形成過程を同時に行なってもよいし、先に酸化性ガスではない雰囲気中あるいは真空中でＣｕとＳｉのシリサイド化反応を生じさせた後、表面側からＳｉＯ2 の形成によってＳｉをＣｕ膜１５中から除去してもよい。
【０５８９】
最後に、混合膜２０、余剰なＣｕ膜１５をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＣｕ膜１５からなるＣｕプラグおよびＣｕ配線層（第２の配線層）が形成される（図３２（ｄ））。
【０５９０】
実施形態２５
図３３を参照して、本実施形態の半導体装置の製造方法について説明する。
【０５９１】
まず、素子が形成されたＳｉ基板（不図示）上にＣｕからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。
【０５９２】
次に、層間絶縁膜３に接続孔および配線溝を順次形成した後、接続孔の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。
【０５９３】
次に、選択的ＣＶＤ法を用いて、接続孔の内部に選択的にＷ膜２１を形成し、接続孔の内部をＷ膜２１で充填する（図３３（ａ））。
【０５９４】
次に、Ｗ膜２１の表面の自然酸化膜を除去した後、真空連続的にＣｕ膜１５を指向性スパッタ法を用いて配線溝の内部が充填されるように全面に形成する（図３３（ｂ））。
【０５９５】
次に、ＣＦ4 を含む雰囲気、ＣＦ4 プラズマ雰囲気またはＣＦ4 ラジカル雰囲気中での熱処理により、Ｗ膜２１をＣｕ膜１５と置換するとともに、Ｃｕ膜１５の表面上に拡散してきたＷ膜２１のＷ原子を雰囲気中のＦと反応させて、ＷＦ6 ガスを形成することにより、Ｗ膜２１を除去する（図３３（ｃ））。
【０５９６】
ＷはＦと化合しやすく、Ｗフッ素化合物の蒸気圧は非常に高い。この性質を利用し、ＣｕとＷとの拡散による置換工程において、表面側からＦを供給することによってＷＦ6 ガスを形成し、置換熱処理中に除去することにより、表面側のＷ濃度を下げ、置換をより促進することができる。さらに、最終的に接続孔や配線溝の上部に形成された化合物を除去する工程を省略できる利点がある。
【０５９７】
最後に、配線溝以外の余剰なＣｕ膜１５をＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＣｕ膜１５からなるＣｕプラグおよびＣｕ配線層（第２の配線層）が形成される（図３３（ｄ））。
【０５９８】
実施形態２６
図３４および図３５を参照して、本実施形態の半導体装置の製造方法について説明する。
【０５９９】
まず、素子が形成されたＳｉ基板（不図示）上に、ポリシリコン膜２２とタングステン膜２３の積層膜（タングステンポリサイド膜）からなる第１の配線層を形成する。
【０６００】
次に、プラズマＣＶＤ法を用いて、ＳｉＯ2 膜からなる厚さ０．８μｍの第１の層間絶縁膜３1 を形成した後、フォトリソグラフィ法とＲＩＥ法を用いて、層間絶縁膜３1 に第１の配線層に接続する第１の接続孔および第１の配線溝を形成する（図３４（ａ））。
【０６０１】
次に、スパッタ法を用いて、厚さ２０ｎｍの第１のＴｉ膜９1 を全面に形成した後、ＭＯＣＶＤ法を用いて、厚さ１０ｎｍのＴｉＮ膜１４を全面に形成する。
【０６０２】
このとき、Ｔｉ膜９1 について、第１の接続孔の底面で所望のカバレッジを得るためには、指向性を高めたコリメーションスパッタ法または低圧−長距離スパッタ法などの成膜法を用いるとよい。
【０６０３】
その後、第１の接続孔および第１の配線溝の内部を充填するように全面にＳｉ膜７をＣＶＤ法を用いて形成する（図３４（ｂ））。
【０６０４】
次に、接続孔および配線溝の内部にＳｉ膜７が残るように、ＣＤＥ法またはＣＭＰ法を用いて余剰なＳｉ膜７を除去する（図３４（ｃ））。
【０６０５】
次に、プラズマＣＶＤ法を用いて、全面に第２の層間絶縁膜３2 を堆積する。このとき、第１の接続孔および第１の配線溝の内部を充填しているものがＳｉ膜７であるため、第２の層間絶縁膜３2 の成膜方法は、プラズマＣＶＤ法に限らず、ＬＰＣＶＤ法を用いることもできる。すなわち、第２の層間絶縁膜３2 として、ＬＰＣＶＤ法によるＢＰＳＧ膜やＴＥＯＳ膜など、高温で形成する絶縁膜を用いることが可能である。
【０６０６】
次に、ＲＩＥ法を用いて、第２の層間絶縁膜３2 にＳｉ膜７に接続する第２の接続孔および第２の配線溝を形成する（図３４（ｄ））。
【０６０７】
次に、希フッ酸を用いて、第２の接続孔の底面のＳｉ膜７の表面の自然酸化膜をエッチング除去する。
【０６０８】
次に、第２の接続孔および第２の配線溝の内部を充填するように全面にＳｉ膜７をＣＶＤ法を用いて形成した後、第２の接続孔および第２の配線溝の内部にＳｉ膜７が残るように、ＣＤＥ法またはＣＭＰ法を用いて余剰なＳｉ膜７を除去する（図３５（ａ））。
【０６０９】
次に、Ａｒスパッタエッチングにより、Ｓｉ膜７上の自然酸化膜を除去した後、スパッタ法を用いて、真空連続的に厚さ２μｍのＡｌ膜８、厚さ２００ｎｍの第２のＴｉ膜９2 を順次全面に形成する（図３５（ｂ））。
【０６１０】
次に、４５０℃、３時間の熱処理により、第１の接続孔および第１の配線溝、ならびに第２の接続孔および第２の配線溝を充填しているＳｉ膜７をＡｌ膜８と一括して置換させるとともに、このＳｉ膜７とＴｉ膜９2 とをシリサイド反応させ、Ｔｉシリサイド膜を形成することにより、Ｔｉ膜９2 にＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０が形成される（図３５（ｃ））。
【０６１１】
このような方法により、接続孔のアスペクト比が高くても、接続孔および配線溝をボイドが生じることなくＡｌ膜で充填できるようになる。
【０６１２】
最後に、Ｔｉ・Ｔｉシリサイド膜１０、第２の配線溝外の余剰なＡｌ膜８をＣＭＰ法を用いて除去する。この結果、第１の接続孔および第１の配線溝の内部にはそれぞれＡｌ膜からなる第１のＡｌプラグおよび第１のＡｌ配線層（第２の配線層）が形成され、第２の接続孔および第２の配線溝の内部にはそれぞれＡｌ膜からなる第２のＡｌプラグおよび第２のＡｌ配線層（第３の配線層）が形成される（図３５（ｄ））。
【０６１３】
なお、本実施形態中では特に言及していないが、同一層において、第２の接続孔を多数形成すれば、Ｓｉ膜７とＡｌ膜８の置換経路が増えるため、置換吸収温度の低温化、置換時間時間の短縮化を図れる。
【０６１４】
また、本実施形態では、２層の同時置換の場合について説明したが、Ｓｉ膜で充填された配線層および接続孔の形成を３回以上繰り返し、最上層の上にＡｌ膜とＴｉ膜を順次形成してから置換熱処理を行なうことにより、３層以上の同時置換も可能である。
【０６１５】
この場合、Ａｌ膜およびＴｉ膜の消費量が、２層の場合に比べて多くなるので、配線抵抗を低減化するためには、Ａｌ膜およびＴｉ膜の膜厚を大きくすることが好ましい。
【０６１６】
実施形態２７
図３６〜図３８を参照して、本実施形態の半導体装置の製造方法について説明する。
【０６１７】
まず、素子が形成されたＳｉ基板（不図示）上に、ポリシリコン膜２２とタングステン膜２３の積層膜（タングステンポリサイド膜）からなる第１の配線層を形成する。
【０６１８】
次に、プラズマＣＶＤ法を用いて、ＳｉＯ2 膜からなる厚さ０．８μｍの層間絶縁膜３を形成した後、フォトリソグラフィ法とＲＩＥ法を用いて、層間絶縁膜３に第１の配線層に接続する接続孔を形成する。この後、指向性を高めた低圧−長距離スパッタ法を用いて、厚さ２０ｎｍのＴｉ膜９を全面に形成する（図３６（ａ））。
【０６１９】
次に、基板を５５０℃に加熱して、フォーミングガス（Ｎ2 −１０％Ｈ2 ）中で３０分の熱処理を行なう。この熱処理により、Ｔｉ膜９の表面が窒化され、厚さ約６ｎｍの表面窒化Ｔｉ膜９ｂが形成される。
【０６２０】
次に、接続孔の内部を充填するように全面にＷ膜２１を形成する。このＷ膜２１は、例えば、ＷＦ6 とＳｉＨ4 とＨ2 ガスの混合ガスを用いたブランケットＣＶＤ法により形成する（図３６（ｂ））。
【０６２１】
次に、層間絶縁膜３の表面が露出するまで、Ｗ膜２１、表面窒化Ｔｉ膜９ｂをＣＭＰ法を用いて研磨する。この結果、接続孔内にＷ膜２１からなるＷプラグが形成される（図３６（ｃ））。
【０６２２】
次に、フォトリソグラフィー法とＣＨＦ3 ガスを用いたＲＩＥ法により、層間絶縁膜３に配線溝を形成する（図３６（ｄ））。この配線溝は接続孔を含む領域に形成する。
【０６２３】
このとき、ＣＨＦ3 ガスを用いているので、Ｗ膜（Ｗプラグ）２１、表面窒化Ｔｉ膜９ｂ、層間絶縁膜（ＳｉＯ2 膜）３の選択比は高くなる。その結果、表面窒化Ｔｉ膜９ｂはＷプラグ２１の周りに残り、また、プラグの後退は１０ｎｍ以下に抑制される。
【０６２４】
次に、配線溝の内部を充填するように全面にＳｉ膜７をＬＰ−ＣＶＤ法を用いて形成した後、配線溝の外部のＳｉ膜７をＣＤＥ法またはＣＭＰ法を用いて除去する（図３７（ｅ））。
【０６２５】
次に、ＡｒスパッタエッチングによりＳｉ膜７上の自然酸化膜を除去した後、真空連続的に、スパッタ法を用いてＡｌ膜８、Ｔｉ膜９を全面に順次形成する（図３７（ｆ））。
【０６２６】
次に、４５０℃の炉で６０分間の熱処理を基板に施すことにより、Ｓｉ膜７をＡｌ膜８と置換させるとともに、このＳｉ膜７とＴｉ膜９とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜９にＳｉ膜７を吸収させる。この工程でＴｉ・Ｔｉシリサイド膜１０が形成される（図３７（ｇ））。
【０６２７】
次に、Ｔｉ・Ｔｉシリサイド膜１０、余剰なＡｌ膜をＣＭＰ法を用いて研磨除去する。この結果、配線溝の内部にはＡｌ膜からなるＡｌ配線層（第２の配線層）が形成される。
【０６２８】
このとき、柔らかい研磨布を用いて、Ａｌ膜（Ａｌ配線層）８の研磨除去を行なうことにより、Ａｌ配線層８の表面を、層間絶縁膜３の表面から、２０ｎｍ程度後退させる（図３７（ｈ））。
【０６２９】
次に、ＡｒスパッタエッチングによりＡｌ配線層８およびＷプラグ２１の表面の自然酸化膜を除去した後、真空連続的に厚さ３０ｎｍのＴｉＮ膜１４を全面に形成する（図３８（ｉ））。
【０６３０】
最後に、ＣＭＰ法を用いて、配線溝以外の領域上のＴｉＮ膜１４を除去する（図３８（ｊ））。
【０６３１】
本実施形態によれば、デバイス動作中にＡｌ配線層８内のＡｌがマイグレーションを起こしても、Ｗプラグ２１がＴｉＮ膜１４に直接接続されているため、断線の問題は生じず、信頼性は高いものとなる。
【０６３２】
実施形態２８
接続孔および配線溝の内部に形成したＳｉ膜などの被置換膜をその上のＡｌ膜などの導電膜と置換させるとともに、置換した被置換膜とＴｉ膜などの吸収膜との反応により、被置換膜を吸収膜に吸収させるプロセスでは、接続孔および配線溝の上方に、被置換膜と吸収膜の反応により生成された生成膜と、反応に寄与しなかった余剰な吸収膜と、配線溝外部の余剰な導電膜とからなる積層膜が存在する。
【０６３３】
このような積層膜は、導電膜単体に比べ抵抗が高く、残留した場合、ＬＳＩの配線としては使用できない。したがって、配線溝の内部の置換された導電膜を残すように、不要な部分、特に生成層を除去することが必須である。
【０６３４】
本発明のようなダマシン型（デュアルダマシン型）配線構造では、ＣＭＰによって不要部分を除去することが可能である。
【０６３５】
しかし、このように材質の異なる複数の膜からなる積層膜の場合、多段階ＣＭＰを行なう必要があるため、材質毎に適正な研磨剤や研磨布に交換する必要も生じ、工程上の煩雑さが生じる。
【０６３６】
また、パターンレイアウトのよっては、部分的に被置換膜の量が多くなり、残留する余剰の吸収膜の厚さ、生成層の厚さ、余剰の導電膜の厚さが部分的に異なり、チップ面内、ウェハ面内での均一研磨が困難になる。
【０６３７】
このような場合、上層部分をウエットエッチング法やＣＤＥ法を用いて除去することにより、ＣＭＰプロセスを１回で済ませることができる。以下、被置換膜、導電膜、吸収膜としてそれぞれＳｉ膜、Ａｌ膜、Ｔｉ膜を用いた場合についてい具体的に説明する。
【０６３８】
Ｓｉ膜、Ａｌ膜、Ｔｉ膜を用いた場合、Ｓｉ膜とＡｌ膜の置換反応が終了した時点で、上方にＴｉ膜／Ｔｉシリサイド膜／Ａｌ膜の積層膜が生じている。
【０６３９】
ここで、エッチング溶液として、加熱した過酸化水素水を用いれば、Ｔｉ膜を選択的に除去できる。このようにすれば、シリサイド層／Ａｌ膜を共通の研磨剤、例えば、コロイダルシリカ系研磨剤を用いたＣＭＰ法により同時に、つまり、１回のＣＭＰプロセスにより除去できる。
【０６４０】
さらに、下方のＳｉ密度が高い場合、Ｓｉノジュールが発生し、このＳｉノジュールがＣＭＰ時にパーティクルとなり、スクラッチが発生するという問題が生じる。
【０６４１】
このよな場合は、ウエットエッチング後、またはＣＭＰ中にＳｉノジュールの表面が露出した時点で、ＣＤＥなどでＳｉノジュールを除去すればよい。これにより、スクラッチの問題は解決できる。
【０６４２】
また、被置換膜、導電膜、吸収膜としてそれぞれＳｉ膜、Ａｌ膜、Ｗ膜を用いた場合、Ｓｉ膜とＡｌ膜の置換反応が終了した時点で、上方にＷ膜／Ｗシリサイド膜／Ａｌ膜の積層膜が生じている。
【０６４３】
ここで、エッチング溶液として、加熱した過酸化水素水を用いれば、Ｗ膜を選択的に除去できる。そして、Ｗシリサイド膜はＣＦ4 を用いたＣＤＥ法により選択的に除去できる。このようにすれば、ＣＭＰプロセスはＡｌ膜を除去するための１回で済む。
【０６４４】
実施形態２９
まず、素子が形成されたＳｉ基板上に第１の配線層を形成する。次に、全面に層間絶縁膜を形成した後、この層間絶縁膜に接続孔、配線溝を順次形成する。
【０６４５】
次に、接続孔の底面に露出した第１の配線層の表面の自然酸化膜などを除去した後、接続孔の内部にボイドが発生しないように、ＬＰ−ＣＶＤ法を用いて基板全面にボロンが添加されたアモルファスＳｉ膜（Ｂ添加アモルファスＳｉ膜）を堆積する。
【０６４６】
Ｂ添加アモルファスＳｉ膜の具体的な形成方法は、以下の通りである。すなわち、基板温度を３５０℃に設定し、基板温度が安定した後、成膜チャンバ内にジシランガスおよびジボランガス（流量比ガス５０（ジシランガス）：１（ジボランガス）を導入して、０．１ｔｏｒｒの圧力下でＢ添加アモルファスＳｉ膜を堆積する。
【０６４７】
なお、Ｂ添加アモルファスＳｉ膜ではなく、他種のＳｉ膜、例えば、多結晶Ｓｉ膜、アモルファスＳｉ膜、Ｂ添加アモルファスＳｉ膜を堆積することもできるが、多結晶Ｓｉ膜であれば堆積温度が６００℃、アモルファスＳｉ膜でも実際に十分なＳｉ膜の堆積レートを得るためには約４２０℃以上必要である。
【０６４８】
一方、第１の配線層の構成材料が低融点金属を含むものである場合、層間絶縁膜に接続孔を形成し、この接続孔の底面の第１の配線層が表出した状態のままで基板を加熱した場合、配線層周辺の絶縁膜からのストレスにより、低融点金属が接続孔内に隆起する。その結果、配線部分にボイドなどが発生するという問題が起こり、配線の信頼性に多大な影響を与える。
【０６４９】
この低融点金属の接続孔内の隆起は４００℃より高い温度での熱処理によって生じることが一般に知られており、したがって、約４００℃以下の温度でＳｉ膜の成膜を行なうことが必要である。
【０６５０】
このように第１の配線層が低融点金属からなるものである場合には、被置換膜として、多結晶Ｓｉ膜やアモルファスＳｉ膜を用いるには成膜温度が高い。
【０６５１】
これに対し、図３９に示すように、Ｂ添加アモルファスＳｉ（Ｂ添加ａ−Ｓｉ）膜の成膜温度は，４００℃以下でも十分な堆積レートがとれ、被置換膜であるＳｉ膜の成膜プロセスの十分な低温化や短時間化が可能である。
【０６５２】
しかも、低温化するほど、基板上においてはジシランとジボランの反応律速の領域で成膜が進むことになり、よりコンフォーマルな成膜が可能となり、ボイドのないＳｉ膜を形成できる。
【０６５３】
被置換膜として形成されたＳｉ膜にボイドがある状態で、Ｓｉ膜をＡｌ膜と置換させると、置換後のＡｌ膜中にボイドが残る可能性があるため、コンフォーマルなＳｉ成膜が望ましい。
【０６５４】
本実施形態では、置換膜としてＢ添加アモルファスＳｉ膜を用いているので、コンフォーマルでかつ低温短時間なＳｉ膜の堆積が可能になる。
【０６５５】
次に、接続孔および配線溝の内部にＢ添加アモルファスＳｉ膜が選択的に残るように、ＣＭＰ法またはＣＤＥ法を用いて、余剰なＢ添加アモルファスＳｉ膜を除去する。
【０６５６】
次に、Ｂ添加Ｓｉ膜の表面の自然酸化膜や、ＦやＣなどの不純物を逆スパッタにより除去した後、真空連続で、Ａｌ膜、Ｔｉ膜を全面に順次堆積する。
【０６５７】
次に、４５０℃、９０分の加熱処理により、Ａｌ膜をＢ添加アモルファスＳｉ膜と置換させるとともに、Ｂ添加アモルファスＳｉとＴｉ膜とをシリサイド反応させるとともにボライド化反応させて、Ｔｉシリサイド、Ｔｉボライドを形成することにより、Ｔｉ膜にＢ添加アモルファスＳｉ膜を吸収させ、接続孔および配線溝の内部をＡｌ膜で充填する。この工程で、Ｔｉ・Ｔｉシリサイド層、ＴｉシリサイドとＴｉボライドの混合層が形成される。
【０６５８】
最後に、Ｔｉ・Ｔｉシリサイド層、Ｔｉボライド層、ＴｉシリサイドとＴｉボライドの混合層、余剰なＡｌ膜をＣＭＰ法を用いて除去する。この接続孔およびび配線溝の内部にはそれぞれＡｌ膜からなるＡｌプラグおよびＡｌ配線層（第２の配線層）が形成される。
【０６５９】
ここで、同じパターン密度を持つ基板において、被置換膜として多結晶Ｓｉ膜、アモルファスＳｉ膜を接続孔および配線溝に形成し、それ以外は全く上述の工程と同様にして接続孔および配線溝の内部に選択的に残置させたＡｌ膜の比抵抗と、本実施形態のそれとを比較した。
【０６６０】
その結果、多結晶Ｓｉ膜を用いて置換した場合の比抵抗は３．７μΩｃｍ、アモルファスＳｉ膜を用いて置換した場合の比抵抗は３．５μΩｃｍであった。
【０６６１】
これに対して、本実施形態のＢ添加アモルファスＳｉ膜を用いて置換した場合の比抵抗は３．３μΩｃｍであり、上記Ｓｉ膜を用いた場合と比較して低い値を示すとともに、Ａｌ膜中にＳｉを固溶限まで含有させた合金を用いた場合の比抵抗に非常に近い値が得られた。
【０６６２】
次に、被置換膜として用いたＳｉ膜の種類によって、充填後のＡｌ膜の比抵抗値に違いが生じる要因を図４０を用いて示す。
【０６６３】
図４０は、被置換膜として、Ｂ添加アモルファスＳｉ膜を用いた場合と、多結晶Ｓｉ膜を用いた場合のそれぞれについて、処理温度が４５０℃の置換処理により、上記プロセスと同様な手法で接続孔および配線溝の内部をＡｌ膜で充填した場合の、上記Ａｌ膜の比抵抗値の上記置換処理の処理時間の依存性を示したものである。
【０６６４】
図４０から、被置換膜として用いたＳｉ膜種によらず、置換熱処理を行なった温度に対して、充填したＡｌ膜の比抵抗値が極小値を持つ熱処理時間が存在することが分かる。
【０６６５】
被置換膜としてＢ添加アモルファスＳｉ膜を用いた本実施形態における熱処理は、４５０℃において比抵抗値が極小値をもつ９０分という熱処理時間を採用して形成したものである。
【０６６６】
また、被置換膜として多結晶Ｓｉ膜を用いた場合、この比抵抗の極小値は４５０℃の熱処理において約１５０分熱処理をすることによって得られ、最終的に形成されたＡｌ膜の比抵抗値は３．３μΩｃｍに近い値まで低抵抗化できる。
【０６６７】
また、被置換膜としてアモルファスＳｉ膜を用いた場合、接続孔および配線溝の内部に充填したＡｌ膜の比抵抗の極小値は、４５０℃の熱処理において、Ｂ添加アモルファスＳｉ膜を用いた場合と、多結晶Ｓｉ膜を用いた場合の置換熱処理時間との間に存在した。
【０６６８】
それぞれのＳｉ膜種に対して、最終的に充填形成されるＡｌ膜の比抵抗値が極小値をもつ置換熱処理温度と熱処理時間の組み合わせを採用することによって、低抵抗なＡｌ膜を得ることができる。
【０６６９】
しかし、その中でも初期に接続孔や配線溝内に形成するＳｉ膜は、多結晶Ｓｉ膜よりもアモルファスＳｉ膜、さらにこれらのＳｉ膜よりもＢ添加アモルファスＳｉ膜を用いることによって、置換熱処理の短時間化が可能である。
【０６７０】
次に、被置換膜としてＢ添加アモルファスＳｉ膜を用いるさらなる利点を図４１を用いて説明する。図４１は、図４０に示した比抵抗値の抵抗構成要素成分を分離して示す図である。
【０６７１】
置換熱処理工程においては、Ａｌ膜上に形成したＴｉ膜のシリサイド化によってＳｉ膜を接続孔や配線溝の内部から吸い出すとともに、Ａｌ膜をＳｉ膜と置換し充填するが、この置換過程においては、Ｓｉ膜とＡｌ膜との相互拡散、Ｔｉのシリサイド化の他に、Ａｌ膜中へのＴｉの拡散が生じている。
【０６７２】
置換反応初期においては、Ｓｉ膜の置換膜側での吸収が顕著なため、Ａｌ膜中のＳｉ、Ｓｉノジュールの減少により、充填形成したＡｌ膜の比抵抗値は減少する。
【０６７３】
このＡｌ膜中のＳｉ量の減少が寄与する抵抗減少にかかる時間は、下地に形成されたパターン密度や、接続孔や配線溝内のＳｉ膜の充填率によって決まる。
【０６７４】
しかし、同時にＴｉのＡｌ膜中への拡散によって、熱処理時間が長時間化すると、ＴｉのＡｌ膜中への拡散が進み、その抵抗成分の寄与が増大する。これにより、置換熱処理温度に対して、最終的に接続孔や配線溝内に充填したＡｌ膜の比抵抗値は極小値をもつ。
【０６７５】
ここで、被置換膜としてＢ添加アモルファスＳｉ膜を用いることにより、ＡｌとＳｉとの相互拡散を促進（活発化）することができ、Ｔｉ膜側へのＢ、Ｓｉの到達も高速化し、結果としてＡｌ膜とＳｉ膜との置換反応を短時間で行なうことができる。
【０６７６】
この熱処理時間の短時間化により、Ａｌ膜中へのＴｉの拡散時間を短くすることができ、置換熱処理工程における温度と時間の組み合わせにおいて実現する、充填されたＡｌ膜の比抵抗の極小値を、他のＳｉ膜種を用いた場合と比較して短時間で得られるため、接続孔や配線溝の内部により比抵抗の低いＡｌ膜を充填することができる。
【０６７７】
また、低温で成膜することが可能なＢ添加アモルファス膜は他のＳｉ膜に対して膜中に水素を多く含むため、ＡｌとＢ添加アモルファスＳｉの相互拡散を一層活発化する効果も期待できる。
【０６７８】
さらに、Ｂ添加アモルファスＳｉ膜を用いてＡｌ膜との置換反応処理を行なった場合、Ｔｉ膜側へ拡散したＢがＡｌ膜とＴｉ膜の界面またはその近傍でＴｉボライドを形成し、Ａｌ膜中へのＴｉの拡散を抑制することができる。
【０６７９】
この効果により、他のＳｉ種を用いた場合よりも、長時間熱処理を行った場合でも、図４０に示したように接続孔や配線溝の内部に充填したＡｌ膜に拡散したＴｉによる抵抗上昇を軽減することができる。
【０６８０】
また、この効果を効果的に利用するには、被置換膜として形成するＢ添加アモルファスＳｉ膜を、Ａｌ膜と接する方向に対してボロン濃度を増加させるような濃度勾配を付けて堆積する、またはＡｌ膜と接する方向に対してボロン濃度を増加させるようなステップ濃度構成になるように堆積するとよい。
【０６８１】
上層部に高濃度なボロンの領域が存在することにより、Ａｌ膜とＢ添加アモルファスＳｉ膜との置換熱処理工程中に、Ｔｉシリサイド化反応よりもより速くＴｉボライド化反応が生じることにより、ＴｉのＡｌ膜中への拡散を初期の段階から抑制することが可能である。
【０６８２】
更に、Ｔｉの拡散によるＡｉとＴｉの相互拡散、ひいては化合物反応を抑制する拡散抑制層Ｔｉボライド膜がある事により、Ａｌ膜中、Ａｌ／Ｔｉ界面のＡｌ／Ｔｉ化合物形成の抑制も可能である。これにより、ＡｌＴｉ化合物形成による体積膨張に起因した、Ａｌへの応力勾配分を軽減でき、Ａｌ配線中に発生するボイド形成を防ぐことができる。
【０６８３】
本実施形態では、拡散抑制層としてＴｉボライド層の形成を示したが、同様の効果がＴｉシリサイド層２４ａの形成によっても可能である（図４４）。また、ＡｌとＴｉの相互拡散をさらに積極的に抑制する膜として、置換熱処理温度でＡｌとの化合物を形成せず、ＡｌとＳｉを透過することが可能な薄いＷ膜２４ｂをＡｌ／Ｔｉ界面に形成し（図４５（ａ））、ＳｉとＡｌの置換反応を行なってＴｉＳｉ化合物層２５を形成することによっても（図４５（ｂ））、同様の効果が得られる。また、この時のＷ膜の形成はスパッタ法で形成した膜でも、ＣＶＤ法で形成したものでも構わないことは言うまでもない。
【０６８４】
実施形態３０
まず、Ｓｉ膜７が充填された配線溝５と接続孔４を形成し（図４２（ａ））、全面にＴｉ膜９を形成し、次いでＡｌ膜８を形成する（図４２（ｂ））。この状態で熱処理を行うと、Ｔｉ／Ｓｉ界面にＴｉＳｉが、Ａｌ／Ｔｉ界面にＡｌＴｉ化合物が形成されるとともに、ＡｌＴｉ化合物層／Ｔｉ層／ＴｉＳｉ層それぞれの層はＡｌに対する拡散バリア性がないため、ＡｌはＡｌＴｉ化合物層／Ｔｉ層／ＴｉＳｉ層を通過してＳｉと置換する（図４２（ｃ））。
【０６８５】
次に、Ａｌ膜８とＡｌＴｉ化合物層／Ｔｉ層／ＴｉＳｉ化合物層１０をＣＭＰにより除去する（図４２（ｄ））。この時、ＴｉＳｉ化合物層２３は先の熱処理により配線溝内部まで形成されており、層間絶縁膜表面までＣＭＰを行った場合、配線溝内にＴｉＳｉ化合物層が残留する。このようにに残留したＴｉＳｉ化合物層はＡｌ配線にボイドが生じた場合に電流が流れる補償導線の役割を果たし、信頼性向上に効果がある。また、配線溝を予め深く形成しておけば、ＣＭＰを追加することによってＴｉＳｉ化合物層の厚さを調整することができる。
【０６８６】
本実施形態では、配線溝５と接続孔４をともにＡｌで充填する方法について説明したが、接続孔４だけをＡｌにより充填してもよい。すなわち、接続孔にＳｉ７を充填し（図４３（ａ））、全面にＴｉ膜９を形成し、次いでＡｌ膜８を形成する（図４３（ｂ））。この状態で熱処理を行うと、Ｔｉ／Ｓｉ界面にＴｉＳｉが、Ａｌ／Ｔｉ界面にＡｌＴｉ化合物が形成される（図中、参照符号１０）とともに、ＡｌＴｉ化合物層／Ｔｉ層／ＴｉＳｉ層それぞれの層はＡｌに対する拡散バリア性がないため、ＡｌはＡｌＴｉ化合物層／Ｔｉ層／ＴｉＳｉ層を通過してＳｉと置換する（図４３（ｃ））。
【０６８７】
次に、Ａｌ膜とＡｌＴｉ化合物層／Ｔｉ層／ＴｉＳｉ化合物層をＣＭＰにより除去する（図４３（ｄ））。
【０６８８】
この時、ＴｉＳｉ化合物層は先の熱処理により接続孔内部まで形成されており、層間絶縁膜表面までＣＭＰを行った場合、接続孔内にＴｉＳｉ化合物層が残留する。接続体の低抵抗化を計るために、接続孔を予め深く形成しておけば、ＣＭＰを追加することによってＴｉＳｉ化合物層の厚さを調整することができる。
【０６８９】
このように予めＡｌ接続体を形成した場合、次に、層間絶縁膜を形成し、層間絶縁膜にＡｌ接続体に到達するまでの配線溝を形成し、その配線溝にＣｕなどの低抵抗金属を充填すれば、低抵抗な配線を実現できる。
【０６９０】
実施形態３１
実施形態２９に示した、拡散抑制層を更に積極的に形成する熱処理方法について説明する。
【０６９１】
まず、素子が形成されたＳｉ基板上にＡｌからなる第１の配線層を形成し、次に、全面に層間絶縁膜を形成する。次に、フォトリソグラフィとＲＩＥを用いて上記層間絶縁膜に第１の配線層に達する深さの接続孔、この接続孔を含む領域に配線溝を順次形成する。即ち、第１の配線層に接続する接続孔及び配線溝を順次形成する。
【０６９２】
次に、接続孔の底面に露出した第１の配線層の表面の自然酸化膜を表面処理によって除去する。
【０６９３】
次に、接続孔及び配線溝の内部を充填するように全面にＳｉ膜をＣＶＤ方を用いて堆積した後、接続孔の内部にＳｉ膜が残るように、ＣＭＰ法またはＣＤＥ法を用いて、余剰なＳｉ膜を除去する。
【０６９４】
次に、Ｓｉ膜の表面の自然酸化膜を除去した後、全面にＡｌ膜、Ｔｉ膜を真空連続で堆積する。
【０６９５】
次に、図４６に示すように、ＴｉとＡｌの拡散抑制層となるＴｉＳｉ化合物を優先的に形成するために、４００℃以下の温度で３時間熱処理を行う。これによりＡｌ／Ｔｉの界面にＴｉＳｉ化合物膜が形成され、Ｔｉ／Ａｌの相互拡散の抑制層として働き、ひいてはＡｌ膜中、Ａｌ／Ｔｉ界面の両方における、ＡｌＴｉ化合物形成が抑制される。この拡散抑制層を形成した後、Ｔｉシリサイド反応が積極的に生じる４００℃以上の高温側で１時間熱処理し、ＳｉのＴｉによる吸収を促進させ、ＡｌとＳｉの置換反応を終了させる。これにより、ＡｌＴｉ化合物の形成を抑制し、Ａｌ上部膜の余剰な体積膨張を抑制でき、Ａｌに与えるストレスを緩和できる。かつＳｉとＡｌの置換反応も十分短時間で行うことができる。
【０６９６】
実施形態３２
まず、素子が形成されたＳｉ基板（不図示）上に第１の配線層を形成する。次に、全面に層間絶縁膜を形成した後、この層間絶縁膜に接続孔、配線溝を順次形成する。
【０６９７】
次に、接続孔の底面に露出した第１の配線層の表面の自然酸化膜などを除去した後、接続孔の内部にボイドが発生しないように、Ｓｉ膜を全面に堆積する。次に、接続孔および配線溝の内部にＳｉ膜が選択的に残るように、ＣＭＰ法またはＣＤＥ法の方法を用いて、余剰なＳｉ膜を除去する。
【０６９８】
次に、Ｓｉ膜の表面の自然酸化膜や、ＦやＣなどの不純物を逆スパッタにより除去した後、真空連続で、Ａｌ膜、Ｔｉ膜を順次形成する。
【０６９９】
次に、４５０℃、３００分の加熱処理により、Ａｌ膜をＳｉ膜と置換させるとともに、Ｔｉのシリサイド化反応を生じさせることにより、Ｔｉ膜にＳｉ膜を吸収させ、接続孔および配線溝の内部をＡｌ膜で充填する。この工程で、Ｔｉ・Ｔｉシリサイドが形成される。
【０７００】
実施形態２５でも述べたが、このＳｉ膜とＡｌ膜との置換熱処理中に、Ｔｉ膜のＴｉはＳｉ膜を吸収するためのシリサイド化反応を起こすとともに、Ａｌ膜中へも拡散している。これが、長時間熱処理を行なう場合にＡｌ膜の抵抗上昇を引き起こす要因となる。
【０７０１】
次に、Ｔｉ・Ｔｉシリサイド層、余剰なＡｌ膜をＣＭＰ法を用いて除去し、接続孔および配線溝の内部にはＡｌ膜を選択的に残す。
【０７０２】
次に、Ｎ2 ガス雰囲気中での加熱処理を行なう。これにより、Ａｌ膜中へ拡散したＴｉを接続孔や配線溝内のＡｌ膜中から表面側へ外方拡散させて、Ａｌ膜の外部にＴｉを排出する。
【０７０３】
最後に、表面に析出したＴｉおよびＴｉの窒素化合物が形成された高抵抗なＡｌ膜の表面を再度、ＣＭＰ法を用いて除去する。この結果、接続孔および配線溝の内部にはそれぞれＡｌ膜からなる接続プラグおよび配線が形成される。
【０７０４】
上記Ｎ2 ガス雰囲気中での加熱処理により、Ｓｉ膜とＡｌ膜の置換処理中にＡｌ膜中へ拡散したＴｉをＡｌ膜中から排出させ、Ａｌ膜の比抵抗を低減することができる。
【０７０５】
このＮ2 ガス雰囲気中での加熱処理によるＡｌ膜中からのＴｉの排出工程は、置換熱処理工程中にＮ2 ガス雰囲気を用いることによっても可能であり、または置換熱処理後、Ｔｉ・Ｔｉシリサイド層、余剰なＡｌ膜を除去する前の工程において行なうことも可能である。
【０７０６】
また、ガス雰囲気は、Ｎ2 ガス雰囲気に限るものではなく、例えば、ＮＨ3 、Ｂ2 Ｈ6 、ＣＯ2 などのＮ、Ｂ、Ｈ、Ｃを含むガスまたはこれらを組み合わせたガス雰囲気でも良い。要は他に悪影響を与えずにＡｌ膜中からＴｉを排出することできるガス雰囲気であればよい。
【０７０７】
また、Ｔｉの排出工程においては、接続孔や配線溝の内部にＡｌ膜を充填形成し、上部のＴｉ・Ｔｉシリサイド層、および余剰なＡｌ膜を除去した後、Ａｌ膜中に拡散したＴｉの量が固溶限となる温度以上、Ａｌ膜とＳｉ膜の置換熱処理工程における温度以下の温度範囲で、再度加熱処理を行ない、徐冷することによって、より低温におけるＡｌ膜中のＴｉの固溶限までＴｉを排出することも有効である。さらに、このＴｉ排出の昇降温シーケンスをＮ2 ガス雰囲気等の上述したガス雰囲気中で行なうことによって、より効率的にＡｌ膜中からＴｉを排出できる。
【０７０８】
さらに、Ｓｉ膜上にＡｌ膜を形成する際に、置換熱処理におけるＡｌ膜中へのＴｉの拡散に対して十分厚いＡｌ膜を形成するとよい。これにより、置換熱処理の後で、Ｔｉ・Ｔｉシリサイド膜、余剰なＡｌ膜を除去する際、配線溝より上の部分のＴｉが拡散して残留した高抵抗な部分を除去することにより、同一の温度と時間で基板を加熱しても、接続孔や配線溝の内部を、Ｔｉの拡散による抵抗上昇の少ない部分のＡｌ膜で充填することが可能となる。
【０７０９】
すなわち、置換熱処理の温度および時間はＳｉ膜とＡｌ膜の置換から決定し、その温度と時間で拡散するＴｉ量をＡｌ膜厚によって調整すれば、抵抗の低いＡｌ配線やＡｌプラグを実現できる。
【０７１０】
Ａｌ膜へ拡散して残留したＴｉに起因する抵抗上昇を軽減する方法として、本実施形態中の種々の方法は組み合わせて用いることはもちろん可能である。これらの方法を組み合わせて用いれば、例えば、パターン密度の異なる領域において、最もＳｉ量の多い領域にあわせてＡｌ膜との置換熱処理を長時間行なわなくてはならないような場合に、Ｓｉ量が少なく、Ａｌ膜とＳｉ膜の置換がはやく終了し、Ａｌ膜中へのＴｉの拡散が促進された高抵抗な部分においても、最終的に抵抗の低いＡｌ膜を形成することが可能となる。
【０７１１】
実施形態３３
まず、素子が形成されたＳｉ基板上にＡｌからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。次に、フォトリソグラフィとＲＩＥを用いて上記層間絶縁膜３に第１の配線層に達する深さの接続孔４、この接続孔４を含む領域に配線溝５を順次形成する。即ち、第１の配線層１に接続する接続孔４及び配線溝５を順次形成する。
【０７１２】
次に、接続孔４の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。次に、接続孔４及び配線溝５の内部を充填するように全面にＳｉ膜７をＣＶＤ法を用いて堆積した後、接続孔４の内部にＳｉ膜７が残るように、ＣＭＰ法またはＣＤＥ法を用いて、余剰なＳｉ膜７を除去する。
【０７１３】
次に、Ｓｉ膜７の表面の自然酸化膜を除去した後、全面にＡｌ膜８、Ｔｉ膜９を真空連続で形成する。次に、ＳｉＯ2 膜２６をＴｉ膜９上に形成する（図４７（ａ））。この構造を形成した後、４５０℃で２時間の熱処理を行う。この熱処理において、Ｓｉ膜とＡｌ膜と置換させるとともに、Ｓｉ膜とＴｉ膜とをシリサイド反応させ、Ｔｉシリサイドを形成することにより、Ｔｉ膜にＳｉ膜を吸収させる。
【０７１４】
置換反応時に、Ｔｉシリサイドが形成されることにより、初期のＴｉ体積よりもＡｌ上部膜の体積が膨張し、Ａｌに平面方向の引っ張り応力を与えるが、Ｔｉ膜が多いとさらに、Ａｌ／Ｔｉ界面におけるＡｌＴｉ化合物の形成もより多く生じ、Ａｌ上部の化合物膜の体積膨張が一層顕著になる。これらの化合物の体積膨張による引っ張り応力が大きすぎると、応力勾配が生じ、これを緩和する為にＡｌ配線中にボイドを生じてしまう場合がある。
【０７１５】
本実施形態では、Ｔｉ化合物形成によるＡｌ膜上部の膜の体積膨張に対して相対的に圧縮方向に応力が働く膜（ＳｉＯ2 膜２６）を、あらかじめＴｉ膜の上部に形成することによって、Ｔｉの化合物膜の平面方向に対する伸びを抑制している。これにより、Ａｌ配線中のボイド形成を抑制できる。
【０７１６】
上記実施形態では、圧縮方向に応力が働く膜としてＳｉＯ2 膜を用いたが、Ｗ膜、ＳｉＮ膜等を用いることも可能である。また、ＡｌとＳｉを透過する膜であれば、Ａｌ膜中に存在させることも可能である（図４７（ｂ））。例えば、薄いＷ膜をＡｌ膜中に形成した場合、Ｗの結晶粒界を、Ａｌ、Ｓｉが拡散することによって、ＡｌとＳｉの置換反応は進み、Ｔｉ膜によるＳｉの吸収も生じるので、Ａｌ膜中のＷは、ＡｌとＳｉの置換反応を阻害することなく、上部化合物膜が、配線或いは接続孔を充填しているＡｌ膜に与えている応力を緩和することができる。
【０７１７】
実施形態３４
まず、素子が形成されたＳｉ基板上にＡｌからなる第１の配線層１を形成し、次に、全面に層間絶縁膜３を形成する。次に、フォトリソグラフィとＲＩＥを用いて上記層間絶縁膜３に第１の配線層１に達する深さの接続孔４、この接続孔４を含む領域に配線溝５を順次形成する。即ち、第１の配線層１に接続する接続孔４及び配線溝５を順次形成する。
【０７１８】
次に、接続孔４の底面に露出した第１の配線層１の表面の自然酸化膜を表面処理によって除去する。次に、接続孔４及び配線溝５の内部を充填するように全面にＳｉ膜７をＣＶＤ方を用いて堆積した後、接続孔４の内部にＳｉ膜７が残るように、ＣＭＰ法またはＣＤＥ法を用いて、余剰なＳｉ膜７を除去する。
【０７１９】
次に、Ｓｉ膜７の表面の自然酸化膜を除去した後、全面にＡｉ膜８を堆積し、真空連続でＴｉターゲットの備わったチャンバーに搬送する。次に、水素とＡｒを適当な混合比にしたガス雰囲気中で、Ｔｉターゲットをスパッタし、先のＡｌ膜８上に水素を十分含んだＴｉ或いはＴｉＨｘ化合物を含んだ膜９を形成する（図４８（ａ））。この膜は通常のＡｒガスだけでスパッタしたＴｉ膜よりも体積が大きい膜となる条件で形成する。
【０７２０】
次に、４５０℃で十分な真空度に達した炉の中で、２時間の熱処理を行う。この熱処理において、Ｓｉ膜とＡｌ膜と置換し、Ｓｉは水素を含んだＴｉ、ＴｉＨｘの膜に到達し、Ｔｉシリサイド１０を形成する。Ｔｉ膜中に含まれた水素は、熱処理時に、Ｔｉ膜中から外方拡散する。また、ＴｉＨｘ膜中のＨは４５０℃で熱分解するか、シリサイド反応によって分解し、外方拡散する。このように水素が脱離することにより、初期の吸収膜の体積が収縮する（図４８（ｂ））。
【０７２１】
このＨの脱離・外方拡散の反応は、通常のＴｉ膜がシリサイド反応を生じる場合やＡｌＴｉ化合物を形成する場合と比較して、シリサイド形成の体積変化が非常に小さい。ＴｉＳｉ化合物や、ＡｌＴｉ化合物形成による、上部化合物膜の過剰な体積変化がＡｌに与えるストレスを軽減することができ、Ａｌのボイド発生を抑制することができ、信頼性の高いＡｌ配線、プラグ８の形成が可能になる（図４８（ｃ））。
【０７２２】
【発明の効果】
以上詳述したように本発明によれば、接続孔および配線溝が形成された絶縁膜に対して、信頼性の高い接続構造を実現できる半導体装置およびその製造方法を提供できるようになる。
【図面の簡単な説明】
【図１】従来の方法により形成した多層配線構造を示す断面図。
【図２】従来の方法による多層配線構造の形成方法の問題点を示す断面図。
【図３】実施形態１に係る半導体装置の製造工程を示す断面図。
【図４】実施形態１に係る半導体装置の製造工程を示す断面図。
【図５】実施形態１に係る半導体装置の製造工程の途中の構造を示す断面斜視図。
【図６】幅の異なる配線溝が存在する場合の問題を説明する断面図。
【図７】幅の異なる配線溝が存在する場合の問題を解決する方法を説明するための断面図。
【図８】配線溝および接続孔の内部に残すＳｉ量を示す断面図。
【図９】バリア膜の形成位置の違いによる種々のデュアル・ダマシン配線構造を示す断面図。
【図１０】実施形態１の変形例に係る半導体装置の製造工程を示す断面図。
【図１１】実施形態２に係る半導体装置の製造工程を示す断面図。
【図１２】実施形態２に係る半導体装置の製造工程を示す断面図。
【図１３】実施形態３に係る半導体装置の製造工程を示す断面図。
【図１４】実施形態４に係る半導体装置の製造工程を示す断面図。
【図１５】実施形態５に係る半導体装置の製造工程を示す断面図。
【図１６】実施形態５に係る半導体装置の製造工程を示す断面図。
【図１７】実施形態１０に係る半導体装置の製造工程を示す断面図。
【図１８】実施形態１１に係る半導体装置の製造工程を示す断面図。
【図１９】実施形態１１に係る半導体装置の製造工程を示す断面図。
【図２０】実施形態１２に係る半導体装置の製造工程を示す断面図。
【図２１】実施形態１２に係る半導体装置の製造工程を示す断面図。
【図２２】実施形態１２の変形例に係る半導体装置の製造工程を示す断面図。
【図２３】実施形態１３に係る半導体装置の製造工程を示す断面図。
【図２４】熱処理の温度シーケンスを示す特性図。
【図２５】実施形態１６に係る半導体装置の製造工程を示す断面図。
【図２６】実施形態１６に係る半導体装置の製造工程を示す断面図。
【図２７】実施形態１７に係る半導体装置の製造工程を示す断面図。
【図２８】実施形態１８に係る半導体装置の製造工程を示す断面図。
【図２９】実施形態２０に係る半導体装置の製造工程を示す断面図。
【図３０】実施形態２２に係る半導体装置の製造工程を示す断面図。
【図３１】実施形態２３に係る半導体装置の製造工程を示す断面図。
【図３２】実施形態２４に係る半導体装置の製造工程を示す断面図。
【図３３】実施形態２５に係る半導体装置の製造工程を示す断面図。
【図３４】実施形態２６に係る半導体装置の製造工程を示す断面図。
【図３５】実施形態２６に係る半導体装置の製造工程を示す断面図。
【図３６】実施形態２７に係る半導体装置の製造工程を示す断面図。
【図３７】実施形態２７に係る半導体装置の製造工程を示す断面図。
【図３８】実施形態２７に係る半導体装置の製造工程を示す断面図。
【図３９】Ｂ添加ａ−Ｓｉ膜および無添加ａ‐Ｓｉ膜の堆積レートの温度依存性を示す特性図。
【図４０】被置換膜として用いたＳｉ膜の種類によって、充填後のＡｌ膜の比抵抗値に違いが生じる要因を説明するための特性図。
【図４１】比抵抗値の抵抗構成要素成分を分離して示す特性図。
【図４２】実施形態３０に係る半導体装置の製造工程を示す断面図。
【図４３】実施形態３０の変形例に係る半導体装置の製造工程を示す断面図。
【図４４】実施形態２９の変形例に係る半導体装置の製造工程を示す断面図。
【図４５】実施形態２９の変形例に係る半導体装置の製造工程を示す断面図。
【図４６】置換熱処理温度とＴｉ化合物の生成量との関係を示す特性図。
【図４７】実施形態３３に係る半導体装置の製造工程を示す断面図。
【図４８】実施形態３４に係る半導体装置の製造工程を示す断面図。 図４０Ａ〜４０Ｅは、実施形態３５に係る接続プラグおよび溝配線の形成方法を工程順に示す断面図。
【符号の説明】
１…第１の配線層（被接続体）
２…絶縁膜
３…層間絶縁膜
４…接続孔
５…配線溝
６…ＴｉＮ膜（バリア膜）
７…Ｓｉ膜（被置換膜）
８，８´…Ａｌ膜
９…Ｔｉ膜（吸収体）
１０…Ｔｉ・Ｔｉシリサイド膜（生成物）
１１…バリア膜
１２…層間絶縁膜
１３…Ｃｕ
１４…ＴｉＮ膜（バリア膜）
２０…Ｓｉ・ＳｉＯ2 混合膜
２１ａ，２１ｂ…レジストパターン
２１…Ｗ膜
２２…ポリシリコン膜
２３…タングステン膜

Claims (15)

  1. 被接続体を有する半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、
    前記接続孔および前記配線溝の内部を完全には埋め込まず、かつ少なくとも前記接続孔の内部にボロン含有アモルファスシリコン膜を形成する工程と、
    前記接続孔および前記配線溝を含む領域上にアルミニウム膜を形成する工程と、
    前記アルミニウム膜にチタン吸収体を形成したうえで、熱処理により、前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換させるとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去するとともに、前記アルミニウム膜を加工し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 被接続体を有する半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜に前記被接続体に達する深さの接続孔を形成する工程と、
    ボロン含有アモルファスシリコン膜を前記接続孔の内部に形成し、全面に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜に前記ボロン含有アモルファスシリコン膜に接続する配線溝を形成する工程と、
    前記接続孔および前記配線溝を含む領域上にアルミニウム膜を形成する工程と、
    前記アルミニウム膜にチタン吸収体を形成したうえで、熱処理により、前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換させるとともに、前記ボロン含有アモルファスシリコン膜をチタン吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去するとともに、前記アルミニウム膜を加工し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  3. 被接続体を有する半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔を形成する工程と、
    ボロン含有アモルファスシリコン膜を少なくとも前記接続孔の内部に形成する工程と、
    前記絶縁膜に配線溝を形成する工程と、
    前記接続孔および前記配線溝を含む領域上にアルミニウム膜を形成する工程と、
    前記アルミニウム膜にチタン吸収体を形成したうえで、熱処理により、前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換させるとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去するとともに、前記アルミニウム膜を加工し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  4. 被接続体を有する半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、
    前記接続孔および前記配線溝の内面を被覆し、かつ前記接続孔および前記配線溝の内部を充填しない厚さのボロン含有アモルファスシリコン膜をＣＶＤ法により形成する工程と、
    前記接続孔および前記配線溝の内部をアルミニウム膜で略充填する工程と、
    前記アルミニウム膜にチタン吸収体を形成する工程と、
    熱処理により、前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換させるとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で完全に充填する工程と、
    前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去するとともに、前記アルミニウム膜を加工し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  5. 被接続体を有する半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、
    ボロン含有アモルファスシリコン膜を少なくとも前記接続孔および前記配線溝の内部に形成する工程と、
    前記ボロン含有アモルファスシリコン膜表面の自然酸化物および不純物の少なくとも一方を除去する工程と、
    前記接続孔および前記配線溝を含む領域上にアルミニウム膜を形成する工程と、
    前記アルミニウム膜にチタン吸収体を形成したうえで、熱処理により、前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換させるとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去するとともに、前記アルミニウム膜を加工し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  6. 被接続体を有する半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、
    前記接続孔および前記配線溝の内部を充填し、かつ前記接続孔および前記配線溝からあふれるボロン含有アモルファスシリコン膜を形成する工程と、
    少なくとも前記接続孔および配線溝の内部に残るように、真空中で、前記ボロン含有アモルファスシリコン膜をＲＩＥエッチバック法またはＣＤＥエッチバック法を用いて除去する工程と、
    真空を保ったまま、前記接続孔および前記配線溝を含む領域上にアルミニウム膜を形成する工程と、
    前記アルミニウム膜にチタン吸収体を形成したうえで、熱処理により、前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換させるとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去するとともに、前記アルミニウム膜を加工し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  7. 半導体基板に被接続体を形成する工程と、
    前記半導体基板上に前記被接続体を覆う絶縁膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、
    前記接続孔の底面に露出した前記被接続体表面の自然酸化膜および不純物の少なくとも一方を除去する工程と、
    ボロン含有アモルファスシリコン膜を少なくとも前記接続孔の内部に形成する工程と、
    前記接続孔および前記配線溝を含む領域上にアルミニウム膜を形成する工程と、
    前記アルミニウム膜にチタン吸収体を形成したうえで、熱処理により、前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換させるとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去するとともに、前記アルミニウム膜を加工し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  8. 被接続体を有する半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜上にチタン膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔と配線溝を形成するとともに、前記チタン膜を加工して複数のチタン吸収体を形成する工程と、
    少なくとも前記接続孔および前記配線溝の内部にボロン含有アモルファスシリコン膜を形成する工程と、
    前記接続孔、前記配線溝および前記複数のチタン吸収体を含む領域にアルミニウム膜を形成する工程と、
    熱処理により、前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換させるとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させることにより、前記接続孔および前紀配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記アルミニウム膜を加工するとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  9. 被接続体を有する半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、
    ボロン含有アモルファスシリコン膜を少なくとも前記接続孔および前記配線溝の内部に形成する工程と、
    前記接続孔および前記配線溝を含む領域上に、内部にチタン吸収体を含まないアルミニウム膜、内部に複数のチタン吸収体を含むアルミニウム膜を順次形成する工程と、
    熱処理により、前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換させるとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去するとともに、前記アルミニウム膜を加工し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  10. 接続孔および配線溝の少なくとも一方の内部に形成されたボロン含有アモルファスシリコン膜を、該ボロン含有アモルファスシリコン膜上に形成されたアルミニウム膜と置換するとともに、前記ボロン含有アモルファスシリコン膜をチタン吸収体に吸収させて生成物を生成することにより、前記接続孔および前記配線溝の少なくとも一方を前記アルミニウム膜で充填する工程を含む半導体装置の製造方法において、
    異なる温度で少なくとも２回以上の熱処理を行なうことにより、前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換するとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させることを特徴とする半導体装置の製造方法。
  11. 接続孔および配線溝の少なくとも一方の内部に形成されたボロン含有アモルファスシリコン膜を、該ボロン含有アモルファスシリコン膜上に形成されたアルミニウム膜と置換するとともに、前記ボロン含有アモルファスシリコン膜をチタン吸収体に吸収させて生成物を生成する置換吸収処理により、前記接続孔および前記配線溝の少なくとも一方を前記アルミニウム膜で充填する工程を含む半導体装置の製造方法において、
    前記置換吸収処理中または前記置換吸収処理後に、前記アルミニウム膜内に、該アルミニウム膜、前記ボロン含有アモルファスシリコン膜および前記チタン吸収体の構成材料とは異なる元素を添加することを特徴とする半導体装置の製造方法。
  12. 接続孔および配線溝の少なくとも一方の内部に形成されたボロン含有アモルファスシリコン膜を、該ボロン含有アモルファスシリコン膜上に形成されたアルミニウム膜と置換するとともに、前記ボロン含有アモルファスシリコン膜をチタン吸収体に吸収させて生成物を生成する置換吸収処理により、前記接続孔および前記配線溝の少なくとも一方を前記アルミニウム膜で充填する工程を含む半導体装置の製造方法において、
    前記ボロン含有アモルファスシリコン膜の構成材料と前記チタン吸収体の構成材料の組み合わせは、化合物を形成する材料の組み合わせであり、
    かつ前記置換吸収処理の処理温度における、前記アルミニウム膜中における前記ボロン含有アモルファスシリコン膜の構成材料の拡散速度が、前記アルミニウム膜中における前記チタン吸収体の構成材料の拡散速度よりも速いことを特徴とする半導体装置の製造方法。
  13. 被接続体を有する半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、
    前記接続孔および前記配線溝の少なくとも一方の内部に、拡散促進材としてボロンを含有するアモルファスシリコン膜を形成する工程と、
    前記接続孔および前記配線溝を含む領域上にアルミニウム膜を形成する工程と、
    前記アルミニウム膜にチタン吸収体を形成したうえで、熱処理により、前記ボロン含有アモルファスシリコン膜と前記アルミニウム膜を置換するとともに、前記ボロン含有アモルファスシリコン膜をチタン吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去するとともに、前記アルミニウム膜を加工し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程とを含み、
    前記拡散促進材であるボロンは、アモルファスシリコン膜と前記アルミニウム膜との間における相互拡散を促進させるものであることを特徴とする半導体装置の製造法。
  14. 被接続体を有する半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、配線溝を形成する工程と、
    前記接続孔および前記配線溝の内部にボロン含有アモルファスシリコン膜を形成する工程と、
    前記接続孔および前記配線溝を含む領域にチタン吸収体とアルミニウム膜を順次形成する工程と、
    熱処理により、前記チタン吸収体を通過させて前記ボロン含有アモルファスシリコン膜を前記アルミニウム膜と置換させるとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて拡散抑制材を形成することにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記アルミニウム膜を加工するとともに、前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  15. 被接続体を有する半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記被接続体に達する深さの接続孔を形成するとともに、前記絶縁膜に配線溝を形成する工程と、
    前記接続孔および前記配線溝の少なくとも一方の内部にボロン含有アモルファスシリコン膜を形成する工程と、
    前記接続孔および前記配線溝を含む領域上にアルミニウム膜を形成する工程と、
    前記アルミニウム膜にチタン吸収体を形成したうえで、熱処理により、前記ボロン含有アモルファスシリコン膜と前記アルミニウム膜を置換するとともに、前記ボロン含有アモルファスシリコン膜をチタン吸収体に吸収させることにより、前記接続孔および前記配線溝の内部を前記アルミニウム膜で充填する工程と、
    前記ボロン含有アモルファスシリコン膜を前記チタン吸収体に吸収させて生成された生成物を除去するとともに、前記アルミニウム膜を加工し、前記配線溝および前記接続孔の内部に前記アルミニウム膜を選択的に残置させて、前記接続孔に前記アルミニウム膜を含む接続体、前記配線溝に前記アルミニウム膜を含む配線をそれぞれ形成する工程とを含み、
    前記熱処理の熱処理温度と熱処理時間との組み合わせは、
    前記接続孔および前記配線溝の内部を充填した前記アルミニウム膜中に残留する前記ボロン含有シリコン膜の構成材料に起因する前記アルミニウム膜の抵抗成分と、前記接続孔および前記配線溝の内部を充填した前記アルミニウム膜中に残留する前記チタン吸収体の構成材料に起因する前記アルミニウム膜の抵抗成分との和が最小またはほぼ最小となるものであることを特徴とする半導体装置の製造方法。
JP35038297A 1996-12-24 1997-12-19 半導体装置の製造方法 Expired - Fee Related JP4149546B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP35038297A JP4149546B2 (ja) 1996-12-24 1997-12-19 半導体装置の製造方法
US08/997,328 US6071810A (en) 1996-12-24 1997-12-23 Method of filling contact holes and wiring grooves of a semiconductor device
TW086119636A TW347570B (en) 1996-12-24 1997-12-23 Semiconductor device and method for manufacturing the same
KR1019970073302A KR100326569B1 (ko) 1996-12-24 1997-12-24 반도체장치및그제조방법
US09/556,961 US6440843B1 (en) 1996-12-24 2000-04-21 Semiconductor device and method for manufacturing the same
US10/189,598 US6673704B2 (en) 1996-12-24 2002-07-08 Semiconductor device and method of manufacturing the same
US10/650,974 US6946387B2 (en) 1996-12-24 2003-08-29 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34426596 1996-12-24
JP8-344265 1996-12-24
JP35038297A JP4149546B2 (ja) 1996-12-24 1997-12-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10242279A JPH10242279A (ja) 1998-09-11
JP4149546B2 true JP4149546B2 (ja) 2008-09-10

Family

ID=26577731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35038297A Expired - Fee Related JP4149546B2 (ja) 1996-12-24 1997-12-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4149546B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288390B2 (en) 2009-03-10 2012-10-16 Takeda Pharmaceutical Company Limited Benzofuran derivatives

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066527A (en) * 1999-07-26 2000-05-23 Infineon Technologies North America Corp. Buried strap poly etch back (BSPE) process
JP2001127151A (ja) * 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法
JP2001284548A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体記憶装置及びその製造方法
KR100400033B1 (ko) * 2001-02-08 2003-09-29 삼성전자주식회사 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법
KR20020082548A (ko) * 2001-04-24 2002-10-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP5380901B2 (ja) * 2008-05-12 2014-01-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR101770613B1 (ko) * 2010-08-25 2017-08-23 삼성전자 주식회사 셀 스트링 및 그를 포함하는 비휘발성 메모리 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288390B2 (en) 2009-03-10 2012-10-16 Takeda Pharmaceutical Company Limited Benzofuran derivatives

Also Published As

Publication number Publication date
JPH10242279A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
US6440843B1 (en) Semiconductor device and method for manufacturing the same
US11404311B2 (en) Metallic interconnect structures with wrap around capping layers
US20070059919A1 (en) Method of manufacturing semiconductor device
JP3910752B2 (ja) 半導体装置の製造方法
US10741397B2 (en) Liner planarization-free process flow for fabricating metallic interconnect structures
KR100359590B1 (ko) 반도체장치및그제조방법
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
JP4149546B2 (ja) 半導体装置の製造方法
JPH0653337A (ja) 半導体装置の製造方法
JP2000049162A (ja) 半導体装置の製造方法
JP2573621B2 (ja) 電気的相互接続部の製造方法
JP2001007049A (ja) 半導体集積回路装置の製造方法およびその製造装置
US6291346B1 (en) Titanium silicide layer formation method
KR100788602B1 (ko) 반도체 소자 및 그 금속 배선 형성 방법
JPH05152292A (ja) 配線形成方法
JP3607515B2 (ja) 半導体装置およびその製造方法
JP4006720B2 (ja) 半導体装置及びその製造方法
JPH05206081A (ja) ドライエッチング方法
US7601633B2 (en) Semiconductor device and method for fabricating the same
JP3018602B2 (ja) ドライエッチング方法
JP2005033218A (ja) 半導体装置の製造方法
CN116960053A (zh) 接触结构及其制作方法
JPH10214836A (ja) 半導体集積回路装置の製造方法および製造装置ならびに半導体集積回路装置
KR20060062400A (ko) 반도체 소자의 금속배선 형성 방법
JPH1154611A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080626

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees