KR20060062400A - 반도체 소자의 금속배선 형성 방법 - Google Patents

반도체 소자의 금속배선 형성 방법 Download PDF

Info

Publication number
KR20060062400A
KR20060062400A KR1020040101227A KR20040101227A KR20060062400A KR 20060062400 A KR20060062400 A KR 20060062400A KR 1020040101227 A KR1020040101227 A KR 1020040101227A KR 20040101227 A KR20040101227 A KR 20040101227A KR 20060062400 A KR20060062400 A KR 20060062400A
Authority
KR
South Korea
Prior art keywords
forming
film
metal wiring
wiring
substrate
Prior art date
Application number
KR1020040101227A
Other languages
English (en)
Inventor
박창수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040101227A priority Critical patent/KR20060062400A/ko
Publication of KR20060062400A publication Critical patent/KR20060062400A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로,
기판 상에 알루미늄 금속배선을 형성하는 단계; 상기 알루미늄 금속배선의 측벽 부분을 질화시키는 단계; 그 측벽 부분이 질화된 상기 알루미늄 금속배선이 형성된 기판 전체 구조 표면을 따라 실리콘산화막을 형성하는 단계; 및 상기 실리콘산화막이 형성된 기판 전체 구조 상부에 층간절연막으로서 저유전율 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
대나무 마디 구조(Bamboo), AlN막, 원격 플라즈마, 저유전율 절연막

Description

반도체 소자의 금속배선 형성 방법{METHOD FOR FORMING A METAL WIRING OF SEMICONDUCTOR DEVICE}
도1은 층간 절연막의 유전 상수 및 열전도도와의 관계를 도시하는 도면.
도2는 금속배선(Al-0.5%Cu) 폭 감소 및 층간 절연막 종류에 따른 배선의 온도 변화를 도시하는 도면.
도3은 저유전율 박막의 사용시 Al 배선(Ti/Al-0.5%Cu/TiN)의 위치별 신뢰성 개선용 적층 구조를 도시하는 도면.
도4는 배선 폭 감소에 따른 배선의 결정 입계 형상 변화를 도시하는 도면.
도5는 배선 폭과 입자 크기 비에 따른 배선의 신뢰성과 분포 균일도(DTTF)를 도시하는 도면.
도6a 내지 도6e는 본 발명에 따른 금속배선 형성공정을 나타내는 도면.
도7의 (a)는 Al 및 TEOS 산화물 단일 층간 절연막을 사용한 경우의 배선의 단면도, 도7의 (b)는 Al 및 PAE/TEOS/PAE 복합 층간 절연막을 사용한 경우의 배선의 단면도, 도7의 (c)는 배선의 대나무 마디 구조를 도시하는 도면.
도8의 (a)는 AlN 막과 기타 세라믹 물질의 열전도도를 도시하는 도면, 도8의 (b)는 AlN 막과 기타 세라믹 물질의 열팽창 계수를 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
20: 기판 21: 제1 메탈층 22: 플라즈마 산화막
26': 콘택홀 23: 저유전율층 24: 플라즈마 산화막
27: Ti층 28: 제2 메탈층 29: TiN층
30: AlN막 31: 실리콘산화막
본 발명은 반도체 제조 기술에 관한 것으로, 반도체 소자 제조 공정 중 금속배선 형성 공정에 관한 것이다.
반도체 장치의 구조가 복잡해 짐에 따라 금속배선 폭과 간격이 현저하게 감소하여 다층 배선 구조가 채용되고 있다. 그러나, 배선간 간격이 좁아지면서 배선 저항과 그 사이에 도포되어 평탄화되는 층간 절연막의 유전율에 의한 RC(Resistance Capacitance)로 인해 발생하는 지연 현상이 문제로 대두되고 있다. 이로 인하여, 종래의 플라즈마를 이용한 실리콘산화막(SiO2) 보다 유전율이 낮은 저 유전율 물질이 요구되었고, 이러한 저 유전율 물질을 사용하여 정전 용량(Capacitance) 및 배선 간 크로스토크(Corss-talk) 잡음을 감소시켜 성능을 향상시키고자 하는 시도가 있어 왔다. 또한, 고성능 금속배선 신뢰성 감소의 주요 인자로 서, 지금까지 알려진 전자 충돌에 의한 이동현상(EM|Electromigration) 보다 장치의 동작 중에 금속배선에 인가되는 전류에 의해 발생되는 열(Joul Heat)의 영향이 중요하게 고려되고 있기 때문에, 배선 설계시 이를 고려하여 배선과 저 유전율 층간 절연막 구조를 결정해야 한다.
지금까지 저온에서 금속배선 사이에 도포되어 평탄화되는 층간 절연막으로서 TEOS(Tetraethoxysilane) 소스를 플라즈마 화학 증착법을 이용하여 실리콘산화막을 형성하였는데, 이는 증착 속도가 빠르고, 균열에 대한 내성이 우수하였다. 그러나, 단차 피복성이 부족하여 배선 사이 간격을 따라 형성된 공간을 메우기 위해 점도가 낮은 유기 화합물을 회전 도포 방식으로 매몰하였고, 근래에는 고밀도 플라즈마를 이용하여 증착과 식각을 동시 진행하는 방식의 평탄화도 함께 진행되고 있다
한편, 반도체 집적도의 증가에 따라 동작 속도 향상을 위해 구리 배선과 함께 사용되었던 저 유전율(Keff≤3.0) 절연체는, 다층 알루미늄 배선 구조의 경우에도 적용가능한 층간 절연막으로 평가되고 있다(표1 참조).
Figure 112004057107244-PAT00001
그러나, 이러한 저 유전체 박막을 채용했을 때의 단점으로서, 유전율 감소에 따라 증착된 박막의 경도가 감소한다는 점을 들 수 있는데, 이는 유전율이 낮아질수록 박막 내의 기공의 부피가 증가하기 때문이다. 이와 같이, 박막의 경도가 낮아지면, 저 유전막 증착 후 화학기계연마(CMP) 또는 건식 식각을 진행할 때 기판상에 식각 균일도가 불량하게 되어 층간 평탄화가 열화될 수 있다.
또한, 도1에 도시된 바와 같이, 저 유전율 박막의 낮은 열전도도는 배선 신뢰성에 큰 영향을 주게 되어, 배선 폭의 감소 및 전류 밀도 증가에 따라 단위 전력당 배선 온도가 증가되며, 이러한 증가폭은 저유전율 박막에서 더 크게 된다(도2 참조). 이는 배선 사이만을 저 유전율 물질로 도포한 경우에 얻어지는 결과로, 배선에 인가될 수 있는 임계 전류 밀도가 플라즈마 산화막 보다 약 10~30% 낮다는 것 을 의미한다.
이러한 문제로 인하여, 저 유전율 막을 반도체 장치의 금속배선 사이의 층간 절연막으로 적용하는 일반적인 구조에서, 도2와 같이 배선 사이만을 저 유전율막으로 충전한 경우에 나타나는 배선 온도 증가 현상과 경도 감소에 따라, 후속 열처리 공정 진행 동안 배선 측벽에서 발생할 수 있는 알루미늄 층의 돌출을 방지하기 위해, 배선 하부 및 상부에 저온 증착이 가능한 플라즈마 산화막을 도3와 같이 증착한 후, 저유전율 박막으로 배선 사이에 충전하고 평탄화하며, 배선 층수 증가에 따라 이를 반복해야만 한다. 이때, 유전율을 최소화하기 위해, 유전 상수가 높은 물질의 적용시, 이 물질의 두께는 최소화되어야 한다(RC = (ρL2/t)(э/d), 여기서 ρ=비저항, L=배선 길이, t=금속 두께, э=유전 상수, d=절연막 두께).
또한, 도4에 도시한 바와 같이, 다결정 알루미늄 배선을 형성하면, 금속배선이 0.25㎛ 이하로 미세화가 가속되기 때문에, 입자 경계 면적이 감소하여 대나무 마디 구조(Bamboo structure) 구조와 유사하게 된다. 이로 인하여, 입자들이 만나 형성되는 입자 경계와 3중점(Triple Point)이 감소하여, 입자 경계를 통해 발생하는 알루미늄 입자 확산에 의한 단선 불량이 감소하게 되어 신뢰성이 크게 향상되지만, 도4의 유사 대나무 마디 구조에 도시된 바와 같이, 불량이 발생하게 되는 3중점이 부분적으로 존재하고, 또한 배선마다 3중점 분포가 다르기 때문에, 도5에 도시한 바와 같이 배선 신뢰성의 분포 균일도를 나타내는 DTTF도 함께 증가하게 된다[Cho. Thomson, Appl, Phys. Lett. Vol. 54, p217, 1989 참조].
한편, 배선 형성 후 후속 열처리를 하여 결정 입자 성장을 시켜 대나무 마디 구조를 형성하는 기술이 제안된 바 있으나[EE311/Prof. Sarswat Spring 2003, Interconnections : Aluminum Metallization P11, P14 참조], 도3의 구조에서 열처리 동안 측벽의 알루미늄과 접촉하는 플라즈마 산화막이 반응하여 결정 입계 성장에 필요한 알루미늄 원자가 소모되고, 또한 열처리 온도가 400℃ 이상인 경우, 측벽으로 돌출할 가능성이 증가하게 되어, 플라즈마 산화막 증착 두께를 증가시켜야만 하고, 이는 층간 절연막의 실제 유전율의 증가를 초래한다는 문제점이 있었다.
따라서, 본 발명은 금속배선 형성 후, 알루미늄의 측벽 돌출 방지를 위해 증착하는 층간 절연막에 의한 유전율 증가를 방지하면서, 초 미세 배선에 대나무 마디 구조를 갖는 반도체 소자의 금속배선 형성 방법을 제공하는데 그 목적이 있다.
전술한 목적을 달성하기 위해, 본 발명은, 기판 상에 알루미늄 금속배선을 형성하는 단계; 상기 알루미늄 금속배선의 측벽 부분을 질화시키는 단계; 그 측벽 부분이 질화된 상기 알루미늄 금속배선이 형성된 기판 전체 구조 표면을 따라 실리콘산화막을 형성하는 단계; 및 상기 실리콘산화막이 형성된 기판 전체 구조 상부에 층간절연막으로서 저유전율 절연막을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법을 제공한다.
이러한 본 발명에 의하면, 금속배선을 형성한 후, 경도및 열전도도가 높은 AlN막을 금속배선의 측벽에만 형성하기 때문에, 후속 공정 동안 측벽에서 발생될 수 있는 돌출을 방지할 수 있고, 배선에 전류가 인가됨에 따라 발생되는 줄열을 빠르게 방출할 수 있다.
이하, 본 발명에 따른 반도체 소자의 금속배선 형성공정에 대해 구체적으로 설명한다.
통상적으로, 접촉구 내에 형성되는 텅스텐 플러그 상에 밀착층을 증착한 후, 리플로우나 저온/고온 2단계 공정으로 알루미늄을 증착하면, 결정 입계 크기가 1~4㎛로 성장하게 되어, 신뢰성이 개선되는 효과가 있다. 이러한 결정 입계 크기에 따른 EM 특성 의존성을 이용하여, 측벽 돌출 문제 없이 결정 입계를 충분히 크게 성장시켜 대나무 마디 구조를 갖는 배선을 형성한다.
이를 위해, 고온에서 알루미늄 증착 후 열처리를 실시하여 결정 입계가 합쳐지도록 하고, 그 후 배선 형성 후 측벽에 경도와 열전도도가 큰 AlN 박막과 방출되는 열을 분산시키는 완충막을 대기 노출없이 연속으로 형성한다. 그리고, 진공 반응실 또는 로(Furance)에서 추가로 열 처리를 실시하여 결정 성장을 계속 한다. 이 때, 열처리 온도 및 시간은 하부에 형성된 장치들의 전기적 특성에 영향을 주지 않는 조건에서 결정해야 한다.
금속배선 형성 후 요구되는 400℃ 이하의 공정 온도를 만족하는 플라즈마 증착법의 단점인 빠른 증착 속도 및 단차 피복성 불량에 따른 증착 두께 문제를 개선하기 위해, 증착하는 물질의 주 구성 물질을 포함하는 반응원을 기체 상태의 저압 하에서 일정 온도가 유지된 반응실 내의 기판 상에 일정 시간 동안 노출시켜 표면에 수 나노미터 이하의 두께를 균일하게 흡착시킨다(제1 단계).
이후, 물질 특성을 결정하는 부 반응원을 원격 플라즈마 발생 장치를 통하여 여기된 상태를 만든 후, 반응실내로 유입하여 기판상에 흡착되어 있는 주 반응원과 통상의 저압 증착법에 의해 증착하는 경우 보다 낮은 온도에서 반응시켜 박막을 증착한다(제2 단계). 이 때, 증착할 두께가 수 나노미터 이거나 박막의 밀도와 조성의 균일도 향상이 필요한 경우에는, 제1 단계에서 노출 시간을 단축하거나 압력을 조절하여, 표면에 흡착되는 주 반응원의 두께를 조절하여 제2 단계를 진행하고, 이러한 과정을 수 차례 반복하여 필요한 최소 두께를 조절할 수 있다. 따라서, 필요한 박막 특성과 두께에 따라 제1 단계에서 흡착시키는 주 반응원 기체 두께를 다르게 하는 것을 특징으로 하며, 원격 플라즈마 여기체에 의해 침투가능한 최고 두께인 3nm를 넘지 않도록 한다.
2층 이상의 배선이 저유전율 박막 상에 증착될 때 나타나는 낮은 열전도도로 인한 줄열(Joul heat)에 의한 금속배선의 신뢰성 불량 발생을 감소시키기 위해, 금속막이 증착되는 하지막으로 박막의 실리콘산화막을 전술한 제1 및 제2 단계(10nm 이상인 경우, 통상의 플라즈마 증착 설비를 사용함)를 통해 형성한 후, 금속을 증착하고 배선을 형성한다. 이어서, 경도가 낮은 저유전율 층간 절연막 사용시에 발생하는 적층된 알루미늄 배선의 측벽 돌출을 방지하기 위해서, 배선 형성 후 대기 노출시 알루미늄 산화막이 형성되어 있는 측벽 알루미늄 표면에서만 산화막을 제거하고, 경도가 큰 박막을 형성하여 돌출을 방지하도록 한다.
이를 위해 고집적 금속배선이 형성되어 배선 사이의 간격이 좁아 형상비가 높고, 저융점 금속인 알루미늄을 배선으로 사용하여 후속 공정에서 사용할 수 있는 온도가 제한됨으로, 400℃ 이하 온도에서 건식 식각 후 대기 노출시 측벽에 형성되는 산화 알루미늄의 산소를 질소로 치환하기 위해, 암모니아(또는 질소) 가스를 원격 플라즈마(Remote Plasma) 발생 장치를 이용하여 반응성이 큰 라디칼로 만든 후 배선이 형성된 실리콘 기판 상에 노출시킨다. 원격 플라즈마 발생 장치를 사용하는 이유는 통상의 플라즈마 발생 장치와 달리 이온 충돌이 없이 평균 자유 사행(Meam Free Path) 거리가 길기 때문에, 형상비가 높은 배선 사이의 측벽 부분에 형성된 자연 산화 알루미늄을 박막의 알루미늄 AlN막으로 변환시키는데 효율적이기 때문이다.
이와 달리, 반응성이 큰 히드라진(N2H4)과 같은 기체를 사용하면, 원격 플라즈마 발생 장치를 사용할 필요가 없지만, 측벽 돌출 방지에 필요한 최소 두께로 절연막의 두께를 조절하는 것이 곤란하다는 단점이 수반된다.
또한, 원격 플라즈마 발생기를 사용하여 형성된 배선 상에 산화막을 증착하면, 단차 피복성이 우수하여 종래의 플라즈마 산화막 보다 박막을 증착하여 노출된 배선의 3면을 통해 발생된 열이 방출되도록 열전달 중간층으로 활용이 가능하다. 이와 함께, 동일 설비에서 대기 노출없이 연속 진행이 가능함으로 생산성 감소 없이 배선의 신뢰성 저하 요인인 배선에서 발생되는 열을 감소시켜 신뢰성이 향상되고, 후속 열처리를 진공실이 아닌 로(Furance 또는 저압 화학 증착기)에서 진행할 때, 반응기 내에 존재하는 산소에 의해 측벽에 형성된 AlN과 반응하여 AlON 또는 AlOx 형태로 치환되는 것을 방지할 수 있다.
(실시예)
본 발명에 따른 실시예를 도6a 내지 도6e를 참조하여 이하에 설명하겠지만, 도6a 내지 도6c는 종래의 금속배선 형성공정과 동일하므로, 이에 대해서는 간략히 설명하도록 한다.
먼저, 도6a에 도시된 바와 같이, 기판(20) 상에 제1 메탈층(21)을 형성한 후, 제1 플라즈마 산화막(22), 저유전율 층(23), 제2 플라즈마 산화막(24)(이하, 제1 플라즈마 산화막, 저유전율 층, 제2 플라즈마 산화막을 통합하여 산화물층(23')이라 언급함)을 차례대로 형성한 후, 포터레지스트 패턴(미도시)을 식각 베리어로 사용하여 식각에 의해 콘택홀(26')을 형성한다.
그 다음, 도6b에 도시한 바와 같이, 콘택홀(26')이 형성된 산화물층(23') 상에 베리어층을 형성한 후, 콘택홀(26')의 내부를 텅스텐으로 충진하여 플러그(26)를 형성하고, 식각 및 CMP 공정을 통해 산화물층(23')의 상부를 평탄화한다. 이어서, 산화물층(23') 상에 하지막으로서 Ti층(27)을 형성하고, Ti층(27)상에 제2 메탈층(28)으로서 알루미늄층을 형성하고, 이어서 제2 메탈층(28) 상에 TiN층을 형성한다. 다음에, 포토리소그래피/에칭 공정을 이용하여 도6c에 도시한 바와 같은 금속배선을 형성한다. 본 실시예에서는 제2 메탈층의 물질로서 알루미늄을 이용하였다.
그 다음, 도6d에 도시한 바와 같이, 상기 알루미늄 금속배선(28) 상에 NH3 플라즈마 처리를 실시하여 노출된 알루미늄 금속배선의 측벽에 경도 및 열전도도가 높은 AlN 막(30)으로 형성한다. 그 다음, 도6e에 도시한 바와 같이, 전술한 AlN막(30)의 형성방법과 동일하게, SiH4와 O2 가스를 이용하여 AlN막(30)이 형성된 알루미늄 금속배선(28) 상에 플라즈마 처리를 수행해서 실리콘산화막(31)을 형성하고, 450~550℃의 온도범위에서 5분 이내로 열처리를 수행한다.
이하, 원격 플라즈마 장치를 이용하여 금속배선의 측벽에 AlN막(30)을 형성하는 공정에 대해 도6d를 참조하여 더욱 상세하게 설명하도록 한다. 도c에서와 같이 형성된 금속배선상에 원격 반응성 암모니아 플라즈마 처리를 400℃ 이하로 기판을 가열하면서 5분 이내로 실시하여 3nm 이하 AlN막(30)을 알루미늄 배선의 측벽에 형성한다. 이와 같이, 측벽에 형성되는 AlN막(30)은 경도가 높기 때문에, 후속하여 진행되는 저유전율 절연막 증착 후의 열처리에 의한 안정화 공정이나 제품으로 사용시 배선에 인가되는 전류에 의해 발생하는 열에 의한 배선 측벽에서의 돌출을 방지할 수 있다. 이때, 원격 플라즈마 발생기에 의해 NH3 플라즈마가 반응실로 유입되어 알루미늄 배선의 상하부에 적층되어 있는 Ti 및 Ti/TiN(또는 TiN)과 반응하여 Ti는 Al3Ti 형태의 합금을 형성하고, TiAlN을 표면에만 형성하며, TiN은 NH3에 의해 장벽층 기능 강화만을 일으킨다. 그 다음으로, 도6e에 도시한 바와 같이, 2단계로 대기 노출 없이 연속하여 반응실을 옮기어 동일한 온도에서 단차 피복성과 경도과 우수한 산화막을 1Torr 이하의 반응압력에서 SiH4(50sccm 이하)를 30초 이하로 노출한 후 02(20sccm)를 원격플라즈마 발생기를 통해 1kW 이하의 전력으로 여기체를 형성하여 기판에 노출하여 산화막(31)을 형성한다. 이후 열처리를 실시하여 결정을 추가로 성장시킨다. 최종적으로 저유전율 절연막을 증착 또는 도포하여 층간 평탄화를 실시한다.
전술한 바와 같은 본 발명에 의하면, 알루미늄 막의 결정 방향성은 (111)이 강할 때 신뢰성이 우수하며, 후속열처리에 의해 결정 입자가 성장됨에 따라 강도가 증가한다. 따라서, 금속 증착 후 대기 노출없이 연속적으로 제1 열처리를 수행하면, 대기중에 노출되어 산화된 경우 보다 알루미늄 원자 이동이 낮은 온도에서 가능하게 되고, 하지막이 Ti인 경우보다 알루미늄과 반응하지 않는 Ti/TiN 베리어층 상에서 더 많은 알루미늄이 결정 입자 성장을 최대화할 수 있다. 또한, 배선 형성 후, 원격 플라즈마에 의한 암모니아 처리에 의해 경도 및 열전도도가 높은 알루미늄 AlN막이 배선의 측벽에서만 선택적으로 형성되어, 후속 공정 동안 측벽에서 발생하는 돌출을 방지하며, 배선에 전류에 인가됨에 따라 줄열을 빠르게 방출할 수 있다.
또한, 그 위에 성장되는 원격 실리콘산화막은 단차 피복성이 우수하여 박막 증착만으로 하부에서 방출되는 열을 배선 주변으로 분산시킬 수 있다.
이러한 상태에서 연속으로 진공실에서 일정 시간 열처리를 실시하면, 생산성 의 저하 없이 도4에 도시한 유사 대나무 마디 구조에 존재하는 3중점들이 결정 입자의 추가 성장으로 제거되어 신뢰성 분포 불균일 요인을 최소화할 수 있다.
또한, 배선의 폭이 넓은 경우에도 결정 입자 성장에 의해 현저한 신뢰성 개선 효과가 얻어진다.
일례로, 하지막이 동일한 플라즈마 산화막 상에 금속배선을 형성한 후 평탄화를 수행한 경우(도7의 (a) 참조)와, PAE/P-SiO2/PAE 구조를 갖는 경우(도7의 (b) 참조)의 신뢰성을 비교하였고, 이를 표2 및 표3에 나타내었다.
Figure 112004057107244-PAT00002
Figure 112004057107244-PAT00003
표2에 나타낸 바와 같이, 배선 인가 전류 밀도 증가에 따라 PAE/P-SiO2/PAE 복층 구조의 Al 배선 온도가 TEOS의 경우보다 크게 증가함을 알 수 있다. 이는 PAE의 낮은 열전도도에 기인한다.
또한, 표3에 나타낸 바와 같이, EM 측정 온도별 신뢰성 결과는 예상과 달리 적층 구조에서배선 온도가 높아도 Al 배선의 EM 특성이 P-SiO2 단일층을 적용한 경우 보다 약 30% 정도 향상되었다. 이는 PAE의 안정화를 위한 도포 후 열처리를 특히 400℃에서 진행하는 동안 알루미늄 배선의 결정 입자가 성장되고, 이와 함께 배선 하부의 P-SiO2를 통해 발생된 열의 일부가 방출되는 효과에 기인한다.
이로부터, 배선 형성 후 절연막을 증착한 후 열처리를 실시하면 추가적으로 결정 입자 성장(SiO2(1.1㎛), PAE/SiO2/PAE(1.5㎛))이 일어나 대나무 마디 구조를 형성할 수 있다(도7의 (c) 참조).
참고적으로, 알루미늄 AlN막의 특성을 살펴 보면, 경도와 열전도도(도8의 (a))가 높으며, 열팽창 계수(도8의 (b))와 전기 전도도가 낮아 전자 산업 분야에서열 흡수 및 절연 재료로 많이 사용되고 있다. 따라서, 알루미늄 배선 측벽에 AlN막(또는 산화AlN막(AlON)이 형성됨에 따라 반도체 장치 사용 중에 인가된 전류에 의해 발생하는 줄열이 많이 방출되고, 누적된 열의 감소와 함께 경도 높은 보호막에 의해 측벽에서 발생하는 알루미늄 돌출을 방지할 수 있다. 이로부터 미세 배선 온도의 급격한 증가에 기인된 불량 발생 확률을 크게 감소시킬 수 있고, 금속배선 신뢰성 개선 효과가 얻어진다.
또한, 저유전율 절연막 사용시 400℃ 전후 온도에서 절연막 안정화 처리를 여러 단계 실시하는 과정에서 발생할 수 있는 돌출을 방지함으로, 돌출에 의한 불량에 따른 생산 수율 저하를 방지할 수 있음으로 생산성 향상 효과를 얻을 수 있다. 또한, 여러가지 저유전율 절연막 중에서 후속의 안전화용 열처리에 의한 돌출이 방지됨으로, 저유전율 절연막 중에서 선택할 수 있는 폭이 증가하는 이점이 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의해야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진자라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의하면, 금속배선 형성 후, 알루미늄의 측벽으로부터 발생되는 돌출 방지를 위해 증착하는 층간 절연막에 의한 유전율 증가를 방지하면서, 초 미세 배선에 대나무 마디 구조를 형성할 수 있다.

Claims (6)

  1. 게이트 패턴이 형성된 기판 상에 제1 층간절연막을 형성하는 단계;
    상기 제1 층간절연막 상에 상기 제1 층간절연막과 식각선택비가 다른 식각 베리어층을 형성하는 단계;
    상기 식각 베리어층 및 상기 제1 층간절연막을 선택적으로 식각하여 랜딩 플러그 콘택 영역을 오픈시키는 단계;
    상기 랜딩 플러그 콘택 영역에 폴리실리콘 플러그를 형성하는 단계;
    상기 폴리실리콘 플러그가 형성된 기판 전체구조 상부에 제2 층간절연막을 형성하는 단계;
    상기 제2 층간절연막을 선택적으로 식각하여 비트라인 콘택홀을 형성하는 단계; 및
    상기 비트라인 콘택홀을 통해 상기 폴리실리콘 플러그에 콘택되는 비트라인을 형성하는 단계
    를 포함하는 반도체 소자의 비트라인 형성방법.
    제1항에 있어서,
    상기 식각 베리어층은 금속막, 폴리실리콘막, 산화막 - 상기 제2 층간절연막과 식각선택비가 다름 - 중 어느 하나인 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
    기판 상에 알루미늄 금속배선을 형성하는 단계;
    상기 알루미늄 금속배선의 측벽 부분을 질화시키는 단계;
    그 측벽 부분이 질화된 상기 알루미늄 금속배선이 형성된 기판 전체 구조 표면을 따라 실리콘산화막을 형성하는 단계; 및
    상기 실리콘산화막이 형성된 기판 전체 구조 상부에 층간절연막으로서 저유전율 절연막을 형성하는 단계
    를 포함하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서,
    상기 실리콘산화막을 형성하는 단계 수행 후, 450∼550℃ 온도에서 열처리를 수행하여 상기 알루미늄 금속배선의 결정 성장을 유도하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 알루미늄 금속배선의 측벽 부분을 질화시키는 단계에서,
    암모니아, 질소 중 적어도 어느 하나를 플라즈마 소오스로 사용하는 원격 플라즈마 처리를 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1항 또는 제2항에 있어서,
    상기 알루미늄 금속배선의 측벽 부분을 질화시키는 단계에서,
    히드라진 분위기에서 열처리를 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제1항 또는 제2항에 있어서,
    상기 실리콘산화막은 상기 기판을 실리콘 소오스 가스 및 산소 플라즈마에 교대로 노출시켜 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제1항 또는 제2항에 있어서,
    상기 알루미늄 금속배선의 측벽 부분을 질화시키는 단계에서,
    상기 기판의 온도를 400℃ 이하로 유지하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020040101227A 2004-12-03 2004-12-03 반도체 소자의 금속배선 형성 방법 KR20060062400A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040101227A KR20060062400A (ko) 2004-12-03 2004-12-03 반도체 소자의 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101227A KR20060062400A (ko) 2004-12-03 2004-12-03 반도체 소자의 금속배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20060062400A true KR20060062400A (ko) 2006-06-12

Family

ID=37158566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101227A KR20060062400A (ko) 2004-12-03 2004-12-03 반도체 소자의 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20060062400A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881491B1 (ko) * 2007-06-25 2009-02-05 주식회사 동부하이텍 반도체 소자의 금속배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881491B1 (ko) * 2007-06-25 2009-02-05 주식회사 동부하이텍 반도체 소자의 금속배선 형성 방법

Similar Documents

Publication Publication Date Title
KR100754757B1 (ko) 초대규모 집적 회로를 위한 다층 구리 상호접속 방법
US7888741B2 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
US6261951B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US6312766B1 (en) Article comprising fluorinated diamond-like carbon and method for fabricating article
KR101126850B1 (ko) 이중 라이너 캡핑층 상호접속 구조물
KR100292393B1 (ko) 반도체장치및그제조방법
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
US6569756B1 (en) Method for manufacturing a semiconductor device
US11935850B2 (en) Method for fabricating semiconductor device with slanted conductive layers
JP2004200203A (ja) 半導体装置及びその製造方法
JP4149546B2 (ja) 半導体装置の製造方法
WO2001041203A1 (en) Improved flourine doped sio2 film
KR100571643B1 (ko) 반도체 소자의 제조방법
KR20060062400A (ko) 반도체 소자의 금속배선 형성 방법
KR102403920B1 (ko) 구리 확산을 저감시키기 위한 비정질층 및 이것을 형성하는 방법
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US20210265205A1 (en) Dielectric etch stop layer for reactive ion etch (rie) lag reduction and chamfer corner protection
JP4006720B2 (ja) 半導体装置及びその製造方法
KR20060074976A (ko) 반도체 소자 제조 방법
KR100600050B1 (ko) 반도체 소자 제조 방법
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
KR100738578B1 (ko) 반도체 장치의 금속배선 형성방법
KR100645930B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20010017242A (ko) 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination