KR20010017242A - 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법 - Google Patents

반도체 장치의 ｆｓｇ의 층간 절연막 형성방법 Download PDF

Info

Publication number
KR20010017242A
KR20010017242A KR1019990032637A KR19990032637A KR20010017242A KR 20010017242 A KR20010017242 A KR 20010017242A KR 1019990032637 A KR1019990032637 A KR 1019990032637A KR 19990032637 A KR19990032637 A KR 19990032637A KR 20010017242 A KR20010017242 A KR 20010017242A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
fsg
interlayer dielectric
semiconductor device
Prior art date
Application number
KR1019990032637A
Other languages
English (en)
Other versions
KR100567021B1 (ko
Inventor
김중헌
박상종
김광진
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990032637A priority Critical patent/KR100567021B1/ko
Publication of KR20010017242A publication Critical patent/KR20010017242A/ko
Application granted granted Critical
Publication of KR100567021B1 publication Critical patent/KR100567021B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 장치의 FSG의 층간 절연막 형성방법에 관한 것으로서, 특히 그 방법은 금속 배선을 포함하는 하부 구조물 상부에 고농도의 FSG 물질을 증착하여 제 1층간 절연막을 형성하고, 제 1층간 절연막 전면에 저농도의 FSG 물질을 증착하여 제 2층간 절연막을 형성하고, 제 2층간 절연막 상부에 실리콘계 산화물질을 증착하여 제 3층간 절연막을 형성한 후에, 상부 배선 공정을 진행하기 위하여 제 2층간 절연막의 표면이 노출될때까지 그 결과물을 평탄화한다. 그러므로, 본 발명은 금속 배선 사이의 갭필용 층간 절연물질로서 고농도의 F를 갖는 FSG를 증착하여 금속 배선간 커패시턴스 값을 크게 줄이면서 그 위에 저농도의 F를 갖는 FSG를 증착하여 층간 절연막의 압축 응력을 줄여서 웨이퍼의 휘어짐으로 인한 소자의 제조 공정의 수율 저하를 개선한다.

Description

반도체 장치의 ＦＳＧ의 층간 절연막 형성방법{Method for forming inter metal dielectric layer utilizing FSG material}
본 발명은 반도체 장치의 층간 절연막 형성방법에 관한 것으로서, 특히 저율전율을 갖는 FSG물질을 이용하여 금속 배선 사이의 기생 커패시턴스를 줄일 수 있는 반도체 장치의 FSG의 층간 절연막 형성방법에 관한 것이다.
반도체 장치는 고집적화에 따라 셀의 크기와 금속 배선의 피치(pitch)가 동시에 감소하게 되었다. 이러한 금속 배선 피치의 감소는 배선 저항을 증가시키며 인접한 배선간에 형성되는 정전용량을 증가시켜 소자로부터 원하는 동작 속도를 획득하는데 어려움이 있었다.
이를 위해 반도체 장치는 2층 이상의 다층 배선을 형성하게 되었으며, 이러한 다층 배선 공정에서 하부 금속 배선 패턴 위에 상부 금속 배선의 패턴을 형성하는데 있어서 전기적인 절연 역할을 하는 층간 절연막의 평탄화 공정이 필수적으로 요구되었다.
한편, 반도체 소자의 고집적화에 따라 금속 배선 사이의 간격 또한 축소되었는데, 이러한 금속 배선 사이의 단축 거리로 인해 기생 커패시턴스로 인한 RC 지연과 전력 소모 감소를 위해 저유전율을 갖는 금속 배선 사이의 층간 절연막 물질이 필요하게 되었다.
이에 따라, 층간 절연물질로서 유전상수 4이상인 절연 물질(예컨대 BPSG, PSG, BSG 등) 대신에 유전상수가 3∼3.5 정도인 FSG(Fluorine doped Silicate Glass)막으로 대체되었다.
대개, FSG막은 증착과 식각이 동시에 이루어져 갭필 능력이 우수한 고밀도 플라즈마 화학기상증착법(high density plasma chemical vapor deposition)을 이용하여 증착된다. 그러면, 고밀도 플라즈마 화학기상증착법을 이용한 FSG막의 층간 절연막은 통상적으로 아래 두가지 방법으로 형성된다.
도 1은 종래 기술에 의한 FSG를 갖는 반도체장치의 다층 층간 절연막을 나타낸 단면도로서, 이를 참조하면, 반도체기판(10)에 반도체 소자 공정을 진행한 후에 하부 소자로서 금속 배선(12)을 형성하고, 그 위에 FSG막(14)을 증착한 후에 실리콘산화 물질인 USG(Undopoed Silicate Glass)를 증착하여 층간 절연막을 형성한다. 그 다음, 화학기계적 연마공정으로 층간 절연막 표면을 평탄화한 후에 그 상부면에 상부 금속 배선(18)을 형성한다.
하지만, 상기 종래 기술에 의한 FSG 및 USG가 적층된 2층 층간절연막의 경우에는 동일 금속 배선(12)사이의 기생 커패시턴스를 줄일 수 있으나 상부와 하부의 금속 배선(12,18)사이의 커패시턴스 값이 여전히 높다는 단점이 있었다. 또한, 층간 절연막 평탄화 공정시 FSG막(14)이 드러나는 비율이 크기 때문에 USG막(16)에 비해 큰 제거율(1.5∼2배)을 가지는 FSG막(14)에 의해 후속 금속 배선 공정시 배선이 단락되는 가능성이 있었다.
도 2는 종래 기술에 의한 FSG를 갖는 반도체장치의 단층 층간 절연막을 나타낸 단면도이다.
이를 참조하면, FSG막의 층간 절연막의 다른 제조 공정은 반도체기판(10) 상부에 금속 배선(12)을 형성하고, 그 위에 FSG막(14)을 증착하여 층간 절연막을 형성한 후에 그 표면을 평탄화하고, 그 표면에 상부 배선(18) 공정을 진행한다.
그러면, 종래 기술에 의한 FSG를 이용한 층간 절연막 제조 공정은 FSG막의 증착 속도가 USG막에 비해 매우 낮은(50∼70%) 단점이 있으며 FSG막의 평탄화 공정시 직접 노출로 인해 수분 흡수 가능성이 높아 오히려 유전상수가 증가하는 단점이 있었다.
그러므로, 종래의 FSG막을 사용한 층간절연막은 절연막의 스트레스가 모두 압축 응력을 가지기 때문에 다층 금속 배선 구조에서 다층의 절연막이 각각 갖는 스트레스에 의해 큰 압축 응력이 누적되어 웨이퍼 기판이 휘어지게 되는 단점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 저율전율 FSG을 사용하여 금속 배선 사이의 층간 절연막을 사용하되, 1차로 고농도의 FSG 물질을 증착하고 2차로 저농도의 FSG을 물질을 증착하고 그 위에 제거율이 낮은 USG을 증착하여 층간절연막을 형성함으로써 동일 금속 배선 사이의 기생 커패시턴스를 줄일 수 있으며 압축 응력을 갖는 절연 물질사이의 스트레스를 줄일 수 있어 웨이퍼의 휘어짐 현상을 방지할 수 있는 반도체 장치의 FSG의 층간 절연막 형성방법을 제공하는데 있다.
도 1은 종래 기술에 의한 FSG를 갖는 반도체장치의 다층 층간 절연막을 나타낸 단면도,
도 2는 종래 기술에 의한 FSG를 갖는 반도체장치의 단층 층간 절연막을 나타낸 단면도,
도 3a 내지 도 3d는 본 발명에 따른 반도체 장치의 FSG의 층간 절연막 형성방법을 설명하기 위한 공정 순서도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 반도체 기판
102 : 하부 금속 배선
104 : 제 1층간 절연막
106 : 제 2층간 절연막
108 : 제 3층간 절연막
110 : 상부 금속 배선
상기 목적을 달성하기 위하여 본 발명은 반도체장치의 금속 배선 사이의 다층 층간 절연막 형성방법에 있어서, 금속 배선을 포함하는 하부 구조물 상부에 고농도의 플루오린 실리케이트 글래스(fluorine doped silicate glass) 물질을 증착하여 제 1층간 절연막을 형성하는 단계와, 제 1층간 절연막 전면에 저농도의 플루오린 실리케이트 글래스 물질을 증착하여 제 2층간 절연막을 형성하는 단계와, 제 2층간 절연막 상부에 실리콘계 산화물질을 증착하여 제 3층간 절연막을 형성한 후에 상부 배선 공정을 진행하기 위하여 제 2층간 절연막의 표면이 노출될 때까지 그 결과물을 평탄화하는 단계를 포함하여 이루어진다.
본 발명의 원리에 따르면, FSG 막은 플루오린(F) 농도가 높을수록 유전상수가 낮아지고 스트레스가 인장 응력화되고 그 증착 속도가 느려지는 특성을 가지는 반면에 F 농도가 낮을수록 그 반대의 특성을 가지는 것을 이용하여 금속 배선 상부에 1차로 F 농도를 고농도로 조정하여 FSG 물질의 제 1층간 절연막을 형성하고, F 농도를 줄여서 저농도의 FSG 물질로 이루어진 제 2층간 절연막을 형성함으로써 저유전율의 층간 절연막에 의해 배선 사이의 기생 커패시턴스를 줄이고 층간 절연물질의 압축 응력을 줄여서 웨이퍼의 휘어짐 현상을 방지한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하도록 한다.
도 3a 내지 도 3d는 본 발명에 따른 반도체 장치의 FSG의 층간 절연막 형성방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 FSG의 층간 절연막 형성방법은 다음과 같다.
우선, 본 발명은 반도체기판(100)에 반도체 소자 공정을 진행한 후에 하부 소자로서 금속 배선(102)을 형성한 후에 FSG 물질을 갖는 층간 절연막 제조 공정을 진행한다.
그러면, 본 발명의 층간 절연막 제조 공정은 도 3a에 도시된 바와 같이, 하부 금속 배선(102)이 형성된 구조물 상부에 고농도의 FSG 물질을 증착하여 제 1층간 절연막(104)을 형성한다. 이때, 제 1층간 절연막(104)의 증착 공정은 고밀도 플라즈마 장비를 이용하고, 플루오린 가스인 F, SiH4, 및 O2가스를 사용하며 좁은 금속 배선사이를 매립하기 위한 바이어스 전력과 Ar 가스를 이용하여 증착과 스퍼터 식각을 동시에 진행한다. 또한, F 농도를 10∼15%로 하며 스트레스의 크기를 인장 응력 또는 -1.0E7dyne/㎠ 이하로 조정한다. 여기서, 제 1층간 절연막(104)의 두께는 하부 금속 배선(102) 두께의 80% 이상으로 배선 사이의 갭필이 충분히 되도록 하나, 상부 금속 배선까지의 거리보다는 낮게 하여 평탄화시 드러나지 않게 하고, 증착 및 스퍼터 식각 비는 2.0∼3.0:1로 조절하는 것이 바람직하다.
이러한 공정 조건에 의해 제 1층간 절연막(104)인 FSG막은 유전상수가 낮아지고 스트레스가 인장 응력화되어 스트레스 완화 역할을 하면서 금속 배선(102) 사이의 커패시턴스를 감소시킨다.
또한, 본 발명의 그 다음 제조 공정은 동일한 고밀도 플라즈마 장비에서 증착만 이루어지고 스퍼터 식각이 이루어지지 않도록 조정하고, 제 1층간 절연막(104) 전면에 저농도의 FSG 물질을 증착하여 제 2층간 절연막(106)을 형성한다. 이때, 제 2층간 절연막(106)의 F 농도는 제 1층간 절연막(104)의 F 가스량에 비해 낮게 5∼10%로 하며, 이 막의 스트레스 크기는 -1.0E8dyne/㎠ ∼ - 2.0E9dyne/㎠ 으로 조정한다. 이에 따라, 제 2층간 절연막(106)의 증착 속도는 제 1층간 절연막(104)보다 2배 이상 빠르게 된다.
그러면, 제 2층간 절연물질인 FSG막(106)은 낮은 압축 응력을 갖기 때문에 후속 평탄화 공정시 수분으로 인한 막질의 열화를 방지하는 역할을 한다.
그 다음, 도 3b에 도시된 바와 같이, 상기 제 2층간 절연막(106) 상부에 F 가스를 제외하고 SiH4, O2가스를 이용하여 실리콘계 산화물질로서 USG 물질을 증착해서 제 3층간 절연막(108)을 형성한다. 여기서, USG막은 이후 평탄화 공정시 하부 FSG막이 노출될 때 FSG막의 높은 제거율로 인해 패턴이 조밀하여 단차가 낮은 영역에서 발생할 수 있는 디싱(dishing) 현상을 방지한다.
이어서, 도 3c에 도시된 바와 같이, 상부 배선 공정을 진행하기 위하여 제 2층간 절연막(106)의 표면이 노출될 때까지 화학기계적 연마 공정을 진행하여 그 결과물을 연마한 후에 하부 배선(102)과 이후 상부 배선(110)의 비아 형성 공정 내지 상부 배선(110) 제조 공정을 실시한다.
따라서, 상기한 바와 같이 본 발명에 따른 층간 절연막 형성방법은 저유전율을 갖는 FSG막을 증착함에 있어서, 고농도의 F를 갖는 FSG를 증착하여 금속 배선간 커패시턴스 값을 크게 줄이고, 저농도의 F를 갖는 FSG를 증착하여 층간 절연막의 압축 응력을 줄여서 웨이퍼의 휘어짐으로 인한 소자의 제조 공정의 수율 저하를 개선한다.
그리고, 본 발명은 단일 물질의 FSG 층간 절연막 상부에 FSG막에 비해 제거율이 약 50%인 USG막을 추가 적층함으로써 평탄화 공정시 디싱 현상을 방지할 수 있다.
또한, 본 발명은 FSG을 갖는 층간 절연막 제조 공정을 동일한 고밀도 플라즈마 장비내에서 가스 및 전력을 조정해서 실시할 수 있기 때문에 고농도 FSG막의 대기 노출로 인한 수분 흡수를 제거하면서 공정의 단순화를 달성할 수 있다.

Claims (6)

  1. 반도체장치의 금속 배선 사이의 다층 층간 절연막 형성방법에 있어서,
    금속 배선을 포함하는 하부 구조물 상부에 고농도의 플루오린 실리케이트 글래스 물질을 증착하여 제 1층간 절연막을 형성하는 단계;
    상기 제 1층간 절연막 전면에 저농도의 플루오린 실리케이트 글래스 물질을 증착하여 제 2층간 절연막을 형성하는 단계; 및
    상기 제 2층간 절연막 상부에 실리콘계 산화물질을 증착하여 제 3층간 절연막을 형성한 후에 상부 배선 공정을 진행하기 위하여 제 2층간 절연막의 표면이 노출되도록 그 결과물을 평탄화하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 FSG의 층간 절연막 형성방법.
  2. 제 1항에 있어서, 상기 제 1층간 절연막의 플루오린 농도는 10∼15%이며, 스트레스의 크기는 인장 응력 또는 -1.0E7dyne/㎠ 이하로 하는 것을 특징으로 하는 반도체 장치의 FSG의 층간 절연막 형성방법.
  3. 제 1항에 있어서, 상기 제 1층간 절연막의 두께는 하부 금속 배선 두께의 80% 이상으로 하는 것을 특징으로 하는 반도체 장치의 FSG의 층간 절연막 형성방법.
  4. 제 1항에 있어서, 상기 제 1층간 절연막의 증착 공정은 고밀도 플라즈마 장비를 이용하여 증착 및 스퍼터 식각 비는 2.0∼3.0:1로 조절하는 것을 특징으로 하는 반도체 장치의 FSG의 층간 절연막 형성방법.
  5. 제 1항에 있어서, 상기 제 2층간 절연막의 플루오린 농도는 5∼10%이며, 이 막의 스트레스 크기는 -1.0E8dyne/㎠ ∼ - 2.0E9dyne/㎠으로 하는 것을 특징으로 하는 반도체 장치의 FSG의 층간 절연막 형성방법.
  6. 제 1항에 있어서, 상기 제 2층간 절연막의 증착 공정은 고밀도 플라즈마 장비에서 증착만 이루어지고 스퍼터 식각이 이루어지지 않도록 하며 제 1층간 절연막의 증착 속도보다 2배 이상 빠르게 하는 것을 특징으로 하는 반도체 장치의 FSG의 층간 절연막 형성방법.
KR1019990032637A 1999-08-09 1999-08-09 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법 KR100567021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990032637A KR100567021B1 (ko) 1999-08-09 1999-08-09 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990032637A KR100567021B1 (ko) 1999-08-09 1999-08-09 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20010017242A true KR20010017242A (ko) 2001-03-05
KR100567021B1 KR100567021B1 (ko) 2006-04-04

Family

ID=19606634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032637A KR100567021B1 (ko) 1999-08-09 1999-08-09 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100567021B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828255B2 (en) * 2002-11-22 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd Crack inhibited composite dielectric layer
KR100687432B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 층간절연층 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133513B1 (ko) * 2005-05-27 2012-04-05 매그나칩 반도체 유한회사 메탈 레이어간 절연층 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828255B2 (en) * 2002-11-22 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd Crack inhibited composite dielectric layer
KR100687432B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 층간절연층 형성방법

Also Published As

Publication number Publication date
KR100567021B1 (ko) 2006-04-04

Similar Documents

Publication Publication Date Title
US6277764B1 (en) Interlayered dielectric layer of semiconductor device and method of manufacturing the same
KR100292393B1 (ko) 반도체장치및그제조방법
US6291030B1 (en) Method for reducing capacitance in metal lines using air gaps
US20050266676A1 (en) Multi-layer dielectric and method of forming same
JP2007110119A (ja) 半導体ウエハ上に設けられた配線ラインに付随する電気的分離の形成方法
US7351653B2 (en) Method for damascene process
KR100567021B1 (ko) 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법
US5973387A (en) Tapered isolated metal profile to reduce dielectric layer cracking
KR20030050951A (ko) 반도체 소자의 금속배선 형성방법
KR100571643B1 (ko) 반도체 소자의 제조방법
KR100377442B1 (ko) 반도체 장치 및 그의 제조 방법
KR100365753B1 (ko) 반도체 소자의 금속배선 층간절연막 형성방법
KR20020010807A (ko) 반도체소자의 층간절연막 형성 방법
US20090072402A1 (en) Semiconductor device and method of fabricating the same
US6255210B1 (en) Semiconductor dielectric structure and method for making the same
KR100769205B1 (ko) 반도체 소자의 제조방법
KR20020047523A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR20020056637A (ko) 반도체 소자의 금속배선 형성방법
KR940003559B1 (ko) 반도체 장치의 층간절연층 형성방법
KR100367499B1 (ko) 반도체소자의제조방법
KR100552810B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100407996B1 (ko) 티이오에스 오존 유에스지막 형성방법
KR100380281B1 (ko) 반도체 장치의 비아홀 형성 방법
KR100604412B1 (ko) 반도체 제조 공정의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee