KR20020010807A - 반도체소자의 층간절연막 형성 방법 - Google Patents

반도체소자의 층간절연막 형성 방법 Download PDF

Info

Publication number
KR20020010807A
KR20020010807A KR1020000044291A KR20000044291A KR20020010807A KR 20020010807 A KR20020010807 A KR 20020010807A KR 1020000044291 A KR1020000044291 A KR 1020000044291A KR 20000044291 A KR20000044291 A KR 20000044291A KR 20020010807 A KR20020010807 A KR 20020010807A
Authority
KR
South Korea
Prior art keywords
film
forming
fsg film
fsg
gap
Prior art date
Application number
KR1020000044291A
Other languages
English (en)
Inventor
김중헌
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000044291A priority Critical patent/KR20020010807A/ko
Publication of KR20020010807A publication Critical patent/KR20020010807A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 상하부 금속배선간 기생캐패시턴스를 감소시키도록 한 층간절연막의 형성 방법에 관한 것으로, 이를 위한 본 발명은 반도체기판상에 다수의 금속배선을 형성하는 제 1 단계; 상기 금속배선중 간극이 좁은 부분에 에어갭이 형성되도록 제 1 FSG막을 형성하는 제 2 단계; 상기 제 2 단계후, 상기 금속배선의 간극이 넓은 부분상에 형성된 상기 제1 FSG막의 간극을 매립시키기 위해 상기 제 1 FSG막상에 제 2 FSG막을 형성하는 제 3 단계; 및 상기 제 2 FSG막상에 제 3 FSG막을 형성하는 제 4 단계를 포함하여 이루어진다.

Description

반도체소자의 층간절연막 형성 방법{METHOD OF FORMING INTERDIELECTRIC LAYER IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 층간절연막의 형성 방법에 관한 것이다.
최근에, 반도체소자의 고집적화에 따라 RC딜레이(RC time delay)의 감소를 위해 금속배선의 층간절연막 공정에 저유전상수(Low-dielectric) 물질 적용이 요구되고 있다. 이에 따라 스핀온계(Spin on) 또는 화학적기상증착법계(Chemical Vapor Deposition; CVD) 등 다양한 증착 방법으로 다양한 구조를 가지는 물질의 개발 및 적용이 이루어지고 있다.
도 1은 종래기술에 따른 금속배선의 층간 절연막 형성 방법을 개략적으로 도시한 도면으로서, 반도체기판(11)상에 형성된 다수의 금속배선(12)상에 층간절연막으로서 USG막(13)을 형성한다.
그러나, 일반적으로 저유전상수를 갖는 물질은 불안정하여 후속 공정에서 플라즈마 처리(Plasma treatment) 또는 감광막(Photoresist) 제거를 위한 습식케미컬 (Wet chemical)에의 노출시 열화되어 유전상수의 큰 증가가 발생한다. 또한 다공성(Porous) 구조로 대기중 방치시나 후속 공정 진행시 수분 흡수로 인한 열화가능성이 크고, 인장응력을 가져 크랙(Crack) 발생 가능성 또한 높아 소자의 신뢰성에 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 유전상수의 증가를 방지하면서 크랙발생을 방지하는데 적합한 층간절연막의 형성 방법을 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 금속배선의 층간절연막 형성 방법을 도시한 도면,
도 2a 내지 도 2c는 본 발명의 실시예에 따른 금속배선의 층간절연막 형성 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 금속배선
23 : 제 1 FSG막 24 : 제 2 FSG막
25 : 제 3 FSG막
상기의 목적을 달성하기 위한 본 발명의 층간절연막의 형성 방법은 반도체기판상에 다수의 금속배선을 형성하는 제 1 단계; 상기 금속배선중 간극이 좁은 부분에 에어갭이 형성되도록 제 1 FSG막을 형성하는 제 2 단계; 상기 제 2 단계후, 상기 금속배선의 간극이 넓은 부분상에 형성된 상기 제1 FSG막의 간극을 매립시키기 위해 상기 제 1 FSG막상에 제 2 FSG막을 형성하는 제 3 단계; 및 상기 제 2 FSG막상에 제 3 FSG막을 형성하는 제 4 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 실시예는 저유전상수 물질의 배선 층간절연막에의 적용대신 플라즈마 증착방식에서의 공정제어로 좁은 배선간극 사이에 에어갭을 형성시키는 방법으로서, 증착과 식각이 동시에 이루어져 갭필 특성이 우수한 고밀도플라즈마증착방법으로 FSG를 형성하여 전체적으로 저유전상수를 가지면서 안정적인 배선 층간절연막을 형성하도록 하였다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 층간절연막의 형성 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 소정공정이 완료된 반도체기판(21)상에 다수의 금속배선(22)을 형성한다. 이 때, 상기 금속배선(22)은 간극(Line space)이 좁은 부분(0.5㎛∼0.7㎛)과 간극이 넓은 부분(0.7㎛∼2㎛)이 존재한다.
이어 상기 금속배선(22)을 포함한 반도체기판(21)상에 제 1 IMD(Inter Metal Dielectric)로서 제 1 FSG(Fluorine-doped Silicate Glass)막(23)을 형성하면, 상기 금속배선(22) 중 간극이 좁은 부분에 에어갭(Airgap)(23a)이 형성된다. 이 때, 고밀도 플라즈마(High Density Plasma; HDP) 증착 장비에서 스퍼터(Sputter) 식각없이 증착만 이루어지도록 진행하여 갭필(Gapfill)특성이 전혀 없는 상태에서 제 1 FSG막(23)을 형성한다.
여기서, 상기 제 1 FSG막(23)의 증착은 SiH4/O2/SiF4가스를 사용하며 스퍼터식각을 위한 가스와 파워를 사용하지 않고 상기 금속배선(22)의 최소 간극의 0.7∼1배의 두께로 증착하여, 상기 금속배선(22)에서의 기생캐패시턴스에 큰 영향을 미치는 좁은 간극에 에어갭(23a), 즉 보이드(Void)를 형성시키고, 상기 금속배선(22)의 넓은 간극상에 제 1 FSG막(23)의 좁은 간극(23b)이 발생된다.
상기와 같이, 상기 금속배선(22)의 좁은 간극에 유전상수 1인 에어갭(23a)을형성시키고 상기 금속배선(22)의 좁은 간극에 형성되는 막도 유전상수 3.5인 제 1 FSG막(23)으로 형성하므로써, USG막만으로 완전히 갭필을 이루었을 때에 비해 캐패시턴스값을 50%이하로 낮출 수 있다.
도 2b에 도시된 바와 같이, 상기 제 1 FSG막(23)상에 제 2 IMD막으로서, 제 2 FSG막(24)을 형성하되, 제 1 FSG막(23) 형성후 동일 장비에서 공정만 바꾸어 연속하여 제 2 FSG막(24)을 형성한다. 이 때, 고밀도 플라즈마(HDP) 증착방식의 특징인 증착과 식각이 동시에 이루어지도록 하여 상기 제 1 FSG막(23)의 형성에서 발생된 좁은 간극(23b)이 충분히 매립되도록 한다.
여기서, 상기 제 2 FSG막(24)의 형성시에는 스퍼터식각을 위한 가스 및 바이어스 파워(Bias power)의 공급이 이루어지며 FSG막 형성을 위한 SiH4, SiF4, O2가스를 이용한다.
상기와 같이, 상기 제 1 FSG막(23)상에 갭필특성이 존재하는 제 2 FSG막(24)을 형성하면, 상기 금속배선(22)의 좁은 간극에 형성된 제 1 FSG막(23)의 에어갭(23a)을 그대로 유지한 상태에서 동일 장비에서 연속적으로 제 2 FSG막(24)이 진행되어 에어갭(23a)으로의 수분 및 불순물 침투를 방지한다.
한편, 금속배선의 넓은 간극에서는 제 1 FSG막(23) 형성시 발생된 좁은 간극 (23b)을 제 2 FSG막(24)의 큰 갭필 능력으로 충분히 매립시켜 불필요한 부분에서의 보이드를 제거하여 신뢰성을 향상시킨다.
도 2c에 도시된 바와 같이, 상기 제 2 FSG막(24)상에 제 3 IMD로서 제 3 FSG막(25)을 형성한다. 이 때, 상기 제 3 FSG막(25)은 후속 상부배선과의 절연 및 평탄화를 위해 상하부 금속배선간의 최종 IMD두께를 고려하여 하부 금속배선(22)의 1.5∼2.5배의 두께로 형성한다.
여기서, 상기 제 2 FSG막(24)을 형성하므로 인해, 금속배선(22)의 좁은 간극에 에어갭(23a)을 형성하고 불필요한 부분(23b)에서 완전한 갭필까지 진행하여 이후에는 갭필이 불필요하므로 제 2 FSG막(24)의 형성시 진행된 스퍼터 식각을 없애고 순수 증착만 진행한다.
이 때, 제 3 FSG막(25)의 증착을 위한 가스 및 파워만 인가하고 스퍼터식각가스 및 파워는 공급하지 않으므로써, 제 3 FSG막(25)의 증착속도를 약 2배 이상올릴 수 있어 공정 시간을 단축할 수 있게 된다.
이어 상기 제 3 FSG막(25)을 연마타겟(26)까지 화학적기계적연마(Chemical Mechanical Polishing; CMP)하여 평탄화한 후, 후속 공정으로 비아(Via) 형성 및 상부 금속배선 공정을 진행한다.
상기와 같이, 상하부 금속배선간 층간절연막으로서 제 1,2,3 FSG막의 단일막으로 형성하여 종래의 USG막으로만 형성된 구조에 비해 상하부 금속배선간 기생 캐패시턴스를 20%이상 감소시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 층간절연막의 형성 방법은 상하부 금속배선간 층간절연막으로서 동일한 장비 및 동일한 증착 조건에서 증착 가스 및 파워만을 조절하여 FSG막의 단일막을 형성하므로써, 금속배선간 기생 캐패시턴스를 낮추어 소자의 동작속도를 개선시키고 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 반도체소자의 다층 층간절연막의 형성 방법에 있어서,
    반도체기판상에 다수의 금속배선을 형성하는 제 1 단계;
    상기 금속배선중 간극이 좁은 부분에 에어갭이 형성되도록 제 1 FSG막을 형성하는 제 2 단계;
    상기 제 2 단계후, 상기 금속배선의 간극이 넓은 부분상에 형성된 상기 제1 FSG막의 간극을 매립시키기 위해 상기 제 1 FSG막상에 제 2 FSG막을 형성하는 제 3 단계; 및
    상기 제 2 FSG막상에 제 3 FSG막을 형성하는 제 4 단계
    를 포함하여 이루어짐을 특징으로 하는 층간절연막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계는,
    고밀도플라즈마증착장치를 이용하여 순수한 증착만 이루어지도록 하여 상기 제 1 FSG막을 형성하는 것을 특징으로 하는 층간절연막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 2 단계에서,
    상기 제 1 FSG막은 상기 금속배선의 좁은 간극의 0.7∼1배의 두께로 형성되는 것을 특징으로 하는 층간절연막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 3 단계는,
    상기 제 2 FSG막 형성시, 고밀도 플라즈마장치에서 스퍼터 식각 및 증착이 동시에 이루어지는 것을 특징으로 하는 층간절연막의 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 4 단계는,
    고밀도플라즈마장치에서 증착만 이루어지도록 하여 상기 제 3 FSG막을 형성하는 것을 특징으로 하는 층간절연막의 형성 방법.
KR1020000044291A 2000-07-31 2000-07-31 반도체소자의 층간절연막 형성 방법 KR20020010807A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000044291A KR20020010807A (ko) 2000-07-31 2000-07-31 반도체소자의 층간절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000044291A KR20020010807A (ko) 2000-07-31 2000-07-31 반도체소자의 층간절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20020010807A true KR20020010807A (ko) 2002-02-06

Family

ID=19680990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000044291A KR20020010807A (ko) 2000-07-31 2000-07-31 반도체소자의 층간절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR20020010807A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478497B1 (ko) * 2002-12-05 2005-03-29 동부아남반도체 주식회사 반도체 소자의 제조 방법
KR100829603B1 (ko) 2006-11-23 2008-05-14 삼성전자주식회사 에어 갭을 갖는 반도체 소자의 제조 방법
KR100856325B1 (ko) * 2005-12-29 2008-09-03 동부일렉트로닉스 주식회사 반도체 소자의 절연막 및 그 형성 방법
KR100922551B1 (ko) * 2007-12-26 2009-10-21 주식회사 동부하이텍 반도체 소자 및 그 제조방법
KR101477494B1 (ko) * 2013-07-08 2014-12-30 주식회사 테스 비정질 탄소막의 에어갭 형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478497B1 (ko) * 2002-12-05 2005-03-29 동부아남반도체 주식회사 반도체 소자의 제조 방법
KR100856325B1 (ko) * 2005-12-29 2008-09-03 동부일렉트로닉스 주식회사 반도체 소자의 절연막 및 그 형성 방법
KR100829603B1 (ko) 2006-11-23 2008-05-14 삼성전자주식회사 에어 갭을 갖는 반도체 소자의 제조 방법
KR100922551B1 (ko) * 2007-12-26 2009-10-21 주식회사 동부하이텍 반도체 소자 및 그 제조방법
KR101477494B1 (ko) * 2013-07-08 2014-12-30 주식회사 테스 비정질 탄소막의 에어갭 형성방법

Similar Documents

Publication Publication Date Title
KR20020010807A (ko) 반도체소자의 층간절연막 형성 방법
KR20020011476A (ko) 알씨 딜레이를 개선한 반도체소자의 금속배선방법
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR100365753B1 (ko) 반도체 소자의 금속배선 층간절연막 형성방법
KR100567021B1 (ko) 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법
KR100769205B1 (ko) 반도체 소자의 제조방법
KR100399903B1 (ko) 반도체 소자 제조시의 층간 평탄화방법
KR20040098952A (ko) 반도체 금속 배선 공정에서의 산화막 형성 방법
KR20020047523A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100620153B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100201721B1 (ko) 반도체장치의 제조방법
JPH1064995A (ja) 半導体装置の製造方法
KR20000010134A (ko) 반도체 장치의 제조 방법
KR20020002814A (ko) 반도체 소자의 층간 절연막 형성방법
KR100773754B1 (ko) 갭 필 능력을 향상시킨 절연막 증착 방법
KR20050035024A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100752177B1 (ko) 층간 절연막 형성 방법
KR100434713B1 (ko) 반도체소자의제조방법
KR100380281B1 (ko) 반도체 장치의 비아홀 형성 방법
KR100355867B1 (ko) 반도체 소자의 제조 방법
KR100756863B1 (ko) 반도체 소자 제조방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR0121562B1 (ko) 반도체 장치의 비아홀 형성방법
KR100551411B1 (ko) 반도체 소자의 제조 방법
KR20010063640A (ko) 반도체 소자의 층간 절연막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination