KR100365753B1 - 반도체 소자의 금속배선 층간절연막 형성방법 - Google Patents
반도체 소자의 금속배선 층간절연막 형성방법 Download PDFInfo
- Publication number
- KR100365753B1 KR100365753B1 KR1020000084521A KR20000084521A KR100365753B1 KR 100365753 B1 KR100365753 B1 KR 100365753B1 KR 1020000084521 A KR1020000084521 A KR 1020000084521A KR 20000084521 A KR20000084521 A KR 20000084521A KR 100365753 B1 KR100365753 B1 KR 100365753B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- fsg
- metal wiring
- usg
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000012212 insulator Substances 0.000 title 1
- 239000002184 metal Substances 0.000 claims abstract description 30
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 12
- 239000011737 fluorine Substances 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 238000001465 metallisation Methods 0.000 claims abstract description 10
- 239000005368 silicate glass Substances 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 4
- 239000012528 membrane Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 150000004760 silicates Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000002265 prevention Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- 239000007789 gas Substances 0.000 description 6
- 238000000992 sputter etching Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속배선 층간 절연막 형성방법에 관한 것으로, 하부구조가 형성된 반도체 기판의 상부에 금속배선을 형성한 후, 플루오르 함량 3 내지 5% 의 저농도 FSG(Fluorinated Silicate Glass)막(I)을 형성하는 제 1 단계; 플루오르 함량 10 내지 15% 의 고농도 FSG 막(II)을 형성하는 제 2 단계; 플루오르 함량 5 내지 10% 의 저농도 FSG 막(III)을 형성하는 제 3 단계; USG(Undoped Silicate Glass) 막을 형성하는 제 4 단계; 이후 CMP(Chemical Mechanical Polishing) 처리한 후 후속공정을 진행하는 것으로 이루어진 금속배선 층간 절연막 형성방법을 제공한다. 본 발명에 따른 금속배선의 절연막 형성방법에 의하면, 동일 금속배선층간 및 상하부 금속배선층간 기생정전용량이 크게 감소하는 효과를 나타내고 또한 낮은 압축응력 및 인장응력을 갖는 막의 적층구조를 사용하여 스트레스를 완화시킬 수 있을 뿐만 아니라 CMP 처리후의 디슁현상을 방지할 수 있으며, RC 지연을 방지하고 전력감소를 방지하는 데에도 큰 기여를 할 수 있다.
Description
본 발명은 반도체 소자의 금속배선 층간 절연막 형성방법에 관한 것으로, 좀 더 상세하게는 다층구조를 갖는 금속배선 층간 절연막의 형성방법에 관한 것이다. 반도체 소자의 고집적화에 따라 금속 배선의 피치가 점점 감소하게되고 이에 따른 기생정전용량으로 인한 RC 지연과 전력소모가 커지게 되어 이를 감소시키기 위하여 저유전율을 갖는 금속배선 층간절연막의 요구가 절실하게 되었다.
이에 따라 기존에 사용하던 유전상수 4.0 이상인 금속층간 유전물질(IMD; Inter Metal Dielctric)대신 3 내지 3.5의 유전상수값을 갖는 FSG (Fluorinated-silicate-glass; SiOF)막이 많이 사용되고 있다. 특히 증착과 식각이 동시에 이루어져 갭-필(gap fill)능력이 우수한 고밀도 플라즈마 화학기상증착법(HDP-CVD; High Density Plasma - Chemical Vapor Deposition)에 의한 FSG 막(이하 HDP FSG 라 함)이 주로 사용되고 있다.
기존의 방법에 의한 IMD 공정은 크게 두가지로 나눌 수 있으며 이를 첨부한 도 1 및 도 2를 참조하여 설명하기로 한다.
우선 도 1 에서 나타난 첫번째 방법은 FSG/USG 이중막의 구조를 갖는 것으로, 하부구조가 형성된 반도체 기판(100)에 금속배선(101)을 형성한 후, HDP FSG 막(102)을 증착하고, 이후 PE-USG(Plasma Enhanced Undoped Silicate Glass) 막(103)을 증착한 후 화학기계적연마(CMP)로 평탄화(104)시키는 방법이다. 이후 후속 금속배선공정을 행한다.
이러한 FSG/USG 이중막 구조의 경우 동일한 배선간의 기생 정전용량은 감소시킬 수 있으나, 상하부의 금속배선간의 기생정전용량은 여전히 높은 단점이 있게 된다. 또한 CMP 공정에서 FSG 막이 드러날 우려가 높은데 그럴 경우 USG 막보다 그 제거속도가 1.5 내지 2.0 까지 되는 FSG 막에 의하여 단차가 심하게 발생하게 되며 이에 따라 후속 금속배선 공정에 심각한 문제를 유발시킨다.
두번쩨 방법은 첨부 도 2에 도시되어 있는 바와 같이 단일막의 구조를 갖는 것으로, 하부구조가 형성된 반도체 기판(100)의 상부에 금속배선(101)을 형성한 후, HDP-FSG 막(102)을 증착하고, 바로 CMP 처리에 의하여 평탄화(104)시키는 방법이다.
이러한 단일막 구조를 형성시킬 경우 FSG 막의 증착속도가 USG 막에 비하여 50 내지 70% 밖에 안되어 공정의 전체 속도가 길어지는 단점이 있다. 또, FSG 막이 CMP 처리시 직접 노출되게 되는데 FSG 는 수분흡수의 가능성이 높아 오히려 유전상수가 증가하게 되는 역효과를 나타낸다.
또한 상기 기존 방법 두가지 모두에서 발생하는 문제점으로서 절연막이 압축응력을 가지게 되는데 다층금속배선구조가 진행될수록 절연막 층이 반복되므로 기판에 지속적으로 큰 압축응력을 누적시켜 기판이 휘어지게 되는 문제를 발생시킨다.
특히, HDP-FSG 막의 증착은 고밀도 플라즈마를 사용하여 이온 흐름이 상당히 높으며, 또한 효율적인 갭 필(gap fill)을 위하여 Ar 이온 스퍼터링을 동시에 진행하는 경우가 많은데, 플라즈마에 의한 데미지(damage)가 발생하여 소자특성에 치명적인 영향을 주는 문제가 발생하게 된다.
또한 고농도 플루오르막이 금속배선과 직접 접촉하는 경우는 금속배선에 부식을 유발시켜 신뢰성에 문제를 일으키기도 한다.
본 발명은 상기한 바와 같은 종래의 문제를 해결할 수 있는 신규한 금속층간 절연막 형성방법을 제공하는데에 그 목적이 있다.
도 1는 종래방법에 의하여 FSG/USG 이중구조의 절연막이 형성된 단면도.
도 2는 종래방법에 의하여 FSG 단일막구조의 절연막이 형성된 단면도.
도 3은 본 발명에 따른 다층구조를 갖는 절연막이 형성된 단면도.
도 4는 본 발명에 따른 다층구조의 절연막 형성 후 CMP처리한 후의 단면도.
* 도면의 주요부분의 부호의 설명 *
100, 300: 하부구조가 형성된 반도체 기판
101, 301: 금속배선 102: HDP-FSG 막
103: PE-USG 막 104: CMP 처리로 평탄화된 표면
302: 저농도 FSG 막(I) 303: 고농도 FSG 막
304: 저농도 FGS 막(II) 305: USG 막
상기한 바와 같은 기술적 과제를 극복하기 위하여 본 발명은 반도체 소자의 제조공정에 있어서, 하부구조가 형성된 반도체 기판의 상부에 금속배선을 형성한 후, 플루오르 함량 3 내지 5% 의 저농도 FSG(Fluorinated Silicate Glass)막(I)을 형성하는 제 1 단계; 플루오르 함량 10 내지 15% 의 고농도 FSG 막(II)을 형성하는 제 2 단계; 플루오르 함량 5 내지 10% 의 저농도 FSG 막(III)을 형성하는 제 3 단계; USG(Undoped Silicate Glass) 막을 형성하는 제 4 단계; 이후 CMP(Chemical Mechanical Polishing) 처리한 후 후속공정을 진행하는 것으로 이루어진 금속배선 층간 절연막 형성방법을 제공한다.
이하 첨부된 도 3 및 도 4 를 참조하여 본 발명을 좀 더 상세히 설명하기로 한다.
우선 하부구조가 형성된 반도체 기판(300) 상부에 금속배선(301)을 형성한 후 다층 구조를 가지는 본 발명에 따른 금속배선의 층간절연막을 형성하기 위한 1단계로 저농도 FSG 막(I) (302)을 증착한다. 이 때 SiH4/O2/SiF4가스를 사용하여, 고밀도 플라즈마 증착장비에서 스퍼터 식각 없이 증착만 이루어지도록 하여 갭 필 특성이 전혀 없는 상태에서 막을 증착하는 것이 바람직하며, 스퍼터 식각을 위한 가스와 전력공급이 없으므로 플라즈마에 의한 손상을 방지할 수 있다.
상기 저농도막을 증착하는 것은 고농도 FSG 막이 금속배선에 직접 접촉할 경우 발생할 수 있는 부식의 방지를 위한 것이며, 농도는 3 ~ 5 % (플루오르 농도)인 것이 적당하다. 또한 두께는 약 300 ~ 500 Å 정도로 최소화시켜 금속배선간의 기생 정전용량 감소에 기여할 수 있도록 하는 것이 바람직하다.
두번째 단계로 고농도 FSG 막(II)(303)을 증착한다. SiF4, SiH4, O2가스를 동시에 사용하여 좁은 금속배선 간극을 메꾸기 위하여 바이어스 전력과 비활성기체, 특히 Ar 가스를 이용하여 증착과 스퍼터 식각이 동시에 이루어지도록 하는 것이 바람직하다. 이 때 금속배선간극이 완전히 메꾸어지도록 하기 위해서는 FSG막(303)의 증착과 스퍼터 식각비를 잘 조절하여 하며, 증착 : 식각의 비율을 2.0~3.0 : 1 로 하는 것이 바람직하다. 또한 고농도 FSG 막(II)(303)의 플루오르 농도는 10 내지 15 % 로 하고 두께는 금속배선의 100내지 120% 정도로 하는 것이 바람직한데, 이는 배선간극 사이에 완전히 갭 필이 이루어지도록 하여 정전용량의 최소화를 이룰 수 있도록 하기 위함이다. 또한 고농도 FSG 막(II)(303)의 두께는두꺼울수록 금속배선층간 절연막의 비율이 높아져 기생정전 용량의 감소에는 용이하나 증착속도가 낮고 CMP공정에 노출될 경우 제거속도가 매우 높아 광역평탄화에 오히려 역효과를 나타낼 뿐 아니라, 수분노출로 막질의 열화가능성이 높아 두께를 금속배선의 100 내지 120% 로 하는 것이 적당하다. 압축응력 또는 인장응력은 -1.0E07 dyne/㎠ 정도로 낮아져 전체에서의 스트레스 완화역할을 하게된다.
이후 3단계로 다시 저농도 FSG 막(III)(304)을 증착하게 되는데, 이 때 두께는 10.000 내지 20,000 Å 으로 하는 것이 바람직하며, 스퍼터 식각없이 증착만 진행하여 증착속도를 상기 2단계에서 보다 2배 이상 높이고, -1.0E08 내지 -2.00E09 정도의 압축응력을 가지도록 하여 상기 고농도 FSG 막(II)(303)보다 더 안정적인 막을 형성하게 된다.
이후 4단계로 USG 막(305)을 증착하게 되는데, 이 때 두께는 1,000 내지 3,000Å으로 하는 것이 바람직하며, 플루오르 원료가스 및 스퍼터 식각없이 SiH4, O2가스를 이용하여 USG 막(305)을 형성한다. 마지막 단계에서 USG 막(305)을 증착하는 것은 저농도 FSG 막(III)(304)만이 노출된 채 후속 CMP 공정을 진행할 경우 FSG 막의 높은 제거속도로 인하여 상대적으로 단차가 낮은 지역이 발생하여 디슁(dishing) 현상이 일어나는 것을 최소화하기 위함이다. 첨부된 도 3은 이상 4단계까지의 공정이 진행된 단면도를 나타낸다.
이후 CMP 처리를 하여 이전 단계에서 증착된 USG 막(305)을 완전히 제거하여저농도 FSG막(III)(304)에서 평탄화를 이루도록 하며, 이 때 고농도 FSG 막(II)(303)이 노출되지 않도록 해야 한다. CMP처리된 후의 단면도는 첨부 도 4 에 나타난 바와 같다.
이후 후속 공정으로 비아 패터닝 및 금속배선 형성공정을 진행한다.
상기 제 1단계 내지 제 3단계는 동일장비내에서 이루어지는 것이 바람직하며, 통상의 HDP-CVD 장비내에서 이루어지며 동일증착과정에서 스텝만을 변경하여 이루어지게 된다.
상기한 바와 같은 절연막의 형성방법은 반도체 소자 제조에 있어서, 제 1금속과 제 2금속사이, 제 2금속과 제 3금속사이 등 다층배선층간의 절연막으로 사용될 수 있다.
본 발명을 통하여 기존의 저유율 및 고유전율을 갖는 다층산화막으로 이루어진 IMD구조에서 저유전율을 갖는 FSG 막의 단일 IMD 구조를 이룰 수 있게 되어 동일 금속배선층간 및 상하부 금속배선층간 기생정전용량이 크게 감소하는 효과를 나타낸다. 또한 낮은 압축응력 및 인장응력을 갖는 막의 적층구조를 사용하여 스트레스를 완화시킬 수 있다. 또한 CMP 처리후의 디슁현상을 방지할 수 있고, 고농도 FSG 막의 대기노출에 의한 수분흡수를 없애고 공정의 단순화를 도모할 수 있다. 또한 본 발명에 따른 절연층 형성방법에 따라 동일배선의 층간절연막의 기생정전용량은 약 20 ~ 30%, 상하부 배선각격은 10 ~ 20% 감소시킬 수 있어 RC 지연을 방지하고, 전력감소를 방지하는 데에도 큰 기여를 할 수 있다.
Claims (8)
- 하부구조가 형성된 반도체 기판의 상부에 금속배선을 형성한 후,플루오르 함량 3 내지 5% 의 저농도 FSG(Fluorinated Silicate Glass)막(I)을 형성하는 제 1 단계;이후 플루오르 함량 10 내지 15% 의 고농도 FSG 막(II)을 형성하는 제 2 단계;이후 플루오르 함량 5 내지 10% 의 저농도 FSG 막(III)을 형성하는 제 3 단계;이후 USG(Undoped Silicate Glass) 막을 형성하는 제 4 단계;이후 CMP(Chemical Mechanical Polishing) 처리한 후 후속공정을 진행하는 것을 포함하는 반도체 소자의 금속배선 층간 절연막 형성방법.
- 제 1 항에 있어서,상기 제 1단계에서의 저농도 FSG 막(I)의 두께는 300 내지 500Å인 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 제 2단계에서의 고농도 FSG 막(II)의 두께는 상기 금속배선 두께의 100 내지 120% 인 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 제 3단계에서의 저농도 FSG 막(III)의 두께는 10,000 내지 12,000Å인 것을 특징으로 하는 방법.
- 제 1 항 에 있어서,상기 제 4단계에서의 USG 막의 두께는 1,000 내지 3,000Å인 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 CMP 처리는 상기 USG 막이 완전히 제거되고, 상기 고농도 FSG 막(II)이 노출되지 않을때까지 행하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 고농도 FSG 막(II)의 압축응력은 -1.0E07 dyne/㎠ 이고,상기 저농도 FSG 막(III)의 압축응력은 -1.0E07 내지 -2.0E09 dyne/㎠ 인 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 제 1단계 내지 제 3단계는 동일장비내에서 이루어지는 것을 특징으로 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000084521A KR100365753B1 (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 금속배선 층간절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000084521A KR100365753B1 (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 금속배선 층간절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020055531A KR20020055531A (ko) | 2002-07-09 |
| KR100365753B1 true KR100365753B1 (ko) | 2002-12-26 |
Family
ID=27687914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000084521A KR100365753B1 (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 금속배선 층간절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100365753B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828255B2 (en) * | 2002-11-22 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd | Crack inhibited composite dielectric layer |
| KR101006502B1 (ko) * | 2003-07-04 | 2011-01-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687432B1 (ko) * | 2005-12-28 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 층간절연층 형성방법 |
-
2000
- 2000-12-28 KR KR1020000084521A patent/KR100365753B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828255B2 (en) * | 2002-11-22 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd | Crack inhibited composite dielectric layer |
| KR101006502B1 (ko) * | 2003-07-04 | 2011-01-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020055531A (ko) | 2002-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265256B1 (ko) | 반도체 장치와 그의 제조방법 | |
| US6291334B1 (en) | Etch stop layer for dual damascene process | |
| KR100242508B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US5905298A (en) | Semiconductor device having an insulation film of low permittivity and a fabrication process thereof | |
| US7271110B2 (en) | High density plasma and bias RF power process to make stable FSG with less free F and SiN with less H to enhance the FSG/SiN integration reliability | |
| US7351653B2 (en) | Method for damascene process | |
| KR100365753B1 (ko) | 반도체 소자의 금속배선 층간절연막 형성방법 | |
| CN104124197B (zh) | 一种半导体器件的制备方法 | |
| JPH1056009A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100567021B1 (ko) | 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법 | |
| KR100559609B1 (ko) | 반도체 금속 배선 공정에서의 산화막 형성 방법 | |
| US7199041B2 (en) | Methods for fabricating an interlayer dielectric layer of a semiconductor device | |
| KR20020010807A (ko) | 반도체소자의 층간절연막 형성 방법 | |
| KR100399903B1 (ko) | 반도체 소자 제조시의 층간 평탄화방법 | |
| KR101017052B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| KR20010081964A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH11111845A (ja) | 半導体装置及びその製造方法 | |
| KR100459063B1 (ko) | 반도체 소자의 금속 배선의 층간 절연막 제조 방법 | |
| KR100850137B1 (ko) | 반도체 소자의 층간 절연막 제조방법 | |
| KR100567892B1 (ko) | 반도체 소자 제조시 금속배선층간 저유전율 절연막 형성방법 | |
| JP2000058541A (ja) | 半導体装置の製造方法 | |
| KR100752177B1 (ko) | 층간 절연막 형성 방법 | |
| KR100527866B1 (ko) | 층간절연막을 매립하는 방법 | |
| KR100551411B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100380281B1 (ko) | 반도체 장치의 비아홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |