KR101017052B1 - 반도체소자의 층간절연막 형성방법 - Google Patents

반도체소자의 층간절연막 형성방법 Download PDF

Info

Publication number
KR101017052B1
KR101017052B1 KR1020030046336A KR20030046336A KR101017052B1 KR 101017052 B1 KR101017052 B1 KR 101017052B1 KR 1020030046336 A KR1020030046336 A KR 1020030046336A KR 20030046336 A KR20030046336 A KR 20030046336A KR 101017052 B1 KR101017052 B1 KR 101017052B1
Authority
KR
South Korea
Prior art keywords
film
gas
insulating film
interlayer insulating
semiconductor device
Prior art date
Application number
KR1020030046336A
Other languages
English (en)
Other versions
KR20050006499A (ko
Inventor
박상종
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030046336A priority Critical patent/KR101017052B1/ko
Publication of KR20050006499A publication Critical patent/KR20050006499A/ko
Application granted granted Critical
Publication of KR101017052B1 publication Critical patent/KR101017052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 반도체소자 제조공정중 금속배선간의 층간 절연을 위한 절연막으로 FSG(Fluorinated Silicate Glass)막 증착시 붕소의 소스가스를 주입하여 실리콘원자의 일부가 붕소원자로 치환되도록 함으로써 막을 구성하는 원자와 원자간의 오픈되는 공간을 증가시켜 유전상수를 낮추고 막의 안정도를 향상시킬 수 있는 방법을 개시한다.

Description

반도체소자의 층간절연막 형성방법{Method for Forming Interlayer Insulating Film of Semiconductor Device}
도 1은 본 발명에 따른 FSG(Fluorinated Silicate Glass)막의 화학 구조를 나타내는 모식도.
본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 더욱 상세하게는 금속배선간의 층간 절연을 위한 절연막으로 사용되는 FSG(Fluorinated Silicate Glass, SiOF)막의 유전상수를 낮추고, 안정성을 향상시키기 위한 FSG막 형성방법에 관한 것이다.
반도체장치의 금속배선(metal layer)은 반도체장치의 속도, 수율 및 신뢰성에 큰 영향을 주기 때문에, 금속배선 형성공정은 반도체장치 제조공정 중에 매우 중요한 위치를 차지하고 있다. 반도체장치는 일반적으로 다수의 회로 소자들을 집적한 장치로서, 다수의 회로소자들을 보다 효과적으로 집적하기 위하여 다층 구조(multi layer)를 점차 많이 사용하고 있다.
다층 구조를 갖는 반도체장치라 함은 다수의 회로소자들이 서로 다른 층들에 형성되는 구조를 일컫는 것으로, 이들의 상호 연결을 위해 배선구조 역시 다층화된다.
다층 배선구조란 금속 배선층과 금속 층간절연막이 상호 교대로 반복되는 구조로서, 금속 배선층에서의 단락이나 금속 층간절연막의 불량에 기인하는 금속 배선층간의 단선을 방지하는 것이 요구된다.
따라서 반도체소자를 형성하기 위하여 상·하부에 다수의 금속배선을 형성시킨 후, 상·하부층의 금속배선을 서로 절연하기 위하여 층간절연막을 형성한다. 상기 층간절연막으로는 여러 가지 물질이 사용되고 있으나, 종래에는 주로 USG (Undoped Silicate Glass)막을 사용하였다.
그러나 반도체소자가 고집적화 됨에 따라 금속배선간의 간격도 점점 좁아지면서 더욱 저유전상수를 갖는 절연물질을 필요로 하게 되었다. 이에 따라 종래의 USG막에서의 산소원자 대신 불소원자를 치환 첨가한 FSG막을 증착하여 유전상수를 종래의 4.0에서 약 3.5 정도로 낮추기에 이르렀다.
최근 RIE(Reactive Ion Etching) 공정으로 알루미늄 배선을 형성시키는 경우 및 다마신 공정으로 구리 배선을 형성시키는 경우 층간 절연물질로 FSG막을 가장 많이 사용하고 있다.
이때 불소원자의 양이 증가함에 따라 FSG막의 매립 특성이 향상되고 유전상수가 낮아져 소자의 동작 특성이 향상되기는 하나, 불소원자의 양이 9원자% 이상으로 증가되면 FSG막의 안정도가 저하되어 신뢰성 특성이 열화되고, 불소원자의 상분리 현상이 나타나기 때문에 FSG막에서의 불소원자 함량에는 한계가 있다.
현재는 일반적으로 FSG막의 안정도를 위해 불소원자 함량을 3 내지 9원자% 정도로 하여 유전상수를 3.7 정도로 관리하고 있다.
본 발명은 금속배선간의 층간절연막으로 사용되는 FSG막의 유전상수를 낮추고 안정도를 향상시키기 위하여, 불소원자의 함량은 종래와 동일한 수준으로 유지하면서 실리콘원자의 일부가 붕소원자로 치환되도록 붕소의 소스가스를 주입하여 FSG막을 형성하는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는 FSG(Fluorinated Silicate Glass, SiOF)막으로 층간절연막을 형성하는 반도체소자의 층간절연막 형성방법에 있어서, 상기 FSG막 증착시 붕소(B)의 소스가스를 주입하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법을 제공한다.
상기 반도체소자의 층간절연막 형성방법에 있어서, 상기 붕소의 소스가스는 BH3 가스, BF3 가스 및 이들의 혼합 가스로 이루어진 군으로부터 선택되는 것과,
상기 FSG막은 붕소원자의 함유량이 3 내지 20원자%인 것과,
상기 FSG막은 고밀도 플라즈마 화학기상증착 방법 또는 플라즈마 인핸스드 화학기상증착 방법에 의해 형성되는 것을 특징으로 한다.
또한, 본 발명에서는 붕소원자를 3 내지 20원자% 함유하는 FSG막을 층간절연막으로 포함하는 반도체소자를 제공한다.
이하, 본 발명을 상세히 설명한다.
본 발명의 FSG막은 고밀도 플라즈마 화학기상증착 방법 또는 플라즈마 인핸스드 화학기상증착 방법으로 증착하는 것이 바람직하다.
이때 붕소의 소스가스로서 BH3 가스, BF3 가스 또는 이들의 혼합 가스를 사용하고, 산소의 소스가스로서 N2O 가스 또는 O2 가스를 사용하고, 실리콘의 소스가스로서 SiH4를 사용하며, 불소의 소스가스로서 SiF4를 사용하고, 공정상 압력을 맞추기 위한 희석(dilution)의 역할을 하는 가스로서 N2 가스, He 가스 또는 Ar 가스를 사용하는 것이 바람직하다.
고밀도 플라즈마 화학기상증착 방법을 이용하여 증착공정을 수행하는 경우에는 산소의 소스가스로서 O2 가스를 이용하고, 플라즈마 인핸스드 화학기상증착 방법을 이용하여 증착공정을 수행하는 경우에는 산소의 소스가스로 N2O를 사용하는 것이 일반적이다.
상기 붕소의 소스가스 주입량은 최종적으로 형성되는 FSG막에서 붕소원자 함량이 3 내지 20원자%가 되도록 조절하고, 불소의 소스가스 주입량은 최종적으로 형성되는 FSG막에서의 불소원자 함량이 3 내지 9원자%가 되도록 조절해야 한다.
이는 붕소원자의 함량이 20원자% 이상으로 증가하면 결정화 등의 문제점이 있고, 불소원자의 함량이 9원자% 이상으로 증가하면 FSG막의 안정도가 저하되어 신뢰성 특성이 열화되고, 불소원자의 상분리 현상이 나타나는 문제점이 있기 때문이 다.
붕소의 소스가스로서 BF3 가스를 이용하는 경우에는 BF3가 붕소의 소스가스로서의 역할뿐만 아니라 불소의 소스가스로서의 역할도 수행하고, 불소의 소스가스인 SiF4는 실리콘의 소스가스로서의 역할도 수행한다.
따라서, 상기에서 언급한 붕소원자 함량이 3 내지 20원자%이고, 불소원자 함량이 3 내지 9원자%인 FSG막을 얻기 위해서는 두 가지의 원자를 제공하는 소스가스를 사용하는 경우를 고려하여, 단일 원자를 제공하는 소스가스들과의 사용비율을 적절히 조절하여 증착공정을 수행해야 한다.
또한, 본 발명에서는 고밀도 플라즈마 화학기상증착 방법 또는 플라즈마 인핸스드 화학기상증착 방법을 이용하기 때문에 증착 챔버의 크기, 증착 챔버의 수 및 증착 챔버에 가해지는 RF 전력량에 의해서도 소스가스들의 주입량이 다양하게 변화될 수 있다.
도 1은 본 발명에 따른 FSG(Fluorinated Silicate Glass)막의 화학 구조를 나타내는 모식도이다.
도 1에서 보이는 바와 같이, 본 발명에서의 FSG막은 배위수(coordination number)가 4인 실리콘(Si) 원자의 일부가 배위수가 3인 붕소(B) 원자로 치환됨으로서 막을 구성하는 원자와 원자간의 오픈되는 공간(S)이 증가되는 것을 알 수 있다.
그 결과, FSG막의 유전상수가 낮아져 소자의 동작특성이 향상되고, 습식식각시 식각용액에 의해 식각되는 속도가 작아져 막의 안정도가 향상되어 소자의 신뢰 성 특성이 향상된다.
상기의 본 발명에 따라 제조된 FSG막은 반도체소자의 층간절연막으로 사용된다.
이하, 본 발명을 구체적인 실시예에 의거하여 상세히 설명한다. 단, 본 발명이 하기의 실시예에 의해 국한되는 것은 아니다.
실시예 1
알루미늄 배선이 형성된 구조물의 전체표면 상부에 고밀도 플라즈마 화학기상증착 장비(Novellus사의 Speed)를 이용하여, 싱글 타입의 증착 챔버에 1000 내지 3000W의 RF 전력을 가한 상태에서, BH3 가스를 2 내지 20sccm, O2 가스를 10 내지 300sccm, SiH4 가스를 5 내지 100sccm, SiF4 가스를 5 내지 100sccm, Ar 가스를 10 내지 100sccm의 유량으로 주입하여 층간절연막을 FSG막으로 형성한 반도체소자를 제조하였다. 이때 형성된 FSG막은 붕소원자를 3 내지 20원자% 함유하고, 불소원자를 3 내지 9원자% 함유하였다.
실시예 2
알루미늄 배선이 형성된 구조물의 전체표면 상부에 고밀도 플라즈마 화학기상증착 장비(AMAT사의 Centura)를 이용하여, 싱글 타입의 증착 챔버에 1000 내지 3000W의 RF 전력을 가한 상태에서, BF3 가스를 2 내지 20sccm, O2 가스를 10 내지 300sccm, SiH4 가스를 5 내지 100sccm, SiF4 가스를 5 내지 100sccm, Ar 가스를 10 내지 100sccm의 유량으로 주입하여 층간절연막을 FSG막으로 형성한 반도체소자를 제조하였다. 이때 형성된 FSG막은 붕소원자를 3 내지 20원자% 함유하고, 불소원자를 3 내지 9원자% 함유하였다.
실시예 3
다마신 공정에 의해 구리 배선이 형성된 구조물의 전체표면 상부에 플라즈마 인핸스드 화학기상증착 장비(AMAT사의 P-5000/Centura/Producer)를 이용하여, 싱글 타입의 증착 챔버에 50 내지 1000W의 RF 전력을 가한 상태에서, BH3 가스를 2 내지 100sccm, N2O 가스를 10 내지 2000sccm, SiH4 가스를 10 내지 1000sccm, SiF4 가스를 10 내지 1000sccm, He 가스를 100 내지 5000sccm의 유량으로 주입하여 층간절연막을 FSG막으로 형성한 반도체소자를 제조하였다. 이때 형성된 FSG막은 붕소원자를 3 내지 20원자% 함유하고, 불소원자를 3 내지 9원자% 함유하였다.
실시예 4
다마신 공정에 의해 구리 배선이 형성된 구조물의 전체표면 상부에 플라즈마 인핸스드 화학기상증착 장비(AMAT사의 P-5000/Centura/Producer)를 이용하여, 싱글 타입의 증착 챔버에 50 내지 1000W의 RF 전력을 가한 상태에서, BF3 가스를 2 내지 100sccm, N2O 가스를 10 내지 2000sccm, SiH4 가스를 10 내지 1000sccm, SiF4 가스를 10 내지 1000sccm, He 가스를 100 내지 5000sccm의 유량으로 주입하여 층간절연막을 FSG막으로 형성한 반도체소자를 제조하였다. 이때 형성된 FSG막은 붕소원자를 3 내지 20원자% 함유하고, 불소원자를 3 내지 9원자% 함유하였다.
실시예 5
다마신 공정에 의해 구리 배선이 형성된 구조물의 전체표면 상부에 플라즈마 인핸스드 화학기상증착 장비(Novellus사의 Sequel)를 이용하여, 멀티 스테이션 타입의 증착 챔버에 300 내지 1500W의 RF 전력을 가한 상태에서, BH3 가스를 100 내지 400sccm, N2O 가스를 500 내지 10000sccm, SiH4 가스를 100 내지 2000sccm, SiF4 가스를 100 내지 2000sccm, N2 가스를 1000 내지 10000sccm의 유량으로 주입하여 층간절연막을 FSG막으로 형성한 반도체소자를 제조하였다. 이때 형성된 FSG막은 붕소원자를 3 내지 20원자% 함유하고, 불소원자를 3 내지 9원자% 함유하였다.
실시예 6
다마신 공정에 의해 구리 배선이 형성된 구조물의 전체표면 상부에 플라즈마 인핸스드 화학기상증착 장비(Novellous의 Sequel)를 이용하여, 멀티 스테이션 타입의 증착 챔버에 증착 챔버에 300 내지 1500W의 RF 전력을 가한 상태에서, BF3 가스를 100 내지 400sccm, N2O 가스를 500 내지 10000sccm, SiH4 가스를 100 내지 2000sccm, SiF4 가스를 100 내지 2000sccm, N2 가스를 1000 내지 10000sccm의 유량으로 주입하여 층간절연막을 FSG막으로 형성한 반도체소자를 제조하였다. 이때 형성된 FSG막은 붕소원자를 3 내지 20원자% 함유하고, 불소원자를 3 내지 9원자% 함유하였다.
이상에서 설명한 바와 같이, 본 발명에서는 반도체소자 제조공정중 금속배선 간의 층간 절연을 위한 절연막으로 FSG막 증착시 붕소의 소스가스를 주입하여 실리콘원자의 일부가 붕소원자로 치환되도록 함으로써, 막을 구성하는 원자와 원자간의 오픈되는 공간을 증가시켜 유전상수를 낮추어 소자의 동작특성이 향상되고, 습식식각시 식각용액에 의해 식각되는 속도가 작아져 막의 안정도가 향상되어 소자의 신뢰성 특성이 향상된다.

Claims (5)

  1. FSG(Fluorinated Silicate Glass, SiOF)막으로 층간절연막을 형성하는 반도체소자의 층간절연막 형성방법에 있어서, 상기 FSG막 증착시 산소(O)와 붕소(B)의 소스가스를 주입하며, 상기 FSG막은 붕소원자의 함유량이 11 내지 20원자%, 불소원자의 함유량이 4 내지 9원자%이고, 상기 FSG막은 고밀도 플라즈마 화학기상증착 방법에 의해 형성되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 붕소의 소스가스는 BH3 가스, BF3 가스 및 이들의 혼합 가스로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  3. 삭제
  4. FSG(Fluorinated Silicate Glass, SiOF)막으로 층간절연막을 형성하는 반도체소자의 층간절연막 형성방법에 있어서, 상기 FSG막 증착시 산화질소(N2O)와 붕소(B)의 소스가스를 주입하며, 상기 FSG막은 붕소원자의 함유량이 11 내지 20원자%, 불소원자의 함유량이 4 내지 9원자%이고, 상기 FSG막은 플라즈마 인핸스드 화학기상증착 방법에 의해 형성되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  5. 삭제
KR1020030046336A 2003-07-09 2003-07-09 반도체소자의 층간절연막 형성방법 KR101017052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030046336A KR101017052B1 (ko) 2003-07-09 2003-07-09 반도체소자의 층간절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030046336A KR101017052B1 (ko) 2003-07-09 2003-07-09 반도체소자의 층간절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20050006499A KR20050006499A (ko) 2005-01-17
KR101017052B1 true KR101017052B1 (ko) 2011-02-23

Family

ID=37220301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030046336A KR101017052B1 (ko) 2003-07-09 2003-07-09 반도체소자의 층간절연막 형성방법

Country Status (1)

Country Link
KR (1) KR101017052B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226875B2 (en) * 2004-11-30 2007-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for enhancing FSG film stability
KR100652335B1 (ko) * 2005-12-29 2006-11-30 동부일렉트로닉스 주식회사 붕소 계열의 가스를 이용한 저유전율 층간 절연막의 처리방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950995A (ja) * 1995-08-07 1997-02-18 Sony Corp シリコン系酸化物および半導体装置の層間絶縁膜
JPH1126445A (ja) * 1997-07-01 1999-01-29 Hitachi Ltd 絶縁膜と成膜方法及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950995A (ja) * 1995-08-07 1997-02-18 Sony Corp シリコン系酸化物および半導体装置の層間絶縁膜
JPH1126445A (ja) * 1997-07-01 1999-01-29 Hitachi Ltd 絶縁膜と成膜方法及び半導体装置

Also Published As

Publication number Publication date
KR20050006499A (ko) 2005-01-17

Similar Documents

Publication Publication Date Title
US7239017B1 (en) Low-k B-doped SiC copper diffusion barrier films
US7420275B1 (en) Boron-doped SIC copper diffusion barrier films
US7282438B1 (en) Low-k SiC copper diffusion barrier films
US6570256B2 (en) Carbon-graded layer for improved adhesion of low-k dielectrics to silicon substrates
US6417092B1 (en) Low dielectric constant etch stop films
US6855645B2 (en) Silicon carbide having low dielectric constant
US7888741B2 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
US6365527B1 (en) Method for depositing silicon carbide in semiconductor devices
US7091615B2 (en) Concentration graded carbon doped oxide
US7193325B2 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US20080233366A1 (en) STRUCTURE AND METHOD FOR SiCOH INTERFACES WITH INCREASED MECHANICAL STRENGTH
US8889235B2 (en) Dielectric barrier deposition using nitrogen containing precursor
CN100550318C (zh) 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
US7923819B2 (en) Interlayer insulating film, wiring structure and electronic device and methods of manufacturing the same
US8993440B2 (en) Method of manufacturing a semiconductor device with processes carried out without atmospheric exposure
US6303519B1 (en) Method of making low K fluorinated silicon oxide
US7199048B2 (en) Method for preventing metalorganic precursor penetration into porous dielectrics
KR101017052B1 (ko) 반도체소자의 층간절연막 형성방법
KR100365753B1 (ko) 반도체 소자의 금속배선 층간절연막 형성방법
KR100327582B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100946814B1 (ko) 반도체소자의 층간절연막 형성방법
JP4325569B2 (ja) 有機シリコン系膜の形成方法、及び有機シリコン系膜を有する半導体装置
KR20010104964A (ko) 비정질 실리콘 카바이드막 및 그 형성방법
KR20040082490A (ko) 고밀도플라즈마 공정을 이용한 절연막 증착방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee