KR100946814B1 - 반도체소자의 층간절연막 형성방법 - Google Patents

반도체소자의 층간절연막 형성방법 Download PDF

Info

Publication number
KR100946814B1
KR100946814B1 KR1020020086699A KR20020086699A KR100946814B1 KR 100946814 B1 KR100946814 B1 KR 100946814B1 KR 1020020086699 A KR1020020086699 A KR 1020020086699A KR 20020086699 A KR20020086699 A KR 20020086699A KR 100946814 B1 KR100946814 B1 KR 100946814B1
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
interlayer insulating
film
fsg
Prior art date
Application number
KR1020020086699A
Other languages
English (en)
Other versions
KR20040060164A (ko
Inventor
박상종
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020086699A priority Critical patent/KR100946814B1/ko
Publication of KR20040060164A publication Critical patent/KR20040060164A/ko
Application granted granted Critical
Publication of KR100946814B1 publication Critical patent/KR100946814B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체소자 제조공정중 금속배선간의 층간 절연을 위한 절연막으로서 FSG(Fluorinated Silicate Glass)막 증착시 베릴륨의 소스가스를 주입하여 약한 결합인 Si-F 결합 대신 강한 공유결합인 Be-F 결합을 형성시킴으로써, 불소원자의 외확산(outdiffusion) 현상을 억제하여 반도체소자의 신뢰성을 향상시킬 수 있고 유전상수의 극소화를 가능하게 하여 반도체소자의 속도를 향상시킬 수 있도록 하는 층간절연막의 형성방법에 관한 것이다.

Description

반도체소자의 층간절연막 형성방법{Method for Forming Interlayer Insulating Film of Semiconductor Device}
본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 반도체소자 제조공정중 금속배선간의 층간 절연을 위한 절연막으로서 FSG(Fluorinated Silicate Glass)막 증착시 Si-F 결합 대신 Be-F 결합을 형성시킴으로써 불소원자의 외확산 (outdiffusion) 현상을 억제하여 반도체소자의 신뢰성을 향상시킬 수 있고 유전상수의 극소화를 가능하게 하여 반도체소자의 속도를 향상시킬 수 있도록 하는 층간절연막의 형성방법에 관한 것이다.
반도체장치의 금속배선(Metal Layer)은 반도체장치의 속도, 수율 및 신뢰성에 큰 영향을 주기 때문에, 반도체장치의 금속배선 형성공정은 반도체장치 제조공정 중에 매우 중요한 위치를 차지하고 있다. 반도체장치는 일반적으로 다수의 회로 소자들을 집적한 장치로서, 다수의 회로소자들을 보다 효과적으로 집적하기 위하여 다층 구조(Multi Layer)가 점차 많이 사용되고 있다.
다층 구조를 갖는 반도체장치는 다수의 회로소자들이 서로 다른 층들에 형성되는 구조를 일컫는 것으로, 이들의 상호 연결을 위해 배선구조 역시 다층화된다.
다층 배선구조란 금속배선층과 금속 층간절연막이 상호 교대로 반복되는 구조로서, 금속배선층에서의 단락이나 금속 층간절연막의 불량에 기인하는 금속배선층간의 단선을 방지하는 것이 요구된다.
따라서 반도체소자를 형성하기 위하여 상·하부에 다수의 금속배선을 형성시킨 후, 상·하부층의 금속배선을 서로 절연하기 위하여 층간절연막을 형성한다. 상기 층간절연막으로는 여러 가지 물질이 사용되고 있으나, 종래에는 주로 USG (Undoped Silicate Glass)막이 사용되어 왔다.
그러나 반도체소자가 고집적화 됨에 따라 금속배선간의 간격도 점점 좁아지면서 보다 저유전상수를 갖는 절연물질을 필요로 하게 되었다. 이에 따라 종래의 USG막에서의 산소원자 대신 불소원자를 치환 첨가한 FSG막을 증착하여 유전상수를 종래의 4.0에서 약 3.5 정도로 낮추기에 이르렀다.
그 결과, 최근에는 주로 FSG막을 금속배선 층간절연막으로 사용하는데, 알루미늄배선 층간절연막 형성시에는 SiF4 가스를 주로 사용하는 고밀도 플라즈마 화학기상증착 방법이 사용되고, 구리 다마신 공정에서는 SiF4 가스를 주로 사용하는 플라즈마 인핸스드 화학기상증착 방법이 사용된다.
그러나 상기 FSG막은 특성상 약한 결합인 Si-F 결합으로 인해 후속 공정에 의해 불소원자의 외확산 현상이 발생하여 소자의 신뢰성이 열악하게 되는 문제점이 있다.
본 발명의 목적은 상기 종래기술의 문제점을 해결하기 위하여 금속배선간의 층간절연막으로 FSG막을 증착함에 있어서 약한 결합인 Si-F 결합 대신 강한 공유결합인 Be-F 결합을 형성시킴으로써 불소원자의 외확산 현상을 억제하고자 베릴륨의 소스가스가 주입되어 형성된 FSG막을 금속배선간의 층간절연막으로 사용하는 반도체소자의 층간절연막 형성방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 층간절연막 형성방법은 FSG막으로 층간절연막을 형성하는 반도체소자의 층간절연막 형성방법에 있어서, 상기 FSG막 증착시 베릴륨(Be)의 소스가스를 주입하는 것을 특징으로 한다.
또한, 본 발명에 따른 층간절연막의 형성방법에 있어서, 상기 베릴륨의 소소가스는 BeCl2 가스, BeBr2 가스 및 BeI2 가스로 이루어진 군으로부터 선택되는 것과,
상기 FSG막 형성시 불소의 소스가스 주입량 : 베릴륨의 소스가스 주입량은 1 : 0.5∼1인 것과,
상기 베릴륨의 소스가스를 10 내지 1000sccm의 양으로 주입하는 것과,
상기 FSG막은 고밀도 플라즈마 화학기상증착 방법 또는 플라즈마 인핸스드 화학기상증착 방법에 의해 형성되는 것과,
상기 FSG막은 패시베이션막(passivation layer)으로 사용되는 것을 특징으로 하는 한다.
본 발명에서는 베릴륨의 소스가스로서 BeCl2 가스, BeBr2 가스 또는 BeI2 가스를, 불소의 소스가스 주입량 : 베릴륨의 소스가스 주입량이 1 : 0.5∼1이 되도록, 10 내지 1000sccm의 양으로 주입하여 고밀도 플라즈마 화학기상증착 방법 또는 플라즈마 인핸스드 화학기상증착 방법을 FSG막을 형성함으로써, Si-F 결합 대신 Be-F 결합이 형성되기 때문에 불소원자의 외확산 현상이 억제되는 것이다.
이때, 상기 베릴륨의 소스가스로는 BeCl2가 가장 바람직하게 사용된다.
즉, Si-F는 약한 결합이기 때문에 FSG막으로부터의 불소원자 외확산 현상이 용이하게 발생하는 반면, Be-F는 Si-O 결합과 마찬가지로 강한 공유결합이기 때문에 불소원자의 외확산을 억제할 수 있는 것이다.
또한, BeF2는 알려진 물질 중에 비정질화가 가장 용이하고 유전상수 또한 구조에 따라 다르기는 하나, 약 3.0 정도이므로 금속배선간의 층간 절연물질로 적용시 반도체소자의 속도를 향상시킬 수 있다.
본 발명에 따른 FSG막은 금속배선간의 층간절연막 뿐만 아니라, 패시베이션 막(passivation layer)으로도 사용할 수 있으며, 층내에서의 저유전물질의 형성에도 이용할 수 있다.
이하, 본 발명을 실시예에 의거하여 상세히 설명한다. 단, 본 발명이 하기의 실시예에 의해 국한되는 것은 아니다.
실시예 1.
알루미늄배선이 형성된 구조물의 전체표면 상부에 고밀도 플라즈마 화학기상 증착 장비를 이용하여, SiF4 가스 20sccm, BeCl2 가스 20sccm을 주입하여 층간절연막을 FSG막으로 형성한 반도체소자를 제조하였다.
실시예 2.
다마신 공정으로 형성된 구리배선이 형성된 구조물의 전체표면 상부에 플라즈마 인핸스드 화학기상증착 장비(AMAT)를 이용하여, SiF4 가스 200sccm, BeCl2 가스 100sccm을 주입하여 층간절연막을 FSG막으로 형성한 반도체소자를 제조하였다.
실시예 3.
다마신 공정으로 형성된 구리배선이 형성된 구조물의 전체표면 상부에 플라즈마 인핸스드 화학기상증착 장비(Novellus)를 이용하여, SiF4 가스 2000sccm, BeCl2 가스 1000sccm을 주입하여 층간절연막을 FSG막으로 형성한 반도체소자를 제조하였다.
이상에서 설명한 바와 같이, 본 발명에서는 금속배선간의 층간 절연을 위한 절연막으로서 FSG막 증착시 베릴륨의 소스가스를 주입하여 약한 결합인 Si-F 결합 대신 강한 공유결합인 Be-F 결합을 형성시킴으로써, 불소원자의 외확산 현상을 억제하여 반도체소자의 신뢰성을 향상시킬 수 있고 유전상수를 극소화하여 반도체소자의 속도를 향상시킬 수 있다.

Claims (6)

  1. FSG(Fluorinated Silicate Glass)막으로 층간절연막을 형성하는 반도체소자의 층간절연막 형성방법에 있어서, 상기 FSG막 증착시 베릴륨(Be)의 소스가스를 주입하되,
    상기 베릴륨의 소소가스는 BeCl2 가스, BeBr2 가스 및 BeI2 가스로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 FSG막 증착시 불소의 소스가스 주입량(sccm) : 베릴륨의 소스가스 주입량(sccm)은 1 : 0.5∼1인 것을 특징으로 반도체소자의 층간절연막 형성방법.
  4. 제 1 항에 있어서,
    상기 베릴륨(Be)의 소스가스를 10 내지 1000sccm의 양으로 주입하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  5. 제 1 항에 있어서,
    상기 FSG막은 고밀도 플라즈마 화학기상증착 방법 또는 플라즈마 인핸스드 화학기상증착 방법에 의해 형성되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  6. 제 1 항에 있어서,
    상기 FSG막은 패시베이션막(passivation layer)으로 사용되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
KR1020020086699A 2002-12-30 2002-12-30 반도체소자의 층간절연막 형성방법 KR100946814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086699A KR100946814B1 (ko) 2002-12-30 2002-12-30 반도체소자의 층간절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086699A KR100946814B1 (ko) 2002-12-30 2002-12-30 반도체소자의 층간절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20040060164A KR20040060164A (ko) 2004-07-06
KR100946814B1 true KR100946814B1 (ko) 2010-03-09

Family

ID=37352099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086699A KR100946814B1 (ko) 2002-12-30 2002-12-30 반도체소자의 층간절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100946814B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10815588B2 (en) * 2017-06-02 2020-10-27 Free Form Fibers Llc Fibers fabricated to incorporate metals for high temperature applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008529A (ko) * 1999-07-01 2001-02-05 김영환 반도체 소자의 층간절연막 형성방법
KR20020010803A (ko) * 2000-07-31 2002-02-06 박종섭 반도체소자의 층간절연막 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008529A (ko) * 1999-07-01 2001-02-05 김영환 반도체 소자의 층간절연막 형성방법
KR20020010803A (ko) * 2000-07-31 2002-02-06 박종섭 반도체소자의 층간절연막 형성 방법

Also Published As

Publication number Publication date
KR20040060164A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100571896B1 (ko) 반도체 장치의 제조 방법
US7745326B2 (en) Semiconductor device having multiple wiring layers and method of producing the same
US6649512B1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
US20020130418A1 (en) Intermetal dielectric layer for integrated circuits
KR0144228B1 (ko) 다층 금속배선의 층간 절연막 형성 방법
KR100946814B1 (ko) 반도체소자의 층간절연막 형성방법
KR100327582B1 (ko) 반도체 소자의 층간절연막 형성방법
KR19990054912A (ko) 반도체 장치의 층간 절연막 형성방법
JP4443517B2 (ja) 半導体装置の製造方法
KR101017052B1 (ko) 반도체소자의 층간절연막 형성방법
KR100567021B1 (ko) 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법
KR20050050875A (ko) 반도체 소자 및 그 제조 방법
KR100796506B1 (ko) 저유전율 층간 절연막의 형성 방법 및 그 구조
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR100889557B1 (ko) 반도체 소자의 제조 방법
KR100769205B1 (ko) 반도체 소자의 제조방법
US20080176394A1 (en) Method for manufacturing semiconductor device
KR20050035024A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100540635B1 (ko) 에프에스지막의 표면 처리 방법
KR20010061495A (ko) 반도체 소자의 층간 절연막용 붕소화 실리콘 탄화막 및이를 이용한 금속 배선 형성 방법
KR100943499B1 (ko) 반도체 소자 제조 방법
KR100875031B1 (ko) 반도체 소자의 절연막 형성 방법
KR101133513B1 (ko) 메탈 레이어간 절연층 형성 방법
KR20070001744A (ko) 반도체 장치의 다층 금속 배선의 층간 절연막 제조 방법
KR20030000576A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee