JP4443517B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4443517B2 JP4443517B2 JP2006013585A JP2006013585A JP4443517B2 JP 4443517 B2 JP4443517 B2 JP 4443517B2 JP 2006013585 A JP2006013585 A JP 2006013585A JP 2006013585 A JP2006013585 A JP 2006013585A JP 4443517 B2 JP4443517 B2 JP 4443517B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- wiring
- insulating
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
第1の実施例では、図1に示すように6層の配線層100を有するCu配線デュアルダマシン構造の6層配線半導体素子を作製した。
第1の実施例と同様の手法を用いて、本実施例では絶縁層107、109についてもCVD法を用いてフッ素添加シリコン酸化膜を成膜した。次に、最上層にシリコン窒化膜114を形成し、6層のCu配線115を備える多層配線半導体素子を作製した。
第1の実施例と同様の手法を用いて、本実施例では絶縁層102、104、106、108、110、112について、CVD法を用いてシリコン炭化膜を成膜した。次に、最上層にシリコン窒化膜114を形成し、6層のCu配線115を備える多層配線半導体素子を作製した。
第2の実施例と同様の手法を用いて、本実施例では絶縁層102、104、106、108、110、112について、CVD法を用いてシリコン炭化膜を成膜した。次に、最上層にシリコン窒化膜114を形成し、6層のCu配線115を備える多層配線半導体素子を作製した。
第1の実施例と同様の手法を用いて、本実施例では絶縁層111、113について、CVD法を用いて炭素添加シリコン酸化膜を成膜し、6層のCu配線115を備える多層配線半導体素子を作製した。
第2の実施例と同様の手法を用いて、本実施例では絶縁層107、109、111、113について、CVD法を用いて炭素添加シリコン酸化膜を成膜し、6層のCu配線115を備える多層配線半導体素子を作製した。
第5の実施例と同様の手法を用いて、本実施例では絶縁層102、104、106、108、110、112について、CVD法を用いてシリコン炭化膜を成膜した。次に、最上層にシリコン窒化膜114を形成し、6層のCu配線115を備える多層配線半導体素子を作製した。
第6の実施例と同様の手法を用いて、本実施例では絶縁層102、104、106、108、110、112について、CVD法を用いてシリコン炭化膜を成膜した。次に、最上層にシリコン窒化膜114を形成し、6層のCu配線115を備える多層配線半導体素子を作製した。
第1の実施例と同様の手法を用いて、本実施例では絶縁層103、105、107、109について、CVD法を用いて炭素添加シリコン酸化膜を成膜し、6層のCu配線115を備える多層配線半導体素子を作製した。
第2の実施例と同様の手法を用いて、本実施例では絶縁層103、105について、CVD法を用いて炭素添加シリコン酸化膜を成膜し、6層のCu配線115を備える多層配線半導体素子を作製した。
第3の実施例と同様の手法を用いて、本実施例では絶縁層103、105、107、109について、CVD法を用いて炭素添加シリコン酸化膜を成膜し、6層のCu配線115を備える多層配線半導体素子を作製した。
第4の実施例と同様の手法を用いて、本実施例では絶縁層103、105について、CVD法を用いて炭素添加シリコン酸化膜を成膜し、6層のCu配線115を備える多層配線半導体素子を作製した。
第1の実施例と同様の手法を用いて、本実施例では、絶縁層103、105、107、109について、シルセスキオキサン水素化合物を主成分とするメチルイソブチルケトン溶液を、塗布方法を用いて基板の上に形成した後、窒素雰囲気中で、ホットプレートを用いて100℃で10分間、次いで150℃で10分間、230℃で10分間の加熱を行った。
第13の実施例と同様の手法を用いて、本実施例では絶縁層102、104、106、108、110、112について、CVD法を用いてシリコン炭化膜を成膜した。
第13の実施例と同様の手法を用いて、本実施例では、絶縁層103、105、107、109について、シルセスキオキサン水素化合物を主成分とするメチルイソブチルケトン溶液を、塗布方法を用いて基板の上に形成した後、窒素雰囲気中で、ホットプレートを用いて100℃で10分間、次いで150℃で10分間、230℃で10分間の加熱を行った。
第15の実施例と同様の手法を用いて、本実施例では絶縁層102、104、106、108、110、112について、CVD法を用いてシリコン炭化膜を成膜した。次に、最上層にシリコン窒化膜114を形成し、6層のCu配線115を備える多層配線半導体素子を作製した。
第17の実施例は、Cu配線デュアルダマシン構造の形成に適用した例であって、図5(a)〜(d)の工程図を用いて説明する。
第17の実施例と同様にして、本実施例では第2の絶縁層503について図4に示すように、0.05nm以上1nm以下の直径を有する空孔を主として含む分布特性を有する微小空孔が存在する比誘電率2.7程度のSiO絶縁膜を形成し、Cu配線を形成したデュアルダマシン構造を作製した。
図6は第19の実施例である半導体ロジック素子の断面図である。半導体基板601上に既知のSTI(Shallow Trench Isolation)を用いて素子分離膜領域602を形成し、この素子分離膜領域602内部にMOSトランジスタ603を形成する(トランジスタ部のハッチングは図を見易くするために省略した)。そして、既知のCVD法を用いて50nm程度のシリコン酸化膜604と500nm程度のBPSG(ボロン・リン・シリケイトガラス)膜605とを、MOSトランジスタ603を含み、半導体基板601の表面に順次形成した後、例えば800〜900℃の窒素雰囲気でリフローアニールする。
図7に、第20の実施例である樹脂封止された半導体ロジック装置の断面図を示す。第19の実施例で得られ、ボンディングパッド部を除いてポリイミド表面保護膜702を形成した状態の半導体ロジック装置701に、別途設けられているダイボンディング工程におけるリードフレームに固定する。その後、半導体ロジック装置701に設けられたボンディングパッド部とリードフレームの外部端子705の間を、ワイヤーボンダーを用いて金線704を配線した。
図8は、第21の実施例を説明するための断面図であって、第19の実施例で説明した半導体ロジック素子をウエハレベルチップサイズパッケージ構造の製品の製造に用いた場合である。
図9に、第22の実施例を説明するための素子端部の断面図(図9(a))及びウエハ平面概念図(図9(b))を示す。
Claims (5)
- (1)半導体基板の上方に第1、第2、第3の絶縁層を有する第1の配線層を形成する工程、
(2)前記第1の配線層のうち、前記第3の絶縁層に第1の開口を形成する工程、
(3)前記第1の配線層の第3の絶縁層の上に第2、第3の絶縁層を有する第2の配線層を形成する工程、
(4)前記第2の配線層のうち、前記第3の絶縁層に第2の開口を形成する工程、
(5)前記第2の開口及び前記第1の開口を形成した絶縁層をマスクとして前記第2配線層及び第1配線層の第2の絶縁層を順次除去した後、露出した第1配線層の第3及び第1の絶縁層を選択的に除去して前記第2及び第1の配線層を貫通する開口を形成する工程、
(6)前記開口の内壁を覆うように第1の導電膜を形成した後、前記開口の内部に銅からなる第2の導電膜を埋め込んで配線導体を形成する工程、
(7)前記第2の配線層のうち、第3の絶縁膜を除去してデュアルダマシン構造体を形成する工程、を備え、
前記(1)乃至(7)の各工程を繰り返して二層の配線層からなる積層構造を有する半導体装置の製造方法であって、
前記配線構造のうち、下層に位置する二層の配線層の第2の絶縁層を上層に位置する二層の配線層の第2の絶縁層に比較して小さな比誘電率を有するように形成することを特徴とする半導体装置の製造方法。 - 前記配線層のうち下層に位置する第1の配線層の第2の絶縁層を、前記第1の絶縁層の上にシリコン含有の溶液を塗布した後、該溶液を加熱して形成する
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 空孔を内在したシリコン酸化物を主成分とする絶縁層を形成するために、前記シリコン含有の溶液がシルセスキオキサン水素化合物またはシルセスキオキサンメチル化合物を含んでなる
ことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記配線層のうち下層に位置する配線層の第2の絶縁層を、該第2の絶縁層中に直径が0.05nm以上4nm以下なる範囲の空孔を含有させて形成する
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記(7)の工程が、化学的機械的研磨方法を用いて前記第2の配線層の第2の絶縁層の表面を露出させる工程を含んでなる
ことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006013585A JP4443517B2 (ja) | 2002-04-12 | 2006-01-23 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002109901 | 2002-04-12 | ||
JP2006013585A JP4443517B2 (ja) | 2002-04-12 | 2006-01-23 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003087857A Division JP2004031918A (ja) | 2002-04-12 | 2003-03-27 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009266058A Division JP2010045406A (ja) | 2002-04-12 | 2009-11-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006128720A JP2006128720A (ja) | 2006-05-18 |
JP4443517B2 true JP4443517B2 (ja) | 2010-03-31 |
Family
ID=36722980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006013585A Expired - Fee Related JP4443517B2 (ja) | 2002-04-12 | 2006-01-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4443517B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206094A (ja) * | 2009-03-05 | 2010-09-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP5383446B2 (ja) | 2009-11-18 | 2014-01-08 | パナソニック株式会社 | 半導体装置 |
JP2017085176A (ja) * | 2017-02-10 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2006
- 2006-01-23 JP JP2006013585A patent/JP4443517B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006128720A (ja) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100571896B1 (ko) | 반도체 장치의 제조 방법 | |
TW550743B (en) | Semiconductor device and method of manufacturing the semiconductor device | |
KR100564188B1 (ko) | 반도체집적회로장치및그제조방법 | |
JP4425432B2 (ja) | 半導体装置の製造方法 | |
JP3974023B2 (ja) | 半導体装置の製造方法 | |
KR101802435B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
US8455985B2 (en) | Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same | |
JP2011009581A (ja) | 半導体装置の製造方法及びその半導体装置 | |
JP4675258B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US7358594B1 (en) | Method of forming a low k polymer E-beam printable mechanical support | |
US7410896B2 (en) | Semiconductor device having low-k dielectric film in pad region and method for manufacture thereof | |
JP4443517B2 (ja) | 半導体装置の製造方法 | |
JP2004031918A (ja) | 半導体装置 | |
KR100799077B1 (ko) | 금속 배선 및 그 형성 방법 | |
JP3657576B2 (ja) | 半導体装置の製造方法 | |
JP2006128722A (ja) | 半導体装置 | |
JP2009188101A (ja) | 半導体装置及びその製造方法 | |
KR20070048820A (ko) | 반도체 장치의 배선 구조물 및 그 제조 방법 | |
KR100546940B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
KR100634004B1 (ko) | 저유전율 절연막을 이용한 반도체 소자의 다층 배선형성방법 및 이 방법에 의하여 형성된 다층 배선 | |
JP2006156474A (ja) | 半導体装置およびその製造方法 | |
KR20080055320A (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4443517 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |