KR20020010803A - 반도체소자의 층간절연막 형성 방법 - Google Patents

반도체소자의 층간절연막 형성 방법 Download PDF

Info

Publication number
KR20020010803A
KR20020010803A KR1020000044284A KR20000044284A KR20020010803A KR 20020010803 A KR20020010803 A KR 20020010803A KR 1020000044284 A KR1020000044284 A KR 1020000044284A KR 20000044284 A KR20000044284 A KR 20000044284A KR 20020010803 A KR20020010803 A KR 20020010803A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor device
film
metal
fsg
Prior art date
Application number
KR1020000044284A
Other languages
English (en)
Inventor
박상종
장창국
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000044284A priority Critical patent/KR20020010803A/ko
Publication of KR20020010803A publication Critical patent/KR20020010803A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 플라즈마손실로 인한 소자의 특성열화를 방지하기 위한 층간절연막의 형성 방법에 관한 것으로, 이를 위한 본 발명은 소정공정이 완료된 반도체기판상에 금속배선을 형성하는 제 1 단계; 및 상기 금속배선상에 오존가스를 이용하여 층간절연막으로서 FSG막을 형성하는 제 2 단계를 포함하여 이루어진다.

Description

반도체소자의 층간절연막 형성 방법{METHOD OF FORMING INTERDIELECTRIC LAYER IN SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 FSG막을 이용하는층간절연막의 형성 방법에 관한 것이다.
일반적으로 반도체 제조 공정중 금속과 금속배선간의 절연을 위한 IMD(Inter Metal Dielectric)물질 형성시, 유전상수(Dielectric constant; k)가 3.5로 낮고 또한 안정적인 물성을 가진 FSG(Fluoro Silicate Glass)을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 HDP CVD(High Density Plasma CVD) 중 어느 하나의 방법을 이용하여 형성한다.
도 1은 종래기술에 따른 일예의 층간절연막 형성 방법을 도시한 도면으로서, 소정공정이 완료된 반도체기판(11)상에 금속배선(12)을 형성한 다음, 상기 금속배선(12)을 포함한 전면에 층간절연막, 예컨대 IMD로서 PECVD법에 의해 FSG막(13)을 증착할 경우 보이드(14)가 발생됨에 따라, 높은 높이 대 폭(High aspect ratio)을 가진 소자에 적용할 경우 보이드프리(Void free)-FSG막을 구현할 수 없어 반도체소자의 신뢰성 특성에 악영향을 미친다.
도 2는 종래기술에 따른 다른 예의 층간절연막 형성 방법을 도시한 도면으로서, HDP CVD법에 의해 FSG막(13a)을 증착할 경우, 보이드프리 FSG막의 갭필을 구현할 수 있으나 스퍼터(Sputter)로 인한 금속의 모서리깎임(Corner clipping)(15)으로 인해 소자의 특성 열화 및 신뢰성 열화를 유발시킨다.
또한, PECVD 또는 HDP CVD에 의해 FSG막을 증착할 경우 플라즈마로 인한 손상(Plasma damage)에 의해 소자의 특성 열화를 방지하기 어려운 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 플라즈마손상로부터 반도체소자를 보호하고 금속의 모서리 깎임이 없는 보이드프리 갭필특성을 구현하는데 적합한 층간절연막의 형성 방법을 제공함에 그 목적이 있다.
도 1은 종래기술의 일예에 따른 층간절연막의 형성 방법을 개략적으로 도시한 도면,
도 2는 종래기술의 다른 예에 따른 층간절연막의 형성 방법을 개략적으로 도시한 도면,
도 3은 본 발명의 실시예에 따른 층간절연막의 형성 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 금속배선
23 : FSG막
상기 목적을 달성하기 위한 본 발명의 층간절연막 형성 방법은 소정공정이 완료된 반도체기판상에 금속배선을 형성하는 제 1 단계; 및 상기 금속배선상에 오존가스를 이용하여 층간절연막으로서 FSG막을 형성하는 제 2 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 층간절연막의 형성 방법을 도시한 도면이다.
도 3에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(21)상에 금속배선(22)을 형성한 다음, 상기 금속배선(22)상에 오존(O3)의 흡착(Adsorption)성질을 이용하여 APCVD(AtmosPhere CVD) 또는 SACVD(Sub Atmosphere CVD)법에 의해 FSG막(23)을 형성한다.
상기와 같이, 오존을 이용할 경우 플라즈마증착방법과 달리 표면 이동(Surface migration)에 의해 FSG막(23)이 증착되므로 우수한 갭필특성을 나타내며, 또한 플라즈마를 사용하지 않기 때문에 플라즈마손상에 의한 반도체소자의 특성열화를 방지하고 금속배선(22)의 모서리깎임을 방지한다.
이 때, FSG막의 불소(F)의 소스로는 TEFS(Tetra Ethyl Fluoro Silicate)룰 TEOS(Tetra Ethyl Ortho Silicate)대신 치환하여 첨가한다.
도면에 도시되지 않았지만, 본 발명의 실시예에 따른 오존가스를 이용한 FSG막을 보호막(Passivation)에 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 층간절연막 형성 방법은 오존가스를 이용하여 FSG막을 형성하므로써 갭필특성이 우수하고 플라즈마의 영향을 받지않으므로 금속배선의 모서리깎임을 방지하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 반도체소자의 제조 방법에 있어서,
    소정공정이 완료된 반도체기판상에 금속배선을 형성하는 제 1 단계; 및
    상기 금속배선상에 오존가스를 이용하여 층간절연막으로서 FSG막을 형성하는 제 2 단계
    를 포함하여 이루어짐을 특징으로 하는 층간절연막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계는,
    SA CVD 또는 AP CVD 중 어느 하나를 이용하는 것을 특징으로 하는 층간절연막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 2 단계에서,
    상기 층간절연막은 보호막인 것을 특징으로 하는 층간절연막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 2 단계에서,
    상기 FSG막의 형성시, 불소의 소스로서 TEFS를 첨가하는 것을 특징으로 하는 층간절연막의 형성 방법.
KR1020000044284A 2000-07-31 2000-07-31 반도체소자의 층간절연막 형성 방법 KR20020010803A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000044284A KR20020010803A (ko) 2000-07-31 2000-07-31 반도체소자의 층간절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000044284A KR20020010803A (ko) 2000-07-31 2000-07-31 반도체소자의 층간절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20020010803A true KR20020010803A (ko) 2002-02-06

Family

ID=19680985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000044284A KR20020010803A (ko) 2000-07-31 2000-07-31 반도체소자의 층간절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR20020010803A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100946814B1 (ko) * 2002-12-30 2010-03-09 매그나칩 반도체 유한회사 반도체소자의 층간절연막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100946814B1 (ko) * 2002-12-30 2010-03-09 매그나칩 반도체 유한회사 반도체소자의 층간절연막 형성방법

Similar Documents

Publication Publication Date Title
US20020187625A1 (en) Semiconductor device have multiple wiring layers and method of producing the same
US6521922B1 (en) Passivation film on a semiconductor wafer
KR100271718B1 (ko) 반도체소자의 금속배선 형성방법
KR20020010803A (ko) 반도체소자의 층간절연막 형성 방법
KR100365753B1 (ko) 반도체 소자의 금속배선 층간절연막 형성방법
KR20030043446A (ko) 반도체소자 및 그 제조방법
KR100945500B1 (ko) 반도체 소자의 제조방법
KR100546204B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20020010807A (ko) 반도체소자의 층간절연막 형성 방법
Pramanik Integrating dielectrics into sub-half-micron multilevel metallization circuits
KR100567021B1 (ko) 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법
KR20010021296A (ko) 집적 회로의 고-애스펙트비 외형들을 갭 필하기 위한 증착방법
KR100756863B1 (ko) 반도체 소자 제조방법
KR100401504B1 (ko) 반도체장치의 패시베이션층 형성방법
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR101204742B1 (ko) 반도체 소자의 제조방법
KR100551411B1 (ko) 반도체 소자의 제조 방법
KR100752177B1 (ko) 층간 절연막 형성 방법
KR19980043737A (ko) 반도체 장치의 층간 절연막 형성방법
KR20050009909A (ko) 반도체 소자의 층간 절연막 구조 및 그 형성방법
KR19990004108A (ko) 반도체 장치의 층간 절연층 형성 방법
KR100447983B1 (ko) 반도체소자의제조방법
KR20030056796A (ko) 반도체 소자의 제조방법
KR20050078075A (ko) 반도체 장치의 금속 배선간 층간 절연막 형성 방법
KR19980056091A (ko) 반도체장치의 층간절연막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination