KR19990004108A - 반도체 장치의 층간 절연층 형성 방법 - Google Patents

반도체 장치의 층간 절연층 형성 방법 Download PDF

Info

Publication number
KR19990004108A
KR19990004108A KR1019970028122A KR19970028122A KR19990004108A KR 19990004108 A KR19990004108 A KR 19990004108A KR 1019970028122 A KR1019970028122 A KR 1019970028122A KR 19970028122 A KR19970028122 A KR 19970028122A KR 19990004108 A KR19990004108 A KR 19990004108A
Authority
KR
South Korea
Prior art keywords
layer
forming
plasma
gas
plasma treatment
Prior art date
Application number
KR1019970028122A
Other languages
English (en)
Inventor
이승재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970028122A priority Critical patent/KR19990004108A/ko
Publication of KR19990004108A publication Critical patent/KR19990004108A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 층간 절연층 형성 방법을 개시한다. 본 발명은, 반도체 기판 상에 금속층 패턴을 형성하고 상기 금속층 패턴 상에 플루오로실리케이트 유리층(Fluorosilicate glass layer)을 형성한다. 이후에, 상기 플루오로실리케이트 유리층을 질소(N2) 가스 또는 암모니아(NH3) 가스를 포함하는 가스를 플라즈마 소오스(plasma source)로 이용하여 플라즈마 처리(plasma treatment)한다. 이후에 상기 플라즈마 처리된 플루오로실리케이트 유리층 상에 상기 플라즈마 처리하는 단계와 인 시튜(in-situ)로 흡습 방지층을 더 형성할 수 있다.

Description

반도체 장치의 층간 절연층 형성 방법.
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 층간 절연층 형성 방법에 관한 것이다.
반도체 장치의 고집적화에 따라 디자인 룰(design rule)이 감소하고 있다. 이에 따라, 반도체 장치에 요구되는 다층 배선을 형성하는 데 있어서, 도전층, 즉, 금속층간을 절연시키는 금속층간 절연층(IMD;InterMetal Dielectric layer) 또는 층간 절연층의필링(gap filling), 평탄도(planarity) 및 금속층과의 계면에서의 특성 등이 중요시되고 있다.
이러한 금속층간 절연층을 형성하는 공정으로는 플라즈마 방법으로 산화층을 형성한 후 화학적 기계적 연마(CMP;Chemical Mechanical Polishing) 방법을 이용하여 평탄화하는 방법이 있다. 또는 O3-TEOS USG(TetraEthyl OrthoSilicate Undoped Silicate Glass)층 또는 고밀도 프라즈마(high density plasma)를 이용한 HDP 산화층(High Density Plasma oxide layer)을 이용하는 방법이 있다.
그러나, 반도체 장치가 고집적화됨에 따라 보다 낮은 유전 상수를 가지며 보다 우수한필링 능력 및 스커버리지(step coverage)를 얻을 수 있는 층간 절연층이 요구되고 있다. 이에 따라 플루오로실리케이트 유리층(Fluorosilicate glass layer;이하 'FSG층'이라 일컫는다)을 층간 절연층으로 이용하는 방법이 제안되고 있다.
상기 FSG층은 플라즈마 방법에 의한 산화층이나 상압에서 도포되는 산화층보다 낮은 유전 상수를 가지며 높은필링 능력 및 스커버리지를 가지고 있다. 그러나, 상기 FSG층은 그 포함하는 불소(fluorine) 원자의 양에 따라 그 층의 특성이 불안정한 단점이 있다. 이에 따라 상기 FSG층은 대기중에 노출될 때 흡습(moisture asorption)의 특성을 나타낸다. 이에 따라, 상기 흡습에 의해 상기 FSG층은 압축 스트레스(compressive stress)에서 인장 스트레스(tensile stress)로의 변이를 보이는 스트레스 천이(stress shift) 현상을 보인다. 또한 유전 상수가 증가하고 불소 원자의 확산(diffusion)에 의한 상기 FSG층과 접촉하고 있는 도전층, 즉, 금속층이 침식(corrosion)되는 문제점이 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 FSG층의 흡습 현상이 발생하는 것을 방지할 수 있고, 또한 유전 상수의 증가 및 스트레스 천이와 같은 그 층의 특성 저하를 억제하며 FSG층을 형성할 수 있는 층간 절연층 형성 방법을 제공하는 데 있다.
도 1 내지 도 4는 본 발명의 층간 절연층 형성 방법을 설명하기 위해서 도시한 단면도들이다.
상기의 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판 상에 금속층 패턴을 형성하고 상기 금속층 패턴 상에 플루오로실리케이트 유리층(Fluorosilicate glass layer)를 형성한다. 이후에, 상기 플루오로실리케이트 유리층을 질소(N2) 가스 또는 암모니아(NH3) 가스를 포함하는 가스를 플라즈마 소오스로 이용하여 플라즈마 처리한다. 이때, 상기 플라즈마 처리 단계는 상기 플루오로실리케이트 유리층을 형성하는 단계와 인 시튜(in-situ)로 대략 400℃의 온도 조건에서 수행된다. 이후에 상기 플라즈마 처리된 플루오로실리케이트 유리층 상에 상기 플라즈마 처리하는 단계와 인 시튜(in-situ)로 흡습 방지층을 더 형성할 수 있다. 이때, 상기 흡습 방지층은 플라즈마 방법을 이용하여 형성된다.
본 발명에 따르면 플루오로실리케이트 유리층 상에 플라즈마 처리함으로써 상기 플루오로실리케이트 유리층의 흡습을 억제할 수 있다. 또한, 플라즈마 처리된 상기 플루오로실리케이트 유리층 상에 흡습방지층을 더 형성함으로써 흡습을 더욱 더 억제할 수 있다. 따라서 종래의 유전 상수 증가 및 스트레스 천이와 같은 특성 저하를 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1내지 도 4는 본 발명의 실시예에 의한 콘택홀 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 1은 반도체 기판(100) 상에 금속층 패턴(200)을 형성하는 단계를 나타낸다.
구체적으로, 반도체 기판(100) 상에 게이트(gate), 비트 라인(bit line) 등과 같은 하부 구조(도시되지 않음)를 형성한다. 이후에 상기 하부 구조 또는 반도체 기판(100)에 연결되는 금속층 패턴(200)을 스퍼터링(sputtering) 방법 또는 화학 기상 증착(CVD;Chemical Vapour Deposition) 방법을 이용하여 형성한다.
도 2는 금속층 패턴(200) 상에 FSG층(300)을 형성하는 단계를 나타낸다.
금속층 패턴(200) 상에 불소(F) 공급원을 포함하는 반응 가스를 이용하여 PECVD(Plasma Enhanced Chemical Vapour Deposition) 방법과 같은 CVD방법으로 FGS층(300)을 형성한다. 예컨대, 육불화 이탄소(C2F6) 가스 및 TEOS(Tetra Ethyl Ortho Silicate)를 포함하는 반응 가스를 이용하여 상기 FGS층(300)을 형성한다.
도 3은 FSG층(300)을 플라즈마 처리하는 단계를 나타낸다.
구체적으로, 질소(N2) 가스 또는 암모니아(NH3) 가스를 포함하는 가스를 플라즈마 소오스(plasma source)로 하여 상기 FSG층(300)층을 플라즈마 처리(plasma treatment)한다. 이때, 대략 400℃의 온도 조건에서 상기 질소 가스 또는 암모니아 가스를 활성화시켜 상기 FSG층(300)의 표면을 옥시나이트라이드(oxynitride)화 처리한다. 부가하여 상기 플라즈마 처리는 상기 FSG층(300)을 형성하는 단계와 인 시튜(in-situ)로 수행한다.
이와 같은 플라즈마 처리에 의해 상기 FSG층(300)은 개질되어 흡습의 특성이 억제된다. 따라서 종래의 스트레스 천이 및 유전 상수의 변화를 억제할 수 있다. 또한, 불소 원자의 확산에 의한 상기 금속층 패턴(200)의 침식을 방지할 수 있다. 부가하여, 상기 옥시나이트라이드화에 의해서 이후에 상기 FSG층(300) 상에 형성되는 금속층과의 접착 특성(adhesion property)이 보다 더 양호해진다. 따라서 이후에 형성되는 금속층과의 계면에서 금속층의 침식과 같은 계면 불량의 발생을 억제할 수 있다.
도 4는 플라즈마 처리된 FSG층(300) 상에 흡습 방지층(400)을 형성하는 단계를 나타낸다.
플라즈마 처리된 FSG층(300) 상에 FSG층(300)의 후속 흡습을 보다 더 방지하기 위해서, 상기 플라즈마 처리하는 단계와 인 시튜(in-situ)로 대략 300Å 내지 500Å 정도의 두께로 흡습 방지층(400)을 형성한다. 이때, 상기 흡습 방지층(400)으로 TEOS(TetraEthyl OrthoSilicate) 가스를 플라즈마 소오스로 이용하여 형성되는 플라즈마 강화 TEOS(Plasma Enhance TetraEthyl OrthoSilicate)층을 이용한다. 또는 실란(SiH4) 가스를 플라즈마 소오스로 이용하여 형성되는 플라즈마 강화 SiH4(Plasma Enhance Silane)층을 이용한다.
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위내에서 당 분야의 통상적인 지식을 가진 자에 의해서 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, FSG층을 형성한 후 질소(N2) 가스 또는 암모니아(NH3) 가스를 포함하는 가스를 플라즈마 소오스로 이용하여 플라즈마 처리함으로써, 상기 FSG층의 흡습 특성을 억제할 수 있다. 따라서, 흡습에 의한 스트레스 천이 및 유전 상수의 증가의 발생을 방지할 수 있다. 또한, 상기 플라즈마 처리에 의해 상기 FSG층 표면의 옥시나이트라이드화에 의해서 이후의 금속층과의 계면 특성이 개선된다. 따라서 종래의 금속층과의 계면에서의 금속층의 침식과 같은 불량이 발생하는 것을 방지할 수 있다.
또한, 상기 플라즈마 처리된 FSG층 상에 플라즈마 방법에 의해서 형성되는 흡습 방지층을 더 형성함으로써, 상기 FSG층의 흡습 특성을 보다 더 억제할 수 있다. 따라서, 흡습 특성에 의한 스트레스 천이 및 유전 상수의 증가의 발생을 방지할 수 있다. 이와 같이 안정적인 특성을 나타내는 FSG층을 구현할 수 있다.

Claims (2)

  1. 반도체 기판 상에 금속층 패턴을 형성하는 단계; 상기 금속층 패턴 상에 플루오로실리케이트 유리층(Fluorosilicate glass layer)를 형성하는 단계; 및 상기 플루오로실리케이트 유리층을 질소(N2) 가스 또는 암모니아(NH3) 가스를 포함하는 가스를 플라즈마 소오스로 이용하여 플라즈마 처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 층간 절연층 형성 방법.
  2. 제1항에 있어서, 상기 플라즈마 처리하는 단계 이후에 상기 플라즈마 처리된 플루오로실리케이트 유리층 상에 상기 플라즈마 처리하는 단계와 인 시튜(in-situ)로 흡습 방지층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 층간 절연층 형성 방법.
KR1019970028122A 1997-06-27 1997-06-27 반도체 장치의 층간 절연층 형성 방법 KR19990004108A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028122A KR19990004108A (ko) 1997-06-27 1997-06-27 반도체 장치의 층간 절연층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028122A KR19990004108A (ko) 1997-06-27 1997-06-27 반도체 장치의 층간 절연층 형성 방법

Publications (1)

Publication Number Publication Date
KR19990004108A true KR19990004108A (ko) 1999-01-15

Family

ID=65987244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028122A KR19990004108A (ko) 1997-06-27 1997-06-27 반도체 장치의 층간 절연층 형성 방법

Country Status (1)

Country Link
KR (1) KR19990004108A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546204B1 (ko) * 1999-06-25 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 층간 절연막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546204B1 (ko) * 1999-06-25 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 층간 절연막 형성 방법

Similar Documents

Publication Publication Date Title
KR100288827B1 (ko) 반도체장치 및 그 제조방법
US6617244B2 (en) Etching method
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
KR100529663B1 (ko) 반도체 장치 및 그 제조 방법
US20130309866A1 (en) Method of manufacturing a semiconductor device
US20060166514A1 (en) TEOS deposition method
US6521922B1 (en) Passivation film on a semiconductor wafer
KR100650714B1 (ko) 반도체소자의 저유전체막 형성방법
KR100271718B1 (ko) 반도체소자의 금속배선 형성방법
US5943599A (en) Method of fabricating a passivation layer for integrated circuits
JP3601988B2 (ja) 絶縁膜の形成方法
KR19990004108A (ko) 반도체 장치의 층간 절연층 형성 방법
KR20010051285A (ko) 평탄화와 간극 충전을 강화시키기 위한hsq/peteos ild 스택 위의 hdp 캡핑층또는 폴리쉬층
EP1039524A2 (en) Silicon nitride composite HDP/CVD process
JP3665935B2 (ja) 絶縁膜の形成方法および半導体装置
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR100401504B1 (ko) 반도체장치의 패시베이션층 형성방법
KR100430579B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
KR100265360B1 (ko) 반도체장치의보호막형성방법
KR100367499B1 (ko) 반도체소자의제조방법
KR19990057863A (ko) 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법
KR100540635B1 (ko) 에프에스지막의 표면 처리 방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
KR100717823B1 (ko) 반도체 소자의 아이엠디막 형성방법
US20080176394A1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination