JP3665935B2 - 絶縁膜の形成方法および半導体装置 - Google Patents

絶縁膜の形成方法および半導体装置 Download PDF

Info

Publication number
JP3665935B2
JP3665935B2 JP2001380460A JP2001380460A JP3665935B2 JP 3665935 B2 JP3665935 B2 JP 3665935B2 JP 2001380460 A JP2001380460 A JP 2001380460A JP 2001380460 A JP2001380460 A JP 2001380460A JP 3665935 B2 JP3665935 B2 JP 3665935B2
Authority
JP
Japan
Prior art keywords
film
fsg
metal wiring
insulating film
usg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001380460A
Other languages
English (en)
Other versions
JP2003179053A (ja
Inventor
本▲栄▼ 具
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2001380460A priority Critical patent/JP3665935B2/ja
Publication of JP2003179053A publication Critical patent/JP2003179053A/ja
Application granted granted Critical
Publication of JP3665935B2 publication Critical patent/JP3665935B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、絶縁膜の形成方法及びこれを用いて形成される半導体装置に関する。具体的には、絶縁膜として、FSG(Fluorinated Silica Glass)を用いた絶縁膜の形成方法及びこれを用いて形成される半導体装置に関するものである。
【0002】
【従来の技術】
この発明は、典型例としては、半導体装置におけるメタル配線層とメタル配線層との間に形成する絶縁膜に関するものである。以下、図面を用いて、従来のメタル配線層の間に形成された絶縁膜について説明する。
【0003】
図3は、従来のメタル配線層とメタル配線層との間に形成された絶縁膜について説明するための断面模式図である。
図3に示すように、基板2の上にはメタル配線層10が形成されている。また、その間に層間絶縁膜を挟み、メタル配線層20が形成され、メタル配線層10とメタル配線層20は、コンタクトプラグ30で接続されている。ところで、メタル配線層10あるいはメタル配線層20を通る信号の遅延を左右する要因としては、RC遅延(RC Delay)がある。このRC遅延は、RC積に左右される。ここで、Rは、メタル配線の抵抗であり、Cは配線間の容量である。このRC遅延を防止するためには、RC積、即ち、ここでは、メタル配線層10あるいはメタル配線層20の抵抗Rと絶縁膜の容量Cとの積を小さくすればよい。
【0004】
RC積の一方の要素である容量Cを小さくするためには、絶縁膜の誘電率を小さくする必要がある。そこで、近年、絶縁膜として、F(フッ素)の添加されたシリコン酸化膜であるFSG膜(Fluorinated Silica Glass)4が使用されるようになっている。このFSG膜4の誘電率は約3.7であり、従来使用されていたUSG膜の誘電率4.1に比較して小さい。従って、FSGは絶縁膜の容量Cを小さくするために有効な絶縁膜である。
【0005】
【発明が解決しようとする課題】
しかし、FSG膜4は、誘電率を下げるために、シリコン酸化膜中にFを添加した膜である。また、FSG膜の誘電率をある程度下げるためには、酸化膜中に高濃度にFを添加する必要がある。しかし、Fは、濃度が高くなると、基板が大気中に放置された時の大気中の水分や、あるいは、CMP研磨の時に用いられる水分により、急激に吸湿する場合がある。FSG膜が吸湿すると、後の熱処理などの工程において、Fが水分と反応して、HFとなって遊離してしまい、その結果、メタル配線の密着性劣化や、腐蝕、FSG膜の誘電率上昇といった問題を引き起こす可能性がある。FSG膜上のメタル配線の密着性が悪くなると、メタル配線がはがれてしまうことがある。また、メタル配線が腐蝕すると、配線抵抗や、VIA抵抗が高まってしまう。
【0006】
一方、Fの遊離を防止する方法として、一般的に、FSG膜の上に、USG膜を成膜しておく手段が用いられる場合がある。しかし、Fの遊離を防止するためには、USG膜はある程度の厚さを必要とする。このため、誘電率の低いFSG膜を用いても、結果的には、絶縁膜全体が厚くなり誘電率が上がってしまう。
【0007】
従って、この発明は、FSG膜からのFの遊離を効果的に防止しつつ、かつ、絶縁膜全体の誘電率を低くすることを可能にすることを目的として提案するものである。
【0008】
【課題を解決するための手段】
この発明の絶縁膜の形成方法は、基板の上にFSG膜を形成する工程と、
前記FSG膜の上に、100Å以下の膜厚の窒化膜を形成する工程と、
前記窒化膜の上に、USG膜を形成する工程とを備えるものである。
【0009】
また、この発明の絶縁膜の形成方法は、前記窒化膜を形成する工程を、前記FSG膜を窒化処理することにより行うものである。
【0010】
また、この発明の絶縁膜の形成方法は、前記FSG膜、前記窒化膜、及び前記USG膜の形成を、1つの処理槽内で連続して行うものである。
【0011】
次にこの発明の半導体装置は、FSG膜と、
前記FSG膜の表面に形成された、膜厚100Å以下の窒化膜と、
前記窒化膜の表面に形成されたUSG膜とを含むものである。
【0012】
また、この発明の半導体装置は、前記窒化膜が、FSG膜を窒化処理した膜であるものである。
【0013】
【発明の実施の形態】
以下図面を参照して、この発明の実施の形態について説明する。なお、図において、同一または相当する部分には同一符号を付してその説明を省略ないし簡略化する。
【0014】
実施の形態
図1は、この発明の実施の形態において形成される絶縁膜の状態を示す断面模式図である。
図1において、符号2は、基板、符号10及び符号20は、メタル配線層を示す。また、符号12及び符号22は、Ti膜、符号14及び符号24は、TiN膜、符号16及び符号26は、Al−Cu膜、符号18及び符号28は、TiN膜を示す。
メタル配線層10は、Ti膜12、TiN膜14、Al−Cu膜16、TiN18を含んで構成され、基板2の上に形成されている。また、メタル配線層20は、Ti膜22、TiN膜24、Al−Cu膜26、TiN28を含んで構成され、後に説明する絶縁膜の上に形成されている。
【0015】
符号30は、コンタクトプラグを示す。コンタクトプラグ30は、メタル配線層10とメタル配線層20を接続するものである。
【0016】
符号4は、FSG(Fluorinated Silica Glass)膜を示す。FSG膜4は、メタル配線10の形成された基板2の表面を覆うようにして形成されている。ここで、FSGとは、意図的にフッ素を含有させたシリコン酸化膜を意味する。FSGの誘電率は、約3.7である。
符号6は、FSG窒化膜を示す。FSG窒化膜6はFSG膜4の上に形成されている。FSG窒化膜6は、100Å以下の厚さで形成されている薄い膜である。
符号8は、USG(Undoped Silicate Glass)膜を示す。USG膜8は、FSG窒化膜6の上に形成されている。ここで、USGとは、特段に不純物を含まないシリコン酸化膜を意味する。USGの誘電率は、約4.1である。
【0017】
FSG膜4、FSG窒化膜6、USG膜8を含んで、絶縁膜が形成される。このように、絶縁膜にFSG膜4とUSG膜8とを含ませるのは、誘電率の低いFSG膜4を含ませることにより、誘電率を下げ、RC遅延をなくすためである。
【0018】
次に、図1に示すような、絶縁膜の形成方法について説明する。
図2は、この発明の実施の形態における絶縁膜の形成方法を説明するための断面模式図である。
【0019】
図2(a)に示すように、基板2の上面には、Ti膜12、TiN膜14、Al−Cu膜16、TiN膜18からなるメタル配線層10を形成する。
【0020】
また、メタル配線層10を形成した基板2の表面に、FSG膜4を形成する。
ここでは、まず、基板2を高密度プラズマCVD(あるいはプラズマCVD)処理槽(図示せず)に装着する。その後、プラズマCVD処理槽内に、SiHガスとOガスとSiFガスとを導入する。これらのガスは、処理槽内のプラズマ中で反応して、SiOFからなるFSG膜4が形成される。
【0021】
次に、図2(b)に示すように、FSG膜4の上に、FSG窒化膜6を形成する。
ここでは、同一の処理槽内に、窒素を含むガスを導入する。この窒素を含むガスは処理槽内でプラズマ化し、FSG膜4の表面で反応する。その結果、FSG膜4の表面は窒化処理され、FSG膜4上層にFSG窒化膜6が形成される。また、ここで、形成される窒化膜2は、100Å以下の薄い膜となる。
【0022】
次に、図2(c)に示すように、FSG窒化膜6の上に、USG膜8を形成する。
ここでは、同一の処理槽内において、SiHガスとOガスとを導入して、上述の方法でSiOからなるUSG膜8を形成する。
【0023】
このように、FSG膜4、FSG窒化膜6、USG膜8を形成し、絶縁膜が形成される。
【0024】
次に、図2(d)に示すように、絶縁膜に、コンタクトプラグ30を形成する。
ここでは、まず、絶縁膜にエッチングを施し、メタル配線層10に達するコンタクトホールを形成する。その後、タングステン等の導電部材を堆積し、CMPにより平坦化する。このようにして、コンタクトプラグを形成する。
【0025】
次に、図1に示すように、コンタクトプラグの上部に、Ti膜22、TiN膜24、Al−Cu膜26、TiN膜28からなるメタル配線層20を形成する。
【0026】
このようにして、メタル配線や、絶縁膜、コンタクトプラグ等を繰り返し形成することにより、半導体装置は形成される。
【0027】
このようにすれば、1つの処理槽内で、FSG膜、FSG窒化膜、USG膜を一度に形成することができる。従って、FSG膜の表面が、直接大気中に放置されることや、CMP研磨の際に、スラリーに直接触れることを、有効に抑えることができる。従って、FSG膜が、大気、あるいはスラリーに含まれる水分を吸湿することを抑えることができ、後の熱処理におけるHFの遊離を効果的に抑えることができる。
【0028】
また、FSG膜4の表面には、薄いFSG窒化膜6が形成されている。FSG膜4が、多少吸湿した状態で熱処理が施されても、FSG窒化膜6により、FSG膜4からのFやHFの遊離を抑えることができる。
【0029】
なお、この実施の形態では、1つの高密度プラズマCVD(あるいはプラズマCVD)処理槽で、FSG膜4の成膜、そのプラズマ窒化処理、及びUSG膜の成膜を、インシテュ(in-situ)で行う。しかし、この発明において、これらの各膜は、連続して1つの処理槽内で形成される場合に限るものではなく、例えば、それぞれの工程に応じて、異なる3つの処理槽で形成されるものであってもよい。また、各膜が、プラズマCVD法によって形成される場合に限るものでもなく、他の方法に形成されたものであってもよい。
【0030】
また、この実施の形態では、窒化膜6として、FSG膜に窒化処理をして成膜したFSG窒化膜を使用したが、これに限るものではなく、この発明の範囲内で、他の方法で形成するFSG窒化膜や、他の窒化膜であってもよい。
更に、この実施の形態では、FSG窒化膜の厚さを100Å以下と薄くした。これは、絶縁膜全体に占めるFSG膜の割合を大きくするためであるが、これに限るものではない。
【0031】
また、この実施の形態では、Ti膜21、TiN膜22、Al−Cu膜23、TiN膜24によって構成されているメタル配線層20を用いて説明したが、このような構成に限るものではなく、他のメタル配線層であってもよい。
【0032】
なお、この発明において、FSGとは、意図的にフッ素を含有させたシリコン酸化膜を意味する。また、USGとは、特段に不純物を含まないシリコン酸化膜を意味する。
【0033】
【発明の効果】
以上説明したように、この発明によれば、FSG膜とUSG膜との間に形成された窒化膜により、FSG膜からHFが遊離するのを有効に防止することができる。従って、メタル配線層の密着性の劣化や、腐蝕、誘電率の上昇による金属抵抗の増大を抑えることができる。
【0034】
また、この発明によれば、FSG膜の表面に窒化膜を形成する。従って、FSG膜が直接、大気や、CMP研磨において用いるスラリー中の水分に触れることを抑えることができる。従って、FSG膜の吸湿を抑えることができ、FSG膜からHFが遊離することを抑えることができる。
【0035】
また、この窒化膜は薄くても、有効にFやHFの遊離を防止することができる。従って、絶縁膜に締めるUSG膜の割合を小さくし、誘電率の低いFSG膜の割合を高く保つことができる。従って、絶縁膜全体の誘電率を下げることができ、RC遅延を防止することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態において形成される絶縁膜の状態を示す断面模式図である。
【図2】 この発明の実施の形態における絶縁膜の形成方法を説明するための断面模式図である。
【図3】 メタル配線層間に形成された従来の絶縁膜について説明するための断面模式図である。
【符号の説明】
2 基板
4 FSG膜
6 FSG窒化膜
8 USG膜
10 メタル配線層
12 Ti膜
14 TiN膜
16 Al−Cu膜
18 TiN膜
20 メタル配線層
22 Ti膜
24 TiN膜
26 Al−Cu膜
28 TiN膜
30 コンタクトプラグ

Claims (5)

  1. 基板の上にFSG膜を形成する工程と、
    前記FSG膜の上に、100Å以下の膜厚の窒化膜を形成する工程と、
    前記窒化膜の上に、USG膜を形成する工程とを備えることを特徴とする絶縁膜の形成方法。
  2. 記FSG膜、前記窒化膜、及び前記USG膜の形成は、1つの処理槽内で連続して行うことを特徴とする請求項1に記載の絶縁膜の形成方法。
  3. 前記窒化膜を形成する工程は、
    前記FSG膜を窒化処理することにより行うことを特徴とする請求項1又は2に記載の絶縁膜の形成方法。
  4. FSG膜と、
    前記FSG膜の表面に形成された、膜厚100Å以下の窒化膜と、
    前記窒化膜の表面に形成されたUSG膜とを含む絶縁膜を備えることを特徴とする半導体装置。
  5. 前記窒化膜は、FSG膜を窒化処理した膜であることを特徴とする請求項4に記載の半導体装置。
JP2001380460A 2001-12-13 2001-12-13 絶縁膜の形成方法および半導体装置 Expired - Lifetime JP3665935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001380460A JP3665935B2 (ja) 2001-12-13 2001-12-13 絶縁膜の形成方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001380460A JP3665935B2 (ja) 2001-12-13 2001-12-13 絶縁膜の形成方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2003179053A JP2003179053A (ja) 2003-06-27
JP3665935B2 true JP3665935B2 (ja) 2005-06-29

Family

ID=19187172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001380460A Expired - Lifetime JP3665935B2 (ja) 2001-12-13 2001-12-13 絶縁膜の形成方法および半導体装置

Country Status (1)

Country Link
JP (1) JP3665935B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591185B1 (ko) 2004-12-23 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자에서 금속배선의 형성방법 및 그 반도체 소자
KR100756840B1 (ko) 2006-08-31 2007-09-07 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法

Also Published As

Publication number Publication date
JP2003179053A (ja) 2003-06-27

Similar Documents

Publication Publication Date Title
US6310300B1 (en) Fluorine-free barrier layer between conductor and insulator for degradation prevention
US6232217B1 (en) Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening
US6194304B1 (en) Semiconductor device and method of fabricating the same
JP4068072B2 (ja) 半導体装置及びその製造方法
JP2000058536A (ja) 半導体装置及びその製造方法
JP3967567B2 (ja) 半導体装置およびその製造方法
US6372672B1 (en) Method of forming a silicon nitride layer in a semiconductor device
US6790778B1 (en) Method for capping over a copper layer
JP2010161396A (ja) 金属層間誘電体による拡散防止バリヤ層を有する集積回路およびその製造方法。
KR19980032792A (ko) 반도체 장치의 제조 방법
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
KR100319588B1 (ko) 배선구조의 형성방법
US20070197032A1 (en) Semiconductor device and method for fabricating the same
EP1037276A1 (en) Method for forming a porous silicon dioxide film
US20080061442A1 (en) Interconnect structures and methods for fabricating the same
US20020130418A1 (en) Intermetal dielectric layer for integrated circuits
JPH0653337A (ja) 半導体装置の製造方法
JP3665935B2 (ja) 絶縁膜の形成方法および半導体装置
KR100271718B1 (ko) 반도체소자의 금속배선 형성방법
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
JP2001118928A (ja) 集積回路の製造方法
JP3729731B2 (ja) 半導体素子の製造方法
KR100571385B1 (ko) 에프에스지 절연막을 사용하는 비아홀 또는 콘택홀을구비한 반도체 소자 및 그 제조 방법
US20040130033A1 (en) Semiconductor device
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20020201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050323

R150 Certificate of patent or registration of utility model

Ref document number: 3665935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250