KR0144228B1 - 다층 금속배선의 층간 절연막 형성 방법 - Google Patents

다층 금속배선의 층간 절연막 형성 방법

Info

Publication number
KR0144228B1
KR0144228B1 KR1019950004445A KR19950004445A KR0144228B1 KR 0144228 B1 KR0144228 B1 KR 0144228B1 KR 1019950004445 A KR1019950004445 A KR 1019950004445A KR 19950004445 A KR19950004445 A KR 19950004445A KR 0144228 B1 KR0144228 B1 KR 0144228B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
concentration
present
ozone
Prior art date
Application number
KR1019950004445A
Other languages
English (en)
Other versions
KR960035967A (ko
Inventor
조경수
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950004445A priority Critical patent/KR0144228B1/ko
Priority to US08/610,715 priority patent/US5804509A/en
Priority to TW085102621A priority patent/TW309656B/zh
Priority to DE19608209A priority patent/DE19608209A1/de
Priority to GB9604622A priority patent/GB2298658B/en
Priority to JP8070957A priority patent/JP3026154B2/ja
Publication of KR960035967A publication Critical patent/KR960035967A/ko
Application granted granted Critical
Publication of KR0144228B1 publication Critical patent/KR0144228B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 다층 금속배선의 층간 절연막 형성 방법에 관한 것으로, 특히 모든 반도체 소자의 제조시 절연막의 스트레스로 인한 결함을 방지할 수 있는 다층 금속배선의 층간 절연막 형성 방법에 관한 것이다. 본 발명의 방법은 반도체기판 상부의 금속배선들 사이에 층간 절연막 형성시 오존의 농도 3.0∼5.0 mol wt%, 형성온도 390±30℃, 및 TEOS 농도 1.0∼2.0 slpm로 조절하여 상기 반도체기판 상부의 금속배선들 사이에 제 1 절연막을 매립하는 단계와 오존의 농도 3.0∼5.0 mol wt%, 형성 온도 410±30℃, 및 TEOS 농도 0.5 slpm 미만으로 조절하여 상기 제 1 절연막의 상부에 제 2 절연막을 형성하는 단계로 이루어짐을 특징으로 한다. 본 발명에 의하면 절연막의 스트레스 변화를 억제하게 되어 종래의 반도체 소자 제조시 그 소자의 신뢰성을 감소시키게 되는 결함을 최소화 할 수 있다. 또한, 본 발명의 절연막 형성시 동일한 반응로를 사용하여 제조하므로 금속배선들 사이의 절연막을 한번에 형성할 수 있게 되어 최종 절연막 내부의 보이드 형성을 억제할 수 있을 뿐만 아니라, 아에 따른 제조 수율을 향상시킬 수 있다.

Description

다층 금속배선의 층간 절연막 형성 방법
본 발명은 다층 금속배선의 층간 절연막 형성 방법에 관한 것으로, 특히 모든 반도체 소자의 제조시 층간 절연막의 스트레스로 인한 결함을 방지할 수 있는 다층 금속배선의 층간 절연막 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 다층 금속배선이 요구되고, 통상적으로, 다층 금속배선 구조의 소자 제조시에 소자의 특성을 향상시키기 위하여는 금속배선들 사이를 층간 절연막으로 완전히 매립하여야만 하는데, 그러한 층간 절연막의 특성으로서는 용액과 물에 대한 저항력과 금속에의 접착력이 우수하고, 균일한 커버리지를 가져야 한다는 것이다. 이와 같은 층간 절연막으로서는 BPSG, SOG, TEOS 등이 주로 사용되어 왔긴 하지만, BPSG의 경우는 형성 후 고온에서의 플로우 공정이 따르고 스텝 커버리지가 불량하여 보이드(void)가 형성되는 문제점이 있으며, SOG의 경우 금속에의 접착력이 불량하고 SOG 자체의 다량의 수분 함유에 따른 금속의 부식문제가 잇따른다. 또한, 금속배선들 사이를 절연막으로 매립할 때 오존(O3)과 절연막의 기본 재료인 TEOS(Si(OC2H5)4를 반응시키는 방법을 이용하였다. 이 경우, 표면 반응 효과의 증가에 기인하여 금속배선들 사이의 매립은 용이한 편이었으나, 수분을 많이 함유하고 있으므로, 절연막 내부의 수소(H)기가 실리콘(Si)기판의 하부까지 침투하거나 또는 절연막 자체의 특성상 대기중에서 수분등을 흡입하여 스트레스 변화가 일어나며, 심할 경우는 절연막이 일정두께 이상에서 깨져 버리는 현상이 발생하게 되는 문제점이 있다.
따라서, 본 발명의 목적은 모든 반도체 소자의 제조시 절연막의 스트레스로 인한 결함을 방지할 수 있는 다층 금속배선의 층간 절연막 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 방법은 반도체기판 상부의 금속배선들 사이에 층간 절연막 형성시 오존의 농도 3.0∼5.0 mol wt%, 형성온도 390±30℃, 및 TEOS 농도 1.0∼2.0 slpm로 조절하여 상기 반도체기판 상부의 금속배선들 사이에 제 1 절연막을 매립하는 단계와 오존의 농도 3.0∼5.0 mol wt%, 형성온도 410±30℃, 및 TEOS 농도 0.5 slpm 미만으로 조절하여 상기 제 1 절연막의 상부에 제 2 절연막을 형성하는 단계로 이루어짐을 특징으로 한다.
바람직하게, 본 발명은 상기 제 1 절연막과 제 2 절연막은 동일한 반응로에서 형성함을 특징으로 한다.
보다 바람직하게, 본 발명은 상기 제 1 절연막의 두께는 6,000Å 이상임을 특징으로 한다.
게다가, 본 발명은 상기 제 2 절연막의 두께는 1,000Å 미만임을 특징으로 한다.
이하, 본 발명을 상세히 설명하면 다음과 같다.
우선, 본 발명은 다층 금속배선 공정중 반도체기판층이 형성된 반도체기판의 상부에 반도체 소자의 절연막을 형성하는 방법으로서, 그 절연막의 형성 조건을 달리하여 상기 반도체기판 상부에 상이한 특성의 절연막이 적층되도록 하였다.
이를 보다 구체적으로 설명하면, 본 발명은 반도체 소자의 제조 공정에 있어서, 금속배선 공정을 완료한 후, 그의 상부에 절연막을 형성하는 방법으로서 종전까지 사용하여 왔던 절연막의 원료 물질인 TEOS를 사용하고 이를 오존과 반응시키되, 최종 절연막내의 수분 발생 및 외부로부터의 수분 침투 문제를 해결하기위하여, 절연막 형성시의 형성 조건을 조절하였다.
본 발명에서는 오존의 농도와 TEOS의 유량과 형성 온도를 조절하여 제 1 절연막을 상기 반도체기판 상부의 금속배선들 사이에 매립하는 단계와 형성 조건을 달리하여 상기 제 1 절연막의 상부에 제 2 절연막을 형성하는 단계로 이루어져 있다. 절연막 형성은 통상의 CVD 형성법을 이용하되, 상기 제 1 절연막 형성시 오존의 농도는 3.0∼5.0 mol wt%, 형성온도는 390±30℃, TEOS 농도는 1.0∼2.0 slpm로 조절하여, 제 1 절연막의 두께가 6,000Å 이상이 되도록 형성한다. 이때, 다층 금속배선 구조의 소자 제조시 소자의 특성을 향상시키거나 유지할 수 있도록 상기 제 1 절연막이 반도체기판 상부의 금속배선들 사이를 완전히 매립하도록 하는 것이 바람직하다.
그런 다음, 상기 제 1 절연막의 상부에 그와는 막의 특성이 다른 제 2 절연막을 형성한다. 이때의 제 2 절연막 형성 공정은 상기 제 1 절연막 형성 공정시의 반응로와 반드시 동일한 반응로(reactor)에서 실시하도록 한다. 이로써 대기중의 수분과의 접촉 기회를 최소화 할 수 있다. 제 2 절연막의 형성 조건을 달리하여, 상기 제 1 절연막의 상부에 제 2 절연막을 형성한다. 이때의 형성 조건은 오존의 농도는 3.0∼5.0 mol wt%로서 상기 제 1 절연막 형성시의 경우와 동일하게 유지하되, 형성온도는 410±30℃ TEOS 농도는 0.5 slpm 미만으로 조절하여 준다. 이때 형성되는 제 2 절연막의 두께는 1,000Å 미만이 되도록 한다.
이상, 본 발명의 방법에 따라 최종적으로 생성되는 상이한 특성을 가진 본 발명의 층간 절연막에 의하여 그 절연막 내부에서 발생하는 수분의 방출 및 대기중의 수분이 그 절연막의 내부로 침투하는 것을 억제할 수 있게 되어 절연막의 스트레스 변화를 억제하게 되고, 종래의 반도체 소자 제조시 그 소자의 신뢰성을 감소시키게 되는 결함을 최소화 할 수 있다.
또한, 본 발명의 층간 절연막 형성시 동일한 반응로를 사용하여 제조하므로 금속배선들 사이의 절연막을 한번에 형성할 수 있게 되어 최종 절연막 내부의 보이드 형성을 억제할 수 있을 뿐만 아니라, 이에 따른 제조 수율을 향상시킬 수 있다.

Claims (4)

  1. 반도체기판 상부의 금속배선들 사이에 층간 절연막 형성시 오존의 농도 3.0∼5.0 mol wt%, 형성온도 390±30℃, 및 TEOS 농도 1.0∼2.0 slpm로 조절하여 상기 반도체기판 상부의 금속배선들 사이에 제 1 절연막을 매립하는 단계와 오존의 농도 3.0∼5.0 mol wt%, 형성온도 410±30℃, 및 TEOS 농도 0.5 slpm 미만으로 조절하여 상기 제 1 절연막의 상부에 제 2 절연막을 형성하는 단계로 이루어짐을 특징으로 하는 다층 금속배선의 층간 절연막 형성 방법.
  2. 제 1 항에 있어서, 상기 제 1 절연막과 제 2 절연막은 동일한 반응로에서 형성함을 특징으로 하는 다층 금속배선의 층간 절연막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 절연막의 두께는 6,000Å 이상임을 특징으로 하는 다층 금속배선의 층간 절연막 형성 방법.
  4. 제 1 항에 또는 제 2 항에 있어서, 상기 제 2 절연막의 두께는 1,000Å 미만임을 특징으로 하는 다층 금속배선의 층간 절연막 형성 방법.
KR1019950004445A 1995-03-04 1995-03-04 다층 금속배선의 층간 절연막 형성 방법 KR0144228B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950004445A KR0144228B1 (ko) 1995-03-04 1995-03-04 다층 금속배선의 층간 절연막 형성 방법
US08/610,715 US5804509A (en) 1995-03-04 1996-03-04 Varying TEOS flow rate while forming intermetallic insulating layers in semiconductor devices
TW085102621A TW309656B (ko) 1995-03-04 1996-03-04
DE19608209A DE19608209A1 (de) 1995-03-04 1996-03-04 Verfahren zur Ausbildung intermetallischer Isolationsschichten in Halbleitereinrichtungen
GB9604622A GB2298658B (en) 1995-03-04 1996-03-04 Methods of forming intermetallic insulating layers in semiconductor devices
JP8070957A JP3026154B2 (ja) 1995-03-04 1996-03-04 半導体装置の層間絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004445A KR0144228B1 (ko) 1995-03-04 1995-03-04 다층 금속배선의 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR960035967A KR960035967A (ko) 1996-10-28
KR0144228B1 true KR0144228B1 (ko) 1998-08-17

Family

ID=19409229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004445A KR0144228B1 (ko) 1995-03-04 1995-03-04 다층 금속배선의 층간 절연막 형성 방법

Country Status (6)

Country Link
US (1) US5804509A (ko)
JP (1) JP3026154B2 (ko)
KR (1) KR0144228B1 (ko)
DE (1) DE19608209A1 (ko)
GB (1) GB2298658B (ko)
TW (1) TW309656B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090069362A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937140B2 (ja) * 1996-10-09 1999-08-23 日本電気株式会社 半導体装置の製造方法
US6200874B1 (en) * 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
US6218268B1 (en) 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
US6022812A (en) * 1998-07-07 2000-02-08 Alliedsignal Inc. Vapor deposition routes to nanoporous silica
TW394988B (en) * 1998-09-14 2000-06-21 United Microelectronics Corp Method for formation of a dielectric film
JP3827056B2 (ja) 1999-03-17 2006-09-27 キヤノンマーケティングジャパン株式会社 層間絶縁膜の形成方法及び半導体装置
EP1054444A1 (en) * 1999-05-19 2000-11-22 Applied Materials, Inc. Process for depositing a porous, low dielectric constant silicon oxide film
JP3644887B2 (ja) 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法
US6753270B1 (en) * 2000-08-04 2004-06-22 Applied Materials Inc. Process for depositing a porous, low dielectric constant silicon oxide film

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
JPH086181B2 (ja) * 1992-11-30 1996-01-24 日本電気株式会社 化学気相成長法および化学気相成長装置
DE19516669A1 (de) * 1995-05-05 1996-11-07 Siemens Ag Verfahren zur Abscheidung einer Siliziumoxidschicht

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090069362A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법

Also Published As

Publication number Publication date
DE19608209A1 (de) 1996-10-17
KR960035967A (ko) 1996-10-28
GB2298658A (en) 1996-09-11
JP3026154B2 (ja) 2000-03-27
GB9604622D0 (en) 1996-05-01
US5804509A (en) 1998-09-08
JPH0974090A (ja) 1997-03-18
GB2298658B (en) 1998-07-29
TW309656B (ko) 1997-07-01

Similar Documents

Publication Publication Date Title
KR100206630B1 (ko) 반도체장치의 제조방법
JP2751820B2 (ja) 半導体装置の製造方法
US5103288A (en) Semiconductor device having multilayered wiring structure with a small parasitic capacitance
US7772700B2 (en) Semiconductor device
JP4068072B2 (ja) 半導体装置及びその製造方法
KR0144228B1 (ko) 다층 금속배선의 층간 절연막 형성 방법
US7456093B2 (en) Method for improving a semiconductor device delamination resistance
JPH06177120A (ja) 層間絶縁膜の形成方法
KR20020072259A (ko) 반도체 장치의 제조방법 및 반도체 장치
KR20030001937A (ko) 반도체소자 및 그 제조방법
JP3158835B2 (ja) 半導体装置とその製造方法
JPH01293632A (ja) 半導体装置
JPH07245342A (ja) 半導体装置ならびにその製造方法
KR100540635B1 (ko) 에프에스지막의 표면 처리 방법
KR100204411B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
EP1460685A1 (en) Semiconductor device and method of manufacturing the same
KR100946814B1 (ko) 반도체소자의 층간절연막 형성방법
KR100367499B1 (ko) 반도체소자의제조방법
KR0150667B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100392896B1 (ko) 반도체 금속 배선 형성 방법
JPH0513406A (ja) Ｌｓｉ素子用のｂｐｓｇリフロー膜
KR100256823B1 (ko) 반도체소자의 보호막 형성방법
KR100447983B1 (ko) 반도체소자의제조방법
KR101005740B1 (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee