JP3026154B2 - 半導体装置の層間絶縁膜形成方法 - Google Patents

半導体装置の層間絶縁膜形成方法

Info

Publication number
JP3026154B2
JP3026154B2 JP8070957A JP7095796A JP3026154B2 JP 3026154 B2 JP3026154 B2 JP 3026154B2 JP 8070957 A JP8070957 A JP 8070957A JP 7095796 A JP7095796 A JP 7095796A JP 3026154 B2 JP3026154 B2 JP 3026154B2
Authority
JP
Japan
Prior art keywords
insulating film
forming
teos
concentration
slpm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8070957A
Other languages
English (en)
Other versions
JPH0974090A (ja
Inventor
ギョン スゥ チョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH0974090A publication Critical patent/JPH0974090A/ja
Application granted granted Critical
Publication of JP3026154B2 publication Critical patent/JP3026154B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、多層金属配線を有する半導体装置の層
間絶縁膜形成方法に関する。
【０００２】
【従来の技術】半導体装置の集積度が増加することによ
り、パターン化された金属配線または金属配線パターン
を有する多層構造の半導体装置の必要性が高くなってい
る。多層金属配線構造を有する半導体装置の製造時に
は、多層金属配線の層と層との間及び各層での金属配線
の間は層間絶縁膜で完全に埋め立てなければならない。
そのような層間絶縁膜は溶液や水に対する抵抗力と金属
配線への接着力が優れ、均質なステップカバレージを有
しなければならない。このような層間絶縁膜としては現
在ＢＰＳＧ(BoroPhosphoSilicate-Glass)，ＳＯＧ(Spin
-On-Glass) ，ＴＥＯＳ(TetraEtylOrthoSilicate)等が
主に使われている。
【０００３】
【発明が解決しようとする課題】しかし、ＢＰＳＧを使
用する場合は、層間絶縁膜形成後に、高温でのリフロー
工程を伴い、ステップカバレージが不良でボイド（ｖｏ
ｉｄ）が形成されるという問題点があり、ＳＯＧを使う
場合には、金属への粘着力が不良でありＳＯＧ自体が多
量の水分を含むことで、金属の腐食問題がある。
【０００４】上記方法以外にも、金属配線の間を絶縁膜
で埋め立てる場合、絶縁膜の基本材料であるＴＥＯＳ
（Ｓｉ（ＯＣ2Ｈ5 ）4 ）とオゾン（Ｏ3 ）を反応させ
る方法が利用されている。この方法は、表面反応効果の
増加によって金属配線の間の埋立は容易であるが、水分
を多く含有しているため絶縁膜内部の水素（Ｈ）基がシ
リコン基板の下部まで浸透するか、あるいは絶縁膜自体
の特性上大気中で水分等を吸入してストレス変化が起こ
り、ひどい場合には絶縁膜が一定厚さ以上で壊される現
象が発生するという問題点がある。
【０００５】
【課題を解決するための手段】従って、本発明の目的は
優れた接着力と均一なステップカバレージを有するのみ
ならず、水分浸透によるボイドの生成を防止することの
できる半導体装置の層間絶縁膜形成方法を提供すること
にある。上記目的を達成するために、本発明の方法は、
先ず、半導体基板上部に金属配線を形成した後、金属配
線が形成された半導体基板を化学的気相蒸着のための炉
で所定流量のＴＥＯＳと所定濃度のオゾンとを供給して
金属配線の間を充分に埋め立てるほど第１絶縁膜を形成
する。
【０００６】その後、第１絶縁膜の形成のための同一反
応炉でＴＥＯＳの供給流量のみ異ならせて第１絶縁膜の
上部に所定厚さの第２絶縁膜を形成する。第１絶縁膜の
形成時、オゾンの濃度３．０乃至５．０容量／容量％
（ｖ／ｖ％）、形成温度（蒸着温度）３９０±３０℃及
びＴＥＯＳ供給流量１．０乃至２．０ｓｌｐｍの範囲で
調節することが望ましい。又、第２絶縁膜はオゾンの濃
度３．０乃至５．０ｖ／ｖ％、形成温度（蒸着温度）４
１０±３０℃及びＴＥＯＳ供給流量０．５ｓｌｐｍ未満
で調節して形成することが望ましい。更に、第１絶縁膜
の厚さは６，０００Å以上、第２絶縁膜の厚さは１，０
００Å未満であることが望ましい。
【０００７】
【発明の実施の形態】以下、添付図面を参照して本発明
の望ましい実施例を具体的に説明するが、本発明は下記
の実施形態に限らない。本発明で金属配線を相互絶縁す
るための絶縁膜は２つの部分に分離される。即ち、金属
配線の間に埋め立てる第１絶縁膜と、金属配線及び第１
絶縁膜全面を被せる第２絶縁膜として、上記第１絶縁膜
と、第２絶縁膜を形成するための条件を異にすることで
２つの膜が互いに異なる特性を有するようにした。より
具体的に説明すれば次のようである。
【０００８】半導体装置の金属配線間の絶縁のために基
板の上に金属配線工程を完了した後、絶縁膜の原料物質
の中の１つであるＴＥＯＳを供給してオゾンと反応させ
る。絶縁膜形成は通常のＣＶＤ形成法を利用し、第１絶
縁膜形成はチューブ内のオゾンの濃度３．０乃至５．０
ｖ／ｖ％、形成温度３９０±３０℃、ＴＥＯＳ供給流量
１．０乃至２．０ｓｌｐｍ（ｓｔａｎｄａｒｄ ｌｉｔ
ｅｒｓ ｐｅｒ ｍｉｎｕｔｅ）の条件で行う。この際、
形成された第１絶縁膜は多層金属配線構造の半導体装置
製造時に装置特性を向上させるか、或いは維持できるよ
うに半導体基板上部の金属配線の間を完全に埋め立てる
ようにすることが望ましく、ここでは６，０００Åにす
る。
【０００９】その後、上記第１絶縁膜の上部に第１絶縁
膜とは膜の特性が異なる第２絶縁膜を形成する。ここ
で、第２絶縁膜形成工程は上記第１絶縁膜形成工程時の
反応炉とは必ず同一の反応炉（ｒｅａｃｔｏｒ）で行う
のが望ましい。これは大気中の水分との接触機会を最小
化するためである。
【００１０】第２絶縁膜の形成のためのチューブ内のオ
ゾンの濃度は第１絶縁膜形成時のオゾンの濃度と同一に
３．０乃至５．０ｖ／ｖ％の範囲に維持する。形成温度
もやはり、同様な４１０±３０℃であり、ＴＥＯＳ供給
流量は第１絶縁膜の場合より低い０．５ｓｌｐｍ未満で
調節する。本実施例では形成される第２絶縁膜の厚さが
１，０００Å未満になるように調節する。
【００１１】図１は本発明による第１絶縁膜を形成する
ための適性条件を探すために、与えられた条件下で形成
された絶縁膜の特性を測定した結果を示したものであ
る。６，０００Å程度の第１絶縁膜を形成するために形
成温度（蒸着温度）３６０℃、３９０℃、４２０℃、Ｔ
ＥＯＳ供給流量は１．３ｓｌｐｍ、２．３ｓｌｐｍ、
３．３ｓｌｐｍ、Ｏ3濃度は７０ｇ／ｍ3 （＝３．２７
ｖ／ｖ％）、１００ｇ／ｍ3（＝４．６６ｖ／ｖ％）、
１３０ｇ／ｍ3 （＝６．０７ｖ／ｖ％）、蒸着時間を２
３５秒、３３９秒、４１９秒、４５７秒、４５９秒、５
２８秒、６２２秒、６６２秒、７３８秒、９２０秒で各
々変化させた。上記条件下で形成された第１絶縁膜の応
力とリフロー後の応力との変化率を見るために、蒸着後
と、蒸着後９６時間が経過した状態での応力と厚さの縮
小率を測定した。又、蒸着厚さ、均一度（ｕｎｉｆｏｒ
ｍｉｔｙ）、蒸着速度（単位：Å／ｍｉｎ）、屈折率
（Ｒｅｆｌｅｃｔｉｖｅ Ｉｎｄｅｘ：Ｒ．Ｉ）、平面
度（Ｐｌａｎａｒｉｔｙ）及び共形性（ｃｏｎｆｏｒｍ
ａｌｉｔｙ）も測定した。
【００１２】測定の結果、４２０℃の高温では応力変化
率が１．３乃至１．４％程度で低いが、３６０乃至３９
０℃の温度範囲では１７乃至２４％に至る応力変化を示
し、厚さ縮小率は４２０℃の高温では０．５％程度の低
い値を示し、３６０℃又は３９０℃では２％以内の値を
示した。
【００１３】ＴＥＯＳの供給流量が１．３ｓｌｐｍ、蒸
着温度が３６０℃と４２０℃の場合、Ｏ3の濃度と厚さ
縮小率との関係を見れば次の通りである。即ち、蒸着温
度３６０℃、Ｏ3濃度７０ｇ／ｍ3 、１００ｇ／ｍ3 、
１３０ｇ／ｍ3とした場合に厚さ縮小率はそれぞれ１．
６０％、１．２３％、１．８６％となり、蒸着温度４２
０℃、Ｏ3濃度７０ｇ／ｍ3 、１００ｇ／ｍ3 、１３０
ｇ／ｍ3とした場合に厚さ縮小率はそれぞれ０．３５
％、０．１２％、０．５２％となって、１３０ｇ／ｍ3
の場合に厚さ縮小率が比較的に高くなった。以上の結果
から、１３０ｇ／ｍ3の場合は、形成された絶縁膜自体
が水分を多く含有してポーラス（ｐｏｒｏｕｓ）になっ
ていると判断される。又、絶縁膜の構成原子が密に結合
しているので、優れた物理的特性を示すものと考えら
れ、従って、１３０ｇ／ｍ3の場合は適正Ｏ3濃度範囲か
ら除外した。
【００１４】又、３９０℃の蒸着温度、Ｏ3 １００ｇ／
ｍ3 の濃度でＴＥＯＳの供給流量が１．３ｓｌｐｍ、
２．３ｓｌｐｍ、３．３ｓｌｐｍであるそれぞれの場合
には厚さ縮小率は０．５２％、１．２０％、１．５０％
となった。この結果から、ＴＥＯＳ供給流量が２．３ｓ
ｌｐｍ、３．３ｓｌｐｍの場合は１．３ｓｌｐｍの場合
に比べて、形成された絶縁膜自体が多くの水分を含有し
てポーラスになっていると判断される。又、１．３ｓｌ
ｐｍの場合絶縁膜の構成原子が密に結合しているので、
優れた物理的特性を示すものと考えられ、従って、２．
３ｓｌｐｍ、３．３ｓｌｐｍの場合は適正ＴＥＯＳ供給
流量範囲から除外した。
【００１５】形成された大部分の試片の厚さは設定値で
ある６，０００Å程度の厚さに近接している。均一度は
０．８０乃至２．５９％を示した。蒸着速度（Å／ｍｉ
ｎ）は形成温度３９０℃、ＴＥＯＳ供給流量３．３ｓｌ
ｐｍ、Ｏ3濃度４．６６ｖ／ｖ％（＝１００ｇ／ｍ3 ）
の場合、最も高い値を示した。屈折率は蒸着後直ちに測
定した値と４２０℃で３０分間アニール処理した後の値
はほぼ同じであった。扁平度は５０乃至５９度範囲を示
し、共形性（ｃｏｍｆｏｒｍａｌｉｔｙ）は１０乃至４
１％範囲を示したが、形成温度４２０℃、ＴＥＯＳ供給
流量１．３ｓｌｐｍ、オゾン濃度４．６６ｖ／ｖ％の場
合が最も低い値を示した。
【００１６】図２は図１の表で蒸着条件が温度３９０
℃、ＴＥＯＳ供給流量１．３ｓｌｐｍ、Ｏ3濃度１３０
ｇ／ｍ3 （＝６．０７ｖ／ｖ％）の場合に蒸着時間によ
る膜の厚さの変化を示すグラフである。図２に示すよう
に、時間による蒸着厚さは線形的に増加することが分か
り、厚さが６，０００Å以上である第１絶縁膜を得るた
めには少なくとも約５６０秒以上の蒸着時間が必要なも
のと判断された。
【００１７】図３はＴＥＯＳ供給流量を１．３ｓｌｐｍ
で固定した状態でＯ3の濃度を変化させた場合の蒸着速
度の変化を示すグラフである。図３に示すように、Ｏ3
の濃度が増加するほど、蒸着速度は低下する傾向を示
す。又、形成温度は高い温度よりは低い温度で蒸着速度
がより大きくなることが分かる。
【００１８】図４はＴＥＯＳの供給流量による絶縁膜の
蒸着速度の変化を示すグラフである。上記図４に示すよ
うに、ＴＥＯＳの供給流量が増加するほど蒸着速度も線
形的に増加する。図５は本発明の方法により形成した層
間絶縁膜のＳＥＭによる写真であり、従来の実施例とは
異なって、水分の浸透によるボイドの生成が現れていな
いことが分かる。
【００１９】
【発明の効果】以上、説明したように、本発明の方法に
より最終的に生成される相異なる特性を有する二つの絶
縁膜は適正範囲の物理的特性を有するのみならず、その
絶縁膜内部から発生する水分の放出及び大気中の水分が
その絶縁膜の内部に浸透することを抑えられるようにな
るので、ボイドの生成を防止することができる。従っ
て、絶縁膜のストレス変化を押えることになり、従来の
半導体装置製造時にその装置の信頼性を減少するという
欠陥を最小化することができる。又、本発明は層間絶縁
膜形成時に同一反応炉を使って製造するため金属配線の
間の絶縁膜を一度に形成することができるので最終絶縁
膜内部のボイド形成を抑えるのみならず、これにより歩
留りを向上するという効果がある。ここでは、本発明の
特定の実施形態について説明し図示したが、当業者によ
り修正と変形をすることができる。従って、特許請求の
範囲は本発明の思想と範囲に属する限り全ての修正と変
形を含むものと理解することができる。
【図面の簡単な説明】
【図１】本発明による第１絶縁膜を形成するための適正
条件を探すために与えられた条件を変えて形成させた絶
縁膜の特性を測定した結果を示す表である。
【図２】図１の表で蒸着条件が温度３９０℃、ＴＥＯＳ
供給流量１．３ｓｌｐｍ、Ｏ3濃度１３０ｇ／ｍ3 （＝
６．０７ｖ／ｖ％）の場合の蒸着時間と生成膜の厚さと
の関係を示すグラフである。
【図３】本発明において、ＴＥＯＳの流量を１．３ｓｌ
ｐｍで固定した状態でＯ3の濃度と蒸着速度との関係を
示すグラフである。
【図４】本発明の一実施例として、ＴＥＯＳの供給流量
と絶縁膜の蒸着速度との関係を示すグラフである。
【図５】本発明の一実施例により層間絶縁膜が形成され
た状態を示すＳＥＭの写真である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/768 H01L 21/31 H01L 21/316

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上部に金属配線を形成する工
    程； 金属配線が形成されたウェーハを化学的気相蒸着のため
    の炉内に入れ、所定濃度のオゾンとＴＥＯＳとを供給し
    て前記金属配線の間を充分に埋め立てるほど第１絶縁膜
    を形成する工程；及び前記第１絶縁膜を形成するための
    反応炉と同一反応炉でＴＥＯＳの供給流量のみを異なら
    せて上記第１絶縁膜の上部に所定厚さの第２絶縁膜を形
    成する工程を含み、前記第１絶縁膜は、オゾンの濃度３．０乃至５．０容量
    ／容量％、形成温度３９０±３０℃及びＴＥＯＳ供給流
    量１．０乃至２．０ｓｌｐｍの範囲内において形成し、 第２絶縁膜は、オゾン濃度３．０乃至５．０容量／容量
    ％、形成温度４１０±３０℃及びＴＥＯＳ供給流量０．
    ５ｓｌｐｍ未満の範囲内の条件において形成する ことを
    特徴とする半導体装置の層間絶縁膜形成方法。
  2. 【請求項２】 上記第１絶縁膜の厚さは６，０００Å以
    上とし、第２絶縁膜の厚さは１，０００Å未満であるこ
    とを特徴とする請求項１記載の半導体装置の層間絶縁膜
    形成方法。
JP8070957A 1995-03-04 1996-03-04 半導体装置の層間絶縁膜形成方法 Expired - Fee Related JP3026154B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P4445 1995-03-04
KR1019950004445A KR0144228B1 (ko) 1995-03-04 1995-03-04 다층 금속배선의 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
JPH0974090A JPH0974090A (ja) 1997-03-18
JP3026154B2 true JP3026154B2 (ja) 2000-03-27

Family

ID=19409229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8070957A Expired - Fee Related JP3026154B2 (ja) 1995-03-04 1996-03-04 半導体装置の層間絶縁膜形成方法

Country Status (6)

Country Link
US (1) US5804509A (ja)
JP (1) JP3026154B2 (ja)
KR (1) KR0144228B1 (ja)
DE (1) DE19608209A1 (ja)
GB (1) GB2298658B (ja)
TW (1) TW309656B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937140B2 (ja) * 1996-10-09 1999-08-23 日本電気株式会社 半導体装置の製造方法
US6200874B1 (en) 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
US6218268B1 (en) * 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
US6022812A (en) * 1998-07-07 2000-02-08 Alliedsignal Inc. Vapor deposition routes to nanoporous silica
TW394988B (en) * 1998-09-14 2000-06-21 United Microelectronics Corp Method for formation of a dielectric film
JP3827056B2 (ja) 1999-03-17 2006-09-27 キヤノンマーケティングジャパン株式会社 層間絶縁膜の形成方法及び半導体装置
EP1054444A1 (en) * 1999-05-19 2000-11-22 Applied Materials, Inc. Process for depositing a porous, low dielectric constant silicon oxide film
JP3644887B2 (ja) 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法
US6753270B1 (en) * 2000-08-04 2004-06-22 Applied Materials Inc. Process for depositing a porous, low dielectric constant silicon oxide film
KR20090069362A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
JPH086181B2 (ja) * 1992-11-30 1996-01-24 日本電気株式会社 化学気相成長法および化学気相成長装置
DE19516669A1 (de) * 1995-05-05 1996-11-07 Siemens Ag Verfahren zur Abscheidung einer Siliziumoxidschicht

Also Published As

Publication number Publication date
GB9604622D0 (en) 1996-05-01
GB2298658B (en) 1998-07-29
TW309656B (ja) 1997-07-01
US5804509A (en) 1998-09-08
JPH0974090A (ja) 1997-03-18
KR0144228B1 (ko) 1998-08-17
KR960035967A (ko) 1996-10-28
GB2298658A (en) 1996-09-11
DE19608209A1 (de) 1996-10-17

Similar Documents

Publication Publication Date Title
US5721156A (en) Method of manufacturing a semiconductor device with a planarized integrated circuit
US5334552A (en) Method for fabricating a semiconductor device having a multi-layered interconnection structure
US5104482A (en) Simultaneous glass deposition and viscoelastic flow process
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
JPH08153784A (ja) 半導体装置の製造方法
KR20100006559A (ko) 증가된 기계 강도를 갖는 ｓｉｃｏｈ 계면을 위한 구조체 및 방법
JP3026154B2 (ja) 半導体装置の層間絶縁膜形成方法
US6277764B1 (en) Interlayered dielectric layer of semiconductor device and method of manufacturing the same
JP2003045959A (ja) 半導体装置およびその製造方法
US6524972B1 (en) Method for forming an interlayer insulating film, and semiconductor device
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
JPH06177120A (ja) 層間絶縁膜の形成方法
JPH10340899A (ja) シリカ絶縁膜及び半導体装置とその製造方法
JP2000049227A (ja) 半導体装置の製造方法
JP2000243831A (ja) 半導体装置とその製造方法
JPH0870042A (ja) 絶縁膜の形成方法
JP3158835B2 (ja) 半導体装置とその製造方法
JP2000223485A (ja) 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法
JPH08167650A (ja) 絶縁膜構造およびその製造方法
JP2636715B2 (ja) 半導体装置の製造方法
JPH05335299A (ja) 半導体装置の製造方法
JPH10313003A (ja) 酸化シリコン系誘電体膜の形成方法
JPH05206110A (ja) 半導体装置およびその製造方法
JPH0513406A (ja) Ｌｓｉ素子用のｂｐｓｇリフロー膜
JPH04218947A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350