DE19608209A1 - Verfahren zur Ausbildung intermetallischer Isolationsschichten in Halbleitereinrichtungen - Google Patents

Verfahren zur Ausbildung intermetallischer Isolationsschichten in Halbleitereinrichtungen

Info

Publication number
DE19608209A1
DE19608209A1 DE19608209A DE19608209A DE19608209A1 DE 19608209 A1 DE19608209 A1 DE 19608209A1 DE 19608209 A DE19608209 A DE 19608209A DE 19608209 A DE19608209 A DE 19608209A DE 19608209 A1 DE19608209 A1 DE 19608209A1
Authority
DE
Germany
Prior art keywords
insulating layer
concentration
teos
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19608209A
Other languages
English (en)
Inventor
Gyung-Su Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19608209A1 publication Critical patent/DE19608209A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Ausbilden einer Halbleiter­ einrichtung und insbesondere auf ein Verfahren zur Ausbildung intermetallischer Isolier­ schichten in Halbleitereinrichtungen, die metallische Zwischenverbindungen bzw. An­ schlüsse eines Aufbaus mit mehreren Niveaus bzw. Ebenen aufweisen, gemäß dem Patent­ anspruch 1.
Da die Integration von Halbleitereinrichtungen zunehmend erhöht wird, wird eine Halblei­ tereinrichtung erforderlich, die Metallzwischenverbindungen bzw. -anschlüsse zwischen mehreren Schichten oder Lagen hat. Beim Herstellen der Halbleitereinrichtungen sollten Räume zwischen Metalleitungen jeder Schicht bzw. Lage und der Raum zwischen zwei Schichten oder Lagen durch eine intermetallische, isolierende Schicht aus dielektrischen Materialien isoliert werden, wie etwa Oxiden oder Nitriden. Intermetallische, isolierende Schichten hoher Qualität bzw. Zuverlässigkeit benötigen: Widerstandsfähigkeit gegenüber Wasser; hohe Haftkraft an den Metallzwischenverbindungen bzw. -anschlüssen; und eine homogene Kanten- bzw. Stufenüberdeckung. Gegenwärtig werden dielektrische Materialien, wie etwa Borphosphatsilikatglas (BPSG) oder aufschleuderbares Glas (SOG) und Tetraethylorthosilikat (TEOS) als intermetallische, isolierende Schichten bzw. Isolator­ schichten zwischen Metall verwendet.
Wenn BPSG als eine intermetallische Isolierschicht bzw. Isolierschicht zwischen metalli­ schen Schaltungskomponenten verwendet wird, erfordert es einen zusätzlichen Aufschmelz­ prozeß. Dementsprechend besteht das Problem, daß Hohlräume bzw. Leerstellen an inneren vorbestimmten Stellen der Schicht ausgebildet werden. Wenn inzwischen SOG als die isolierende Schicht verwendet wird, führt dies zu einer Korrosion der Metallverbindungen bzw. -zwischenanschlüsse aufgrund des Eindringens von Feuchtigkeit. Der Grund ist der, daß die Schicht selbst eine große Menge an Feuchtigkeit besitzt und seine Haftkraft an der Metallschicht auch gering ist.
Zusätzlich zu den obigen Materialien ist ein Verfahren vorgeschlagen worden, daß eine TEOS-Schicht als die isolierende Schicht verwendet. Das Verfahren läßt Tetraethyl­ orthosilikat(TEOS)-Gas mit O₃-Gas reagieren, um die TEOS-Schicht auszubilden. Dieses Verfahren ist bloß, um die Räume zwischen Metalleitungen zu füllen, weil die TEOS- Schicht die Wirkung einer Oberflächenreaktion steigert, die ausgebildete TEOS-Schicht jedoch eine große Menge an Feuchtigkeit enthält und die Schicht selbst auch unmittelbar Feuchtigkeit aus der Atmosphäre bzw. Umgebung absorbieren kann. Wasserstoffradikale, die in der Feuchtigkeit vorhanden sind, dringen zu der Oberfläche der Metallanschlüsse bzw. -zwischenverbindungen vor, was Spannungs- bzw. Verspannungsänderungen in der ausgebildeten Schicht ergibt. Falls die Änderung stark ist, bricht die ausgebildete Schicht bei einer vorbestimmten Dicke.
Gegenüber dem bekannten Stand der Technik ist es insbesondere eine Aufgabe der vorlie­ genden Erfindung, ein Verfahren zur Ausbildung einer intermetallischen, isolierenden Schicht in Halbleitereinrichtungen zur Verfügung zu stellen bzw. isolierende Schichten zwischen metallischen Bestandteilen in Halbleitereinrichtungen zur Verfügung zu stellen, die nicht nur eine überragende Haftkraft bzw. Adhäsion und eine homogene Kanten- bzw. Stufenüberdeckung hat, sondern auch die Erzeugung von Hohlräumen aufgrund des Ein­ dringens von Feuchtigkeit verhindert.
Um insbesondere die vorgenannte Aufgabe zu bewältigen, die der vorliegenden Erfindung zugrunde gelegt werden kann, wird zunächst eine Metallzwischenverbindung bzw. -an­ schluß auf dem Halbleitersubstrat ausgebildet. Danach wird eine erste isolierende Schicht bis zu einer Dicke ausgebildet, die dazu in der Lage ist, die Zwischenräu­ me/Zwischenleitungen - der metallischen Zwischenverbindungen bzw. -anschlüsse in einer Schicht zu füllen. Die isolierenden Schicht selbst wird durch die Reaktion von Tetraethylor­ tosilikat-Gas einer vorbestimmten Konzentration mit O₃-Gas einer vorbestimmten Konzen­ tration in dem CVD-Ofen (Ofen für chemische Dampfabscheidung) ausgebildet. Als nächstes wird eine zweite isolierende Schicht einer vorbestimmten Dicke auf der ersten isolierenden Schicht unter Verwendung des gleichen Ofens bzw. Reaktors ausgebildet, jedoch mit einer veränderten Konzentration von TEOS.
Es wird bevorzugt, die erste isolierende Schicht mit einer O₃-Konzentration von 3,0 bis 5,0 mol Gew.-%, einer Abscheidungstemperatur von 360 bis 420°C und einer TEOS-Konzen­ tration von 1,0 bis 2,0 slpm (Standardliter pro Minute) auszubilden.
Es wird auch bevorzugt, daß die Dicke der ersten isolierenden Schicht 6.000 Å oder mehr und die Dicke der zweiten isolierenden Schicht 1.000 Å oder weniger beträgt.
Aus der vorliegenden Beschreibung wird ersichtlich, daß auch Kombinationen der in der Beschreibung dargestellten Merkmale losgelöst von den in den Ansprüchen wiederge­ gebenen Merkmalen äußerst vorteilhafte Verfahren bzw. Verfahrensvarianten ergeben können.
Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsformen unter Bezugnahme auf die beigefügten Figuren näher erläutert, in welchen:
Fig. 1 eine Tabelle ist, die Ergebnisse eines Experiments zeigt um die physikalische Eigenschaften der gebildeten TEOS-Schicht zu messen, um die günstigsten Bedingungen für die Ausbildung einer ersten isolierenden Schicht zu ermitteln.
Fig. 2 eine Kurve ist, die die Veränderung der Schichtdicke entsprechend der Abscheidezeit zeigt, wenn die Ausbildungstemperatur von 390°C, die zugeführte Menge an TEOS-Gas 1,3 slpm und die Konzentration an 03 von 130 g/m³ vorgegeben wird.
Fig. 3 eine Kurve ist, die die Abscheidungsrate der abgeschiedenen Schicht zeigt, wenn die zugeführte Menge an TEOS-Gas bei 1,3 slpm festgelegt ist und die Konzentration von O₃ gemäß der Ausbildungstemperatur verändert wird.
Fig. 4 eine Kurve ist, die die Abschaltungsrate der TEOS-Schicht gemäß der zugeführten Menge an TEOS-Gas zeigt.
Fig. 5 eine SEM-(Rasterelektronenmikroskop für Oberflächen) Fotografie bzw. -mikrofotografie der Halbleitereinrichtung ist, in der die intermetallisch isolierenden Schich­ ten gemäß der Ausführungsform der vorliegende Erfindung ausgebildet werden.
Nachfolgend wird die vorliegende Erfindung anhand einer bevorzugten Ausführungsform erläutert, wobei weitere Merkmale, Merkmalskombinationen, Aufgaben und Vorteile gemäß der vorliegenden Erfindung offenbart werden.
Im folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung be­ schrieben, wobei diese jedoch nicht als für das Wesen bzw. den Schutzbereich der vorlie­ genden Erfindung beschränkend angesehen werden sollte.
Isolierende Schichten der vorliegenden Erfindung zur Isolation von Metallanschlüssen bzw. -zwischenverbindungen sind in zwei Teile unterteilt. Mit anderen Worten gibt es eine erste isolierende Schicht zum vollständigen Füllen von Räumen zwischen Metalleitungen der Metallzwischenverbindungen bzw. -zwischenanschlüsse einer Schicht, und eine zweite isolierende Schicht, um die Metallzwischenverbindungen bzw. -anschlüsse und die erste isolierende Schicht zu bedecken. Die zwei Schichten weisen unterschiedliche Eigenschaften aufgrund ihrer jeweiligen Ausbildungen auf.
Im folgenden wird die vorliegende Erfindung mit zusätzlichen Einzelheiten beschrieben. Zunächst wird eine Metallzwischenverbindung bzw. -zwischenanschluß durch das Ab­ scheiden eines Metalls auf einem Halbleitersubstrat und das Ausbilden eines Musters davon hergestellt. Danach werden eine erste und eine zweite isolierende Schicht der Reihe nach durch ein chemisches Dampfabscheidungsverfähren ausgebildet, das TEOS-Gas mit O₃-Gas zur Reaktion bringt.
Das TEOS-Gas ist eines der Grundmaterialien um die isolierenden Schichten auszubilden.
Die erste isolierende Schicht wird mit einer O₃-Konzentration von 3,0 bis 5,0 mol Gew.-%, einer Herstellungstemperatur von 360 bis 420°C und einer TEOS-Konzentration von 1,0 bis 2,0 slpm ausgebildet. Diese Werte können unter Einwirkung unserer Zustandsparameter, wie z. B. dem Druck oder unter Einwirkung von Strahlung evtl. geändert werden. Es wird bevorzugt, daß die erste ausgebildete isolierende Schicht die Räume zwischen den Metallei­ tungen in Metallzwischenverbindung bzw. -anschluß einer Schicht vollständig füllt, um die Eigenschaften der Halbleitereinrichtung zu verstärken bzw. hervorzuheben oder beizubehal­ ten. Bei dieser Ausführungsform beträgt die Dicke der ersten isolierenden Schicht 6.000 Å. In Abhängigkeit von der Dicke der metallischen Verbindungsleitungen bzw. Zwischen­ anschlußleitungen kann diese Dicke einer Anpassung unterliegen.
Als nächstes wird eine zweite isolierenden Schicht einer vorbestimmten Dicke auf der ersten isolierenden Schicht ausgebildet, wobei die zweite isolierenden Schicht im Hinblick auf die erste Schicht unterschiedliche physikalische Eigenschaften hat. Es wird bevorzugt, daß ein Reaktionsofen für die erste isolierende Schicht der gleiche ist, wie der, mit dem die zweite isolierende Schicht ausgebildet wird, für den Zweck, den Kontakt zu der Feuch­ tigkeit zu minimieren, die in der Atmosphäre bzw. der Umgebung vorhanden ist.
Die Bedingung bzw. der Zustand zum Ausbilden der zweiten isolierenden Schicht sollte gleichermaßen mit der bzw. mit dem der ersten isolierenden Schicht gegeben sein, nur mit Ausnahme der Konzentration von TEOS. Das heißt, die O₃-Konzentration von 3,0 bis 5,0 mol Gew.-% und die Abscheidungstemperatur von 360 bis 420°C sind die gleichen wie bei der ersten isolierenden Schicht, und die Konzentration von TEOS beträgt 0,5 slpm und darunter, was geringer ist als die der ersten isolierenden Schicht. Die Dicke der zweiten isolierenden Schicht sollte so gesteuert werden, daß sie bei 1.000 Å und darunter liegt.
Beispiel
Die Fig. 1 ist eine Tabelle, die Ergebnisse zeigt, die die physikalischen Eigen­ schaften der ausgebildeten TEOS-Schicht messen, um eine angemessene Bedingung bzw. angemessene Bedingungen zu ermitteln, um eine erste isolierende Schicht auszubilden.
Um die erste isolierende Schicht auszubilden, die die Dicke von 6.000 Å hat, wurden jeweils Ausbildungstemperaturen bzw. Herstellungstemperaturen von 360, 390 und 420°C, die TEOS-Gaszufuhrmenge von 1,3, 2,3 und 3,3 slpm und die O₃-Konzentration von 70 g/m³(= 3,27 mol Gew.-%), 100 g/m³(= 4,66 mol Gew.-%) vorgegeben.
Unter den obigen Bedingungen wurden die Spannungen und die Schrumpfungsrate der Dicke der ausgebildeten ersten isolierenden Schicht gemessen, um das Verhältnis der Spannungsänderung zu erhalten. Zusätzlich wurden die Abscheidungsdicke, die Gleich­ mäßigkeit, die Abscheidungsrate pro Minute, der Reflexionsindex (R.I.), die Ebenheit und die Konformität ebenfalls gemessen.
Die Ergebnisse zeigten das folgende:
Eine geringe (Kristall-)Spannungsänderungsrate von 1,3 bis 1,4% bei einer hohen Temperatur von 420°C; eine hohe Spannungsänderungsrate von 17 bis 24% und eine geringe Dickenschrumpfungsrate von ungefähr 0,5% bei einer hohen Temperatur von 420°C: und eine sehr geringe Dickenschrumpfungsrate innerhalb von 0,2% bei den Tempe­ raturen von 360 und 390°C. Wenn die TEOS-Konzentration von 1,3 slpm (Standardliter pro Minute) und die Abscheidungstemperatur von 360 und 420°C vorgegeben wurden, waren die Schrumpfungsraten der ersten isolierenden Schicht gemäß der O₃-Konzentration wie folgt.
Für die Abscheidungstemperatur von 360°C und die O₃-Konzentrationen von 70 g/m³, 100 g/m³ und 130 g/m³ betrugen die Schrumpfungsraten 1,60, 1,23 bzw. 1,86%. Zusätzlich betrugen die Schrumpfungsraten für die Abscheidungstemperatur von 420°C und die O₃- Konzentrationen von 70 g/m³, 100 g/m³, 130 g/m³ 0,35, 0,12 bzw. 0,52%. Folglich zeigte die Änderungsrate einen vergleichsweise hohen Wert, wenn die O₃-Konzentration von 130 g/m³ vorgegeben wurde.
Aus den obigen Ergebnissen wird es in dem Falle, in dem die O₃-Konzentration 130 g/m³ beträgt, bestimmt, daß die ausgebildete Schicht wegen der hohen Menge an in der Schicht vorhandener Feuchtigkeit porös ist. Da die Verbindungs- bzw. Zusammensetzungsatome der isolierenden Schicht dicht zusammengefügt sind, zeigt sie hervorragende physikalische Eigenschaften. Folglich wird der Fall, in dem die O₃-Konzentration 130 g/m³ beträgt, in dem zweckmäßigsten Bereich der vorliegenden Erfindung ausgeschlossen.
In Fig. 1 bedeutet "R-Nr." die Nummer des für die Versuche benutzten Ofens bzw. Reaktors. "AS-DEP" bedeutet, wann die TEOS-Schicht abgeschieden wird und <<PASS 96HRS" bedeutet, daß 96 Stunden seit der Fertigstellung der abgeschiedenen Schicht vergangen sind.
Zusätzlich, um die angemessene Zuführmenge an TEOS-Gas für die Abscheidungstempera­ tur von 390°C, die O₃-Konzentration von 100 g/m³ und die TEOS-Gaszufuhrmenge von 1,3, 2,3 und 3,3 slpm zu bestimmen, betrugen die Dickenschrumpfungsraten 0,52, 1,20 bzw. 1,50%. Dieses Ergebnis zeigt, daß die TEOS-Konzentrationen von 2,3, 3,3 slpm poröser sind, als die TEOS-Konzentration von 1,3, da die ersteren eine größere Menge an Feuchtig­ keit vorzuweisen haben, als die letztere. Da die Verbindungs- bzw. Zusammensetzungs­ atome der isolierenden Schicht dicht zusammen sind, zeigt sie hervorragende physikalische Eigenschaften. Folglich werden die Fälle von 2,3 und 3,3 slpm in dem angemessenen bzw. bevorzugten Bereich nach der vorliegenden Erfindung ausgeschlossen.
Die meisten für die Erfindung verwendeten Proben nähern sich der benannten Dicke von 6.000 Å. Die Gleichmäßigkeit lag bei Werten von 0,89 bis 2,59%. Die Abscheidungsrate hatte in dem Fall mit der Abscheidungstemperatur von 390°C, der TEOS-Gaszufuhrmenge von 3,3 slpm und der O₃-Konzentration von 4,66 mol Gew.-% den höchsten Wert. Der Reflexionsindex war für den Fall, wenn die erste isolierende Schicht abgeschieden war, nahezu der gleiche, wie nach einem Glühen bzw. Erhitzen oder Tempern von 30 Minuten. Der Ebenheits- bzw. Planaritätsbereich ist nahezu gleich und der Wert hat bei einer Ab­ scheidungstemperatur von 420°C ein Maximum. Die Gleichmäßigkeit liegt in einem Bereich von 10 bis 41% und der Wert ist ein Maximum, wenn die Abscheidungstemperatur 420°C beträgt. Zusätzlich wurden die TEOS-Gaszufuhrmenge 1,3 slpm und die O₃-Konzen­ tration von 4,66 mol Gew.-% vorgegeben.
Die Fig. 2 ist eine Kurve, die die Änderung der Schichtdicke gemäß der Abscheidungszeit zeigt, wenn die Ausbildungstemperatur 390°C, die TEOS-Gaszuführmenge 1,3 slpm und die Konzentration an O₃ 130 g/m³ beträgt.
Wie in Fig. 2 gezeigt wurde die Abscheidungsdicke linear gemäß der Steigerung der Abscheidungszeit erhöht. Aus diesem Ergebnis wird es bestimmt, daß die Abscheidungszeit die notwendig ist, um die Dicke von 6.000 Å oder mehr zu erzielen, mindestens 560 Sekunden oder mehr beträgt.
Die Fig. 3 ist eine Kurve, die die Abscheidungsrate der abgeschiedenen Schicht zeigt, wenn die Konzentration von TEOS bei 1,3 slpm (Standardliter pro Minute) festgelegt wird und die Konzentration an O₃ gemäß der Herstellungs- bzw. Ausbildungstemperatur verändert wird.
Wie in Fig. 3 gezeigt, verringern sich die Abscheidungsraten pro Minute, wenn die O₃- Konzentration erhöht wird. Darüber hinaus zeigt sie, daß die Abscheidungsraten bei einer hohen Temperatur niedriger waren, als die bei einer niedrigen Temperatur innerhalb des vorgegebenen Temperaturbereichs.
Die Fig. 4 ist eine Kurve, die die Abscheidungsrate der TEOS-Schicht bezüglich der TEOS-Gaszufuhrmenge zeigt. Wie in Fig. 4 dargestellt, wurde die Abscheidungsrate linear erhöht, wenn die Menge an TEOS erhöht wurde.
Die Fig. 5 ist eine SEM-Fotografie bzw. -Mikrofotografie der Halbleitereinrichtung, in der die zwischen metallischen Leitern liegenden isolierenden Schichten bzw. intermetallischen isolierenden Schichten gemäß der Ausführungsform der vorliegenden Erfindung ausgebildet sind.
Wie in dieser Figur gezeigt, gibt es keine Andeutung, daß Hohlräume bzw. Leerstellen erzeugt worden sind. Folglich wird es bestimmt, daß die Feuchtigkeitskomponente oder die Wasserstoffradikale nicht in die ausgebildete Schicht eingedrungen sind, wie dies bei den üblichen Verfahren der Fall ist.
Wie zuvor im einzelnen beschrieben, bestehen die isolierenden Schichten zwischen metalli­ schen Leitern bzw. die intermetallischen isolierenden Schichten nach der vorliegenden Erfindung aus zwei Schichten, die unterschiedliche Eigenschaften zueinander besitzen. Zusätzlich haben sie nicht nur die physikalischen Eigenschaften des zweckmäßigen Berei­ ches bzw. des vorteilhaften Bereiches, sondern sie können auch das Eindringen von Feuch­ tigkeit verhindern. Folglich kann die Erfindung die Erzeugung von Leerstellen und die Veränderung der Spannungen verringern bzw. miniinieren, die als Hauptquelle der Un­ zuverlässigkeit in Halbleitereinrichtungen wirken. Zusätzlich stellt die folgende Erfindung eine Wirkung zur Verfügung, die nicht nur die Erzeugung von Hohlräumen bzw. Leer­ stellen unterdrückt, sondern auch die Herstellungsausbeute erhöht, weil die zwei isolieren­ den Schichten in demselben Ofen bzw. gleichzeitig hergestellt oder ausgebildet werden.
Andere Merkmale, Vorteile und Ausführungsformen der hierin offenbarten Erfindung werden den Fachleuten im Stand der Technik vor Augen geführt, nachdem diese die voranstehende Offenbarung gelesen haben. In dieser Hinsicht können Veränderungen und Modifikationen dieser Ausführungsformen vorgenommen werden, ohne das Wesen und den Schutzbereich der Erfindung, wie sie beschrieben und beansprucht wird, zu verlassen, während die Erfindung im einzelnen anhand spezifischer Ausführungsformen beschrieben worden ist.
Die Erfindung betrifft Verfahren zum Ausbilden intermetallischer isolierender Schichten bzw. isolierender Schichten zwischen Metallverbindungen bzw. -zwischenverbindungen in Halbleitereinrichtungen, die nicht nur eine hervorragende Haftung und eine homogene Stufen- bzw. Kantenabdeckung zur Verfügung stellen, sondern auch die Erzeugung von Hohlräumen oder Leerstellen aufgrund des Eindringens von Feuchtigkeit verhindern. Gemäß dem Verfahren wird zunächst eine Metallzwischenverbindung bzw. -zwischenanschluß auf dem Halbleitersubstrat ausgebildet. Danach wird eine erste isolierende Schicht bis zu einer Dicke ausgebildet, die dazu in der Lage ist, die Räume zwischen den Metallverbindungen bzw. -zwischenanschlüssen zu füllen, in dem Tetraethylorthosilikat(TEOS)-Gas einer vorbestimmten Zufuhrmenge mit O₃-Gas einer vorbestimmten Konzentration in dem CVD- Ofen bzw. -Reaktor zur Reaktion gebracht wird. Als nächstes wird eine zweite isolierenden Schicht einer vorbestimmten Dicke auf der ersten isolierenden Schicht ausgebildet, wobei bevorzugt der gleiche Ofen oder Reaktor verwendet wird, jedoch mit einer veränderten bzw. veränderlichen Konzentration an TEOS.

Claims (4)

1. Verfahren zum Ausbilden einer intermetallischen isolierenden Schicht bzw. einer isolierenden Schicht zwischen metallischen Zwischenverbindungen bzw. -anschlüssen in einer Halbleitereinrichtung, das die folgenden Schritte aufweist:
Metallzwischenverbindungen bzw. -zwischenanschlüsse werden auf dem Halbleiter­ substrat ausgebildet;
eine erste isolierende Schicht wird bis zu einer Dicke ausgebildet, die geeignet ist, die Räume zwischen Metallzwischenverbindungen bzw. -zwischenanschlüssen hinreichend zu füllen, indem Tetraethylorthosilikatgas einer vorbestimmten Menge mit O₃-Gas einer vorbestimmten Menge in einem Ofen bzw. Reaktor für chemische Dampfabscheidung zur Reaktion gebracht wird; und
eine zweite isolierende Schicht einer vorbestimmten Dicke wird auf der ersten isolierenden Schicht ausgebildet, indem nur die Konzentration von TEOS im Vergleich mit der Bedingung zum Ausbilden der ersten isolierenden Schicht insbesondere in demselben Ofen oder Reaktor verändert wird.
2. Verfahren nach Anspruch 1, in dem die erste isolierende Schicht mit einer O₃- Konzentration von 3,0 bis 5,0 mol Gew.-%, einer Abscheidungstemperatur von 360 bis 420°C und einer TEOS-Konzentration von 1,0 bis 2,0 slpm ausgebildet wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, in dem die zweite isolierende Schicht mit einer O₃-Konzentration von 3,0 bis 5,0 mol Gew.-%, einer Abscheidungs­ temperatur von 360 bis 420°C und einer TEOS-Konzentration von weniger als 0,5 slpm ausgebildet bzw. hergestellt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, in dem die Dicke der ersten und der zweiten isolierten Schicht 6.000 Å oder mehr, bzw. 1.000 Å oder weniger betragen.
DE19608209A 1995-03-04 1996-03-04 Verfahren zur Ausbildung intermetallischer Isolationsschichten in Halbleitereinrichtungen Withdrawn DE19608209A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004445A KR0144228B1 (ko) 1995-03-04 1995-03-04 다층 금속배선의 층간 절연막 형성 방법

Publications (1)

Publication Number Publication Date
DE19608209A1 true DE19608209A1 (de) 1996-10-17

Family

ID=19409229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19608209A Withdrawn DE19608209A1 (de) 1995-03-04 1996-03-04 Verfahren zur Ausbildung intermetallischer Isolationsschichten in Halbleitereinrichtungen

Country Status (6)

Country Link
US (1) US5804509A (de)
JP (1) JP3026154B2 (de)
KR (1) KR0144228B1 (de)
DE (1) DE19608209A1 (de)
GB (1) GB2298658B (de)
TW (1) TW309656B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937140B2 (ja) * 1996-10-09 1999-08-23 日本電気株式会社 半導体装置の製造方法
US6200874B1 (en) 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
US6218268B1 (en) * 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
US6022812A (en) * 1998-07-07 2000-02-08 Alliedsignal Inc. Vapor deposition routes to nanoporous silica
TW394988B (en) * 1998-09-14 2000-06-21 United Microelectronics Corp Method for formation of a dielectric film
JP3827056B2 (ja) 1999-03-17 2006-09-27 キヤノンマーケティングジャパン株式会社 層間絶縁膜の形成方法及び半導体装置
EP1054444A1 (de) * 1999-05-19 2000-11-22 Applied Materials, Inc. Abscheidungsverfahren für einen porösen SiO2-Film mit einer niedrigen Dielektrizitätskonstante
JP3644887B2 (ja) 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法
US6753270B1 (en) * 2000-08-04 2004-06-22 Applied Materials Inc. Process for depositing a porous, low dielectric constant silicon oxide film
KR20090069362A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
JPH086181B2 (ja) * 1992-11-30 1996-01-24 日本電気株式会社 化学気相成長法および化学気相成長装置
DE19516669A1 (de) * 1995-05-05 1996-11-07 Siemens Ag Verfahren zur Abscheidung einer Siliziumoxidschicht

Also Published As

Publication number Publication date
GB9604622D0 (en) 1996-05-01
KR0144228B1 (ko) 1998-08-17
US5804509A (en) 1998-09-08
GB2298658A (en) 1996-09-11
JPH0974090A (ja) 1997-03-18
JP3026154B2 (ja) 2000-03-27
TW309656B (de) 1997-07-01
KR960035967A (ko) 1996-10-28
GB2298658B (en) 1998-07-29

Similar Documents

Publication Publication Date Title
DE3026026C2 (de)
DE4211829C2 (de) Verfahren zur Herstellung eines Artikels mit Mehrlagen-Hartbeschichtung und danach hergestellter Artikel
DE69531070T2 (de) Kondensator für einen integrierten Schaltkreis und sein Herstellungsverfahren
DE69635953T2 (de) VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT
DE102007037445B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2013576C3 (de) Verfahren zum Aufbringen von dotierten und undotierten Kieselsäurefilmen auf Halbleiteroberflächen
DE2950846A1 (de) Verfahren zur herstellung amorpher halbleiterschichten
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
DE2856885C2 (de) Verfahren zur Herstellung eines flexiblen Supraleiters, bestehend aus einer C-Faser mit einer dünnen Schicht einer Niobverbindung der allgemeinen Formel NbC χ Ny und einer äußeren hochleitfähigen Metallschicht
DE19608209A1 (de) Verfahren zur Ausbildung intermetallischer Isolationsschichten in Halbleitereinrichtungen
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE3439018A1 (de) Verfahren zur herstellung von halbleiterelementen
DE2641387A1 (de) Verfahren zum aufdampfen einer glasschicht
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE1589899B2 (de) Halbleiteranordnung mit einem mehrschichtigen Isolierfilm und Verfahren zu ihrer Herstellung
DE3434727A1 (de) Verfahren zur herstellung von siliciumcarbid(sic)-metalloxidhalbleiter-(mos)-bauteilen
EP0177845A1 (de) Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE10327618B4 (de) Verfahren zur Ausbildung von Aluminiummetallverdrahtungen
DE2430859C3 (de) Verfahren zum Herstellen einer oxydierten, bordotierten Siliciumschicht auf einem Substrat
DE3301479A1 (de) Verfahren zum herstellen eines halbleiterelementes
DE2148431C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4329260B4 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
DE19726308A1 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie das Halbleiterbauelement
DE2747474A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8139 Disposal/non-payment of the annual fee