KR100652335B1 - 붕소 계열의 가스를 이용한 저유전율 층간 절연막의 처리방법 - Google Patents

붕소 계열의 가스를 이용한 저유전율 층간 절연막의 처리방법 Download PDF

Info

Publication number
KR100652335B1
KR100652335B1 KR1020050133263A KR20050133263A KR100652335B1 KR 100652335 B1 KR100652335 B1 KR 100652335B1 KR 1020050133263 A KR1020050133263 A KR 1020050133263A KR 20050133263 A KR20050133263 A KR 20050133263A KR 100652335 B1 KR100652335 B1 KR 100652335B1
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
fsg
boron
insulating film
Prior art date
Application number
KR1020050133263A
Other languages
English (en)
Inventor
황종택
이한춘
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050133263A priority Critical patent/KR100652335B1/ko
Application granted granted Critical
Publication of KR100652335B1 publication Critical patent/KR100652335B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 붕소 계열의 가스를 이용하여 FSG 층간 절연막을 처리하는 방법에 관한 것으로, FSG 층간 절연막의 불소 확산으로 인한 하부 층간 절연막의 불량 발생을 방지하기 위한 것이다. 본 발명은 SiOC막과 USG막의 이층 구조로 이루어지는 하부 층간 절연막 안에 구리 배선을 형성하고 캡핑막을 증착한 후, 캡핑막 위에 상부 층간 절연막인 FSG막을 증착한다. FSG막 안에 트렌치/비아 구조를 형성한 다음, 붕소 계열의 가스 분위기에 FSG막을 노출시킨다. 붕소 계열의 가스는 예컨대 디보란(B2H6) 가스이고, 약 400℃의 가스 분위기에서 FSG막을 노출시키면 FSG막에 함유된 약한 결합의 불소가 붕소와 반응하면서 제거된다.
층간 절연막, FSG막, SiOC막, 불소 확산, 구리 배선

Description

붕소 계열의 가스를 이용한 저유전율 층간 절연막의 처리 방법{Method of Treating Low-K Dielectric Layer with Boron-Containing Gas}
도 1은 저유전율 층간 절연막인 FSG막의 불소 확산으로 인한 하부 층간 절연막의 불량 발생 과정을 설명하기 위한 모식도.
도 2는 본 발명의 실시예로서 붕소 계열의 가스를 이용하여 저유전율 층간 절연막인 FSG막을 처리하는 방법을 설명하기 위한 모식도.
<도면에 사용된 참조 번호의 설명>
11: SiOC 층간 절연막 12: USG 층간 절연막
13: FSG 층간 절연막 14: 캡핑막(capping layer)
15: 장벽 금속막(barrier metal) 16: 구리 배선
17: 트렌치/비아(trench/via)
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 FSG 층간 절연막의 불소 확산으로 인한 하부 층간 절연막의 불량 발생을 방지하기 위해 붕소 계열의 가스를 이용하여 FSG 층간 절연막을 처리하는 방법에 관한 것이 다.
반도체 소자가 고기능화, 고집적화됨에 따라 디자인 룰(design rule)이 작아지면서 금속배선 사이의 간격도 갈수록 좁아지고 있다. 금속배선 사이에는 전기적 절연을 위해 층간 절연막을 매립하게 되는데, 종래에는 실리콘 산화물을 주로 이용하였다. 그런데 실리콘 산화물은 상대적으로 높은 유전율을 가지기 때문에, 금속배선 간격이 작을 경우 인접한 배선 사이에서 형성되는 기생 용량의 증가로 인하여 신호지연 문제가 발생하게 된다. 따라서 이러한 문제점을 해결하기 위하여 점점 저유전율의 물질로 층간 절연막을 형성하는 추세이며, 그러한 예가 FSG(fluorinated silica glass) 층간 절연막이다.
FSG는 기존의 USG(undoped silica glass) 물질에 불소(F)를 도핑한 것으로, 유전율이 약 3.5 정도에 불과해 새로운 층간 절연막의 재료로 선호되고 있다. 그러나 불소는 이동성이 매우 좋은 원소로서 종종 다른 층간 절연막 쪽으로 확산하여 문제를 일으키고 있다.
도 1은 저유전율 층간 절연막인 FSG막의 불소 확산으로 인한 하부 층간 절연막의 불량 발생 과정을 설명하기 위한 모식도이다.
도 1을 참조하면, 하부 층간 절연막은 SiOC막(11)과 USG막(12)의 이층 구조로 형성되고, 그 위에 캡핑막(14)과 상부 층간 절연막인 FSG막(13)이 형성되어 있다. 각 층간 절연막(11, 12, 13)에는 이중 다마신(dual damascene) 구조의 구리 배선(16)이 장벽 금속막(15)을 개재시켜 형성되어 있다.
이러한 구조에서 상하부 층간 절연막(12, 13) 사이에 형성된 캡핑막(14)에는 종종 핀홀(pinhole)과 같은 결함이 발생한다. 이때 FSG막(13)에 함유된 불소 원소는 핀홀을 통해 하부의 층간 절연막(11, 12)으로 확산된다. 확산된 불소 원소는 SiOC막(11)의 탄소 성분과 결합하여 SiOF라는 물질을 생성하게 된다. SiOF는 SiOC보다 유전율이 높기 때문에 신호전달 특성에 악영향을 미칠 뿐만 아니라, 구리 배선(16)의 장벽 금속막(15)과 접착성이 좋지 않기 때문에 박리(delamination) 현상을 일으킬 수 있다.
따라서 본 발명의 목적은 FSG 층간 절연막의 불소 확산으로 인한 하부 층간 절연막의 불량 발생을 미리 방지함으로써 하부 층간 절연막의 유전율 상승에 따른 신호전달 특성의 악화 및 하부 층간 절연막과 장벽 금속막 사이의 접착성 저하에 따른 박리 현상 등을 방지하고자 하는 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성의 저유전율 층간 절연막 처리 방법을 제공한다.
본 발명에 따른 저유전율 층간 절연막의 처리 방법은, 하부 층간 절연막을 형성하는 단계와, 하부 층간 절연막 안에 구리 배선을 형성하는 단계와, 구리 배선이 형성된 하부 층간 절연막 상에 캡핑막을 증착하는 단계와, 캡핑막 위에 상부 층간 절연막인 FSG막을 증착하는 단계와, 붕소 계열의 가스 분위기에 FSG막을 노출시켜 FSG막에 함유된 불소 원소 일부를 제거하는 단계를 포함하여 구성된다.
본 발명에 따른 저유전율 층간 절연막 처리 방법에서, 하부 층간 절연막은 SiOC막과 USG막의 이층 구조로 이루어질 수 있다.
또한, 본 발명의 저유전율 층간 절연막 처리 방법은 불소 원소의 제거 단계 전에 FSG막 안에 트렌치/비아 구조를 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명의 저유전율 층간 절연막 처리 방법에서, 붕소 계열의 가스는 예컨대 디보란(B2H6) 가스이고, 붕소 계열의 가스 분위기에 FSG막을 노출시키는 단계는 약 400℃에서 이루어질 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 2는 본 발명의 실시예로서 붕소 계열의 가스를 이용하여 저유전율 층간 절연막인 FSG막을 처리하는 방법을 설명하기 위한 모식도이다.
도 2를 참조하면, 하부 층간 절연막인 SiOC막(11)과 USG막(12)의 이층 구조를 형성한 다음, 이중 다마신 공정을 진행하여 하부 층간 절연막(11, 12) 안에 장 벽 금속막(15)과 구리 배선(16)을 형성한다. 다음으로, 구리 배선(16)이 형성된 하부 층간 절연막(11, 12) 상에 캡핑막(14)을 증착하고, 그 위에 상부 층간 절연막인 FSG막(13)을 증착한다. 이어서, FSG막(13) 안에 구리 배선을 형성하기 위한 이중 다마신 공정을 진행하여 트렌치/비아(17) 구조를 형성한다.
그리고 나서, 붕소(B) 계열의 가스를 이용하여 FSG막(13)에 함유된 불소(F) 원소 일부를 제거한다. 이때 이용되는 붕소 계열의 가스는 예컨대 디보란(diborane, B2H6) 가스이다. 약 400℃의 디보란 가스 분위기에 FSG막(13)을 노출시키면 디보란 가스의 붕소 성분이 FSG막(13)의 표면에 도달한다. FSG막(13) 안에 존재하는 불소 원소들 중에서 확산에 의하여 SiOC막(11)에 불량을 유발할 수 있는 원소들은 결합 상태가 약한 것들이다. 약한 결합으로 존재하는 불소 원소들은 FSG막(13)의 표면에 도달한 붕소 성분과 반응하여 BF3를 형성하고 FSG막(13)으로부터 떨어져 나와 제거된다.
붕소와 불소의 결합 반응은 매우 활발히 일어난다. 일례로 든 디보란 가스는 WF6와 약 400℃에서 화학 반응할 때 ΔG=-820KJ/mol의 매우 작은 활성화 에너지를 가진다. 본 발명의 FSG막 처리 방법은 결국 디보란 가스의 붕소 성분과 FSG막(13)의 불소 원소가 활발하게 반응하는 성질을 이용함으로써 SiOC막(11)에 불량을 유발할 수 있는 약한 결합의 불소 원소를 미리 제거하는 것이다.
붕소와 불소의 활발한 반응을 유도하려면 디보란 가스와 FSG막(13)의 접촉 면적을 최대한 크게 하는 것이 필요하다. 따라서 디보란 가스 분위기에 FSG막(13) 을 노출시키는 시점은 FSG막(13)에 구리 배선용 트렌치/비아(17) 구조를 형성한 후가 바람직하다.
이상 설명한 바와 같이, 본 발명은 붕소 성분을 함유하고 있는 붕소 계열의 가스 분위기에 FSG막을 노출시킴으로써 붕소와 불소의 반응을 유도하여 FSG막 내부에 존재하는 약한 결합의 불소를 제거할 수 있다. 따라서 종래에 불소 확산으로 인하여 발생하던 하부 층간 절연막의 유전율 상승, 그에 따른 신호전달 특성의 악화, 하부 층간 절연막과 장벽 금속막 사이의 접착성 저하, 그에 따른 박리 현상 등의 각종 문제를 방지할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (5)

  1. 하부 층간 절연막을 형성하는 단계;
    상기 하부 층간 절연막 안에 구리 배선을 형성하는 단계;
    상기 구리 배선이 형성된 상기 하부 층간 절연막 상에 캡핑막을 증착하는 단계;
    상기 캡핑막 위에 상부 층간 절연막인 FSG막을 증착하는 단계; 및
    붕소 계열의 가스 분위기에 상기 FSG막을 노출시켜 상기 FSG막에 함유된 불소 원소 일부를 제거하는 단계;
    를 포함하는 저유전율 층간 절연막 처리 방법.
  2. 제1항에 있어서,
    상기 하부 층간 절연막은 SiOC막과 USG막의 이층 구조로 이루어지는 것을 특징으로 하는 저유전율 층간 절연막 처리 방법.
  3. 제1항에 있어서,
    상기 불소 원소의 제거 단계 전에 상기 FSG막 안에 트렌치/비아 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 저유전율 층간 절연막 처리 방법.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서,
    상기 붕소 계열의 가스는 디보란(B2H6) 가스인 것을 특징으로 하는 저유전율 층간 절연막 처리 방법.
  5. 제1항 내지 제3항 중의 어느 한 항에 있어서,
    상기 붕소 계열의 가스 분위기에 상기 FSG막을 노출시키는 단계는 약 400℃에서 이루어지는 것을 특징으로 하는 저유전율 층간 절연막 처리 방법.
KR1020050133263A 2005-12-29 2005-12-29 붕소 계열의 가스를 이용한 저유전율 층간 절연막의 처리방법 KR100652335B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133263A KR100652335B1 (ko) 2005-12-29 2005-12-29 붕소 계열의 가스를 이용한 저유전율 층간 절연막의 처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133263A KR100652335B1 (ko) 2005-12-29 2005-12-29 붕소 계열의 가스를 이용한 저유전율 층간 절연막의 처리방법

Publications (1)

Publication Number Publication Date
KR100652335B1 true KR100652335B1 (ko) 2006-11-30

Family

ID=37714219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133263A KR100652335B1 (ko) 2005-12-29 2005-12-29 붕소 계열의 가스를 이용한 저유전율 층간 절연막의 처리방법

Country Status (1)

Country Link
KR (1) KR100652335B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050006499A (ko) * 2003-07-09 2005-01-17 매그나칩 반도체 유한회사 반도체소자의 층간절연막 형성방법
KR20050058078A (ko) * 2003-12-11 2005-06-16 동부아남반도체 주식회사 에프에스지 절연막을 사용하는 비아홀 또는 콘택홀을구비한 반도체 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050006499A (ko) * 2003-07-09 2005-01-17 매그나칩 반도체 유한회사 반도체소자의 층간절연막 형성방법
KR20050058078A (ko) * 2003-12-11 2005-06-16 동부아남반도체 주식회사 에프에스지 절연막을 사용하는 비아홀 또는 콘택홀을구비한 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100761467B1 (ko) 금속배선 및 그 형성 방법
KR20060127805A (ko) 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법
US7485949B2 (en) Semiconductor device
US20080061442A1 (en) Interconnect structures and methods for fabricating the same
CN103871961A (zh) 互连结构及其制造方法
CN101740473B (zh) 层间介电层、互连结构及其制造方法
US9859152B2 (en) Protecting layer in a semiconductor structure
KR100652335B1 (ko) 붕소 계열의 가스를 이용한 저유전율 층간 절연막의 처리방법
KR19990061043A (ko) 반도체 소자의 금속배선 형성방법
CN108573911B (zh) 半导体结构及其形成方法
KR100445077B1 (ko) 반도체소자의 제조방법
KR100680499B1 (ko) 반도체 소자 및 그 제조 방법
US20080057707A1 (en) Method for forming contacts of semiconductor device
US20060110912A1 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
US20150145055A1 (en) High voltage devices and method of manufacturing the same
KR100796506B1 (ko) 저유전율 층간 절연막의 형성 방법 및 그 구조
CN111312689B (zh) 集成电路的顶层铜工艺结构及其制造方法
KR100850075B1 (ko) 반도체 소자 제조 방법
KR100268809B1 (ko) 반도체소자의비아콘택형성방법
US20050133921A1 (en) Semiconductor device
US20100078814A1 (en) System and method for using porous low dielectric films
KR100372660B1 (ko) 반도체소자의제조방법
US7485578B2 (en) Semiconductor device
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR100808585B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee