KR100372660B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100372660B1
KR100372660B1 KR1019950069606A KR19950069606A KR100372660B1 KR 100372660 B1 KR100372660 B1 KR 100372660B1 KR 1019950069606 A KR1019950069606 A KR 1019950069606A KR 19950069606 A KR19950069606 A KR 19950069606A KR 100372660 B1 KR100372660 B1 KR 100372660B1
Authority
KR
South Korea
Prior art keywords
film
fsg
semiconductor device
layer
forming
Prior art date
Application number
KR1019950069606A
Other languages
English (en)
Other versions
KR970052515A (ko
Inventor
이창권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950069606A priority Critical patent/KR100372660B1/ko
Publication of KR970052515A publication Critical patent/KR970052515A/ko
Application granted granted Critical
Publication of KR100372660B1 publication Critical patent/KR100372660B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본원에서는 금속배선의 형성을 포함하는 반도체 소자의 제조방법을 제공한다. 그 방법은 반도체 기판상에 금속배선의 형성을 포함하는 반도체 소자의 제조방법에 있어서, 반도체 기판상에 형성된 층간 절연막상에 굴절율이 큰 절연막을 형성하는 단계; 전체 구조 상부에 소정의 금속 배선을 형성하는 단계; 및 상기의 금속 배선 상부에 보호막으로서 FSG(FluoSilicaGlass)막을 형성하는 단계를 포함하는 것을 특징으로 하고, FSG막 상에 최종 보호막으로서 추가의 절연막을 형성하는 단계를 포함한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 기판상의 금속배선에 대한 보호막 형성에 관한 것이다.
일반적으로 반도체 소자의 제조에서 소자와 소자간을 전기적으로 연결하기 위하여 금속 배선이 형성된다. 형성된 금속 배선의 상부에는 보호막이 형성되어야하며, 이러한 보호막의 형성을 위한 종래의 방법을 첨부 도면 제 1 도와 관련하여 설명하면, 우선 반도체 기판(10)상의 층간 절연막(Intermetallic Dielectric)(12)의 상부에 소정의 금속 배선(14)을 형성한 다음, 이것의 상부에 질화막 또는 산화막과 같은 제 1 보호막(16)을 화학 기상증착법으로 형성한다.
그런 다음, 상기 제 1 보호막(16)의 상부에 제 2 보호막(18)을 형성하므로써, 금속 배선에 대한 보호막의 형성을 달성하게 된다.
그러나, 상기의 종래 방법은 보호막의 형성시 보이드(19)가 발생되며, 이 보이드에 습기 및 H 또는 OH와 같은 기타 외부 불순물이 흡수되어, 신뢰도 테스트시 균열이 발생하거나 또는 상기의 불순물이 아래로 침투되므로써 소자의 신뢰도를 저하시킨다는 문제점이 있었다.
또한, 형성된 보호막 자체가 압축응력을 지니고 있어 하부의 금속배선에 노치(notch) 또는 보이드 등의 결합을 발생시키므로써 소자의 신뢰도 저하를 가중시킨다는 문제점이 있었다.
따라서, 본 발명의 목적은 상기의 문제점을 해결하기 위하여 안출된 것으로, 보호막에 보이드의 형성 및 금속 배선에 결함이 발생하는 것을 억제하므로써, 소자의 신뢰도를 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는 데에 있다.
상기의 목적을 달성하기 위하여 본 발명은, 금속배선의 형성을 포함하는 반도체 소자의 제조방법에 있어서, (가) 반도체 기판상에 형성된 층간 절연막상에 굴절율이 큰 절연막을 형성하는 단계; (나) 전체 구조 상부에 소정의 금속 배선을 형성하는 단계; 및 (다) 상기의 금속 배선 상부에 보호막으로서FSG(FluoSilicaGlass)막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다.
본 발명에 따른 상기의 방법에 있어서, 상기의 단계 (다)이후에, FSG막 상에 추가의 절연막을 최종 보호막으로 형성하는 단계를 추가로 포함하는 것이 바람직하다.
또한, 상기의 단계 (가)에서의 굴절율이 큰 절연막은 산화질화막(Oxynitride), 질화막, 및 실리콘 풍부 산화막(silicon rich oxide)으로 이루어진 그룹에서 선택되며, 상기의 단계 (다)에서의 추가의 절연막은 굴절율이 1.8이상인 것으로서, 질화막 또는 산화질화막인 것이 바람직하다.
그리고, 상기의 단계 (다)에서의 FSG막은 약 8% 이하의 불소를 함유하는 것이 바람직하다.
본 발명에 의하면, 층간 절연막의 상부에 굴절율이 큰 절연막을 형성하고, 금속 배선의 상부에 보호막으로서 FSG막을 형성시키므로써, 보호막에 보이드가 형성되는 것 및 금속 배선에 결함이 발생하는 것을 억제할 수 있다. 따라서, 소자의 신뢰도를 증가시킬 수 있다.
이하, 본 발명의 바람직한 일실시 예를 첨부 도면에 의거하여 상세히 설명하기로 한다.
제 2 도 (가) 및 (나)는 본 발명의 일실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면이다.
우선, 제 2 도 (가)에서 도시된 바와 같이, 하부 전극(미도시)이 형성된 반도체 기판(10)상의 층간 절연막(12)의 상부에, 산화질화막, 질화막 또는 실리콘 풍부 산화막과 같은 굴절율이 큰 절연막(20)을 약 3,000∼6,000Å의 두께로 적층한다.
그런 다음, 상기 절연막(20)의 상부에 소정의 금속 배선(14)을 형성한 다음에, 전체 구조 상부에 불소 함유량이 약 8% 이하인 FSG막(22)을 보호막으로서 약 3,000∼6,000Å의 두께로 형성한다. 이 때, FSG막(22)은 인장응력을 갖고 있기 때문에, 금속 배선(14)의 결점을 해소시킬 수 있다.
그리고 나서, (나)에서 도시된 바와 같이, FSG막(22)의 상부에 굴절율이 1.8 이상인 것으로서, PE-질화막 또는 산화질화막과 같은 절연막(24)을 최종 보호막으로서 약 3,000∼6,000Å의 두께로 형성한다.
이상에서와 같이, 본 실시예에 의하면, 보호막에 보이드가 형성되는 것 및 금속배선에 결함이 발생하는 것을 억제하므로써, 소자의 신뢰도를 향상시킬 수 있다.
또한, 본 발명은 상기의 실시 예에 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
제 1 도는 종래의 보호막 형성 방법을 설명하기 위한 도면.
제 2 도 (가) 및 (나)는 본 발명의 일실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 반도체 기판 12 : 층간 절연막
14 : 금속배선 16 : 제 1 보호막
18 : 제 2 보호막 19 : 보이드
20 : 굴절율이 큰 절연막 22 : FSG막
24 : 최종 보호막

Claims (5)

  1. 금속배선의 형성을 포함하는 반도체 소자의 제조방법에 있어서, (가) 반도체 기판상에 형성된 층간 절연막상에 굴절율이 큰 절연막을 형성하는 단계; (나) 전체 구조 상부에 소정의 금속 배선을 형성하는 단계; 및 (다) 상기의 금속 배선 상부에 보호막으로서 FSG(FluoSilicaGlass)막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법
  2. 제 1 항에 있어서, 상기의 단계 (다) 이후에, FSG막 상에 최종 보호막으로서 추가의 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기의 단계(가)에서의 굴절율이 큰 절연막은 산화질화막, 질화막, 및 실리콘 풍부 산화막(silicon rich oxide)으로 이루어진 그룹에서 선택되는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 2 항에 있어서, 상기 추가의 저연막은 굴절율이 1.8이상인 것으로서, 질화막 또는 산화질화막인 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 2 항에 있어서, 상기의 단계 (다)에서의 FSG막은 약 8% 이하의 불소를 함유하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019950069606A 1995-12-30 1995-12-30 반도체소자의제조방법 KR100372660B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069606A KR100372660B1 (ko) 1995-12-30 1995-12-30 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069606A KR100372660B1 (ko) 1995-12-30 1995-12-30 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR970052515A KR970052515A (ko) 1997-07-29
KR100372660B1 true KR100372660B1 (ko) 2003-05-09

Family

ID=37416640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069606A KR100372660B1 (ko) 1995-12-30 1995-12-30 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100372660B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268934B1 (ko) * 1997-12-29 2000-12-01 김영환 반도체소자의 배선형성방법
KR100546204B1 (ko) * 1999-06-25 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 층간 절연막 형성 방법

Also Published As

Publication number Publication date
KR970052515A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
JP2751820B2 (ja) 半導体装置の製造方法
KR100372660B1 (ko) 반도체소자의제조방법
KR100271718B1 (ko) 반도체소자의 금속배선 형성방법
KR100445077B1 (ko) 반도체소자의 제조방법
KR100514527B1 (ko) 반도체 소자 및 그 제조방법
US7256122B2 (en) Method of fabricating semiconductor device
JPH118234A (ja) 半導体装置
JPH01293632A (ja) 半導体装置
KR100268934B1 (ko) 반도체소자의 배선형성방법
KR100796506B1 (ko) 저유전율 층간 절연막의 형성 방법 및 그 구조
KR100652335B1 (ko) 붕소 계열의 가스를 이용한 저유전율 층간 절연막의 처리방법
KR100212009B1 (ko) 반도체 소자의 금속배선 보호막 형성방법
US6960835B2 (en) Stress-relief layer for semiconductor applications
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
JPS62181436A (ja) 半導体装置
JPS62154643A (ja) 半導体装置の製造方法
KR100540635B1 (ko) 에프에스지막의 표면 처리 방법
KR100751698B1 (ko) 반도체 소자의 금속 배선 구조물 및 이의 제조 방법
KR100756863B1 (ko) 반도체 소자 제조방법
KR100341848B1 (ko) 반도체소자의보호막형성방법
KR20030000576A (ko) 반도체소자의 제조방법
KR100342827B1 (ko) 반도체소자의베리어금속층형성방법
KR20080060333A (ko) 반도체 소자의 절연층 제조방법
KR20000033894A (ko) 반도체 장치의 보호층 형성방법
KR20030000133A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 13

EXPY Expiration of term