KR101006502B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR101006502B1
KR101006502B1 KR1020030045247A KR20030045247A KR101006502B1 KR 101006502 B1 KR101006502 B1 KR 101006502B1 KR 1020030045247 A KR1020030045247 A KR 1020030045247A KR 20030045247 A KR20030045247 A KR 20030045247A KR 101006502 B1 KR101006502 B1 KR 101006502B1
Authority
KR
South Korea
Prior art keywords
film
usg
hard mask
diffuse reflection
aluminum
Prior art date
Application number
KR1020030045247A
Other languages
English (en)
Other versions
KR20050003757A (ko
Inventor
신주한
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030045247A priority Critical patent/KR101006502B1/ko
Publication of KR20050003757A publication Critical patent/KR20050003757A/ko
Application granted granted Critical
Publication of KR101006502B1 publication Critical patent/KR101006502B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 반도체 기판 상에 베리어 금속막, 알루미늄막 및 난반사막을 차례로 형성하는 단계와, 상기 난반사막 상에 하드마스크 물질로서 O3 USG막을 증착하는 단계와, 상기 O3 USG로 이루어진 하드마스크막과 그 아래의 난반사막, 알루미늄막 및 베리어 금속막을 패터닝하는 단계와, 상기 단계까지의 기판 결과물 상에 O3 USG막으로 이루어진 선형산화막을 증착하는 단계와, 상기 선형산화막 상에 층간절연막으로서 HDP-FSG막을 형성하는 단계를 포함한다. 본 발명에 따르면, 하드마스크로서 O3 USG막을 이용함으로써 식각 마진을 확보하면서 폴리머를 안정적으로 제거할 수 있으며, 또한, 층간절연막으로서 HDP-FSG막의 증착전에 O3 USG막으로된 선형산화막을 증착해 줌으로써 상기 HDP-FSG막 증착시의 플라즈마 데미지의 발생을 방지할 수 있으며, 그래서, 소자 특성 및 제조수율을 향상시킬 수 있다.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}
도 1은 종래의 반도체 소자 제조방법을 설명하기 위한 단면도.
도 2는 종래의 문제점을 설명하기 위한 단면도.
도 3a내지 도 3d는 본 발명의 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 공정별 단면도
*도면의 주요 부분에 대한 부호의 설명*
21: 반도체 기판 22: 베리어 금속막
23: 알루미늄막 24: 난반사막
25: 하드마스크막 26: 알루미늄 배선
27: 선형산화막 28: HDP-FSG막
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 플라즈마 공정시 발생하는 하부의 스트레스를 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.
주지된 바와 같이, 금속배선의 재료로서는 알루미늄(Al)이 주로 이용되어 왔 으며, 최근들어, 구리(Cu)의 이용이 증가되고 있는 추세이다. 이러한 알루미늄 또는 구리 재질의 금속배선은 전기전도도가 매우 우수하고, 아울러, 가공성이 좋기 때문에 소자의 전기적 특성을 확보하는데 매우 유리하다.
한편, 알루미늄 또는 구리 재질의 금속배선은 반도체 제조 공정 동안, 또는, 소자의 동작시에 흐르는 전류 및 이에 기인해서 발생되는 주울 열(joule heating)로 인하여, 필연적으로 전자 이동(electromigration) 또는 외방 확산이 일어나게 되며, 이로 인해, 소자의 전기적 특성에 악영향을 미치게 된다. 특히, 알루미늄 금속배선의 경우에, 전자 이동에 기인해서 보이드(void), 또는, 힐락(hillock)과 같은 현상이 발생됨으로써, 단선(open)과 같은 치명적인 결함이 발생할 수 있으며, 이러한 전자 이동 현상은 금속배선의 선폭 및 두께가 감소됨에 따라 전류 밀도(current density)가 증가되어 더 높은 주울 열 발생이 일어나게 되면서 그 발생 정도는 더욱 심화될 것으로 예상된다.
따라서, 알루미늄 또는 구리 재질의 금속배선을 포함한 대부분의 금속배선은 그 하부에 베리어막(barrier layer)을, 그리고, 상부에 난반사막(Anti Reflective Coating layer)을 배치시킴으로써, 상기 베리어막과 난반사막이 각각 고유의 기능, 예컨데, 상기 베리어막이 배선용 금속막의 접착력 증대 및 기판 실리콘과의 반응을 억제시키도록 기능하고, 난반사막이 식각 프로파일의 유지하도록 기능하도록 하는 것 이외에, 부가적으로 전자 이동에 의한 금속이온 이동 및 확산에 기인하는 문제들을 최대한 감소시키는 기능을 하도록 하고 있다.
도 1은 알루미늄 배선을 포함한 종래의 반도체 소자 제조방법을 설명하기 위 한 공정 단면도이다.
도시된 바와 같이, 반도체기판(11)상에 베리어 금속막(12), 알루미늄막(13) 및 난반사막(14)을 차례로 형성한다. 그런다음, 상기 난반사막(14), 알루미늄막(13) 및 베리어 금속막(12)을 패터닝하여 알루미늄 배선(15)을 형성한다.
다음으로, 상기 결과물 상에 알루미늄 배선(15)을 덮도록 플라즈마 공정을 이용해서 층간절연막으로 HDP-FSG막(16)을 형성한다.
그러나, 전술한 바와 같은 종래의 반도체 소자 제조 방법은 다음과 같은 문제점이 있다.
첫째, 소자가 점점 더 고집적화 됨에 따라, 상기 알루미늄 배선 형성시, 원하는 크기의 패턴을 구현 하기 어렵고, 폴리머(polymer)가 남는 문제점이 있다.
둘째, 층간 절연막으로 플라즈마를 적용하는 HDP-FSG막(16)을 이용하는 경우, 상기 막의 증착 초기에는, 도 2에 도시된 바와 같이, 상기 HDP-FSG막(16)이 알루미늄배선(15)의 탑(Top) 부위에는 많이 증착되는 반면, 스퍼터링(Sputtering)이 일어나는 측벽을 따라서는 얇게 증착된다. 이때, 측벽쪽 상기 HDP-FSG막(16) 속에서는 전공과 홀 페어(electron-hole pair)가 형성되어 도체(Conductor)의 성격을 가지게 된다.
이 때문에, 플라즈마 공정이 진행되는 동안 플라즈마 차아지(plasma charge:17)가 상기 알루미늄 배선(15)과 그 측벽에 형성된 HDP-FSG막(16)을 따라 흐르게 되며, 그래서 게이트 산화막에 어택(Attack)을 주어, 결국, 트랜지스터의 퇴화(Degradation)을 유발하게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 알루미늄 배선 형성시의 식각 프로파일을 유지하면서, 폴리머(polymer) 발생을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 층간 절연막 물질인 HDP-FSG막 증착시의 플라즈마 데미지 발생을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명은, 반도체 기판 상에 베리어 금속막, 알루미늄막 및 난반사막을 차례로 형성하는 단계; 상기 난반사막 상에 하드마스크 물질로서 O3 USG막을 증착하는 단계; 상기 O3 USG로 이루어진 하드마스크막과 그 아래의 난반사막, 알루미늄막 및 베리어 금속막을 패터닝하는 단계; 상기 단계까지의 기판 결과물 상에 O3 USG막으로 이루어진 선형산화막을 증착하는 단계; 및 상기 선형산화막 상에 층간절연막으로서 HDP-FSG막을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 O3 USG막은 SACVD 또는 APCVD 공정으로 증착하며, 특히, 상기 선형산화막용 O3 USG막은 400∼430℃에서 500∼1000Å의 두께로 증착한다.
본 발명에 따르면, 하드마스크로서 O3 USG막을 이용함으로써 식각 마진을 확보하면서 폴리머를 안정적으로 제거할 수 있으며, 또한, 층간절연막 물질인 HDP-FSG막의 증착전에 O3 USG막으로된 선형산화막을 증착해 줌으로써 상기 HDP-FSG막 증착시의 플라즈마 데미지의 발생을 효과적으로 방지할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 소정의 하부패턴들(도시안됨)이 형성된 반도체 기판(21)상에 베리어금속막(22)과 알루미늄막(23)을 차례로 각각 100~300Å 및 3000~9000Å의 두께로 형성한다. 그런다음, 상기 결과물 상에 난반사막(24)을 증착한다. 이때, 난반사막(24)으로서는 TiN/Ti 또는 SiON 등과 같은 물질막을 이용하며, 각각, 300~1000Å, 100~300Å 및 200~1000Å의 두께로 증착한다.
이어서, 상기 난반사막(24) 상에 플라즈마 공정을 사용하지 않은 03 USG 물질로 이루어진 하드마스크막(25)을 증착한다. 여기서, 상기 03 USG 물질막은 SACVD 또는 APCVD 공정을 이용하여 TEOS(Tetra-ethyl-ortho-silicate) 가스를 O3(Ozone)를 촉매로 이용한 반응으로 형성한다.
도 3b를 참조하면, 공지의 공정에 따라 하드마스크막(25)을 패터닝한 후, 상기 패터닝된 하드마스크막(25)을 난반사막(24)과 식각 장벽으로 이용해서, 알루미늄막(23) 및 베리어 금속막(22)을 차례로 식각하고, 이를 통해, 알루미늄 배선(26)을 형성한다. 여기서, 하드마스크막(25)으로서는 O3 USG막을 이용함으로써, 기존의 포토레지스트만 사용할 경우 부족했던 식각 마진을 확보할 수 있으며, 또한, 폴리 머를 안정적으로 제거할 수 있다.
도 3c를 참조하면, 상기 알루미늄 배선(26)이 형성된 기판 결과물 상에 O3 USG막으로 이루어진 선형산화막(27)을 증착한다. 이때, 상기 선형산화막 물질인 O3 USG막은 400~430℃에서 500~1000Å의 두께로 증착한다.
도 3d를 참조하면, 선형산화막(27) 상에 층간절연막으로서 HDP-FSG막(28)을 증착한다. 여기서 본 발명은 상기 HDP-FSG막(28)의 증착전에 플라즈마 공정을 이용하지 않는 O3 USG막으로된 선형산화막(27)을 증착하였기 때문에, 상기 선형 산화막(27)이 HDP-FSG막(28)증착 초기 알루미늄의 배선(26)의 측벽에 형성된 HDP-FSG막(28)을 따라 발생하는 플라즈마 데미지를 방지 할 수 있으며, 그래서, 플라즈마 데미지에 의한 소자 특성 저하를 방지할 수 있다.
이 후, 도시하지는 않았으나, HDP-FSG막(28) 표면의 평탄화를 포함한 공지된 일련의 후속공정을 차례로 수행하여 본 발명에 따른 반도체 소자를 완성한다.
이상에서와 같이, 본 발명은 하드마스크로서 O3 USG막을 이용함으로써 식각 마진을 확보하면서 폴리머를 안정적으로 제거할 수 있어 미세패턴을 구현할 수 있다.
또한, 본 발명은 층간절연막 물질인 HDP-FSG막의 증착전에 O3 USG막으로된 선형산화막을 증착해 줌으로써 상기 HDP-FSG막 증착시의 플라즈마 데미지의 발생을 방지할 수 있으며, 나아가, 소자 특성을 향상시킬수 있다.
기타 본 발명은 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.

Claims (5)

  1. 반도체 기판 상에 베리어 금속막, 알루미늄막 및 난반사막을 차례로 형성하는 단계;
    상기 난반사막 상에 하드마스크막을 증착하는 단계;
    상기 하드마스크막과 그 아래의 난반사막, 알루미늄막 및 베리어 금속막을 패터닝하는 단계;
    상기 하드마스크막과 난반사막, 알루미늄막 및 베리어 금속막이 패터닝된 기판 결과물 상에 선형산화막을 증착하는 단계; 및
    상기 선형산화막 상에 층간절연막을 형성하는 단계를 포함하며,
    상기 하드마스크막 및 상기 선형산화막은 O3 USG막으로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 하드마스크막 및 선형상화막은 SACVD 또는 APCVD 공정으로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 선형산화막은 400∼430℃에서 500∼1000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 층간절연막은 HDP-FSG막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020030045247A 2003-07-04 2003-07-04 반도체 소자의 제조방법 KR101006502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030045247A KR101006502B1 (ko) 2003-07-04 2003-07-04 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030045247A KR101006502B1 (ko) 2003-07-04 2003-07-04 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20050003757A KR20050003757A (ko) 2005-01-12
KR101006502B1 true KR101006502B1 (ko) 2011-01-10

Family

ID=37218815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030045247A KR101006502B1 (ko) 2003-07-04 2003-07-04 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101006502B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010011A (ko) * 1999-07-15 2001-02-05 윤종용 반도체장치의 제조방법
KR100289655B1 (ko) * 1998-06-30 2001-05-02 박종섭 반도체소자의금속배선형성방법
KR100365753B1 (ko) * 2000-12-28 2002-12-26 주식회사 하이닉스반도체 반도체 소자의 금속배선 층간절연막 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289655B1 (ko) * 1998-06-30 2001-05-02 박종섭 반도체소자의금속배선형성방법
KR20010010011A (ko) * 1999-07-15 2001-02-05 윤종용 반도체장치의 제조방법
KR100365753B1 (ko) * 2000-12-28 2002-12-26 주식회사 하이닉스반도체 반도체 소자의 금속배선 층간절연막 형성방법

Also Published As

Publication number Publication date
KR20050003757A (ko) 2005-01-12

Similar Documents

Publication Publication Date Title
US7037836B2 (en) Method of manufacturing a semiconductor device without oxidized copper layer
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
US7557038B2 (en) Method for fabricating self-aligned contact hole
KR100529676B1 (ko) 듀얼 다마신 패턴을 형성하는 방법
KR19980070785A (ko) 반도체 장치 및 그 제조 방법
KR101006502B1 (ko) 반도체 소자의 제조방법
US7341955B2 (en) Method for fabricating semiconductor device
KR101180977B1 (ko) 콘택 형성 동안에 콘택홀 폭 증가를 방지하는 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100664339B1 (ko) 반도체 소자의 금속배선 형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100661220B1 (ko) 듀얼 절연막을 이용한 금속 배선 형성 방법
KR100268515B1 (ko) 접촉구형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100774642B1 (ko) 반도체 소자의 구리배선 형성방법
KR100642917B1 (ko) 반도체 소자의 금속배선 형성방법
KR0157876B1 (ko) 반도체 소자의 배선 제조방법
KR100547242B1 (ko) 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법
KR20050069598A (ko) 반도체 소자의 배선 제조 방법
US20090001581A1 (en) Metal line of semiconductor device and method of forming the same
KR100571408B1 (ko) 반도체 소자의 듀얼 다마신 배선 제조 방법
KR100588640B1 (ko) 반도체 소자 제조방법
CN112838048A (zh) 互连结构以及其制作方法
KR20060030200A (ko) 반도체 장치의 금속 배선층 형성 방법
KR20060029379A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 10