JP5380901B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5380901B2
JP5380901B2 JP2008124583A JP2008124583A JP5380901B2 JP 5380901 B2 JP5380901 B2 JP 5380901B2 JP 2008124583 A JP2008124583 A JP 2008124583A JP 2008124583 A JP2008124583 A JP 2008124583A JP 5380901 B2 JP5380901 B2 JP 5380901B2
Authority
JP
Japan
Prior art keywords
film
wiring
insulating film
conductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008124583A
Other languages
English (en)
Other versions
JP2009277683A (ja
Inventor
隆宏 河野
深一 秋山
宏文 綿谷
保 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008124583A priority Critical patent/JP5380901B2/ja
Priority to US12/366,020 priority patent/US8669177B2/en
Publication of JP2009277683A publication Critical patent/JP2009277683A/ja
Application granted granted Critical
Publication of JP5380901B2 publication Critical patent/JP5380901B2/ja
Priority to US14/160,951 priority patent/US9123728B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、特に、銅を含む配線を有する半導体装置及びその製造方法に関する。
近時、半導体装置の高速化、大集積化の要求に伴い、半導体装置における多層配線の低抵抗化、低容量化がますます重要な課題になってきている。これまで、多層配線の低抵抗化には、配線材料に銅（Ｃｕ）を用いることが行われている。また、多層配線の低容量化には、配線が埋め込まれる層間絶縁膜として、シリコン酸化膜やシリコン窒化膜より比誘電率の低い低誘電率絶縁膜を用いることが行われている。
このように配線材料にＣｕを用い、層間絶縁膜に低誘電率絶縁膜を用いた配線構造では、エレクトロマイグレーション耐性やストレスマイグレーション耐性に代表される配線の信頼性を向上することが極めて重要になっている。
特開２００６−２２９２０７号公報 特開２００４−２２８４４５号公報 特開２００２−２４６３９１号公報 特開２００４−３４９５７２号公報 A. Sakata et al., "Reliability Improvement by Adopting Ti-barrier Metal for Porous Low-k ILD Structure", Proceedings of International Interconnect Technology Conference (2006), p.101〜103
しかしながら、配線材料にＣｕを用い、層間絶縁膜に低誘電率絶縁膜を用いた従来の配線構造では、配線抵抗を低く維持するとともに、エレクトロマイグレーション耐性及びストレスマイグレーション耐性の両耐性をともに良好なものとすることは困難であった。
本発明の目的は、Ｃｕを含む配線について、配線抵抗を低く維持しつつ、しかも、ストレスマイグレーション耐性の劣化を伴うことなく、エレクトロマイグレーション耐性を向上し得る半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、半導体基板の上方に形成された絶縁膜と、前記絶縁膜内に形成されたＣｕを含む導電体と、前記絶縁膜と前記導電体の間に形成されたＴｉを含む第１の金属膜と、前記第１の金属膜と前記導電体との間に形成されたＴａを含む第２の金属膜とから成る積層膜とを有し、前記導電体の表面に、ＴｉとＳｉとを含む層が形成されていることを特徴とする半導体装置が提供される。
また、本発明の他の観点によれば、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜内に、Ｔｉを含む第１の金属膜と、前記第１の金属膜上に形成されたＴａを含む第２の金属膜とから成る積層膜を介して、Ｃｕを含む導電体を形成する工程と、前記第１の金属膜に含まれるＴｉを前記導電体の表面に拡散させて析出させる熱処理と、前記熱処理の後に前記導電体の表面をシリコン含有ガスに晒すシリル化処理とを行うことにより、前記導電体の表面に、ＴｉとＳｉとを含む層を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、絶縁膜内に、Ｔｉを含む第１の金属膜と、第１の金属膜とは異なる第２の金属膜とから成る積層膜を介して、Ｃｕを含む導電体を形成し、第１の金属膜に含まれるＴｉを導電体の表面に拡散させて析出させる熱処理と、導電体の表面をシリコン含有ガスに晒すシリル化処理とを行うことにより、導電体の表面に、ＴｉとＳｉとを含む層を形成するので、配線抵抗を低く維持しつつ、しかも、ストレスマイグレーション耐性の劣化を伴うことなく、エレクトロマイグレーション耐性を向上することができる。
［提案されている技術］
提案されているＣｕより成る配線を有する半導体装置の製造方法（その１）について図１８乃至図２２を用いて説明する。図１８乃至図２２はＣｕより成る配線を有する半導体装置の製造方法（その１）を示す工程断面図である。
まず、トランジスタ等の能動素子（図示せず）が形成された半導体基板１００上に、低誘電率絶縁膜より成る層間絶縁膜１０２を形成する。
次いで、層間絶縁膜１０２上に、キャップ膜１０４を形成する（図１８（ａ）参照）。
次いで、フォトリソグラフィ及びドライエッチングにより、キャップ膜１０４及び層間絶縁膜１０２に配線溝１０６を形成する（図１８（ｂ）参照）。
次いで、配線溝１０６の側面及び底面並びにキャップ膜１０４上に、スパッタ法により、タンタル（Ｔａ）系材料より成るバリアメタル膜１０８を形成する（図１８（ｃ）参照）。Ｔａ系材料より成るバリアメタル膜１０８としては、Ｔａ膜、窒化タンタル（ＴａＮ）膜、又はＴａ膜とＴａＮ膜との積層膜を形成する。バリアメタル膜１０８は、後述する配線１１４中のＣｕが層間絶縁膜中に拡散するのを防止するためのものである。
次いで、バリアメタル膜１０８上に、スパッタ法により、Ｃｕ膜より成るシード膜１１０を形成する（図１９（ａ）参照）。シード膜１１０は、電気めっき法によりＣｕ膜１１２を形成する際に、電極として機能するものである。
次いで、シード膜１１０上に、電気めっき法により、Ｃｕ膜１１２を形成する。これにより、配線溝１０６内をＣｕ膜１１２で埋め込む（図１９（ｂ）参照）。
次いで、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、キャップ膜の表面が露出するまで、Ｃｕ膜１１２及びバリアメタル膜１０８を研磨する。こうして、Ｃｕより成る配線１１４が配線溝１０６内に埋め込まれる（図１９（ｃ）参照）。
次いで、配線１１４上及びキャップ膜１０４上に、バリア絶縁膜１１６を形成する。バリア絶縁膜１１６は、配線１１４中のＣｕが層間絶縁膜中に拡散するのを防止するためのものである。
次いで、バリア絶縁膜１１６上に、低誘電率絶縁膜より成る層間絶縁膜１１８を形成する。
次いで、層間絶縁膜１１８上に、低誘電率絶縁膜より成る層間絶縁膜１２０を形成する。
次いで、層間絶縁膜１２０上に、キャップ膜１２２を形成する（図２０（ａ）参照）。
次いで、フォトリソグラフィ及びドライエッチングにより、キャップ膜１２２、層間絶縁膜１２０、及び層間絶縁膜１１８に、コンタクトホール１２４を形成する（図２０（ｂ）参照）。
次いで、フォトリソグラフィ及びドライエッチングにより、キャップ膜１２２及び層間絶縁膜１２０に、コンタクトホール１２４の上部に接続された配線溝１２６を形成すると同時に、配線１１４上のバリア絶縁膜１１６を除去し、コンタクトホール１２４を配線１１４に到達させる（図２０（ｃ）参照）。
次いで、コンタクトホール１２４の側面（又は底面及び側面）、配線溝１２６の底面及び側面並びにキャップ膜１２２上に、スパッタ法により、Ｔａ系材料より成るバリアメタル膜１２８を形成する（図２１（ａ）参照）。Ｔａ系材料より成るバリアメタル膜１２８としては、Ｔａ膜、ＴａＮ膜、又はＴａ膜とＴａＮ膜との積層膜を形成する。バリアメタル膜１２８は、後述する導体プラグ１３４及び配線１３６中のＣｕが層間絶縁膜中に拡散するのを防止するためのものである。
次いで、バリアメタル膜１２８上に、スパッタ法により、Ｃｕ膜より成るシード膜１３０を形成する（図２１（ｂ）参照）。シード膜１３０は、電気めっき法によりＣｕ膜１３２を形成する際に、電極として機能するものである。
次いで、シード膜１３０上に、電気めっき法により、Ｃｕ膜１３２を形成する。これにより、配線溝１２６内及びコンタクトホール１２４内をＣｕ膜１３２で埋め込む（図２１（ｃ）参照）。
次いで、ＣＭＰ法により、キャップ膜１２２の表面が露出するまで、Ｃｕ膜１３２及びバリアメタル膜１２８を研磨する。こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ１３４がコンタクトホール１２４内に埋め込まれ、Ｃｕより成る配線１３６が配線溝１２６内に埋め込まれる（図２２（ａ）参照）。導体プラグ１３４及び配線１３６は一体的に形成される。
次いで、配線１３６上及びキャップ膜１２２上に、バリア絶縁膜１３８を形成する（図２２（ｂ）参照）。バリア絶縁膜１３８は、導体プラグ１３４及び配線１３６中のＣｕが層間絶縁膜中に拡散するのを防止するためのものである。
こうして形成される配線構造において、層間絶縁膜として用いられる低誘電率絶縁膜、特に多孔質の低誘電率絶縁膜は、配線溝やコンタクトホールを形成するためのドライエッチングによりダメージを受けると、吸湿しやすくなることが知られている（非特許文献１を参照）。上述のようにＴａ系材料より成るバリアメタル膜を用いた場合には、低誘電率絶縁膜中に蓄積された水分により、バリアメタル膜とＣｕより成る配線との界面が酸化される現象が発生する。この結果、Ｃｕより成る配線のエレクトロマイグレーション耐性が劣化してしまう。
層間絶縁膜として低誘電率絶縁膜を用いた場合においても良好なエレクトロマイグレーション耐性を実現する技術としては、チタン（Ｔｉ）より成るバリアメタル膜を用いる技術が提案されている（特許文献１、非特許文献１を参照）。
Ｔｉより成るバリアメタル膜を用いた場合には、バリアメタル膜とＣｕより成る配線との界面が酸化され難くなること等により、良好なエレクトロマイグレーション耐性を得ることができる。その一方で、配線となるＣｕ膜を形成した後に３５０〜４５０℃程度の熱が加わると、バリアメタル膜中のＴｉがＣｕ膜中に拡散し、配線抵抗が上昇してしまうことが知られている。
また、Ｔａ系材料より成るバリアメタル膜を用いた場合において、良好なエレクトロマイグレーション耐性を実現するべく、Ｃｕより成る配線とバリア絶縁膜との界面にシリコン（Ｓｉ）を含む界面層を形成する技術が提案されている。
提案されている半導体装置の製造方法（その２）について図２３を用いて説明する。
まず、図１８乃至図２２に示す半導体装置の製造方法と同様にして、配線溝１２６に埋め込まれたＣｕより成る配線１３６までを形成する（図２３（ａ）参照）。
次いで、バリア絶縁膜１３８を形成する前に、配線１３６の表面をシランガスに晒す。
次いで、配線１３６上及びキャップ膜１２２上に、バリア絶縁膜１３８を形成する（図２３（ｂ）参照）。
こうして、バリア絶縁膜１３８を形成する前に配線１３６表面をシランガスに晒すことにより、配線１３６の表面には、図２３（ｂ）に示すように、Ｓｉを含む界面層１４０が形成される。なお、第１層目の配線１１４の表面にも、第２層目の配線１３６と同様にしてＳｉを含む界面層を形成してもよい。
図２４は、上述した提案されている技術を用いて形成されたＣｕ配線について諸特性を比較して示したグラフである。図２４（ａ）では、Ｔａ系材料より成るバリアメタル膜を用いた図１８乃至図２２に示す場合、Ｔｉより成るバリアメタル膜を用いた場合、及びＴａ系材料より成るバリアメタル膜を用い、配線表面にＳｉを含む界面層を形成した図２３に示す場合の３つの場合について配線抵抗を比較して示している。図２４（ｂ）では、これら３つの場合についてエレクトロマイグレーション寿命を比較して示している。図２４（ｃ）では、これら３つの場合についてストレスマイグレーション不良率を比較して示している。
なお、エレクトロマイグレーション寿命は、２５０℃の温度下にて電流密度２．５ＭＡ／ｃｍ２の電流を流すエレクトロマイグレーション試験により評価した。また、ストレスマイグレーション不良率は、２００℃の温度に５０４時間保持するストレスマイグレーション試験により評価した。
Ｔａ系材料より成るバリアメタル膜を用いた図１８乃至図２２に示す場合には、図２４（ｂ）に示すように、エレクトロマイグレーション耐性が劣化してしまっている。
これに対し、Ｔｉより成るバリアメタル膜を用いた場合には、図２４（ｂ）に示すように、エレクトロマイグレーション耐性は良好なものとなっている。しかしながら、図２４（ａ）に示すように、配線抵抗が大きく上昇してしまっている。
また、Ｔａ系材料より成るバリアメタル膜を用い、配線表面にＳｉを含む界面層を形成した図２３に示す場合には、図２４（ａ）に示すように、配線抵抗は低く維持されている。また、図２４（ｂ）に示すように、エレクトロマイグレーション耐性も良好なものとなっている。しかしながら、図２４（ｃ）に示すように、ストレスマイグレーション耐性が劣化してしまっている。この場合においてストレスマイグレーション耐性が劣化するのは、Ｓｉを含む界面層を形成するためのシランガスに晒す処理に起因していると考えられる。すなわち、Ｃｕより成る配線の表面をシランガス等の還元性ガスに晒すと、配線中のＣｕが拡散し、配線表面の凹凸が大きくなることが知られている。Ｔａ系材料より成るバリアメタル膜を用いた場合には、ＴａとＣｕと密着性が悪いため、特に配線表面の凹凸が大きくなり易い。こうして配線表面に生じた凹凸は、ストレスマイグレーションを誘発するボイドの核形成サイトとなり、ストレスマイグレーション耐性が劣化する一因となっていると考えられる。
このように、上記提案されている技術では、配線抵抗を低く維持するとともに、エレクトロマイグレーション耐性及びストレスマイグレーション耐性の両耐性をともに良好なものとすることは困難であった。
本発明は、Ｃｕより成る配線について、配線抵抗を低く維持しつつ、しかも、ストレスマイグレーション耐性の劣化を伴うことなく、エレクトロマイグレーション耐性を向上するものである。
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図１６を用いて説明する。
（半導体装置）
まず、本実施形態による半導体装置について図１を用いて説明する。図１は、本実施形態による半導体装置の構造を示す断面図である。
図１に示すように、例えばシリコンより成る半導体基板１０には、素子領域を画定する素子分離領域１２が形成されている。
素子分離領域１２により画定された素子領域上には、ゲート絶縁膜１４を介してゲート電極１６が形成されている。
ゲート電極１６の両側の半導体基板１０内には、エクステンションソース／ドレイン構造の浅い領域を構成する不純物拡散領域１８ａ、即ちエクステンション領域が形成されている。
ゲート電極１６の側壁部分には、シリコン酸化膜より成るサイドウォール絶縁膜２０が形成されている。
サイドウォール絶縁膜２０が形成されたゲート電極１６の両側の半導体基板１０内には、エクステンションソース／ドレイン構造の深い領域を構成する不純物拡散領域１８ｂが形成されている。浅い不純物拡散領域１８ａと深い不純物拡散領域１８ｂとにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層１８が構成されている。
ゲート電極１６上及びソース／ドレイン拡散層１８上には、例えばニッケルシリサイドより成る金属シリサイド膜２２が形成されている。
こうして、ゲート電極１６とソース／ドレイン拡散層１８とを有するトランジスタ２４が形成されている。
トランジスタ２４が形成された半導体基板１０上には、例えばシリコン窒化膜より成る絶縁膜２６が形成されている。
絶縁膜２６上には、例えばシリコン酸化膜より成る絶縁膜２８が形成されている。
絶縁膜２８、２６には、ソース／ドレイン拡散層１８に達するコンタクトホール３０が形成されている。
コンタクトホール３０内には、例えば窒化チタン（ＴｉＮ）膜より成るバリアメタル膜３２が形成されている。
バリアメタル膜３２が形成されたコンタクトホール３０内には、例えばタングステンより成る導体プラグ３４が埋め込まれている。
導体プラグ３４が埋め込まれた絶縁膜２８上には、低誘電率絶縁膜より成る層間絶縁膜３６が形成されている。層間絶縁膜３６としては、例えば塗布型の多孔質膜より成る低誘電率絶縁膜が用いられている。なお、本明細書において低誘電率絶縁膜とは、シリコン酸化膜より比誘電率の低い絶縁膜、すなわち比誘電率が４よりも小さい絶縁膜を意味する。
層間絶縁膜３６上には、例えばＳｉＮ膜又はＳｉＣ膜より成るキャップ膜３８が形成されている。キャップ膜３８の膜厚は、例えば１０〜１００ｎｍ程度とする。
キャップ膜３８及び層間絶縁膜３６には、導体プラグ３４に接続された配線溝４０が形成されている。
配線溝４０内、すなわち配線溝４０の側面及び底面には、Ｔｉ膜４２が形成されている。配線溝４０の側面及び底面におけるＴｉ膜４２の膜厚は、例えば０．５〜１０ｎｍ程度とする。
配線溝４０内のＴｉ膜４２上には、Ｔａ膜４４が形成されている。配線溝４０の側面及び底面におけるＴａ膜４４の膜厚は、例えば３〜２０ｎｍ程度とする。
こうして、配線溝４０の側面及び底面に、Ｔｉ膜４２とＴａ膜４４との積層膜より成るバリアメタル膜４６が形成されている。バリアメタル膜４６は、後述の配線５０中のＣｕが層間絶縁膜中に拡散するのを防止するためのものである。
バリアメタル膜４６が形成された配線溝４０内には、Ｃｕ膜４８が埋め込まれている。
こうして、配線溝４０内に、Ｃｕより成る配線５０が埋め込まれている。配線５０は、導体プラグ３４に接続されている。
配線５０上及びキャップ膜３８上には、例えばＳｉＣＮ膜又はＳｉＣＯ膜より成るバリア絶縁膜５２が形成されている。バリア絶縁膜５２の膜厚は、例えば１０〜１００ｎｍ程度とする。バリア絶縁膜５２は、配線５０中のＣｕが層間絶縁膜中に拡散するのを防止するためのものである。
配線５０とバリア絶縁膜５２との界面、すなわち配線５０の表面には、ＴｉとＳｉとを含む界面層５４が形成されている。界面層５４に含まれるＴｉは、後述するように、バリアメタル膜４６のＴｉ膜４２中のＴｉを熱処理により配線５０表面に拡散させて析出させることにより供給されたものである。また、界面層５４に含まれるＳｉは、後述するように、配線５０表面をシリコン含有ガスに晒すことにより供給されたものである。なお、界面層５４は、連続的に膜状に形成されていてもよいし、互いに分離された島状に形成されていてもよい。本明細書にいう界面層、すなわちＴｉとＳｉとを含む層は、連続的に膜状に形成されたもののほか、互いに分離された島状に形成されたものも含むものとする。
バリア絶縁膜５２上には、低誘電率絶縁膜より成る層間絶縁膜５６が形成されている。層間絶縁膜５６としては、例えばＳｉＯＣ膜より成る低誘電率絶縁膜が用いられている。
層間絶縁膜５６上には、低誘電率絶縁膜より成る層間絶縁膜５８が形成されている。層間絶縁膜５８としては、例えば塗布型の多孔質膜より成る低誘電率絶縁膜が用いられている。
層間絶縁膜５８上には、例えばＳｉＮ膜又はＳｉＣ膜より成るキャップ膜６０が形成されている。キャップ膜６０の膜厚は、例えば１０〜１００ｎｍ程度とする。
層間絶縁膜５６及びバリア絶縁膜５２には、配線５０に達するコンタクトホール６２が形成されている。
キャップ膜６０及び層間絶縁膜５８には、コンタクトホール６２の上部に接続された配線溝６４が形成されている。
コンタクトホール６２内及び配線溝６４内、すなわち、コンタクトホール６２の側面並びに配線溝６４の側面及び底面には、Ｔｉ膜６６が形成されている。配線溝６４の側面及び底面におけるＴｉ膜６６の膜厚は、例えば０．５〜１０ｎｍ程度とする。
コンタクトホール６２内及び配線溝６４内のＴｉ膜６６上には、Ｔａ膜６８が形成されている。配線溝６４の側面及び底面におけるＴａ膜６８の膜厚は、例えば３〜２０ｎｍ程度とする。
こうして、コンタクトホール６２の側面並びに配線溝６４の側面及び底面に、Ｔｉ膜６６とＴａ膜６８との積層膜より成るバリアメタル膜７０が形成されている。バリアメタル膜７０は、後述の導体プラグ７４及び配線７６中のＣｕが層間絶縁膜中に拡散するのを防止するためのものである。なお、後述するように、Ｔａ膜６８をスパッタ法により成膜する際の条件として、堆積とエッチングとが同時に進行する条件を用いている。このため、コンタクトホール６２の底部には、バリアメタル膜７０が形成されていない。これにより、配線５０と導体プラグ７４との間で良好なコンタクトを得ることができる。
バリアメタル膜７０が形成されたコンタクトホール６２内及び配線溝６４内には、Ｃｕ膜７２が埋め込まれている。
こうして、コンタクトホール６２内にＣｕより成る導体プラグ７４が埋め込まれ、配線溝６４内にＣｕより成る配線７６が埋め込まれている。導体プラグ７４及び配線７６は、一体的に形成されている。配線７６は、導体プラグ７４を介して配線５０に電気的に接続されている。
配線７６上及びキャップ膜６０上には、例えばＳｉＣＮ膜又はＳｉＣＯ膜より成るバリア絶縁膜７８が形成されている。バリア絶縁膜７８は、導体プラグ７４及び配線７６中のＣｕが層間絶縁膜中に拡散するのを防止するためのものである。
配線７６とバリア絶縁膜７８との界面、すなわち配線７６の表面には、ＴｉとＳｉとを含む界面層８０が形成されている。界面層８０に含まれるＴｉは、バリアメタル膜７０のＴｉ膜６６中のＴｉを熱処理により配線７６表面に拡散させて析出させることにより供給されたものである。また、界面層８０に含まれるＳｉは、配線７６表面をシリコン含有ガスに晒すことにより供給されたものである。界面層８０は、連続的に膜状に形成されていてもよいし、互いに分離された島状に形成されていてもよい。
バリア絶縁膜７８上には、図示しない配線が更に形成されている。
こうして、Ｃｕより成る配線５０、７６を有する本実施形態による半導体装置が構成されている。
このように、本実施形態による半導体装置では、Ｔｉ膜とＴａ膜との積層膜より成るバリアメタル膜４６、７０が用いられ、Ｃｕより成る配線５０、７６の表面には、ＴｉとＳｉとを含む界面層５４、８０が形成されている。
配線５０、７６の表面に形成されたＴｉとＳｉとを含む界面層５４、８０により、本実施形態では、配線５０、７６とバリア絶縁膜５２、７８との密着性を高めることができる。また、バリアメタル膜４６、７０がＴｉ膜とＴａ膜との積層膜とにより構成されているため、Ｃｕより成る配線５０、７６中に拡散するＴｉの濃度を低く抑えることができる。このため、本実施形態によれば、Ｃｕより成る配線５０、７６について、配線抵抗を低く維持するとともに、しかも、エレクトロマイグレーション耐性の劣化を伴うことなく、ストレスマイグレーション耐性を大幅に向上することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図２乃至図１１を用いて説明する。図２乃至図１１は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、例えばシリコンより成る半導体基板１０内に、イオン注入法により、Ｎ型ウェル及びＰ型ウェル（ともに図示せず）を適宜形成する。半導体基板１０としては、例えば面方位が（１００）のＰ型シリコン基板を用いる。
次いで、半導体基板１０に、例えばＳＴＩ法により、素子領域を画定する素子分離領域１２を形成する。ＳＴＩ法により素子分離領域１２を形成する場合、ドライエッチングにより半導体基板１０に素子分離用のトレンチを形成する。次いで、このトレンチ内をＣＶＤ法により絶縁膜で埋め込む。次いで、トレンチを埋め込む絶縁膜をＣＭＰ法により平坦化し、絶縁膜より成る素子分離領域１２を形成する。
次いで、例えばイオン注入法により、半導体基板１０内にチャネル用のドーパント不純物を導入した後、導入したドーパント不純物を活性化するための熱処理を行う。
次いで、全面に、例えばＣＶＤ法により、ゲート絶縁膜１４を形成する。
次いで、全面に、例えばＣＶＤ法により、ポリシリコン膜１６を形成する。この後、例えばイオン注入法により、ポリシリコン膜１６内にドーパント不純物を導入する。
次いで、フォトリソグラフィ及びドライエッチングによりポリシリコン膜１６をパターニングし、ポリシリコン膜より成るゲート電極１６を形成する（図２（ａ）参照）。
次いで、例えばイオン注入法により、ゲート電極１６をマスクとして、ゲート電極１６の両側の半導体基板１０内にドーパント不純物を導入する。こうして、ゲート電極１６の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の浅い領域を構成する不純物拡散領域１８ａ、即ちエクステンション領域が形成される（図２（ｂ）参照）。
次いで、全面に、例えばＣＶＤ法によりシリコン酸化膜２０を形成し、ドライエッチングによりこのシリコン酸化膜２０を異方性エッチングする。こうして、ゲート電極１６の側壁部分に、シリコン酸化膜から成るサイドウォール絶縁膜２０が形成される（図２（ｃ）参照）。
次いで、例えばイオン注入法により、ゲート電極１６及びサイドウォール絶縁膜２０をマスクとして、半導体基板１０内にドーパント不純物を導入する。こうして、側壁部分にサイドウォール絶縁膜２０が形成されたゲート電極１６の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の深い領域を構成する不純物拡散領域１８ｂが形成される。浅い不純物拡散領域１８ａと深い不純物拡散領域１８ｂとにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層１８が構成される（図３（ａ）参照）。
次いで、ゲート電極１６及びソース／ドレイン拡散層１８に導入されたドーパント不純物を活性化するための熱処理を行う。
こうして、ゲート電極１６とソース／ドレイン拡散層１８とを有するトランジスタ２４が形成される。
次いで、例えば弗酸処理により、ゲート電極１６及びソース／ドレイン拡散層１８の表面に形成された自然酸化膜を除去する。
次いで、全面に、例えばＰＶＤ法により、白金（Ｐｔ）を含むニッケル（Ｎｉ）膜（図示せず）を形成する。
次いで、全面に、例えばＰＶＤ法により、ＴｉＮ膜より成るキャップ膜（図示せず）を形成する。
次いで、シリサイド化のための第１回目の熱処理として、例えばＲＴＡ（Rapid Thermal Annealing）法による熱処理を行う。
次いで、例えば硫酸と過酸化水素水との混合液を用いたウェットエッチングにより、キャップ膜及び絶縁膜上の未反応のＮｉ膜を選択的に除去する。
次いで、シリサイド化のための第２回目の熱処理として、例えばＲＴＡ法による熱処理を行う。
こうして、サリサイドプロセスにより、ゲート電極１６の上部及びソース／ドレイン拡散層１８の上部に、ニッケルシリサイド膜より成る金属シリサイド膜２２が形成される（図３（ｂ）参照）。
次いで、全面に、例えばプラズマＣＶＤ法により、シリコン窒化膜より成る絶縁膜２６を形成する。
次いで、全面に、例えばプラズマＣＶＤ法により、シリコン酸化膜より成る絶縁膜２８を形成する。
次いで、例えばＣＭＰ法により絶縁膜２８を研磨して絶縁膜２８を平坦化する（図３（ｃ）参照）。
次いで、フォトリソグラフィ及びドライエッチングにより、絶縁膜２８、２６に、ソース／ドレイン拡散層１８に達するコンタクトホール３０を形成する（図４（ａ）参照）。
次いで、全面に、例えばＰＶＤ法により、例えばＴｉＮ膜より成るバリアメタル膜３２を形成する。
次いで、全面に、例えばＣＶＤ法により、例えばタングステン膜３４を形成する。
次いで、例えばＣＭＰ法により、絶縁膜２８の表面が露出するまでタングステン膜３４及びバリアメタル膜３２を研磨する。これにより、コンタクトホール３０内に、タングステン膜より成る導体プラグ３４が埋め込まれる（図４（ｂ）参照）。
次いで、導体プラグ３４が埋め込まれた絶縁膜２８上に、低誘電率絶縁膜より成る層間絶縁膜３６を形成する。層間絶縁膜３６としては、例えば塗布型の多孔質膜より成る低誘電率絶縁膜を形成する。
次いで、全面に、例えばＣＶＤ法により、ＳｉＮ膜又はＳｉＣ膜より成るキャップ膜３８を形成する（図４（ｃ）参照）。キャップ膜３８の膜厚は、例えば１０〜１００ｎｍ程度とする。
次いで、フォトリソグラフィ及びドライエッチングにより、キャップ膜３８及び層間絶縁膜３６に、導体プラグ３４に接続された配線溝４０を形成する（図５（ａ）参照）。
次いで、配線溝４０の側面及び底面並びにキャップ膜３８上に、例えばロングスロースパッタ法により、Ｔｉ膜４２を形成する。Ｔｉ膜４２の膜厚は、例えば０．５〜１０ｎｍ程度とする。Ｔｉ膜４２の成膜条件は、例えば以下の通りとする。ターゲット電力は、例えば０．５〜１８ｋＷとする。基板バイアスは、例えば０〜５００Ｗとする。このような条件を用い、キャップ膜３８上のＴｉ膜４２の膜厚が１０ｎｍとなるようにＴｉ膜４２を形成する。このとき、配線溝４０の側面及び底面のＴｉ膜４２の膜厚は、１．０ｎｍ程度となる。
なお、後述するＴｉ膜４２中のＴｉを配線５０表面に拡散させて析出させる際の効率を高くするため、配線溝４０の側面又は底面のＴｉ膜４２は、少なくとも膜厚が０．５ｎｍ以上の部分を有するように形成することが望ましい。
次いで、Ｔｉ膜４２上に、例えばロングスロースパッタ法により、Ｔａ膜４４を形成する。Ｔａ膜４４の厚さは、例えば３〜２０ｎｍ程度とする。Ｔａ膜４４の成膜条件は、例えば次の通りとする。ターゲット電力は、例えば１〜１８ｋＷとする。基板バイアスは、例えば０Ｗとする。なお、Ｔａ膜４４は、後述のＴａ膜６８と同様に２ステップのスパッタリングにより成膜してもよい。
こうして、配線溝４０の側面及び底面並びにキャップ膜３８上に、Ｔｉ膜４２とＴａ膜４４との積層膜より成るバリアメタル膜４６が形成される（図５（ｂ）参照）。
次いで、バリアメタル膜４６上に、例えばスパッタ法により、Ｃｕ膜より成るシード膜４７を形成する（図６（ａ）参照）。シード膜４７の膜厚は、例えば１０〜３００ｎｍ程度とする。シード膜４７は、電気めっき法によりＣｕ膜４８を形成する際に、電極として機能するものである。
次いで、全面に、電気めっき法により、Ｃｕ膜４８を形成する。Ｃｕ膜４８の厚さは、例えば１００〜１５００ｎｍ程度とする。これにより、配線溝４０内をＣｕ膜４８で埋め込む（図６（ｂ）参照）。
次いで、ＣＭＰ法により、キャップ膜３８の表面が露出するまでＣｕ膜４８及びバリアメタル膜４６を研磨し、Ｃｕ膜４８を平坦化する。こうして、Ｃｕより成る配線５０が配線溝４０内に埋め込まれる（図７（ａ）参照）。
次いで、熱処理を行うことにより、Ｔｉ膜４２中のＴｉを配線５０表面に拡散させて析出させる。熱処理温度は、例えば２５６〜４５０℃程度とする。熱処理時間は、例えば１秒〜３０分程度、具体的には１０秒程度とする。この熱処理は、例えば、真空中で行ってもよいし、水素ガス、アンモニアガス、アルゴンガス、ヘリウムガス、窒素ガス又はこれらの混合ガス中で行ってもよい。更には、配線５０及びキャップ膜３８の表面に対してプラズマ処理を行いながら熱処理を行ってもよい。なお、プラズマ処理は、熱処理前又は熱処理後に行ってもよい。プラズマ処理には、例えば、水素ガス、アンモニアガス、アルゴンガス、ヘリウムガス、窒素ガス又はこれらの混合ガスを用いて発生させたプラズマ雰囲気を用いる。
なお、配線５０表面へのＴｉの拡散及び析出は、その後の工程において加わる熱によっても進行し得る。このため、Ｔｉ膜４２中のＴｉを配線５０表面に拡散させて析出させるための熱処理は、必ずしも独立して行う必要はない。
次いで、配線５０表面をシリコン含有ガスに晒すシリル化処理を行う。シリル化処理の処理条件は、例えば次の通りとする。シリコン含有ガスとしては、シラン（ＳｉＨ４）ガスを用いる。処理温度は、２５６〜４５０℃程度とする。処理圧力は、０．１〜１０Ｔｏｒｒ程度とする。処理時間は、１秒〜３分程度とする。
なお、シリル化処理を行う前又は後に、配線５０及びキャップ膜３８の表面に対してプラズマ処理を行ってもよい。プラズマ処理には、例えば、水素ガス、アンモニアガス、アルゴンガス、ヘリウムガス、窒素ガス又はこれらの混合ガスを用いて発生させたプラズマ雰囲気を用いる。
次いで、配線５０上及びキャップ膜３８上に、例えばＣＶＤ法により、例えばＳｉＣＮ膜又はＳｉＣＯ膜より成るバリア絶縁膜５２を形成する（図７（ｂ）参照）。バリア絶縁膜５２の膜厚は、例えば５〜１００ｎｍ程度とする。バリア絶縁膜５２は、例えば、シリル化処理を行った同一反応室内で開放することなく連続的に形成する。
本実施形態では、バリア絶縁膜５２を形成する前に、Ｔｉ膜４２中のＴｉを配線５０表面に拡散させて析出させるための熱処理を行い、配線５０表面をシリコン含有ガスに晒すシリル化処理を行っている。これにより、配線５０とバリア絶縁膜５２との界面、すなわち配線５０表面には、ＴｉとＳｉとを含む界面層５４が形成される（図７（ｂ）参照）。
次いで、バリア絶縁膜５２上に、低誘電率絶縁膜より成る層間絶縁膜５６を形成する。層間絶縁膜５６としては、例えばＳｉＯＣ膜より成る低誘電率絶縁膜を形成する。
次いで、層間絶縁膜５６上に、低誘電率絶縁膜より成る層間絶縁膜５８を形成する。層間絶縁膜５８としては、例えば塗布型の多孔質膜より成る低誘電率絶縁膜を形成する。
次いで、層間絶縁膜５８上に、例えばＳｉＮ膜又はＳｉＣ膜より成るキャップ膜６０を形成する（図８（ａ）参照）。キャップ膜６０の膜厚は、例えば１０〜１００ｎｍ程度とする。
次いで、フォトリソグラフィ及びドライエッチングにより、キャップ膜６０、層間絶縁膜５８、及び層間絶縁膜５６に、コンタクトホール６２を形成する（図８（ｂ）参照）。
次いで、フォトリソグラフィ及びドライエッチングにより、キャップ膜６０及び層間絶縁膜５８に、コンタクトホール６２の上部に接続された配線溝６４を形成すると同時に、配線５０上のバリア絶縁膜５２を除去し、コンタクトホール６２を配線５０に到達させる（図９（ａ）参照）。
なお、コンタクトホール６２の底部の界面層５４は、後述するＴａの堆積とエッチングとが同時に進行するステップで除去される。
次いで、コンタクトホール６２の側面及び底面、配線溝６４の底面及び側面並びにキャップ膜６０上に、例えばロングスロースパッタ法により、Ｔｉ膜６６を形成する。Ｔｉ膜６６の膜厚は、例えば０．５〜１０ｎｍ程度とする。Ｔｉ膜６６の成膜条件は、例えば以下の通りとする。ターゲット電力は、例えば０．５〜１８ｋＷとする。基板バイアスは、例えば０〜５００Ｗとする。このような条件を用い、キャップ膜６０上のＴｉ膜６６の膜厚が１０ｎｍとなるようにＴｉ膜６６を形成する。このとき、コンタクトホール６２の側面若しくは底面、又は配線溝６４の側面若しくは底面のＴｉ膜６６の膜厚は、１．０ｎｍ程度となる。
なお、後述するＴｉ膜６６中のＴｉを配線７６表面に拡散させて析出させる際の効率を高くするため、コンタクトホール６２の側面若しくは底面、又は配線溝６４の側面若しくは底面のＴｉ膜６６は、少なくとも膜厚が０．５ｎｍ以上の部分を有するように形成することが望ましい。
次いで、Ｔｉ膜６６上に、例えばロングスロースパッタ法により、Ｔａ膜６８を形成する。Ｔａ膜６８の厚さは、例えば３〜２０ｎｍ程度とする。
Ｔａ膜６８は、例えば、以下のように、Ｔａの堆積のみが進行する成膜条件を用いたステップ、及びこれに続くＴａの堆積とエッチングとが同時に進行する成膜条件を用いたステップの２ステップのスパッタリングにより成膜する。
まず、Ｔａの堆積のみが進行する最初のステップでは、例えば、ターゲット電力を１〜１８ｋＷ、基板バイアスを０Ｗとした成膜条件を用い、膜厚５〜１０ｎｍのＴａ膜６８を堆積する。
これに続くＴａの堆積とエッチングとが同時に進行するステップでは、例えば、ターゲット電力を１〜１８ｋＷ、基板バイアスを０〜５００Ｗとし、キャップ膜６０上すなわち平坦部において堆積速度Ｖｄが０．７ｎｍ／ｓ、エッチング速度Ｖｅが０．９ｎｍ／ｓとなる成膜条件を用いる。このようにＴａの堆積とエッチングとが同時に進行する条件下では、キャップ膜６０上すなわち平坦部でのＶｄ／Ｖｅ比よりも、配線溝６４又はコンタクトホール６２の底部でのＶｄ／Ｖｅ比が小さくなる。このため、配線溝６４又はコンタクトホール６２の底部のＴｉ膜６６の少なくとも一部がエッチングされ、配線溝６４又はコンタクトホール６２の側面に再付着する。この場合、配線溝６４又はコンタクトホール６２の側面に形成されるＴａ膜６８の表面には、ＴｉとＴａとの混合層となる。これにより、配線７６表面にＴｉを拡散させて析出させる際の効率を高くすることができる。また、コンタクトホール６２の底部のＴｉ膜６６はエッチング除去され、また、コンタクトホール６２の底部にＴａ膜６８は殆ど形成されない。このため、配線５０と導体プラグ７４との間で良好なコンタクトを得ることができる。
こうして、コンタクトホール６２の側面、配線溝６４の側面及び底面並びにキャップ膜６０上に、Ｔｉ膜６６とＴａ膜６８との積層膜より成るバリアメタル膜７０が形成される（図９（ｂ）参照）。
次いで、バリアメタル膜７０上に、例えばスパッタ法により、Ｃｕ膜より成るシード膜７１を形成する（図１０（ａ）参照）。シード膜７１の膜厚は、例えば１０〜３００ｎｍ程度とする。シード膜７１は、電気めっき法によりＣｕ膜７２を形成する際に、電極として機能するものである。
次いで、全面に、電気めっき法により、Ｃｕ膜７２を形成する。Ｃｕ膜７２の厚さは、例えば１００〜１５００ｎｍ程度とする。これにより、コンタクトホール６２内及び配線溝６４内をＣｕ膜７２で埋め込む（図１０（ｂ）参照）。
次いで、ＣＭＰ法により、キャップ膜６０の表面が露出するまでＣｕ膜７２及びバリアメタル膜７０を研磨し、Ｃｕ膜７２を平坦化する。こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７４がコンタクトホール６２内に埋め込まれ、Ｃｕより成る配線７６が配線溝６４内に埋め込まれる（図１１（ａ）参照）。導体プラグ７４及び配線７６は一体的に形成される。
次いで、熱処理を行うことにより、Ｔｉ膜６６中のＴｉを配線７６表面に拡散させて析出させる。熱処理温度は、例えば２５６〜４５０℃程度とする。熱処理時間は、例えば１秒〜３０分程度、具体的には１０秒程度とする。この熱処理は、真空中で行ってもよいし、水素ガス、アンモニアガス、アルゴンガス、ヘリウムガス、窒素ガス又はこれらの混合ガス中で行ってもよい。更には、配線７６及びキャップ膜６０の表面に対してプラズマ処理を行いながら熱処理を行ってもよい。なお、プラズマ処理は、熱処理前又は熱処理後に行ってもよい。プラズマ処理には、例えば、水素ガス、アンモニアガス、アルゴンガス、ヘリウムガス、窒素ガス又はこれらの混合ガスを用いて発生させたプラズマ雰囲気を用いる。
なお、配線７６表面へのＴｉの拡散及び析出は、その後の工程において加わる熱によっても進行し得る。このため、Ｔｉ膜６６中のＴｉを配線７６表面に拡散させて析出させるための熱処理は、必ずしも独立して行う必要はない。
次いで、配線７６表面をシリコン含有ガスに晒すシリル化処理を行う。シリル化処理の処理条件は、例えば次の通りとする。シリコン含有ガスとしては、ＳｉＨ４ガスを用いる。処理温度は、２５６〜４５０℃程度とする。処理圧力は、０．１〜１０Ｔｏｒｒ程度とする。処理時間は、１秒〜３分程度とする。
なお、シリル化処理を行う前又は後に、配線７６及びキャップ膜６０の表面に対してプラズマ処理を行ってもよい。プラズマ処理には、例えば、水素ガス、アンモニアガス、アルゴンガス、ヘリウムガス、窒素ガス又はこれらの混合ガスを用いて発生させたプラズマ雰囲気を用いる。
次いで、配線７６上及びキャップ膜６０上に、例えばＣＶＤ法により、例えばＳｉＣＮ膜又はＳｉＣＯ膜より成るバリア絶縁膜７８を形成する（図１１（ｂ）参照）。バリア絶縁膜７８の膜厚は、例えば５〜１００ｎｍ程度とする。バリア絶縁膜７８は、例えば、シリル化処理を行った同一反応室内で開放することなく連続的に形成する。
本実施形態では、バリア絶縁膜７８を形成する前に、Ｔｉ膜６６中のＴｉを配線７６表面に拡散させて析出させるための熱処理を行い、配線７６表面をシリコン含有ガスに晒すシリル化処理を行っている。これにより、配線７６とバリア絶縁膜７８との界面、すなわち配線７６表面には、ＴｉとＳｉとを含む界面層８０が形成される（図１１（ｂ）参照）。
この後、例えば配線７６を形成したのと同様にして、図示しない配線を更に形成する。
こうして、図１に示す本実施形態による半導体装置が製造される。
このように、本実施形態では、バリアメタル膜４６、７０として、Ｔｉ膜とＴａ膜との積層膜を形成する。更に、本実施形態では、バリア絶縁膜５２、７８を形成する前に、バリアメタル膜４６、７０のＴｉ膜４２、６６中のＴｉを配線５０、７６表面に拡散させて析出させるための熱処理を行い、配線５０、７６表面をシリコン含有ガスに晒すシリル化処理を行う。これにより、配線５０、７６表面にＴｉとＳｉとを含む界面層５４、８０を形成する。
かかる本実施形態によれば、配線５０、７６の表面に形成されたＴｉとＳｉとを含む界面層５４、８０により、配線５０、７６とバリア絶縁膜５２、７８との密着性を高めることができる。これにより、エレクトロマイグレーション耐性の劣化を伴うことなく、ストレスマイグレーション耐性を大幅に向上することができる。また、バリアメタル膜４６、７０としてＴｉ膜とＴａ膜との積層膜を形成するため、Ｃｕより成る配線５０、７６中に拡散するＴｉの濃度を低く抑えることができる。したがって、配線抵抗を低く維持することができる。
こうして、本実施形態によれば、Ｃｕより成る配線５０、７６について、配線抵抗を低く維持するとともに、しかも、エレクトロマイグレーション耐性の劣化を伴うことなく、ストレスマイグレーション耐性を大幅に向上することができる。
ここで、配線５０、７６表面に形成されるＴｉとＳｉとを含む界面層５４、８０について図１２乃至図１５を用いて説明する。図１２及び図１３は、熱処理及びシリル化処理を行った試料についてＳＩＭＳ（Secondary Ion Mass Spectroscopy：二次イオン質量分析法）により深さ方向の組成を分析した結果を示すグラフである。図１４は、Ｃｕ膜とバリア絶縁膜との界面におけるＴｉ強度と熱処理温度との関係を示すグラフである。図１５は、Ｃｕ膜表面をＳｉＨ４ガスに晒した試料及び４ＭＳガスに晒した試料について、ＸＰＳ（X-ray Photoelectron Spectroscopy：Ｘ線光電子分光法）によりＣｕ膜表面のＳｉ強度を測定した結果を示すグラフである。
上述のように熱処理及びシリル化処理を行うことによりＴｉとＳｉとを含む界面層が形成されることを確認するため、試料を用意してＳＩＭＳによる分析を行った。
ＳＩＭＳによる分析を行った試料は、次のようにして用意した。シリコン基板上にシリコン酸化膜を介して、膜厚１５ｎｍのＴｉ膜と、膜厚３ｎｍのＴａ膜と、膜厚６０ｎｍのＣｕ膜と、膜厚３０ｎｍのバリア絶縁膜とを順次積層した。バリア絶縁膜を形成する前には、Ｃｕ膜表面にＴｉを拡散させて析出させるための熱処理と、Ｃｕ膜表面をシランガスに晒すシリル化処理を行った。試料は、Ｔｉを拡散させて析出させるための熱処理の温度を２７４℃に設定した試料と、３６８℃に設定した試料との２種類を用意した。
図１２は、熱処理の温度を２７４℃に設定した試料について深さ方向の組成をＳＩＭＳにより分析した結果を示すグラフである。また、図１３は、熱処理の温度を３６８℃に設定した試料について深さ方向の組成をＳＩＭＳにより分析した結果を示すグラフである。図１２及び図１３において、グラフの横軸は試料の深さに対応する一次イオンの照射時間を示し、縦軸は検出された二次イオンの強度を示している。
図１２及び図１３に示すように、いずれの試料についても、Ｃｕ膜とバリア絶縁膜との界面にＴｉ及びＳｉが検出されている。このことから、Ｃｕ膜の表面には、ＴｉとＳｉとを含む界面層が形成されていることが分かる。
また、いずれの試料においても、バリア絶縁膜との界面付近を除くＣｕ膜中のＴｉ濃度が低く抑えられていることが分かる。本実施形態では、このようにＣｕ膜中のＴｉ濃度が低く抑えられていることにより、配線抵抗が低く維持されていると考えられる。
また、図１２及び図１３を比較すると、熱処理の温度を３６８℃に設定した試料の方が、２７４℃に設定した試料よりもＣｕ膜とバリア絶縁膜との界面におけるＴｉ濃度が高くなっていることが分かる。
上記ＳＩＭＳによる分析結果から、ＴｉとＳｉとを含む界面層がＣｕより成る配線とバリア絶縁膜との界面に形成されることが確認された。
図１４は、上記ＳＩＭＳによる分析結果により得られたＣｕ膜とバリア絶縁膜との界面におけるＴｉ強度を、熱処理の温度すなわち基板温度に対してプロットしたグラフである。
図１４に示すグラフから、熱処理の温度が２５６℃以上で、Ｃｕ膜とバリア絶縁膜との界面にＴｉが拡散して析出し始めることが分かる。したがって、Ｃｕより成る配線表面にＴｉを拡散させて析出させるための熱処理の温度は、２５６℃以上に設定することが望ましい。
なお、配線抵抗を低く維持するためには、Ｃｕより成る配線中にＴｉが過剰に拡散しないようにすることが望ましい。このような観点から、Ｃｕより成る配線表面にＴｉを拡散させて析出させるための熱処理の温度は、４５０℃以下に設定することが望ましい。
また、同様の理由から、Ｃｕより成る配線表面をシリコン含有ガスに晒すシリル化処理についても、処理温度は、２５６℃以上４５０℃以下に設定することが望ましい。
また、上述のように、本実施形態では、バリア絶縁膜を形成する前に、Ｃｕより成る配線表面をＳｉＨ４ガスに晒すシリル化処理を行っている。配線表面は、その後、バリア絶縁膜を形成する際においても、その原料ガスとして用いられるテトラメチルシラン（４ＭＳ）ガスに晒されることになる。しかしながら、４ＭＳガスに晒しただけでは、以下に述べるように配線表面にＳｉは殆ど析出しない。
図１５は、Ｃｕ膜表面をＳｉＨ４ガスに晒した試料及び４ＭＳガスに晒した試料について、ＸＰＳによりＣｕ膜表面のＳｉ−２ｐピークの強度を測定した結果を比較して示している。
図１５から明らかなように、ＳｉＨ４ガスに晒した試料ではＣｕ膜表面にＳｉが析出しているのに対して、４ＭＳガスに晒した試料ではＣｕ膜表面にＳｉが殆ど析出していないことが分かる。
このように、バリア絶縁膜の原料ガスとして用いられる４ＭＳガスでは、ＴｉとＳｉとを含む界面層を形成するのに十分なＳｉが供給されない。このため、バリア絶縁膜を形成する前に、Ｃｕより成る配線表面をＳｉＨ４ガス等のシリコン含有ガスに晒すシリル化処理を独立して行うことが望ましい。
（評価結果）
次に、本実施形態による半導体装置の製造方法の評価結果について図１６を用いて説明する。図１６は、本実施形態による半導体装置の製造方法の評価結果を示すグラフである。
図１６（ａ）では、実施例の試料及び比較例の試料について配線抵抗を比較して示している。図１６（ｂ）では、両試料についてエレクトロマイグレーション寿命を比較して示している。図１６（ｃ）では、両試料についてストレスマイグレーション不良率を比較して示している。
実施例の試料は、本実施形態による半導体装置の製造方法により形成された配線である。これに対して、比較例の試料は、Ｔａ系材料より成るバリアメタル膜を用い、界面層が形成されていない配線、すなわち図１８乃至図２２に示す半導体装置の製造方法により形成された配線である。
なお、エレクトロマイグレーション寿命は、２５０℃の温度下にて電流密度２．５ＭＡ／ｃｍ２の電流を流すエレクトロマイグレーション試験により評価した。また、ストレスマイグレーション不良率は、２００℃の温度に５０４時間保持するストレスマイグレーション試験により評価した。
図１６（ａ）に示すように、実施例の試料では、比較例の試料と同様に、配線抵抗が低く維持されている。
また、図１６（ｂ）に示すように、実施例の試料では、比較例の試料と比較して大幅にエレクトロマイグレーション耐性が向上されている。実施例の試料のエレクトロマイグレーション寿命は、比較例の試料のエレクトロマイグレーション寿命の１０倍以上となっている。
また、図１６（ｃ）に示すように、実施例の試料では、比較例の試料と同様に、ストレスマイグレーション不良率が低く維持され、良好なストレスマイグレーション耐性が得られている。実施例の試料においてストレスマイグレーション耐性が劣化していないのは、次のような理由によると考えられる。すなわち、Ｔｉ膜とＴａ膜との積層膜より成るバリアメタル膜を形成し、ＴｉとＳｉとを含む界面層を形成した実施例の試料では、Ｔｉ膜上のＴａ膜とＣｕ膜との密着性が良好であるため、ストレスマイグレーション耐性の劣化の一因と考えられる配線表面の凹凸を小さくすることができる。こうして、実施例の試料では、ストレスマイグレーション耐性の劣化が防止されていると考えられる。
以上より、本実施形態によれば、Ｃｕより成る配線について、配線抵抗を低く維持しつつ、しかも、ストレスマイグレーション耐性の劣化を伴うことなく、エレクトロマイグレーション耐性を大幅に向上することができることが確認された。
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法について図１７を用いて説明する。図１７は、本実施形態による半導体装置を示す断面図である。なお、第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、Ｔｉ膜とＴａ膜との積層膜より成るバリアメタル膜４６、７０に代えて、Ｔｉ膜とＴａＮ膜との積層膜より成るバリアメタル膜８６、８８が用いられていることに主たる特徴がある。
図１７に示すように、配線溝４０内、すなわち配線溝４０の側面及び底面には、Ｔｉ膜８２が形成されている。
配線溝４０内のＴｉ膜８２上には、ＴａＮ膜８４が形成されている。
こうして、配線溝４０の側面及び底面に、Ｔｉ膜８２とＴａＮ膜８４との積層膜より成るバリアメタル膜８６が形成されている。バリアメタル膜８６は、配線５０中のＣｕが層間絶縁膜中に拡散するのを防止するためのものである。なお、Ｔｉ膜８２とＴａＮ膜８４との間にＴｉＮ膜を形成し、Ｔｉ膜８２とＴｉＮ膜とＴａＮ膜８４との積層膜より成るバリアメタル膜８６を形成してもよい。
バリアメタル膜８６が形成された配線溝４０内には、Ｃｕ膜４８が埋め込まれている。
こうして、配線溝４０内に、Ｃｕより成る配線５０が埋め込まれている。
配線５０上及びキャップ膜３８上には、バリア絶縁膜５２が形成されている。
配線５０とバリア絶縁膜５２との界面、すなわち配線５０の表面には、ＴｉとＳｉとを含む界面層５４が形成されている。界面層５４に含まれるＴｉは、バリアメタル膜８６のＴｉ膜８２中のＴｉを熱処理により配線５０表面に拡散させて析出させることにより供給されたものである。また、界面層５４に含まれるＳｉは、配線５０表面をシリコン含有ガスに晒すことにより供給されたものである。
また、コンタクトホール６２内及び配線溝６４内、すなわち、コンタクトホール６２の側面並びに配線溝６４の側面及び底面には、Ｔｉ膜８８が形成されている。
コンタクトホール６２内及び配線溝６４内のＴｉ膜８８上には、ＴａＮ膜９０が形成されている。
こうして、コンタクトホール６２の側面並びに配線溝６４の側面及び底面に、Ｔｉ膜８８とＴａＮ膜９０との積層膜より成るバリアメタル膜９２が形成されている。なお、Ｔｉ膜８８とＴａＮ膜９０との間にＴｉＮ膜を形成し、Ｔｉ膜８８とＴｉＮ膜とＴａＮ膜９０との積層膜より成るバリアメタル膜９２を形成してもよい。
バリアメタル膜９２が形成されたコンタクトホール６２内及び配線溝６４内には、Ｃｕ膜７２が埋め込まれている。
こうして、コンタクトホール６２内にＣｕより成る導体プラグ７４が埋め込まれ、配線溝６４内にＣｕより成る配線７６が埋め込まれている。
配線７６上及びキャップ膜６０上には、バリア絶縁膜７８が形成されている。
配線７６とバリア絶縁膜７８との界面、すなわち配線７６の表面には、ＴｉとＳｉとを含む界面層８０が形成されている。界面層８０に含まれるＴｉは、バリアメタル膜９２のＴｉ膜８８中のＴｉを熱処理により配線７６表面に拡散させて析出させることにより供給されたものである。また、界面層８０に含まれるＳｉは、配線７６表面をシリコン含有ガスに晒すことにより供給されたものである。
本実施形態のように、Ｔｉ膜とＴａＮ膜との積層膜より成るバリアメタル膜８６、９２を用いてもよい。この場合においても、第１実施形態と同様に、Ｔｉ膜８２、８８中のＴｉを配線５０、７６表面に拡散させて析出させるための熱処理を行い、配線５０、７６表面をシリコン含有ガスに晒すシリル化処理を行うことにより、配線５０、７６表面に、ＴｉとＳｉとを含む界面層５４、８０が形成される。
このように、Ｔｉ膜とＴａＮ膜との積層膜より成るバリアメタル膜８６、９２を用い、ＴｉとＳｉとを含む界面層５４、８０を形成することによっても、配線５０、７６について、配線抵抗を低く維持しつつ、しかも、ストレスマイグレーション耐性の劣化を伴うことなく、エレクトロマイグレーション耐性を向上することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、バリアメタル膜４６、７０を構成するＴｉ膜４２、６６をスパッタ法により成膜する場合を例に説明したが、Ｔｉ膜の成膜方法はこれに限定されるものではない。Ｔｉ膜は、ＰＶＤ法、ＣＶＤ法又はＡＬＤ（Atomic Layer Deposition：原子層堆積）法により成膜することができる。また、これらの成膜方法を適宜組み合わせて成膜してもよい。
また、上記実施形態では、バリアメタル膜４６、７０を構成するＴａ膜４４、６８をスパッタ法により成膜する場合を例に説明したが、Ｔａ膜の成膜方法はこれに限定されるものではない。Ｔａ膜は、ＰＶＤ法、ＣＶＤ法又はＡＬＤ法により成膜することができる。また、これらの成膜方法を適宜組み合わせて成膜してもよい。
また、上記実施形態では、配線５０、７６を構成するＣｕ膜４８、７２を電気めっき法により成膜する場合について説明したが、Ｃｕ膜の成膜方法はこれに限定されるものではない。Ｃｕ膜は、ＰＶＤ法、ＣＶＤ法又はＡＬＤ法により成膜することができる。また、これらの成膜方法を適宜組み合わせて成膜してもよい。
また、上記実施形態では、Ｃｕより成る配線５０、７６表面を晒すシリコン含有ガスとしてＳｉＨ４ガスを用いる場合を例に説明したが、シリコン含有ガスはこれに限定されるものではない。配線表面を晒すシリコン含有ガスとしては、ＳｉＨ４ガスのほか、ポリシランガス又は有機シランガスを用いることができる。また、これらのうちの少なくとも２種以上を含む混合ガスを用いてもよい。有機シランガスとしては、例えば、トリメチルシラン（３ＭＳ）、トリメチルシリルアセチレン（ＴＭＳＡ）、ジメチルシラン（２ＭＳ）、テトラメトキシシラン（ＴＭＯＳ）、ジメチルジメトキシシラン（ＤＭＤＭＯＳ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ジメチルジエトキシシラン（ＤＭＤＥＯＳ）、ジメチルフェニルシラン（ＤＭＰＳ）、ジフェニルジメトキシシラン（ＤＰＤＭＯＳ）、ジフェニルジエトキシシラン（ＤＰＤＥＯＳ）、フェニルジエトキシシラン（ＰＤＥＯＳ）、ジエトキシメチルシラン（ＤＥＭＳ）等のガスを用いることができる。
また、上記実施形態では、Ｔｉ膜とＴａ膜との積層膜より成るバリアメタル膜４６、７０を形成する場合、及びＴｉ膜とＴａＮ膜との積層膜より成るバリアメタル膜８６、９２を形成する場合を例に説明したが、バリアメタル膜を構成する金属膜はこれらに限定されるものではない。
バリアメタル膜を構成する積層膜のうち下層側の膜としては、Ｔｉ、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、クロム（Ｃｒ）、パラジウム（Ｐｄ）、マンガン（Ｍｎ）、銀（Ａｇ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）等より成る金属膜、又はこれらのうちの少なくとも２種を含む合金膜を用いることができる。また、これら金属の窒化物より成る膜を用いることができる。
また、バリアメタル膜を構成する積層膜のうち上層側の膜としては、Ｔａ、レニウム（Ｒｅ）、タングステン（Ｗ）、白金（Ｐｔ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、金（Ａｕ）等より成る金属膜、又はこれらのうちの少なくとも２種を含む合金膜を用いることができる。また、これら金属の窒化物より成る膜を用いることができる。
また、上記実施形態では、コンタクトホール６２の底面にバリアメタル膜７０が形成されていない場合を例に説明したが、コンタクトホール６２の底面にバリアメタル膜７０を形成してもよい。
また、上記実施形態では、配線５０、７０の表面にＴｉとＳｉとを含む界面層５４、８０をそれぞれ形成する場合を例に説明したが、配線５０、７０のいずれかの表面にＴｉとＳｉとを含む界面層を形成するようにしてもよい。
また、上記実施形態では、配線５０が埋め込まれる層間絶縁膜として、単層の低誘電率絶縁膜より成る層間絶縁膜３６を形成する場合を例に説明したが、複数層の低誘電率絶縁膜より成る層間絶縁膜を形成してもよい。
また、上記実施形態では、導体プラグ７４及び配線７６が埋め込まれる層間絶縁膜として、２層の低誘電率絶縁膜より成る層間絶縁膜５６、５８を形成する場合を例に説明したが、単層又は３層以上の低誘電率絶縁膜より成る層間絶縁膜を形成してもよい。
また、上記実施形態では、層間絶縁膜として塗布型の多孔質膜やＳｉＯＣ膜より成る低誘電率絶縁膜を用いる場合を例に説明したが、層間絶縁膜はこれらに限定されるものではない。
また、上記実施形態では、Ｃｕより成る配線を形成する場合に本発明を適用する場合について説明したが、本発明は、Ｃｕを含む導電体を形成する場合に広く適用することができる。
以上詳述した通り、本発明の特徴をまとめると以下のようになる。
（付記１）
半導体基板の上方に形成された絶縁膜と、
前記絶縁膜内に形成されたＣｕを含む導電体と、
前記絶縁膜と前記導電体の間に形成され、Ｔｉを含む第１の金属膜と、前記第１の金属膜とは異なる第２の金属膜とから成る積層膜とを有し、
前記導電体の表面に、ＴｉとＳｉとを含む層が形成されている
ことを特徴とする半導体装置。
（付記２）
付記１記載の半導体装置において、
前記積層膜は、前記絶縁膜に形成された配線溝の側面及び底面に形成されており、
前記導電体は、前記積層膜が形成された前記配線構内に埋め込まれた配線であり、
前記ＴｉとＳｉとを含む層は、前記配線の表面に形成されている
ことを特徴とする半導体装置。
（付記３）
付記１記載の半導体装置において、
前記積層膜は、前記絶縁膜に形成されたコンタクトホールの少なくとも側面、並びに、前記絶縁膜に形成され、前記コンタクトホールの上部に接続された配線溝の側面及び底面に形成されており、
前記導電体は、前記積層膜が形成された前記コンタクトホール内に埋め込まれた導体プラグと、前記積層膜が形成された前記配線溝内に埋め込まれ、前記導体プラグと一体的に形成された配線とを有し、
前記ＴｉとＳｉとを含む層は、前記配線の表面に形成されている
ことを特徴とする半導体装置。
（付記４）
付記２又は３記載の半導体装置において、
前記絶縁膜上及び前記配線上に形成されたバリア絶縁膜を更に有する
ことを特徴とする半導体装置。
（付記５）
付記１乃至４のいずれかに記載の半導体装置において、
前記第２の金属膜は、Ｔａ、Ｒｅ、Ｗ、Ｐｔ、Ｖ、Ｒｕ及びＡｕのうちの少なくとも１種を含む
ことを特徴とする半導体装置。
（付記６）
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜内に、Ｔｉを含む第１の金属膜と、前記第１の金属膜とは異なる第２の金属膜とから成る積層膜を介して、Ｃｕを含む導電体を形成する工程と、
前記第１の金属膜に含まれるＴｉを前記導電体の表面に拡散させて析出させる熱処理と、前記導電体の表面をシリコン含有ガスに晒すシリル化処理とを行うことにより、前記導電体の表面に、ＴｉとＳｉとを含む層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記７）
付記６記載の半導体装置の製造方法において、
前記導電体を形成する工程は、前記絶縁膜に開口部を形成する工程と；前記開口部内に前記積層膜を形成する工程と；前記積層膜が形成された前記開口部内に、前記導電体を埋め込む工程と；前記開口部内に埋め込まれた前記導電体を平坦化する工程とを有し、
前記ＴｉとＳｉとを含む層を形成する工程では、平坦化された前記導電体の表面に、前記ＴｉとＳｉとを含む層を形成する
ことを特徴とする半導体装置の製造方法。
（付記８）
付記７記載の半導体装置の製造方法において、
前記開口部を形成する工程では、前記絶縁膜に、コンタクトホールと、前記コンタクトホールの上部に接続された配線溝とを有する前記開口部を形成し、
前記開口部内に前記積層膜を形成する工程では、前記コンタクトホールの少なくとも側面並びに前記配線溝の側面及び底面に前記積層膜を形成し、
前記導電体を埋め込む工程では、前記積層膜が形成された前記コンタクトホール内及び前記積層膜が形成された前記配線溝内に前記導電体を埋め込む
ことを特徴とする半導体装置の製造方法。
（付記９）
付記７又は８記載の半導体装置の製造方法において、
前記開口部内に前記積層膜を形成する工程は、前記開口部内に前記第１の金属膜を形成する工程と；前記第１の金属膜が形成された前記開口部内に前記第２の金属膜を形成する工程とを有し、
前記第２の金属膜を形成する工程は、前記第２の金属膜を堆積するとともに、前記第１の金属膜の少なくとも一部をエッチングする工程を含む
ことを特徴とする半導体装置の製造方法。
（付記１０）
付記６乃至９のいずれかに記載の半導体装置の製造方法において、
前記ＴｉとＳｉとを含む層を形成する工程における前記熱処理の温度は、２５６〜４５０℃である
ことを特徴とする半導体装置の製造方法。
（付記１１）
付記６乃至１０のいずれかに記載の半導体装置の製造方法において、
前記シリコン含有ガスは、シランガス、ポリシランガス及び有機シランガスのうちの少なくとも１種を含む
ことを特徴とする半導体装置の製造方法。
（付記１２）
付記６乃至１１のいずれかに記載の半導体装置の製造方法において、
前記第１の金属膜は、少なくとも膜厚が０．５ｎｍ以上の部分を有する
ことを特徴とする半導体装置の製造方法。
（付記１３）
付記６乃至１２のいずれかに記載の半導体装置の製造方法において、
前記ＴｉとＳｉとを含む層を形成する工程では、前記シリル化処理の前又は後に、前記導電体の表面に対してプラズマ処理を行う
ことを特徴とする半導体装置の製造方法。
本発明の第１実施形態による半導体装置を示す断面図である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 熱処理及びシリル化処理を行った試料についてＳＩＭＳにより深さ方向の組成を分析した結果を示すグラフ（その１）である。 熱処理及びシリル化処理を行った試料についてＳＩＭＳにより深さ方向の組成を分析した結果を示すグラフ（その２）である。 Ｃｕ膜とバリア絶縁膜との界面におけるＴｉ強度と熱処理温度との関係を示すグラフである。 Ｃｕ膜表面をＳｉＨ４ガスに晒した試料及び４ＭＳガスに晒した試料についてＸＰＳによりＣｕ膜表面のＳｉ強度を測定した結果を示すグラフである。 本発明の第１実施形態による半導体装置の製造方法の評価結果を示すグラフである。 本発明の第２実施形態による半導体装置を示す断面図である。 提案されている半導体装置の製造方法（その１）を示す工程断面図（その１）である。 提案されている半導体装置の製造方法（その１）を示す工程断面図（その２）である。 提案されている半導体装置の製造方法（その１）を示す工程断面図（その３）である。 提案されている半導体装置の製造方法（その１）を示す工程断面図（その４）である。 提案されている半導体装置の製造方法（その１）を示す工程断面図（その５）である。 提案されている半導体装置の製造方法（その２）を示す工程断面図である。 提案されている技術を用いて形成されたＣｕ配線について諸特性を比較して示したグラフである。
符号の説明
１０…半導体基板
１２…素子分離領域
１４…ゲート絶縁膜
１６…ゲート電極
１８…ソース／ドレイン拡散層
１８ａ…浅い不純物拡散領域
１８ｂ…深い不純物拡散領域
２０…サイドウォール絶縁膜
２２…金属シリサイド膜
２４…トランジスタ
２６…絶縁膜
２８…絶縁膜
３０…コンタクトホール
３２…バリアメタル膜
３４…導体プラグ
３６…層間絶縁膜
３８…キャップ膜
４０…配線溝
４２…Ｔｉ膜
４４…Ｔａ膜
４６…バリアメタル膜
４７…シード膜
４８…Ｃｕ膜
５０…配線
５２…バリア絶縁膜
５４…界面層
５６…層間絶縁膜
５８…層間絶縁膜
６０…キャップ膜
６２…コンタクトホール
６４…配線溝
６６…Ｔｉ膜
６８…Ｔａ膜
７０…バリアメタル膜
７１…シード膜
７２…Ｃｕ膜
７４…導体プラグ
７６…配線
７８…バリア絶縁膜
８０…界面層
８２…Ｔｉ膜
８４…ＴａＮ膜
８６…バリアメタル膜
８８…Ｔｉ膜
９０…ＴａＮ膜
９２…バリアメタル膜
１００…半導体基板
１０２…層間絶縁膜
１０４…キャップ膜
１０６…配線溝
１０８…バリアメタル膜
１１０…シード膜
１１２…Ｃｕ膜
１１４…配線
１１６…バリア絶縁膜
１１８…層間絶縁膜
１２０…層間絶縁膜
１２２…キャップ膜
１２４…コンタクトホール
１２６…配線溝
１２８…バリアメタル膜
１３０…シード膜
１３２…Ｃｕ膜
１３４…導体プラグ
１３６…配線
１３８…バリア絶縁膜
１４０…界面層

Claims (9)

  1. 半導体基板の上方に形成された絶縁膜と、
    前記絶縁膜内に形成されたＣｕを含む導電体と、
    前記絶縁膜と前記導電体の間に形成されたＴｉを含む第１の金属膜と、前記第１の金属膜と前記導電体との間に形成されたＴａを含む第２の金属膜とから成る積層膜とを有し、
    前記導電体の表面に、ＴｉとＳｉとを含む層が形成されている
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記積層膜は、前記絶縁膜に形成された配線溝の側面及び底面に形成されており、
    前記導電体は、前記積層膜が形成された前記配線構内に埋め込まれた配線であり、
    前記ＴｉとＳｉとを含む層は、前記配線の表面に形成されている
    ことを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記積層膜は、前記絶縁膜に形成されたコンタクトホールの少なくとも側面、並びに、前記絶縁膜に形成され、前記コンタクトホールの上部に接続された配線溝の側面及び底面に形成されており、
    前記導電体は、前記積層膜が形成された前記コンタクトホール内に埋め込まれた導体プラグと、前記積層膜が形成された前記配線溝内に埋め込まれ、前記導体プラグと一体的に形成された配線とを有し、
    前記ＴｉとＳｉとを含む層は、前記配線の表面に形成されている
    ことを特徴とする半導体装置。
  4. 半導体基板の上方に絶縁膜を形成する工程と、
    前記絶縁膜内に、Ｔｉを含む第１の金属膜と、前記第１の金属膜上に形成されたＴａを含む第２の金属膜とから成る積層膜を介して、Ｃｕを含む導電体を形成する工程と、
    前記第１の金属膜に含まれるＴｉを前記導電体の表面に拡散させて析出させる熱処理と、前記熱処理の後に前記導電体の表面をシリコン含有ガスに晒すシリル化処理とを行うことにより、前記導電体の表面に、ＴｉとＳｉとを含む層を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記導電体を形成する工程は、前記絶縁膜に開口部を形成する工程と；前記開口部内に前記積層膜を形成する工程と；前記積層膜が形成された前記開口部内に、前記導電体を埋め込む工程と；前記開口部内に埋め込まれた前記導電体を平坦化する工程とを有し、
    前記ＴｉとＳｉとを含む層を形成する工程では、平坦化された前記導電体の表面に、前記ＴｉとＳｉとを含む層を形成する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記開口部を形成する工程では、前記絶縁膜に、コンタクトホールと、前記コンタクトホールの上部に接続された配線溝とを有する前記開口部を形成し、
    前記開口部内に前記積層膜を形成する工程では、前記コンタクトホールの少なくとも側面並びに前記配線溝の側面及び底面に前記積層膜を形成し、
    前記導電体を埋め込む工程では、前記積層膜が形成された前記コンタクトホール内及び前記積層膜が形成された前記配線溝内に前記導電体を埋め込む
    ことを特徴とする半導体装置の製造方法。
  7. 請求項５又は６記載の半導体装置の製造方法において、
    前記開口部内に前記積層膜を形成する工程は、前記開口部内に前記第１の金属膜を形成する工程と；前記第１の金属膜が形成された前記開口部内に前記第２の金属膜を形成する工程とを有し、
    前記第２の金属膜を形成する工程は、前記第２の金属膜を堆積するとともに、前記第１の金属膜の少なくとも一部をエッチングする工程を含む
    ことを特徴とする半導体装置の製造方法。
  8. 請求項４乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記熱処理の温度は、２５６〜４５０℃である
    ことを特徴とする半導体装置の製造方法。
  9. 請求項４乃至８のいずれか１項に記載の半導体装置の製造方法において、
    前記シリコン含有ガスは、シランガス、ポリシランガス及び有機シランガスのうちの少なくとも１種を含む
    ことを特徴とする半導体装置の製造方法。
JP2008124583A 2008-05-12 2008-05-12 半導体装置及びその製造方法 Expired - Fee Related JP5380901B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008124583A JP5380901B2 (ja) 2008-05-12 2008-05-12 半導体装置及びその製造方法
US12/366,020 US8669177B2 (en) 2008-05-12 2009-02-05 Semiconductor device and method for manufacturing semiconductor device
US14/160,951 US9123728B2 (en) 2008-05-12 2014-01-22 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008124583A JP5380901B2 (ja) 2008-05-12 2008-05-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009277683A JP2009277683A (ja) 2009-11-26
JP5380901B2 true JP5380901B2 (ja) 2014-01-08

Family

ID=41266208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008124583A Expired - Fee Related JP5380901B2 (ja) 2008-05-12 2008-05-12 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8669177B2 (ja)
JP (1) JP5380901B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
CN102332425A (zh) * 2011-09-23 2012-01-25 复旦大学 一种提升铜互连技术中抗电迁移特性的方法
US20150380296A1 (en) * 2014-06-25 2015-12-31 Lam Research Corporation Cleaning of carbon-based contaminants in metal interconnects for interconnect capping applications
JP2016111104A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜半導体基板の製造方法
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof
US9570291B2 (en) * 2015-07-14 2017-02-14 GlobalFoundries, Inc. Semiconductor substrates and methods for processing semiconductor substrates
US20170170114A1 (en) * 2015-12-15 2017-06-15 Lam Research Corporation Multilayer film including a tantalum and titanium alloy as a scalable barrier diffusion layer for copper interconnects
JP2019140178A (ja) * 2018-02-07 2019-08-22 東芝メモリ株式会社 半導体装置
US10685876B2 (en) * 2018-09-18 2020-06-16 International Business Machines Corporation Liner and cap structures for reducing local interconnect vertical resistance without compromising reliability

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271143A (ja) * 1991-01-29 1992-09-28 Mitsubishi Electric Corp 半導体装置
DE4400200C2 (de) 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
JP3357700B2 (ja) * 1993-01-05 2002-12-16 株式会社東芝 半導体装置の製造方法
JP4149546B2 (ja) * 1996-12-24 2008-09-10 株式会社東芝 半導体装置の製造方法
US6605197B1 (en) * 1997-05-13 2003-08-12 Applied Materials, Inc. Method of sputtering copper to fill trenches and vias
US20020048926A1 (en) * 2000-09-14 2002-04-25 Konecni Anthony J. Method for forming a self-aligned copper capping diffusion barrier
JP4535629B2 (ja) 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4034227B2 (ja) * 2002-05-08 2008-01-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4152202B2 (ja) * 2003-01-24 2008-09-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004292636A (ja) * 2003-03-27 2004-10-21 Shin Etsu Chem Co Ltd 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JP4527948B2 (ja) 2003-05-23 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100558009B1 (ko) * 2004-01-12 2006-03-06 삼성전자주식회사 확산방지막을 선택적으로 형성하여 반도체소자를 제조하는방법 및 그것에 의해 제조된 반도체소자
US7396759B1 (en) * 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
JP2006165115A (ja) * 2004-12-03 2006-06-22 Toshiba Corp 半導体装置
JP4473824B2 (ja) 2005-01-21 2010-06-02 株式会社東芝 半導体装置の製造方法
US7351656B2 (en) 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
US7309653B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Method of forming damascene filament wires and the structure so formed
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
WO2008065125A1 (en) * 2006-11-29 2008-06-05 Nxp B.V. Fabrication of a diffusion barrier cap on copper containing conductive elements
US20090051034A1 (en) * 2007-08-20 2009-02-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for the same

Also Published As

Publication number Publication date
US20090278259A1 (en) 2009-11-12
US8669177B2 (en) 2014-03-11
US20140131873A1 (en) 2014-05-15
US9123728B2 (en) 2015-09-01
JP2009277683A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
JP5380901B2 (ja) 半導体装置及びその製造方法
US7713869B2 (en) Manufacture method for semiconductor device suitable for forming wirings by damascene method and semiconductor device
TWI235454B (en) An interconnect structure and method for fabricating the same
US7413991B2 (en) Damascene process at semiconductor substrate level
US8039966B2 (en) Structures of and methods and tools for forming in-situ metallic/dielectric caps for interconnects
JP4272191B2 (ja) 半導体装置の製造方法
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US8072075B2 (en) CuSiN/SiN diffusion barrier for copper in integrated-circuit devices
TWI484554B (zh) Semiconductor device and manufacturing method thereof
US9337093B2 (en) Method of manufacturing semiconductor device
TWI400770B (zh) 積體電路結構及其製作方法
US20080054467A1 (en) Method for manufacturing a semiconductor device and semiconductor device
JP4647184B2 (ja) 半導体装置の製造方法
CN101515563A (zh) 覆盖层的制造方法及半导体装置
JP2009141058A (ja) 半導体装置およびその製造方法
JP5582727B2 (ja) 半導体装置の製造方法及び半導体装置
JP2004235548A (ja) 半導体装置およびその製造方法
JP4152202B2 (ja) 半導体装置の製造方法
US20060154465A1 (en) Method for fabricating interconnection line in semiconductor device
US8211794B2 (en) Properties of metallic copper diffusion barriers through silicon surface treatments
US7498262B2 (en) Method of fabricating a thin film and metal wiring in a semiconductor device
US20080157375A1 (en) Semiconductor device having a metal interconnection and method of fabricating the same
US7300862B2 (en) Method for manufacturing semiconductor device
JP4492919B2 (ja) 半導体装置の製造方法
TW502391B (en) Fabrication method for doped copper interconnect

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5380901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees