JP2005033218A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005033218A JP2005033218A JP2004261211A JP2004261211A JP2005033218A JP 2005033218 A JP2005033218 A JP 2005033218A JP 2004261211 A JP2004261211 A JP 2004261211A JP 2004261211 A JP2004261211 A JP 2004261211A JP 2005033218 A JP2005033218 A JP 2005033218A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- liner
- connection hole
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 半導体基板の一主面上の層間絶縁膜に形成された接続孔内にAl等の配線層を埋設するための方法であって、特にEM耐性の低下を防止できる。
【解決手段】 半導体装置の製造方法であって、第1導電膜26となるスパッタ粒子の運動エネルギーを増加させることによって、半導体基板上におけるスパッタ粒子のマイグレーションを活性化させて半導体基板上に第1導電膜26を形成する工程と、第1導電膜26上に第2導電膜28を形成する工程とを含む。
【選択図】 図9
【解決手段】 半導体装置の製造方法であって、第1導電膜26となるスパッタ粒子の運動エネルギーを増加させることによって、半導体基板上におけるスパッタ粒子のマイグレーションを活性化させて半導体基板上に第1導電膜26を形成する工程と、第1導電膜26上に第2導電膜28を形成する工程とを含む。
【選択図】 図9
Description
本発明は、層間絶縁膜内にAl配線層が埋め込まれてなる配線構造を有する半導体装置の製造方法に関する。
従来より、半導体装置にはAl配線が多く用いられ、最近ではAlを主成分としたAl合金(以下、AlおよびAl合金を総称してAlという)を材料に用いたAl配線が主に用いられている。
特に、下層材料との反応を抑制するためのTiN膜等のバリアメタル膜上にAlを積層したり、フォトリソグラフィエ程での光の乱反射を抑制するための反射防止膜をAl膜上に積層し、これらの積層膜をRIEによりエッチングして形成した積層構造のAl配線(Al−RIE配線)が多く用いられている。
しかし、この種のAl−RIE配線は、バリアメタル膜および反射防止膜の存在により、配線断面積における実質的なAl断面積が小さくなり、配線抵抗が増大するという問題がある。
加えて、Al膜のRIE工程時に配線側壁にはRIE反応生成物が堆積するため、よりAl断面積が小さくなるという問題がある。また、LSIの集積度の増加とともに、Al配線の多層化が必要となり、上下のAl配線を接続するプラグの形成技術が必須となってきている。
従来のプラグ形成技術の1つとして、段差被覆性の良いW(タングステン)−CVD技術がある。図20に、W−CVD技術を用いて形成した従来の多層Al配線の断面図を示す。
図には、第1Al配線81がWプラグ82を介して第2Al配線83に接続している2層Al配線が示されている。第1、第2Al配線81,83はそれぞれTiN/Tiバリアメタル膜84上に形成され、また第1、第2Al配線81、83の上面はそれぞれTiN反射防止膜85で覆われている。
なお、図中、86,87はそれぞれ第1層間絶縁膜、第2層間絶縁膜を示している。W−CVD技術には、「全面堆積」、「選択堆積」の2種類がある。「全面堆積」は、接続孔を含む基板全面にW膜を堆積する方法である。
一方、「選択堆積」は、接続孔の底面だけにW膜を選択的に堆積する方法である。両者は異なる熱条件で実現できるが、「選択堆積」の場合、1工程で接続孔の内部をW膜により充填できるのに対し、「全面堆積」の場合、後工程として接続孔の外部のW膜を除去するエッチバックエ程やCMP工程が必要になる。
ところで、前述したW−CVD技術を用いて形成したWプラグには、抵抗が高いという問題と、EM(エレクトロマイグレーション)耐性に乏しいという問題がある。
EMはAl配線に電流が流れた場合、電子の衝突によりAl原子が移動する現象である。WはAlに比べEMを起こしにくい材料である。そのため、上下のAl配線をWプラグで接続すると、WプラグがEM拡散障壁として働き、Al原子流の上流側ではAl蓄積が起こり、下流側ではAl空乏が起こる。
この種のAl蓄積、Al空乏はそれぞれヒロック(HillLock)、ボイドの発生の原因となり、ひいては配線間短絡や配線断線へつながる。このようなEM耐性の問題は、前述したAl−RIE配線にも存在する。
すなわち、この種のAl配線では、その下地としてAlが配向しにくいTiN膜等のバリアメタル膜が存在するため、Al<111>配向性が低くEM耐性を確保できないという問題がある。
また、「全面堆積」の場合、接続孔外部のW膜を除去する必要があることから、上述した抵抗やEM耐性の問題の他に、工程数が増加するという問題がある。
一方、「選択堆積」の場合、接続孔外部のW膜の除去は本来不要であるが、実際には、選択性の劣化が生じる場合が多く、接続孔外部にもW膜が形成される場合が多い。すなわち、「選択堆積」の場合も、接続孔外部のW膜をエッチバック等を用いて後で除去する必要があり、工程数が増加するという問題があるのが現状である。
ところで、他のプラグ形成技術として、Wより抵抗値の低いAlを用いてプラグを形成するAlリフロー技術がある。これは、Al膜の表面拡散による流動特性を利用したもので、基板を加熱するという容易な方法で、接続孔の内部をAl膜で充填できるとともに、このAl膜の上部を配線として利用することで、プロセスの短縮化も図れるというものである。
Alリフロー技術は現在までに様々な検討がなされ、Al膜とヌレ性の良いTi(チタン)膜などの下地膜を用いる場合が多い。また、流動温度を低温化でき、A.R.(アスペクト比=接続孔深さ/接続孔開口径)の高い接続孔の充填も期待できるAlリフロー技術として、無加熱でAl膜をスパッタ形成した後に、加熱しながらAl膜をスパッタ形成するという2ステップAlリフロー技術が知られており、主流化しつつある。
さらに、低圧−長距離スパッタ法、コリメーションスパッタ法、HDP(高密度プラズマ)スパッタ法などの指向性の高いスパッタ技術と組み合わせたAlリフロー技術も数多く提案されている。Alリフロー技術では、Al膜をスパッタ法により形成するため、Al膜の段差被覆性は元来低い。
このため、接続孔の底部のAl膜の膜厚は薄い。その結果、流動化のための加熱時にAlの凝集が起こり、接続孔の内部にはボイドが発生する。したがって、Alリフロー技術では、アスペクト比の高い接続孔を充填できなかった。
このような問題を解決するために、前述したように、Ti膜のようなAl膜とヌレ性の良い下地膜を用いてAlの凝集を抑制している。しかし、Ti膜をスパッタ形成した場合、接続孔の開口部にTi膜のオーバーハングが生じるとともに、Ti膜の表面に凹凸が生じる。
この凹凸は、Tiの結晶成長の結晶面依存性に起因する。このようなオーバーハングや、表面の凹凸はAlの付着を妨げ、リフロー特性を劣化させる。しかも、Ti膜の成膜方法として指向性スパッタ法を用いても、接続孔の側面には十分な膜厚を有するTi膜を形成できないのが現状である。
また、TiはAlと反応するため、接続孔の底面には、抵抗の高いAl3 Ti膜が形成される。このAl3 Ti膜は、Wプラグと同様に、EM拡散障壁として働くので、EM耐性が劣化するという問題が生じる。
また、最近では、ダマシン構造やデュアルダマシン構造の配線へのAlリフロー技術の適用が検討されている。
図21に、Alリフロー技術を用いて形成した従来のデュアルダマシン構造の配線(DD配線)の断面図を示す。図中、第1層間絶縁膜86の表面に形成された配線溝92内には第1Al配線81が埋め込まれている。
この第1Al配線81は、第2層間絶縁膜87に形成された接続孔88および配線溝89内に埋め込まれた第2Al配線(以下DD配線と略称する)83に接続されている。図中、90はAl3 Ti合金膜を示し、91は第3層間絶縁膜を示している。
DD配線83は、第2層間絶縁膜87に接続孔88および配線溝89をあらかじめ形成しておく。その接続孔88および配線溝89の内部を1回の工程で同時にAlプラグおよびAl配線となるAl膜で充填する。
外部の余剰なAl膜は、CMPで除去され、AlプラグおよびAl配線を同時に形成することができ、プロセスの短縮化やコストの削減化を図れる。しかし、Al膜の下地膜にTiライナー膜を用い、Alリフロー技術によりDD配線83を形成する場合には、以下のような問題がある。
この方法では、接続孔および配線溝を形成した後に全面にTiライナー膜(図示せず)を形成し、配線溝の内面(側面および底面)全面をTiライナー膜で覆う。
このため、その後のAlリフローエ程で、配線溝の内面にAl3 Ti膜90が形成され、DD配線83の実効的なAlの体積が減少する。Al3 Ti膜90は抵抗が高いので、DD配線83の抵抗は増加することになる。
このような配線抵抗の増大は、配線幅が微細化されるほど深刻な問題になる。またAl3 Ti膜90は接続孔88の底面にも形成され、この底面に形成されたAl3 Ti膜90はEM拡散障壁として働く。
したがって、W−CVD技術の場合と同様に、EM耐性が劣化するという問題もある。上述の如く、従来より種々のプラグ形成技術が提案され、その中でもAlリフロー技術は、DD配線の形成に検討されているものである。
しかし、接続孔の底部でAl膜の凝集が起こり、これにより高アスペクト比の接続孔を充填できないという問題があった。このような問題を解決するために、Al膜とヌレ性の良いTiライナー膜を下地に用いることが提案された。
しかし、今度は配線溝の内面にAl3 Ti膜が形成され、これにより配線抵抗が増加したり、EM耐性が低下するという問題があつた。
他の従来技術として、部分的な構成にのみ着目すればバイア用あるいは配線パターンのようにパターニングされた絶縁体層にニオブライナーを被覆し、ニオブ層とし、このニオブ層上にアルミニュウム又は、アルミニュウム合金を付着する構成からCMPプラナリゼーション・プロセスによって、パターニングされた絶縁体層内に金属ラインを形成する方法が知られている(例えば、特許文献1参照)。
この文献では、好適な実施例として、ニオブ層上に形成されたアルミニュウムまたは、アルミニュウム合金を酸化酸性コロイド状アルミナ・スラリーを用いてCMP研磨でニオブライナーを露出し、酸化させてNb2 05 を形成する。
この結果、ニオブライナーは、研磨停止層として働く。従って、この文献には、ニオブライナーとアルミニュウム又は、アルミニュウム合金との間に積極的にAlNb合金を形成しようとする意図はない。また、AlとNbの界面にNbの酸化膜(Nb2 05 )がある場合、AlNb合金を出来にくくしている。
特開平10−74764号公報
本発明は、このような事情によりなされたものであり、半導体基板の一主面上の層間絶縁膜に形成された接続孔内にAl等の配線層を埋設するための方法であって、特にEM耐性の低下を防止できる半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明の一態様に係わる半導体装置の製造方法は、第1導電膜となるスパッタ粒子の運動エネルギーを増加させることによって、前記半導体基板上における前記スパッタ粒子のマイグレーションを活性化させる工程を含む、半導体基板上に第1導電膜を形成する工程と、前記第1導電膜上に第2導電膜を形成する工程と、を含むことを特徴とする。
又、本発明の半導体装置の製造方法は、第1導電膜となるスパッタ粒子の運動エネルギーを増加させることによって、前記半導体基板上における前記スパッタ粒子のマイグレーションを活性化させる工程を含む、半導体基板上に第1導電膜を形成する工程と、前記第1導電膜上に第2導電膜を形成する工程と、を含む半導体装置の製造方法において、前記第1導電膜を形成する工程は、前記第1導電膜となるスパッタ粒子の運動エネルギーを増加させるスパッタ法を用いる工程であり、前記第2導電膜を形成する工程は、その後に、前記半導体基板を加熱することによって、前記第2導電膜の配向性を高める工程を更に含むことを特徴とする。
又、本発明の半導体装置の製造方法は、第1導電膜となるスパッタ粒子の運動エネルギーを増加させることによって、前記半導体基板上における前記スパッタ粒子のマイグレーションを活性化させる工程を含む、半導体基板上に第1導電膜を形成する工程と、前記第1導電膜上に第2導電膜を形成する工程と、を含む半導体装置の製造方法において、前記第1導電膜はNbであり、前記第2導電膜はAlであることを特徴とする。
又、本発明の半導体装置の製造方法は、第1導電膜となるスパッタ粒子の運動エネルギーを増加させることによって、前記半導体基板上における前記スパッタ粒子のマイグレーションを活性化させる工程を含む、半導体基板上に第1導電膜を形成する工程と、前記第1導電膜上に第2導電膜を形成する工程と、を含む半導体装置の製造方法において、前記第1導電膜はNb膜であり、前記第2導電膜はAlであり、前記第1導電膜を形成する工程は、ターゲット印加電圧を−380V以下に設定したロングスパッタ法が用いられることを特徴とする。
又、本発明の半導体装置の製造方法は、第1導電膜となるスパッタ粒子の運動エネルギーを増加させることによって、前記半導体基板上における前記スパッタ粒子のマイグレーションを活性化させる工程を含む、半導体基板上に第1導電膜を形成する工程と、前記第1導電膜上に第2導電膜を形成する工程と、を含む半導体装置の製造方法において、
前記第1導電膜はNb膜であり、前記第2導電膜はAlであり、前記第1導電膜を形成する工程は、プラズマ中でNb粒子をイオン化し、前記半導体基板に印加することによって運動エネルギーを高めたNb粒子を前記半導体基板に衝突させることを特徴とする。
前記第1導電膜はNb膜であり、前記第2導電膜はAlであり、前記第1導電膜を形成する工程は、プラズマ中でNb粒子をイオン化し、前記半導体基板に印加することによって運動エネルギーを高めたNb粒子を前記半導体基板に衝突させることを特徴とする。
本発明によれば、第1導電膜となるスパッタ粒子の運動エネルギーを増加させることによって、配向性の高い第1導電膜を形成し、この配向性の高い第1導電膜を下地に用いることによって配向性の高い第2導電膜を形成することができ、この配向性の第2導電膜を配線層として用いることによって、EM耐性の高い配線層を有する半導体装置を実現できるようになる。
以下、本発明の詳細を図示の実施形態によって説明する。
(第1の実施形態)
図1(a)〜(e)は、本発明の第1の実施形態に係る半導体装置の製造方法を示す工程断面図である。
図1(a)〜(e)は、本発明の第1の実施形態に係る半導体装置の製造方法を示す工程断面図である。
まず、図1(a)に示すように、素子が形成されたSi基板(図示せず)上にAl配線1を形成する。このとき、Al配線1の材料は純粋なAlである必要はなく、例えば0.5wt%のCuや1wt%のSiなどが添加されたAlを用いても良い。これは、他の実施形態でも同様である。
次に、Al配線1を覆うように全面に層間絶縁膜2を形成した後、Al配線1上に開口径0.3μm以下、アスペクト比3以上の接続孔3を含む複数の接続孔(以下、まとめて接続孔3という)をフォトリソグラフィとRIEを用いて形成する。
次に図1(b)に示すように、接続孔3の内面を覆うように、接続孔3を含む領域上にNbライナー膜4を指向性スパッタ法を用いて形成する。Nbライナー膜4の膜厚は、層間絶縁膜2の表面において7.5nmである。
また、Nbライナー膜4によるAl充填特性を評価するために、発明者らは、比較例としてTiライナー膜およびTaライナー膜(図示せず)も同一膜厚で形成した。次に図1(c)に示すように、厚さが例えば400nmの第1Al膜5をSi基板を大気に晒すことなく指向性スパッタ法により無加熱で形成する。
次に図1(d)に示すように、Si基板を大気に晒すことなく、Si基板を例えば450℃に加熱しながら、例えば厚さ400nmの第2Al膜を180〜300秒の時間でスパッタ法により形成し、接続孔3の内部を第1および第2Al膜6で充填する。
このとき、接続孔3と第1および第2Al膜6との界面には、Nbライナー膜4と第1Al膜5との反応生成物であるAlNb合金膜7が形成される。
最後に、図1(e)に示すように、接続孔3の外部の第1および第2Al膜6、AlNb合金膜7、Nbライナー膜4をRIE法を用いて選択的に除去することにより、Al配線層12とAlコンタクト層6が完成する。
上記工程において、Nbライナー膜4、第1Al膜5、及び第1Al膜と第2Al膜6を形成するための指向性スパッタ法には、例えば低圧−長距離スパッタ法、コリメーションスパッタ法、バイアススパッタ法、高密度プラズマスパッタ法などを用いれば良い。
また、Nbライナー膜4は接続孔3内面に偏りなく形成されることが望ましい。また、第1Al膜5は指向性よく形成されることが望ましく、そのためには例えば低圧−長距離スパッタ法を用いた場合には、ターゲット径300mm、ターゲット−基板距離300mm、Arガス0.03Pa以下とすれば良い。
本発明者らの研究によれば、接続孔とAl配線層との界面に形成されたNbライナー膜4、NbAl合金膜7は、接続孔とAl配線層との界面に形成されたTi膜、TiAl合金膜とは異なり、配線抵抗の増加を十分に抑制できることが分かつた。
したがって、本実施形態によれば、接続孔3とAlコンタクト層6との界面に配線抵抗の増加の原因となる膜が存在しないので、配線抵抗の増加を防止できる。
また、接続孔3とAlコンタクト層6との界面に形成された膜4,7のいずれかが補償導線となるため、EM耐性を向上させることができる。さらに、接続孔3とAlコンタクト層6との界面に形成されたNbライナー膜4、AlNb合金膜7のいずれかがAlコンタクト層6との密着層となるため、SM耐性を向上させることも可能となる。
ところで、一般に、リフローにおける充填特性の劣化は、図2に示すように、全面に形成したAl膜5aのうち、接続孔3内のものがリフローの初期に凝集を起こし、これにより粒化したAl膜5bが形成されてAl拡散の経路が断たれてしまうことによって起こる。
Nbライナー膜4aは、このAl膜の凝集を抑制する効果があり、充填特性を向上させる。本発明者らの検討により、Nbライナー膜の凝集抑制能力は、ライナー膜4aとAl膜5aの反応に大きく関係することが明らかとなった。
すなわち、図3に示すように、ライナー膜4a、Al膜5aの反応が進行している間は、ライナー膜4a上のAl膜5aの凝集は抑制される。しかし、図3に示すように、ライナー膜4aが全てAl膜5aとの反応生成物8に変化すると、粒化Al膜5bが形成されて凝集抑制能力は低下してしまう。
図4に、Ti膜、Ta膜およびNb膜(膜厚:100nm)の各膜上にそれぞれAl−Cu0.5wt%膜(膜厚:400nm)を真空連続で形成した試料(積層膜)を1時間熱処理した場合の加熱温度とシート抵抗上昇率との関係を示す。
各ライナー膜とAl膜は熱処理によって反応生成物を形成し、実効的Al膜厚が減少する。そのため、シート抵抗上昇率が高いほどライナー膜とAl膜の反応が進行することになる。したがって、図4からTi膜、Nb膜、Ta膜の順でAl膜との反応性が高いことが分かる。
下記の(表1)に、Al膜の充填特性がアスペクト比の大きさとライナー膜の種類(Ti膜、Ta膜、Nb膜)によってどのように変化するかを示す。
(表1)から、ライナー膜としてAl膜との反応性の高いTi膜と、Al膜との反応性の低いTa膜は、高アスペクト比の接続孔での充填特性が劣化することが分かる。この結果は以下のように解釈できる。
まず、Tiライナー膜はAl膜との反応性が高いので短時間で全て反応生成物に変化する。そのため、凝集抑制能力の続く時間が短く、Al膜を接続孔内に流動させる時間を確保できなくなる。その結果、Tiライナー膜は、高アスペクト比の接続孔の充填特性がライナー膜、Taライナー膜に比べ低下する。
一方、Taライナー膜はAl膜との反応性が低いので、反応によってAl膜の凝集を抑制する能力が元来低く、充填特性が劣化する。そして、Nbライナー膜はAl膜との反応時間が長く、かつ反応によってAl膜の凝集を抑制する能力があるため、Al膜を接続孔内に流動させる時間を十分確保することができる。
その結果、高アスペクト比の接続孔を充填できるようになる。このようにAlリフローに用いるNbライナー膜は、Al膜との反応性を考慮して選ぶことが重要である。
さらに、リフローにおいてAl膜の凝集が開始するのは、Nbライナー膜とAl膜の最低膜厚部である。スパッタ法を用いてNbライナー膜とAl膜を形成した場合、接続孔の側壁近傍の底部(以下、接続孔側壁底部という)が最低膜厚部となる。
スパッタ法では、接続孔底部におけるスパッタ粒子が入射できる見込み角は減少し、スパッタ粒子の付着率が低下する。この見込み角は接続孔のアスペクト比で決定され、アスペクト比の高い接続孔ほど見込み角は減少し、接続孔側壁底部におけるライナー膜厚およびAl膜厚は薄膜化する。
したがって、所望の接続孔をNbライナー膜を用いたAlリフローで確実に充填するためには、リフローの温度や時間、すなわちサーマルバジェット(基板温度と加熱時間の積)と、Si基板上にある最大アスペクト比の接続孔底部のNbライナー膜厚およびAl膜厚と、さらに接続孔内容積を以下のように調整することが必要になる。
すなわち、本実施形態のように、サーマルバジェット(基板温度と加熱時間の積)によって決まるAl流動量が、加熱以前に形成されたNbライナー膜とAl膜の占める領域を除く接続孔内容積以上である場合において、最低膜厚部のNbライナー膜とAl膜とが反応によってそのいずれかが消滅しないように、Nbライナー膜およびAl膜の膜厚を調整する(第1調整)。
あるいは、Al流動量が加熱以前に形成されたNbライナー膜とAl膜の占める領域を除く接続孔内容積以上となり、かつ最低膜厚部のNbライナー膜とAl膜とが反応によってそのいずれかが消滅しないサーマルバジェットとなるように基板温度と加熱時間を調整する(第2調整)。
あるいは、最低膜厚部のNbライナー膜とAl膜とが反応によってそのいずれかが消滅しないサーマルバジェットを選んだ場合において、Al流動量が加熱以前に形成されたNbライナー膜とAl膜の占める領域を除く接続孔内容積以上となるように、接続孔内容積を調整する(第3調整)。
本実施形態の方法は第1調整を選択した方法であり、この場合、開口径0.3μm以下、アスペクト比3以上の接続孔3を第1および第2Al膜6で充填できることを確認した。
また、上記第1ないし第3調整は他の膜種の場合にも有効であり、その調整条件を満たすようにすれば、ライナー膜の種類に関係なく高アスペクト比の接続孔の内部を導電膜で充填することが可能となる。
本実施例で説明したように、Alを接続孔にリフローにより充填するためには、Nbライナー膜とAlをリフロー過程で反応させて、第1Al膜の凝集を抑制することが重要である。
従って、本発明のリフロー後には、必ずNbとAlとの合金であるAl3 Nbが形成される。特に、Nbを指向性スパッタで形成した場合、配線用溝や接続孔の側面にはNbは薄く形成される。従って側面のNbはすべてAlと反応してAl3 Nb層が形成され、リフロー後にはNb膜が残らない場合もある。
しかし、同様のAlリフローを用いてもAl3 Nbを形成させないことも可能である。例えばNbをスパッタした後、基板を一旦大気開放し、次いで第1Al膜を低温で形成し、第2のAl膜を高温で形成しながら、リフローさせる場合である。
この場合、Nb表面には自然酸化膜が形成され、NbとAlの界面にわずかなNb酸化層が介在する。このNb酸化層はNbとAlの反応を抑制し、Al3 Nbはほとんど形成されない。この場合、配線用溝の内面にNbとAlの合金層が形成されないため、実質的に配線溝内のAl量が増加して、配線抵抗を低下させることができる。
しかし本実施例で説明したように、接続孔をAlリフローにより充填するためには、NbとAlを反応させることが必要であり、NbとAlの反応を抑制した場合、接続孔への充填ができない問題がある。
さらにNbとAlの界面にNb酸化層が介在するとAlとNbの混合領域であるAl3 Nb領域がなくなり、NbとAlの密着性が低下する。この密着性の低下はストレスマイグレーション耐性、エレクトロマイグレーション耐性の劣化につながり、信頼性を劣化させる問題もある。
また、クラスターツールなどの装置を使用してNb、第1のAl膜、第2のAl膜を真空連続的に形成しても、Nb表面は酸化される。Nb表面の酸化の度合いはNbをスパッタ後、第1のAl膜を形成するまでのウェハ搬送にかかる時間や搬送時の雰囲気真空度によって決まる。
本発明者の研究によれば、搬送(Nbスパッタ終了時から第1のAlの形成開始までの雰囲気)真空度が5×10-5pa以下、かつNbスパッタ終了時から第1のAlの形成開始までの時間が5分以内の条件であれば、第1のAl膜の凝集を抑制するのに充分なNbとAlの反応が起こり、Al3 Nbは形成される。上述以外の条件の場合、Nbの表面酸化層はAlとNbとの反応を抑制し、実質的にAl3 Nbを形成しない。
従って、本発明は真空連続的にNb膜、第1のAl膜、第2のAl膜を形成することはもちろんのこと、上述した搬送雰囲気真空度と搬送時間の条件内で行われたもので、接続孔の充填能力を高め、かつ構造上信頼性を向上できるのに充分な量のAl3 Nb層が形成できる。
さらに、Nbをスパッタ後大気開放する場合や、Nb膜表面の酸化層が形成される搬送条件でリフローを行う場合以外にも、Nb膜をスパッタするスパッタターゲットの純度によっても、AlとNbの反応が抑制される場合がある。
本発明者の研究によれば、99.9%以上の純度のNbターゲットを用いれば、接続孔の充填能力を高め、かつ構造上信頼性を向上できるのに充分な量のAl3 Nb層が形成できる。
99.9%未満の純度のNbターゲットを用いた場合、ターゲットに含まれる不純物原子がAlと反応し、その反応層がNbとAlの反応を抑制することがある。この場合も、Nb表面に酸化層ができた場合と同様に、接続孔への充填ができず、かつAl3 Nbが充分量ないため、構造上信頼性を向上させることができない。
(第2の実施形態)
図5は、本発明の第2の実施形態に係る半導体装置の製造方法を示す工程断面図である。
図5は、本発明の第2の実施形態に係る半導体装置の製造方法を示す工程断面図である。
本実施形態では、第1の実施形態で説明したNbライナー膜を用いたAlリフロー法をDD配線の形成方法に適用した場合について説明する。また、本実施形態では、第2調整を選択している。なお、図3と対応する部分には同一符号を付してあり、詳細な説明は省略する。
まず、図5(a)に示すように、素子が形成されたSi基板(図示せず)上にAl配線1を形成する。次に、Al配線1を覆うように全面に層間絶縁膜2を形成した後、この層間絶縁膜2に接続孔3および配線溝9を形成する。
次に図5(b)に示すように、第1実施形態と同様の条件で、厚さ7.5nmのNbライナー膜4、第1Al膜を形成した後、第2Al膜を形成しながら、Si基板の加熱温度420℃、加熱時間300秒の条件で、接続孔3および配線溝9の内部をAlリフローにより第1および第2Al膜6で充填する。なお、加熱時間は300秒以上も可能である。
最後に、図5(c)に示すように、接続孔3および配線溝9の外部の余剰の第1および第2Al膜6等をCMP法を用いて研磨除去することによって、DD配線6(第2Al配線6aとAlプラグ6b)が完成する。
一般に、接続孔3および配線溝9の内部をリフローによりAl膜で充填するDDプロセスには、配線溝内に形成されたライナー膜と、ライナー膜とAl膜との反応物による配線抵抗の増加の問題がある。
配線抵抗の増加はRC遅延の原因となるため、0.18μmの配線幅では、配線抵抗を比抵抗換算して4.6μΩ・cm未満に抑制することが望まれる。
図6に、RIEによって形成した従来のRIE配線、Tiライナー膜(比較例)を用いたAlリフローによって形成したDD配線、および本実施形態のNbライナー膜を用いたAlリフローによって形成したDD配線の比抵抗と配線幅の関係を示す。
ここで、配線溝の深さは400nmとした。また、Tiライナー膜(比較例)の膜厚はNbライナー膜のそれと同じ15nmとしたが、この膜厚の場合、Tiライナー膜では、開口径0.3μm以下、アスペクト比3以上の接続孔をAl膜で充填することができない。
図6から、従来のRIE配線やTiライナー膜により形成したDD配線に比べ、本実施形態のNbライナー膜を用いたAlリフローにより形成したDD配線は、比抵抗の上昇が抑制されていることが分かる。
また、Nbライナー膜を用いたAlリフローにより形成されたDD配線6は、EM、SM耐性に優れているという利点がある。これは、Nbライナー膜4あるいは第1Al膜とNbライナー膜4の反応物であるAlNb合金膜7(例えばAl3 Nb膜)はEM耐性に優れているためで、DD配線6がEMにより断線を起こしても、電流は、Nbライナー膜4あるいはAlNb合金膜7を通じて流れ、DD配線6の断線を抑制することができるからである。
また、DD配線6の場合、Al膜は層間絶縁膜の接続孔および配線溝の内部に埋め込まれるので、RIE配線の場合に比べて、Al膜の側面と層間絶縁膜との密着性はもともと良い。
しかも、本実施形態の場合、DD配線6の側面と層間絶縁膜2との界面にAlNb合金膜7が形成され、このAlNb合金膜7が密着層としては働くので、さらに密着性が高くなり、これによりSM耐性を向上させることができるようになる。
上述したようにAl3 Nb層が存在することでEM,SM耐性が向上する。この信頼性の向上には、形成されるAl3 Nbの形状も大きく影響する。
Nb/Al積層膜を形成後、基板を加熱した場合、界面に形成されるAl3 Nb層は膜上には形成されず、粒状に形成される。
Al3 Nbが粒状に形成された方が、膜状に形成される場合に比べてAlとの接触界面が増加する。この接触界面の増加はAlとAl3 Nbとの密着性を高め、よりEM、SM耐性を向上させる要因となっている。
(第3の実施形態)
図7は、本発明の第3の実施形態に係る半導体装置の製造方法を示す工程断面図である。
図7は、本発明の第3の実施形態に係る半導体装置の製造方法を示す工程断面図である。
なお、図3(a)〜図3(e)と対応する部分には同一符号を付してあり詳細な説明は省略する。本実施形態が第1の実施形態と主として異なる点は、Nbライナー膜の代わりにNbNライナー膜を用いたことにある。
まず、図7(a)に示すように、第1の実施形態と同様に、素子が形成されたSi基板(不図示)上にAl配線1、層間絶縁膜2を順次形成する。次に、層間絶縁膜2に開口径0.3μm以下、アスペクト比3以上の接続孔3を含む複数の接続孔(以下、まとめて接続孔3という)を形成する。
次に図7(b)に示すように、層間絶縁膜2の表面において厚さ15nmのNbNライナー膜10を指向性スパッタ法を用いて形成する。具体的には、例えば、Nbターゲットを用い、ArガスとN2 ガスの混合ガス雰囲気中での化成スパッタによりNbNライナー膜10を形成する。
次に図7(c)に示すように、Si基板を大気に晒すことなく、厚さが例えば400nmの第1Al膜5を指向性スパッタ法により無加熱で形成する。
次に図7(d)に示すように、Si基板を大気に晒すことなく、Si基板を例えば450℃に加熱しながら、例えば厚さ400nmの第2Al膜を180〜300秒の時間でスパッタ法により形成し、接続孔3の内部を第1および第2Al膜6で充填する。
最後に、図7(e)に示すように、接続孔3の外部の第1および第2Al膜6、AlNb合金膜7、NbNライナー膜10をRIE法を用いて選択的に除去することにより、Alコンタクト層6およびAl配線層12が完成する。
ここで、NbNライナー膜10や第1Al膜5を形成するための指向性スパッタ法には、例えば低圧−長距離スパッタ法、コリメーションスパッタ法、バイアススパッタ法、高密度プラズマスパッタ法を用いても良い。
この場合も、Arガス(あるいは他の希ガス)とN2 ガスの混合ガス雰囲気中でスパッタを行う。
本実施形態でも第1の実施形態と同様な効果が得られるが、以下に説明するようにNbライナー膜を用いた場合よりも以下の点で優れている。
化成スパッタ法を用いた場合、NbNライナー膜中の窒化量は、スパッタ時のArガス/N2 ガスの混合比を変化させることで、容易に調整することができる。
形成されたNbN膜中にはN原子と結合していないNb原子が存在し、この未結合のNb原子はAl原子と反応する。したがって、NbNライナー膜中の窒化量の制御により、NbNライナー膜とAl膜の反応速度を制御することができ、同一膜厚のNbライナー膜と比較して、凝集抑制能力を持続させることができる。
従って、NbNライナー膜中の窒化量の制御により、Al膜の凝集抑制に必要な反応速度以上の反応の抑制、すなわち接続孔底部の最低膜厚部のNbNライナー膜の消費量を抑制することができ、同一膜厚のNbライナー膜と比べて、さらに高いアスペクト比の接続孔の充填が可能となる。
あるいは、同一アスペクト比の接続孔であれば、Nbライナー膜よりも薄い膜厚のNbNライナー膜で接続孔を充填することができる。さらに、Tiライナー膜では、Si基板の拡散領域に直接接続する接続孔に使用した場合、リフロー時の基板加熱によってアロイスパイクを発生する問題がある。
そのため、Tiライナー膜の形成前に、TiN膜などの拡散バリアメタル膜を形成する必要がある。しかし、NbNライナー膜はAlとSiの拡散バリア性に優れ、Si基板の拡散領域に直接接続する接続孔に使用した場合でも、アロイスパイク発生を防止することができる。
又、NbN膜中のN量をバリアメタルとして調整すると、NbN膜中のNbとAlの反応が低下する場合がある。この場合は、Alとの反応量を確保するためにNbN膜上にNb膜を積層しても良い。
(第4の実施形態)
図8(a)〜(c)は、本発明の第4の実施形態に係る半導体装置の製造方法を示す工程断面図である。
図8(a)〜(c)は、本発明の第4の実施形態に係る半導体装置の製造方法を示す工程断面図である。
本実施形態では、第3の実施形態で説明したNbNライナー膜を用いたAlリフロー法をDD配線の形成方法に適用した場合について説明する。
なお図1(a)〜(e)及び図7(a)〜(e)と対応する部分には同一符号を付してあり、詳細な説明は省略する。
まず、図8(a)に示すように、第3の実施形態と同様に、素子が形成されたSi基板(図示せず)上にAl配線1、層間絶縁膜2、接続孔3および配線溝9を形成する。
次に図8(b)に示すように、第1の実施形態と同様の条件で、NbNライナー膜10、第1Al膜を形成した後、第2Al膜を形成しながら、接続孔3および配線溝9の内部をAlリフローにより第1および第2Al膜6で充填する。
最後に、図8(c)に示すように、接続孔3および配線溝9の外部の余剰の第1および第2Al膜6等をCMPを用いて研磨除去することによって、DD配線6(第2Al配線6aとAlプラグ6b)が完成する。
本実施形態でも第2の実施形態と同様な効果が得られる。ただし、NbNライナー膜とAl膜との反応速度は、Nbライナー膜とAl膜との反応速度よりも遅くできるので、NbNライナー膜10の膜厚を薄膜化でき、配線抵抗をさらに小さくすることができる。
また、接続孔3および配線溝9に形成されるAlNb合金膜7の量も少なくでき、これより配線抵抗もさらに小さくできる。
(第5の実施形態)
図9(a)〜(f)は、本発明の第5の実施形態に係る半導体装置の製造方法を示す工程断面図である。
図9(a)〜(f)は、本発明の第5の実施形態に係る半導体装置の製造方法を示す工程断面図である。
図9(a)に示すように、素子(図示せず)が形成されたSi基板上21に第1層間絶縁膜22を介して第1配線層23を形成する。この第1配線層23は、例えばW配線やAl配線である。また、第1配線層23は、ダマシン配線である。
第1層間絶縁膜22、第1配線層23上に第2層間絶縁膜24を形成する。ここで、第2層間絶縁膜24は、TEOSをソースガスに用いたプラズマCVDによるCVD絶縁膜、HDP−CVDによるF添加低誘電率絶縁膜、あるいは有機SOG膜などの塗布絶縁膜である。
本発明のNbライナーを用いたAlリフローを低誘電率絶縁膜、例えばF素添加SiO2膜や有機SOG膜と組み合わせた場合、TiやTaをライナーに用いた場合と比較して充填能力を低下させないというプロセス上のメリットと低誘電率絶緑膜とNbあるいはAl3 Nb層が密着して信頼性を向上させる構造上のメリットがある。
一般にF添加SiO2 膜や有機SOG膜は、加熱時の脱ガスが多い。脱ガスの主成分は水であり、ライナーにTiやTaを用いた場合、脱離した水によってライナー材料が酸化してしまう。
ライナー材料の酸化はAlとの反応を抑制し、第1のAlの凝集を抑制する効果やAlと低誘電絶縁膜との密着性を向上させる効果を失わせる。従って、低誘電率絶縁膜とTiやTaライナーを組み合わせて用いた場合、接続孔の充填能力が大幅に低下するプロセス上の問題と、信頼性が低下する構造上の問題がある。これに対しNbは、TiやTaと比べて酸化物を形成する標準生成自由エネルギーが高く、酸化耐性が高い。従って、低誘電率絶縁膜から脱離した水によって変質しにくく、ライナーとしての性質を保持でき、接続孔の充填能力を向上させ、信頼性を確保することができる。
次に、図9(b)に示すように、第1配線層23に接続する接続孔25をフォトリソグラフィとRIEを用いて第1層間絶緑膜24に形成する。
以下、ロード・アンロード室(試料準備室)、デガス室、逆スパッタ室、Nbスパッタ室、第1Alスパッタ室、第2Alスパッタ室および基板冷却室を搬送室に接続したクラスターツールを用い、真空連続的にNbライナー膜、第1Al膜、第2Al膜を順次形成し、第1Al膜および第2Al膜を流動させて、接続孔25の内部をAlで充填する方法について説明する(図9(c)〜図9(e))。
各室間の移動は搬送室を介して行われる。まず、デガスには、静電チャック付きのPBNヒーターを用いる。すなわち、PBNヒーターによって、300〜450℃の温度範囲で2分以上基板を加熱することによってデガスを行う。
ここで、PBNヒーターの代わりに、ハロゲンランプヒーターを使用しても良い。また、デガス室は独立排気系を持ち、デガスエ程中に基板から脱離したガスで搬送室のベース真空度が劣化しないようになっている。
次に逆スパッタ室内で、接続孔25の底面に露出した第1配線層23の表面の自然酸化膜や、接続孔25の形成時に付着した汚れなどを逆スパッタにより除去する。逆スパッタは、平行平板型や誘導結合型などのプラズマスパッタ装置を用いて行えば良い。
なお、第1配線層23がW配線層などの場合には、有機アルカリ溶液による洗浄で自然酸化膜や接続孔25の形成時に付着した汚れを除去できるため、逆スパッタを行う必要はない。
次に、図9(c)に示すように、接続孔25の内面全面を被覆するように、厚さ7.5〜50nmのNbライナー膜26をロングスロースパッタ法を用いて形成する。
ここで、Nbターゲットの直径は約300mm、Nbターゲット−基板間の距離は300mm、投入パワーは8kW以上、そしてAr圧力は0.02〜0.1Paである。
また、基板は無加熱にするか、あるいはスパッタ中の基板温度上昇を避けるために基板は冷却する。
次に、図9(d)に示すように、接続孔25の内面全面を被覆するように、第2Al配線層となる厚さ250〜700nmの第1Al膜27をロングスロースパッタ法を用いて形成する。
ここで、Alターゲットの直径は約300mm、Alターゲット−基板間の距離は300mm、投入パワーは10kW以上、そしてAr圧力は0.01〜0.1Paである。また、基板は無加熱にするか、あるいはスパッタ中の基板温度上昇を避けるために基板は冷却する。
次に図9(e)に示すように、Si基板を430〜495℃に加熱しながら、第2Al配線層となる厚さ50〜600nmの第2Al膜を標準的スパッタ法を用いて成膜速度3.33nm/secでもって形成するとともに、第1および第2Al膜28を流動させて、接続孔25の内部を第1および第2Al膜28で充填する。
標準的スパッタ法とは、例えば直径が約300mmのAlターゲットを用い、ターゲット−基板間の距離を60mmに設定してスパッタを行う方法である。
このとき、接続孔25と第1および第2Al膜28との界面には、Nbライナー膜26と第1Al膜27との反応生成物であるAlNb合金膜29が形成される。
ここでは、標準的スパッタ法を用いて第2Al膜を形成したが、成膜速度を同等とすれば、すなわち成膜速度を3.33nm/secとすれば、ロングスロースパッタ法を用いて第2Al膜を形成しても問題はない。
最後に、図9(e)に示すように、第1および第2Al膜28、AlNb合金膜29、Nbライナー膜26をフォトリソグラフィとRIEにより加工して、第2Al配線層30が完成する。
本発明者らの研究では、Nb膜を高いスパッタ電力で形成すれば、Nb膜の基板表面に対して垂直な軸方向(以下、基板垂直軸方向という)の<110>配向が高まることが明らかになった。さらに、<110>配向したNb膜上に形成したAl膜は、基板垂直方向に極めて優れた<111>配向を示すことが明らかになった。
X線回折法で測定したNb膜のNb<110>ピークおよびNb膜上に形成したAl膜のAl<111>ピークのロッキングカーブの半値幅のスパッタ電力依存性を示す。
図10から、スパッタ電力が高くなるにつれ、Nb<110>ピーク半値幅が小さくなり、かつAl<111>ピーク半値幅も小さくなることが分かる。ピーク半値幅は小さいほどその方位の配向度が高いことを示している。
<110>配向の高いNb膜の表面は、(110)面となっており、この面のNbの格子定数がAl(111)面のAl格子定数と近い。その結果、Nb膜の結晶構造をAl膜が引き継ぎ、Al膜は<111>に配向すると考えられる。
さらに、図10によると、直径200mmのウェハのセンター部分に比較して、エッジ部分ではNb<110>配向性、Al<111>配向性ともに劣化していることが分かる。
これは、Nbスパッタ粒子の進行方向が、基板表面に対して垂直な軸に対して傾いていることに依存すると考えられる。Nb膜の形成に用いたロングスロースパッタ法は、ウェハ面積に対してターゲット面積が十分大きくない場合、スパッタ粒子の進行方向に非対称性があり、ウェハーエッジでは斜め入射成分が増加する。
この斜め成分がNb膜の配向性を劣化させ、ひいてはAl膜の配向性を劣化させるものと考えられる。しかし、このウェハ面内の配向性のばらつきも、スパッタ電力を大きくするにつれて緩和される。
Al配線では<111>配向性が高いほど、エレクトロマイグレーション耐性に優れる。これは、<111>配向性の高いAl膜では拡散係数の大きい不安定な結晶粒界が減少するためである。
図11に、Al<111>配向度とEM信頼性との関係を示す。縦軸は、高温、高電流密度の加速試験下でAl配線が断線に至るまでの寿命を示している。
<111>配向性が高いほど、つまり半値幅が小さいほど、Al配線のEM耐性は向上することが分かる。Al<111>ピーク半値幅ωとEMライフタイムτとの間には、経験的にτ∝(1/ω)2 の関係がある。
なお、図中、黒丸は、従来からLSIのAl配線の下地材料に用いられているTi/TiN膜上でのAl配線の配向度を示している。
図10および図11によると、Nbライナー膜を8kW以上のスパッタ電力でスパッタ形成すれば、ウェハ全面において従来のAl配線より高い配向度が得られることが分かる。
言い換えれば、Nb<110>ピーク半値幅が5.21゜以下であれば、Al<111>ピーク半値幅が、1.92以下になり、従来のAl配線より高い配向度が得られることが分かる。
ところで、スパッタ電力は電圧と電流との積であり、ターゲット径、ターゲット−基板距離、Ar圧力によって変化するため、Nb膜やAl膜の配向性に対して一義的なパラメータではない。
Nb膜が<110>配向するのは、Nbスパッタ時のNb膜の成長過程に起因している。すなわち、Ar+ イオンによってターゲットから放出した運動エネルギーを持ったNb粒子(Nbスパッタ粒子)は、基板に衝突する際、その運動エネルギーのために基板上を移動する。
したがって、この移動距離が大きいほどNbは安定なサイトに移動することが可能となり、安定結晶面である(110)面を表面化しながら成長できる。すなわち、飛来するNb粒子が持つ運動エネルギーが大きいほど、Nbは<110>配向できる。
このNb粒子の運動エネルギーは、ターゲットに印加された負の電圧に引き込まれるため、ターゲットに加える電圧の絶対値が大きいほど、Nbの運動エネルギーは大きくなる。
図12に、スパッタ電圧(ターゲット電圧)との関係を示す。スパッタ電力が大きくなるほど、スパッタ電圧の絶対値も高くなることが分かる。
また、図10、図11および図12から、ターゲット電圧を−380V以下に設定することにより、Al<111>配向度を従来のAl配線のそれよりも高くできることが分かる。
一般に、スパッタ電力を増加させると、成膜速度は速くなる。本実施形態のように、厚さ7.5〜50nmという薄いNbライナー膜26の場合、大きいスパッタ電力でNbライナー膜26を形成すると、スパッタ速度が速いために正確な膜厚制御を行えなくなる。
その結果としてウェハ同士間で膜厚が異なったり、あるいは同じウェハでも面内で膜厚のばらつきが生じるという問題が起こる。
図13に、Nb膜を形成する際のスパッタ電力とスパッタ速度(成膜速度)との関係を示す。スパッタ電力を増加させても、スパッタ速度はそれに比例して大きくはならず、飽和する傾向を示すことが分かる。
Nb〈110〉配向性が実用的となるターゲット電圧−380V以上に対応するスパッタ電力においても、1〜1.3nm/sec程度のスパッタ速度であり、膜厚7.5〜50nmの成膜でも十分制御性がある。
本発明者らの研究によれば、基板に衝突するNb粒子の運動エネルギーを大きくすることが配向性を向上させる本質であるため、運動エネルギーをターゲット電圧で制御することに限定されない。
すなわち、スパッタではNb粒子の一部は陽イオン化しており、基板側に負の電圧を加えれば、ターゲット電圧を高くしなくても、イオン化したNb粒子は基板に加速して引き込まれるため、Nb粒子の運動エネルギーが大きくなる。
イオン化効率を誘導結合型プラズマなどによって高めればより効果がある。このような方法を用いてもNbライナー膜26を高配向化することが可能であり、ひいては第2Al配線層30の配向性が向上し、配線信頼性も向上する。
しかしながら、基板にバイアスを印加して一部イオン化したNb粒子を引き込み、配向性を向上させる場合には、以下のことに注意する必要がある。例えば、バイアススパッタ法のように基板にバイアスを印加した場合、イオン化したスパッタガスのArも基板に引き込まれ、Nbライナー膜26中に取り込まれる。
Nbライナー膜26中に取り込まれたArは、後工程のリフローの加熱工程、あるいは第2Al配線層30の形成後のシンター工程などの熱処理により、Nbライナー膜26から放出される。
Nbライナー膜26と第2Al配線層30との界面で剥離が生じる。このような剥離を防止するためには、Ar流量を減少させてNbライナー膜26中に取り込まれたAr量を減少させるなどの調整が必要である。
また、バイアススパッタ法によるNb膜の形成では、基板にRF電力を投入する機能が必要になり、装置コストが増加する。また、バイアススパッタ法は成膜とエッチングが同時に起こる成膜手法であり、成膜速度が低下しスループットが低下する。
さらに成膜初期から基板バイアスを印加してエッチングを行うと、層間絶縁膜(SiO2 膜)の一部がエッチングされ、エッチングされたSiO2 がNbライナー膜26に取り込まれ、Nbライナー膜26の膜質を劣化させる可能性がある。
これらの観点から、ターゲットの電圧調整だけでNbライナー膜26を高配向化でき、かつ第2Al配線層30の配向性を向上させることができる本実施形態の方法は、バイアススパッタ法や、基板バイアスを印加してNbイオンを引き込む方法に比べて、簡単な方法といえる。
この他にも、Nbスパッタ時のガス圧力を低下させることも、ターゲットに印加する電圧の絶対値を増加させるのに有効である。
例えば、ターゲット径300mm、ターゲット−基板間距離300mmのロングスパッタにおいて、スパッタ電力が2kWのとき、0.053PaのAr圧力ではターゲット電圧は、−330Vであるが、0.026PaのAr圧力ではターゲット電圧は、−397Vまでその絶対値が増加する。
この0.026PaのAr圧力、ターゲット電圧−397VのときのAl<111>ピーク半値幅は1.4゜であり、これはEM耐性を向上させるのに十分高い配向性である。
また、ロングスロースパッタでは、Arガス圧力を低下させると、ArガスによるNbスパッタ粒子の散乱が抑制されるため、Nbスパッタ粒子の指向性が高まる。
アスペクト比の高い接続孔25では、接続孔側壁底部にまでNbライナー膜26を形成することが必要である。Nbスパッタ粒子の指向性を高めることは接続孔側壁底部へのNbスパッタ粒子の入射確率を増加させ、その結果として高アスペクト比の接続孔のAl充填が可能になる。
さらに、Nbスパッタ粒子の運動エネルギーを大きくすることは、接続孔25へのAl充填特性も向上させる。すなわち、高い運動エネルギーを有するNbスパッタ粒子で形成されたNbライナー膜26を用いたほど、より高いアスペクト比の接続孔25まで第2Al配線層30で充填できる。
図14に、Nbスパッタ電力と、Al充填が可能な接続孔のアスペクト比の最大値(以下、Al充填限界アスペクト比という)との関係を示す。
Nbスパッタ電力が大きくなるほど、Al充填限界アスペクト比が大きくなっていることが分かる。Nbライナー膜27は、第1および第2Al膜28の凝集を抑制するために形成する。
そのため、接続孔25の側面や底部に形成されることが必要になる。前述したように、Nbスパッタ粒子の運動エネルギーを大きくした場合、基板におけるNbスパッタ粒子の移動が促進されるため、接続孔25の内面のNbライナー膜26の被覆性が向上する。
Nbライナー膜26の被覆性の向上は、接続孔側壁底部で起こりやすい第1および第2Al膜28の凝集を抑えることができ、Alリフローによって充填できる接続孔25のアスペクト比を高める。
また、Al(111)面はその表面エネルギーがAlの他の結晶面と比べて最も低く、Al原子の拡散が膜表面で活発化するため、<111>配向したAl膜はその流動性が高まる。
したがって、Nbスパッタ粒子の運動エネルギーを高めることにより、接続孔25の内面のNbライナー膜26の被覆性およびAl流動性を向上させることができ、その相乗効果としてAl充填特性が大幅に向上し、アスペクト比の高い接続孔25の内部を第1および第2Al膜28で容易に充填できるようになる。
図19に、Nb膜を−380V以下のターゲット電圧でスパッタ形成し、次にNb膜上にAl膜を無加熱で形成し、次に450℃の熱処理を行った場合のAl<111>配向性の時間変化を示す。
熱処理は、基板を加熱することによって行った。Al膜の配向性は熱処理時間が長くなるほど向上していることが分かる。すなわち、高配向したNb膜上に無加熱で形成したAl膜は、形成初期には配向性が低く、熱処理過程でNb格子情報をAlが受け継ぐことにより、配向性が向上するものと考えられる。
したがって、高配向化したNb膜上に無加熱で形成したAl膜を高配向化するには、Al膜の形成後に熱処理を行うことが不可欠である。ここでは、無加熱でAl膜を形成した後に熱処理を行った場合について説明したが、基板を加熱しながらAl膜を形成した場合にも同様に高配向化の効果が得られた。
ただし、基板を加熱する場合、無加熱の場合に比べて、Nb膜の表面が酸化しやすいので、装置の真空度などを制御する必要がある。
(第6の実施形態)
図15は、本発明の第6の実施形態に係る半導体装置の製造方法を示す工程断面図である。図9と対応する部分には同一符号を付してあり、詳細な説明は省略する。
図15は、本発明の第6の実施形態に係る半導体装置の製造方法を示す工程断面図である。図9と対応する部分には同一符号を付してあり、詳細な説明は省略する。
まず、図15(a)に示すように、第5の実施形態と同様に、素子(図示せず)が、形成されたSi基板21上に、第1層間絶縁膜22、第1配線層23、第2層間絶縁膜24、接続孔25を形成する。次に、図15(b)に示すように、フォトリソグラフィとRIEにより第2層間絶縁膜24に第2配線層用の配線溝31を形成する。
次に、図15(c)に示すように、第5の実施形態で説明したようなクラスターツールを用い、第5の実施形態と同様な条件でデガス(DEGAS)、逆スパッタ、Nbスパッタ、第1Alスパッタおよび第2Alスパッタを行って、接続孔25および配線溝31の内部をNbライナー膜26を介して第1および第2Al膜28で充填する。
最後に、図15(d)に示すように、接続孔25および配線溝31の外部の第1および第2Al膜28をCMPにより除去して、第1および第2Al膜28からなる第2Al配線層(Alデュアルダマシン配線)32が完成する。
第5の実施形態では、高いスパッタ電力を用いてスパッタ形成したNbライナー膜は<110>配向し、この高配向したNbライナー膜上のAl配線層は高い<111>配向を示すことを説明した。
しかし、本実施形態のようなダマシン型配線の場合、第2Al配線層32は、2側面(接続孔側面と配線溝側面)に対して垂直な軸方向、および1底面(配線溝底面)に対して垂直な軸方向に<111>配向する可能性がある。
図16に、配線溝が複数並んだ基板上でのNbスパッタ電力とAl<111>配向との関係を示す。
配線溝上のAl膜もスパッタ電力が増加するにつれて、基板の垂直軸方向、即ち、配線溝に対して垂直な軸方向に高い<111>配向を示すことが分かる。
すなわち、2側面からの配向よりも基板表面や配線溝底面の配向が支配的であり、配線溝内のAl膜の配向性も8kW以上でNb膜をスパッタすれば、高い信頼性が得られる。
特に、ロングスロースパッタ法のような指向性スパッタ法でAl膜を形成した場合には、配線溝の側面にAl膜は薄く、基板表面や配線溝底面のAl膜は厚くなる。
したがって、コンフォーマルに形成されるCVD法によるAl膜と比べて、より基板表面や配線溝底面からの配向が支配的となり、側面からの配向の影響を軽減できる。
また、ダマシン配線の場合、2側面と1底面にNbライナー膜26、あるいはAlNb合金膜29/Nbライナー膜26が存在する。これらは第2Al配線層が断線した場合に導通が可能となる補償導線として機能するため、EM耐性の向上に寄与する。
したがって、高配向Al膜の効果と補償導線の効果を組み合わせるとその相乗効果により、Alデュアルダマシン配線(以下、単にダマシン配線という)32のEM耐性は著しく向上する。
さらに、Nbライナー膜26と第1Al膜27とは反応してAlNb合金膜29を形成するため、ダマシン配線32の密着性が向上する。密着性に優れる界面ではAlの拡散係数が低くなるため、Al・DD配線32のSM耐性は著しく向上する。
第5の実施形態で説明したように、<111>高配向したAl膜中には拡散係数の大きい不安定な結晶粒界が減少するため、SM耐性も向上する。
したがって、高配向Al膜の効果と密着性の効果を組み合わせるとその相乗効果により、ダマシン配線32のEM耐性は著しく向上する。
図10では、配線溝上のAl配向性を平均化して評価したが、本発明者らは,さらにダマシン配線の長手方向に対して垂直面および平行面のAl配向性を詳細に調べた。
図17に、X線回折法によってダマシン配線32の長手方向(以下、配線長手方向という)と平行な方向にX線を入射した場合に得られるダマシン配線32のAl<111>ピークのロッキングカーブの半値幅(A)と、X線回折法によって配線長手方向と垂直な方向にX線を入射した場合に得られるダマシン配線32のAl<111>ピークのロッキングカーブの半値幅(B)とを示す。
配線長手方向と平行な方向にX線を入射した場合(x軸)、配線長手方向に対して平行な方向に関してAl<111>配向のばらつきを測定できる。
一方、配線長手方向と垂直な方向にX線を入射した場合(y軸)、配線長手方向に対して垂直な方向に関してAl<111>配向のばらつきを測定できる。
y軸にX線を入射した場合の方が、x軸方向にX線を入射した場合よりも、Al<111>ピークのロッキングカーブの半値幅が大きいことが分かる。これは、配線溝側面からのAl配向により、基板垂直幅方向のAl<111>配向が配線長手方向に退位して垂直な方向でずれが生じているものと考えられる。
L/S(ライン/スペース:ラインが配線溝に対応)が1.0μm/1.0μmよりも0.25μm/0.25μmの方がAl<111>ピークのロッキングカーブの半値幅が大きくなっていることが分かる。
これは、図17に示した実験に用いた試料では、1.0μm/1.0μmのL/Sの場合、配線溝側面よりも配線溝底面の方がダマシン配線との接触面積が広いために、配線溝底面からの配向が支配的になっていると考えられる。
しかし、0.25/0.25μm(7)L/Sの場合、配線溝底面よりも配線溝側面での接触面積が広いために側面の影響をより受け、y軸にX線を入射した場合のAl<111>配向がばらつくと考えられる。
このようにダマシン配線の場合、配線溝側面の影響により配線長手方向に対して垂直な面ではAl<111>方位にずれが生じる傾向がある。また、このような配向性のずれは配線幅が微細化するほど顕著となる。
配線信頼性の観点からは、特にEM耐性を向上させるためには、基板垂直軸方向にAl<111>配向させ、拡散係数の大きい不安定粒界をなるべく減少させることが好ましい。
しかし、ダマシン配線の場合、配線長手方向に対して垂直面での配向性のずれは、配線溝の側面の影響を受けているためにランダムなばらつきではなく、かつ配線長手方向に対して平行な垂直面での配向性は確保されているため、不安定粒界が増加せず、EM耐性劣化の問題は生じない。
また、高配向したAl膜を熱処理すると突発的に結晶粒が隆起する形状のヒロックが生じやすいことが知られている。これは、配向性の高い多数の結晶粒に囲まれた配向性の低い少数の結晶粒があると、その配向性の低い結晶粒に応力が集中して、突発的なヒロックが発生すると考えられる。
このようなヒロックはひいては配線の短絡を招く。この問題に対して、配線長手方向に対して垂直な面でAl配向性がずれるダマシン配線は、結晶粒の応力を分散させることが可能であり、突発的に発生するヒロックを防止できる。
このような各軸方向に対するAl配向性のずれは、Nbを高配向させた本発明で顕著化し、ストレスマイグレーションに対する耐性が向上することが初めて明らかになった。
したがって、y軸にX線を入射した場合の方が、x軸方向にX線を入射した場合よりもAl<111>ピークのロッキングカーブの半値幅が大きいダマシン配線を形成することによって、配線短絡という問題を回避でき、また上述したようにEM耐性劣化の問題もないので、信頼性を向上することができる。
なお、本発明は、上記実施形態に限定されるものではない。
例えば、第1〜第4の実施形態では、Nbライナー膜あるいはNbNライナー膜を指向性スパッタ法により形成し、第1Al膜を無加熱で指向性スパッタ法により形成し、次いで第2Al膜を加熱しながらスパッタ法で形成する方法について説明した。
しかし、Nbライナー膜あるいはNbNライナー膜を形成した後、1層のAl膜を加熱しながらスパッタ法で形成しても良い。
何故なら、Nbライナー膜あるいはNbNライナー膜があるため、加熱しながらAl膜を形成してもAl膜はNbライナー膜あるいはNbNライナー膜との反応により、凝集が抑制され、リフローにより充填することができるためである。
また、第1〜第4の実施形態では、Nb膜あるいはNbN膜を指向性スパッタ法により形成し、第1Al膜を無加熱で指向性スパッタ法により形成し、次いで第2Al膜を加熱しながらスパッタ法で形成する方法について説明したが、第1Al膜をCVDで形成しても良い。
何故なら、Nbライナー膜あるいはNbNライナー膜があるため、CVDでAl膜を形成してもAl膜は連続膜となり、かつCVDはコンフォーマルに成膜できるため、接続孔底部におけるAl膜厚を厚膜化できる。
しかし、有機原料ガスを用いたCVDにより形成されたAl膜は、カーボンなどの不純物が混入し、配線層の信頼性が低下するという問題がある。この場合には、CVD法により第1Al膜を薄く形成し、次にスパッタ法により第2Al膜を厚く形成すれば、信頼性の低下を招くことなく所望の厚さの配線層を形成できる。
また、第1〜第4の実施形態では、Nb膜あるいはNbN膜を指向性スパッタ法により形成する方法について説明したが、Nb膜あるいはNbN膜をCVDで形成しても良い。
その理由は以下の通りである。スパッタ法では、接続孔底部のNb膜あるいはNbN膜が薄膜化する。したがって、接続孔底部におけるAl凝集抑制に必要なNb膜あるいはNbN膜厚を確保するため、配線溝内面には不必要なNb膜あるいはNbN膜が厚く形成される。
このNb膜あるいはNbN膜は配線部の実質的Al断面積を低下させ、配線抵抗の増加を招く。
一方、CVD法では、接続孔や配線溝にNb膜あるいはNbN膜をコンフオーマルに形成できるため、膜厚が薄くなりやすい接続孔底部にNb膜あるいはNbN膜を厚く形成できる。
これにより配線溝内面にNb膜あるいはNbN膜を必要以上に形成しなくて済むので、配線抵抗の増加より効果的に防止できる。また、室温で蒸気圧の高い弗化Nbにより、Nb膜は容易にCVDを行うことができる。
また、NbN膜は、弗化Nbとアンモニアとの混合ガスを用いれば形成することができ、その混合比を調節することにより、NbN膜の窒化量を制御することができる。
さらに、NbN膜はNb膜を形成した後に後窒化により形成しても良い。後窒化には、N2 やNH3 などの雰囲気中で熱処理する熱窒化やプラズマ下でN+ イオンをNb膜に照射するプラズマ窒化などがある。
特にプラズマ窒化では、Si基板を低温にできる。また、DD構造では、接続孔内面より配線溝内面の方がN+ イオンの衝突確率が高いため、配線溝内面に形成されたNb膜を優先的に窒化できる。
配線部におけるNb膜とAl膜の反応生成の生成量を少なくでき、配線抵抗を低下できる。この時、N+ イオンの衝突確率は、ガス圧で調節すれば良い。
また、第1〜第4の実施形態では、Si基板を450℃に加熱しながらAl膜をリフローさせたが、Si基板の加熱を複数のステップに分けてAl膜をリフローさせても良い。
例えば、リフローの前半を低温で行い、リフローの後半を高温で行う。このような2ステップ加熱によれば、リフロー前半時が低温であることから、Nb膜あるいはNbN膜とAl膜との反応が抑制され、Al膜の凝集が抑制される。
ここで、リフローの前半時は低温時であることから、Al膜の流動量は減小するので、接続孔の内部のAl膜中にはボイドが残存してしまう。特に層間絶縁膜として低誘電率の絶縁膜を用いた場合には、絶縁膜からガスが放出され、ボイドの残存が起こりやすい。
しかし、流動したAl膜により接続孔の内面上のAl膜の膜厚は増加しているため、次に高温でリフローを行ってもAl膜の凝集は起こらず、残存したボイドをAl膜で完全充填することができる。
また、上述したように層間絶縁膜として特に脱ガスの多い低誘電率の絶縁膜を用いた場合、絶縁膜からのガスの放出によりAl流動性が低下してボイドが残存しやすいが、リフローの前半を低温で行えば、絶縁膜から放出されるガス量を少なくでき、これにより放出ガスによるAl表面の汚染が抑制されてAl表面は活性な状態を保持することができる。
したがって、低温リフロー時にボイドが残存しても、後半の高温リフローにおいてボイドを容易に充填することができるようになる。したがって、このような多ステップ加熱でリフローを行えば、一定温度の加熱でのリフローを行う場合よりも、さらに高いアスペクト比の接続孔をAl膜で充填できる。
また、第1〜第4の実施形態では、ライナー膜としてNb膜あるいはNbN膜をSi基板上に直接形成しているが、Si基板との反応を抑制したり、コンタク卜抵抗を下げるためには、例えば図18に示すように、NbN膜、TiN膜、Nb膜、Ti膜、Nb膜とその上に形成されたNbN膜からなるNb/NbN膜、あるいはTi膜とその上に形成されたTiN膜からなるTi/TiN膜を下地として形成すると良い。
ここで、ライナー膜としてバリア性のあるNbN膜を用いた場合には、下地としてバリアメタル膜を形成する必要は基本的にはない。しかし、窒化量の少ないNbN膜はバリア性が低下し、必ずしもバリア性を確保できない。
例えばAl膜との反応速度を少し遅くするためにNb膜を窒化する場合、必ずしもバリア性を確保できない。このような場合、NbN膜の下層にバリア性のあるNbN膜やTiN膜を形成すれば良い。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
1…Al配線
2…層間絶縁膜
3…接続孔
4…Nbライナー膜
5…第1Al膜
6…第1および第2Al膜、Alコンタクト層、DD配線
6a…第2Al配線
6b…Alプラグ
7…AlNb合金膜
8…反応生成物
9…配線溝
10…NbNライナー膜
2…層間絶縁膜
3…接続孔
4…Nbライナー膜
5…第1Al膜
6…第1および第2Al膜、Alコンタクト層、DD配線
6a…第2Al配線
6b…Alプラグ
7…AlNb合金膜
8…反応生成物
9…配線溝
10…NbNライナー膜
Claims (5)
- 第1導電膜となるスパッタ粒子の運動エネルギーを増加させることによって、前記半導体基板上における前記スパッタ粒子のマイグレーションを活性化させて半導体基板上に第1導電膜を形成する工程と、前記第1導電膜上に第2導電膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
- 前記第1導電膜を形成する工程は、前記第1導電膜となるスパッタ粒子の運動エネルギーを増加させるスパッタ法を用いる工程であり、前記第2導電膜を形成する工程は、その後に、前記半導体基板を加熱することによって、前記第2導電膜の配向性を高める工程を更に含むことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1導電膜はNbであり、前記第2導電膜はAlであることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1導電膜はNb膜であり、前記第2導電膜はAlであり、前記第1導電膜を形成する工程は、ターゲット印加電圧を−380V以下に設定したロングスロースパッタ法が用いられることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1導電膜はNb膜であり、前記第2導電膜はAlであり、前記第1導電膜を形成する工程は、プラズマ中でNb粒子をイオン化し、前記半導体基板に印加することによって運動エネルギーを高めたNb粒子を前記半導体基板に衝突させることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004261211A JP2005033218A (ja) | 1997-12-26 | 2004-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36680997 | 1997-12-26 | ||
JP26003698 | 1998-09-14 | ||
JP2004261211A JP2005033218A (ja) | 1997-12-26 | 2004-09-08 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36946998A Division JP3607515B2 (ja) | 1997-12-26 | 1998-12-25 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005033218A true JP2005033218A (ja) | 2005-02-03 |
Family
ID=34222050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004261211A Abandoned JP2005033218A (ja) | 1997-12-26 | 2004-09-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005033218A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111847373A (zh) * | 2020-07-31 | 2020-10-30 | 上海华虹宏力半导体制造有限公司 | 红外mems的支撑孔结构及形成方法 |
-
2004
- 2004-09-08 JP JP2004261211A patent/JP2005033218A/ja not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111847373A (zh) * | 2020-07-31 | 2020-10-30 | 上海华虹宏力半导体制造有限公司 | 红外mems的支撑孔结构及形成方法 |
CN111847373B (zh) * | 2020-07-31 | 2024-01-19 | 上海华虹宏力半导体制造有限公司 | 红外mems的支撑孔结构及形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3382031B2 (ja) | 半導体装置の製造方法 | |
KR100326569B1 (ko) | 반도체장치및그제조방법 | |
JP3193875B2 (ja) | 半導体ウェハにおけるコンタクト、ビア及びトレンチの低熱費金属の充填及び平坦化のための方法と装置 | |
US7064056B2 (en) | Barrier layer stack to prevent Ti diffusion | |
KR100408622B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7157738B2 (en) | Capacitor element and its manufacturing method | |
KR100359590B1 (ko) | 반도체장치및그제조방법 | |
US6306761B1 (en) | Method of manufacturing semiconductor device | |
JP3337876B2 (ja) | 半導体装置の製造方法 | |
JPH10116831A (ja) | 銅のインターフェース導電性を向上させる方法およびその方法を用いて形成された銅導電体インターフェース | |
US7018919B2 (en) | Method of manufacturing a semiconductor integrated circuit device including a hole formed in an insulating film and a first conductive film formed over a bottom region and sidewalls of the hole | |
JP4149546B2 (ja) | 半導体装置の製造方法 | |
US5750439A (en) | Method of making aluminum alloy wiring with less silicon nodule | |
JP3607515B2 (ja) | 半導体装置およびその製造方法 | |
JP2005038999A (ja) | 半導体装置の製造方法 | |
JP2005033218A (ja) | 半導体装置の製造方法 | |
JPH10144790A (ja) | 半導体装置における配線形成方法 | |
JP4006720B2 (ja) | 半導体装置及びその製造方法 | |
JPH11307528A (ja) | 半導体装置およびその製造方法 | |
JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
JPH1154611A (ja) | 半導体装置およびその製造方法 | |
JP2003197744A (ja) | 半導体装置の製造方法 | |
JPH11154676A (ja) | 金属配線およびその形成方法 | |
JPH11219953A (ja) | 銅配線の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050316 |