JP2000040672A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000040672A JP2000040672A JP10208068A JP20806898A JP2000040672A JP 2000040672 A JP2000040672 A JP 2000040672A JP 10208068 A JP10208068 A JP 10208068A JP 20806898 A JP20806898 A JP 20806898A JP 2000040672 A JP2000040672 A JP 2000040672A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- film
- wiring
- connection hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 バリアメタル層の配線材料(Ｃu)に対するバ
リア性が向上し、バリアメタル層とＣuとの密着性も向
上した、特性の良好な半導体装置を提供する。 【解決手段】 下部配線１０１上に形成された層間絶縁
膜１０２に形成された電極接続孔１０３にＣuを埋め込
み形成された半導体装置の製造方法において、層間絶縁
膜１０２の最表面にはＴa薄膜１０５をバリアメタルと
して形成し、且つ前記電極接続孔１０３の側面および底
部には、Ｔaに比べ、より薄膜でも良好なバリア性が実
現されるバリアメタル層１０４(ＴaＮ薄膜)を設けるこ
とを特長とする半導体装置の製造方法。
リア性が向上し、バリアメタル層とＣuとの密着性も向
上した、特性の良好な半導体装置を提供する。 【解決手段】 下部配線１０１上に形成された層間絶縁
膜１０２に形成された電極接続孔１０３にＣuを埋め込
み形成された半導体装置の製造方法において、層間絶縁
膜１０２の最表面にはＴa薄膜１０５をバリアメタルと
して形成し、且つ前記電極接続孔１０３の側面および底
部には、Ｔaに比べ、より薄膜でも良好なバリア性が実
現されるバリアメタル層１０４(ＴaＮ薄膜)を設けるこ
とを特長とする半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、電極や配線におけるバリアメタル層の改良された半
導体装置の製造方法に関し、特に、配線材料として銅
(Ｃu)を使用した半導体装置の製造方法に関する。
り、電極や配線におけるバリアメタル層の改良された半
導体装置の製造方法に関し、特に、配線材料として銅
(Ｃu)を使用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の微細化および高集積化に伴
い、電極接続孔底部において拡散層と配線材料であるＣ
uとの間に、バリアメタル層を形成することが行われて
いる。これは、本バリアメタル層の存在により、Ｃuが
拡散層あるいは接合部分に拡散し半導体装置の特性を劣
化させることを抑制できるためである。さらに、バリア
メタル層は、層間絶縁膜とＣu配線との剥がれを防止す
る効果が期待されている。
い、電極接続孔底部において拡散層と配線材料であるＣ
uとの間に、バリアメタル層を形成することが行われて
いる。これは、本バリアメタル層の存在により、Ｃuが
拡散層あるいは接合部分に拡散し半導体装置の特性を劣
化させることを抑制できるためである。さらに、バリア
メタル層は、層間絶縁膜とＣu配線との剥がれを防止す
る効果が期待されている。
【０００３】現在、半導体装置の高性能化のために、半
導体装置の微細化が進んでいる。半導体装置の微細化が
進むと、基板に作成したトランジスタから電極を引き出
すための電極接続孔の深さが深くなり、且つ孔の直径が
小さくなる。すなわち、電極接続孔のアスペクト比が大
きくなる。
導体装置の微細化が進んでいる。半導体装置の微細化が
進むと、基板に作成したトランジスタから電極を引き出
すための電極接続孔の深さが深くなり、且つ孔の直径が
小さくなる。すなわち、電極接続孔のアスペクト比が大
きくなる。
【０００４】このようにアスペクト比が大きくなると、
従来のように電極接続孔内部にスパッタ法によりＣuを
埋め込んで電極を形成することに困難を来すようにな
る。このため、狭くて深い電極接続孔においても、良好
な埋め込み形状が得られるＣＶＤ法とメッキ法の検討が
進められてきた。
従来のように電極接続孔内部にスパッタ法によりＣuを
埋め込んで電極を形成することに困難を来すようにな
る。このため、狭くて深い電極接続孔においても、良好
な埋め込み形状が得られるＣＶＤ法とメッキ法の検討が
進められてきた。
【０００５】しかしながら、ＣＶＤ法においては、Ｃu
の堆積速度が遅いためスループットが悪い等、半導体装
置の量産化の上で解決すべき課題が多い。これに対し、
メッキ法では、良好な埋め込み形状ならびに速いスルー
プットが比較的容易に実現できることから、近年急速な
勢いで半導体装置の量産が試みられている。メッキ法に
よるＣu配線形成においては、バリアメタル層の材料と
してはＴaが使用されているが、これは下記の理由によ
る。
の堆積速度が遅いためスループットが悪い等、半導体装
置の量産化の上で解決すべき課題が多い。これに対し、
メッキ法では、良好な埋め込み形状ならびに速いスルー
プットが比較的容易に実現できることから、近年急速な
勢いで半導体装置の量産が試みられている。メッキ法に
よるＣu配線形成においては、バリアメタル層の材料と
してはＴaが使用されているが、これは下記の理由によ
る。
【０００６】第１の理由は、従来から使用されているＴ
iＮは、Ｃuに対するバリア性が低いため、厚膜のＴiＮ
バリアメタル層が必要となるのに対し、Ｔaでは比較的
薄膜でも十分なバリア性が実現されるからである。
iＮは、Ｃuに対するバリア性が低いため、厚膜のＴiＮ
バリアメタル層が必要となるのに対し、Ｔaでは比較的
薄膜でも十分なバリア性が実現されるからである。
【０００７】ＴiＮバリアメタル層は通常スパッタリン
グ法かあるいはＣＶＤ法により成膜される。得られるＴ
iＮ膜は多結晶であり、且つ柱状構造を有している。柱
状構造においては、多結晶の粒界がバリアメタル膜の表
面から基板に向かって存在するため、Ｃuの拡散を防止
したい方向に拡散が生じ易い。
グ法かあるいはＣＶＤ法により成膜される。得られるＴ
iＮ膜は多結晶であり、且つ柱状構造を有している。柱
状構造においては、多結晶の粒界がバリアメタル膜の表
面から基板に向かって存在するため、Ｃuの拡散を防止
したい方向に拡散が生じ易い。
【０００８】その結果、十分なバリア性を実現するには
厚膜ＴiＮ層が必要となっている。ここで、バリアメタ
ル層の膜厚が厚くなると問題が生じるのは、バリアメタ
ル層部分での抵抗が高くなるため、配線全体の比抵抗が
上昇し、その結果、ＲＣ遅延による半導体装置の特性の
劣化を引き起こすためである。
厚膜ＴiＮ層が必要となっている。ここで、バリアメタ
ル層の膜厚が厚くなると問題が生じるのは、バリアメタ
ル層部分での抵抗が高くなるため、配線全体の比抵抗が
上昇し、その結果、ＲＣ遅延による半導体装置の特性の
劣化を引き起こすためである。
【０００９】第２の理由(Ｔaをバリアメタル層として使
用している)は、メッキ法との相性がよいことが挙げら
れる。例えば、ＴiＮをバリアメタル層として形成した
後、Ｃuのメッキを行うと、電極接続孔にＣuが埋め込ま
れると同時に層間絶縁膜表面上にもＣuが堆積する。
用している)は、メッキ法との相性がよいことが挙げら
れる。例えば、ＴiＮをバリアメタル層として形成した
後、Ｃuのメッキを行うと、電極接続孔にＣuが埋め込ま
れると同時に層間絶縁膜表面上にもＣuが堆積する。
【００１０】絶縁膜上の不要なＣuは、プロセスの途中
で生じる剥がれの原因となる。ここで剥がれは、歩留ま
り低下の原因となる。一方、Ｔaをバリアメタル層とし
て使用すると、めっき時の層間絶縁膜表面でのＣu堆積
が抑制され、先の剥がれに起因する問題を回避すること
ができる。
で生じる剥がれの原因となる。ここで剥がれは、歩留ま
り低下の原因となる。一方、Ｔaをバリアメタル層とし
て使用すると、めっき時の層間絶縁膜表面でのＣu堆積
が抑制され、先の剥がれに起因する問題を回避すること
ができる。
【００１１】一方、特開平2-114639号公報には、特定の
電極配線構造を有する半導体装置に関する記載があり、
該電極配線の電極材料がＴiＷ,ＴiＮ,ＴiＳi,ＷＳi,Ｍo
ＳiまたはＴi膜と、ＣuまたはＡl膜との多層構造からな
る半導体装置が開示されている。
電極配線構造を有する半導体装置に関する記載があり、
該電極配線の電極材料がＴiＷ,ＴiＮ,ＴiＳi,ＷＳi,Ｍo
ＳiまたはＴi膜と、ＣuまたはＡl膜との多層構造からな
る半導体装置が開示されている。
【００１２】また、特開平6-310509号公報には、特定の
配線構造を有する半導体集積回路に関する記載があり、
該配線の配線材が、Ｔa,ＷまたはＴa-Ｗのバリア層と、
Ｂi,Ｇa,Ｍg,Ｍn等のトラップ層からなる半導体集積回
路の配線構造が開示されている。
配線構造を有する半導体集積回路に関する記載があり、
該配線の配線材が、Ｔa,ＷまたはＴa-Ｗのバリア層と、
Ｂi,Ｇa,Ｍg,Ｍn等のトラップ層からなる半導体集積回
路の配線構造が開示されている。
【００１３】さらに、特開平6-318592号公報には、特定
の配線構造体を有する半導体集積回路の製造方法に関す
る記載があり、該配線構造体の金属バリア膜上に窒化Ｃ
u、硼化Ｃuまたは炭化Ｃuの配線膜を成膜して配線を形
成し、該配線に金属バリア膜を被覆して熱処理し、該金
属バリア膜の一部を窒化物膜、硼化物膜、または炭化物
膜の化合物膜となす配線構造体の製造方法が開示されて
いる。
の配線構造体を有する半導体集積回路の製造方法に関す
る記載があり、該配線構造体の金属バリア膜上に窒化Ｃ
u、硼化Ｃuまたは炭化Ｃuの配線膜を成膜して配線を形
成し、該配線に金属バリア膜を被覆して熱処理し、該金
属バリア膜の一部を窒化物膜、硼化物膜、または炭化物
膜の化合物膜となす配線構造体の製造方法が開示されて
いる。
【００１４】しかしながら、上記の各号公報には、本発
明の特定する 「下部配線上に形成された層間絶縁膜に形
成された電極接続孔にＣuを埋め込み形成された半導体
装置の、層間絶縁膜の最表面にＴa薄膜をバリアメタル
として形成し、且つ層間絶縁膜に形成された電極接続孔
の側面および底部には、Ｔaよりも薄膜でバリア性が良
好なバリアメタル層(ＴaＮ薄膜)を設けることを特長と
する半導体装置の製造方法」 に関しては、なんら具体的
な記載が見られない。
明の特定する 「下部配線上に形成された層間絶縁膜に形
成された電極接続孔にＣuを埋め込み形成された半導体
装置の、層間絶縁膜の最表面にＴa薄膜をバリアメタル
として形成し、且つ層間絶縁膜に形成された電極接続孔
の側面および底部には、Ｔaよりも薄膜でバリア性が良
好なバリアメタル層(ＴaＮ薄膜)を設けることを特長と
する半導体装置の製造方法」 に関しては、なんら具体的
な記載が見られない。
【００１５】
【発明が解決しようとする課題】しかしながら、Ｃuの
拡散に対するバリア性の観点からは、ＴiＮに比較する
とバリア性はよいが、より微細な配線を考える上ではＴ
aはそのバリア性が十分ではない。すなわち、将来のよ
り微細な配線形成においては、実用上問題のない程度に
Ｃuの拡散を抑制させるに十分で、且つ微細配線の特性
を劣化させない程度の厚さのＴa膜が要求される。
拡散に対するバリア性の観点からは、ＴiＮに比較する
とバリア性はよいが、より微細な配線を考える上ではＴ
aはそのバリア性が十分ではない。すなわち、将来のよ
り微細な配線形成においては、実用上問題のない程度に
Ｃuの拡散を抑制させるに十分で、且つ微細配線の特性
を劣化させない程度の厚さのＴa膜が要求される。
【００１６】バリアメタルの厚さは、形成したＣu配線
の比抵抗と密接な関係がある。すなわち、配線幅は設計
ルールにより規定されており、Ｃu配線の厚さとバリア
メタル層の厚さの和が配線幅となる。言い換えると、例
えば、配線幅が０.１５ミクロン(μｍ)の配線におい
て、バリアメタル幅が仮に１５nm必要であるとするなら
ば、配線幅の２０％が比抵抗の高いバリアメタルとな
り、総配線抵抗が上昇する問題が生じる。
の比抵抗と密接な関係がある。すなわち、配線幅は設計
ルールにより規定されており、Ｃu配線の厚さとバリア
メタル層の厚さの和が配線幅となる。言い換えると、例
えば、配線幅が０.１５ミクロン(μｍ)の配線におい
て、バリアメタル幅が仮に１５nm必要であるとするなら
ば、配線幅の２０％が比抵抗の高いバリアメタルとな
り、総配線抵抗が上昇する問題が生じる。
【００１７】以上の結果、バリアメタルとしては、でき
るだけ薄膜で良好なバリア性を有していることが要求さ
れるのに対し、Ｔaをバリアメタルとして使用すると、
Ｃuのメッキ工程においては優位性があるが、配線が微
細になるに従い配線抵抗が高くなり、ＲＣ遅延が大きく
なって半導体装置の特性が劣化する問題が生じる。さら
に、ＴaとＣuは密着性が悪いため、Ｃu配線を形成する
ためのＣＭＰ工程において剥がれが生じる可能性が高
い。
るだけ薄膜で良好なバリア性を有していることが要求さ
れるのに対し、Ｔaをバリアメタルとして使用すると、
Ｃuのメッキ工程においては優位性があるが、配線が微
細になるに従い配線抵抗が高くなり、ＲＣ遅延が大きく
なって半導体装置の特性が劣化する問題が生じる。さら
に、ＴaとＣuは密着性が悪いため、Ｃu配線を形成する
ためのＣＭＰ工程において剥がれが生じる可能性が高
い。
【００１８】本発明は、上記に鑑みなされたものであっ
て、その目的は、上記のような問題のない、Ｃuの拡散
を抑制し、且つ配線の比抵抗の著しい上昇を防止し、良
好なＣu配線をメッキ法により安定して形成することの
できる、半導体装置の製造方法を提供することにある。
て、その目的は、上記のような問題のない、Ｃuの拡散
を抑制し、且つ配線の比抵抗の著しい上昇を防止し、良
好なＣu配線をメッキ法により安定して形成することの
できる、半導体装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】上記の課題・目的は以下
に示す本発明によって解決・達成される。すなわち本発
明は、半導体装置を製造する方法において、電極接続孔
を有する下地絶縁膜の、該電極接続孔底部および側部に
第１のバリアメタル膜を形成する工程、および前記下地
絶縁膜上の第１のバリアメタル上に第２のバリアメタル
膜を形成する工程、を含むことを特徴とする半導体装置
の製造方法を開示するものである。
に示す本発明によって解決・達成される。すなわち本発
明は、半導体装置を製造する方法において、電極接続孔
を有する下地絶縁膜の、該電極接続孔底部および側部に
第１のバリアメタル膜を形成する工程、および前記下地
絶縁膜上の第１のバリアメタル上に第２のバリアメタル
膜を形成する工程、を含むことを特徴とする半導体装置
の製造方法を開示するものである。
【００２０】そして本発明の製造方法は、前記第１のバ
リアメタル膜が、高融点金属あるいは高融点金属化合物
からなることを特徴とする方法であり、もしくは、前記
第２のバリアメタル膜が、Ｔaであることを特徴とする
方法であり、もしくは、前記高融点金属化合物が、Ｔa
Ｎ,ＷＮ,ＮbＮ,ＭoＮ,ＴiＷ,ＴiＳiＮ,ＷＳiＮからなる
群より選ばれる一種であることを特徴とする方法であ
り、もしくは、前記高融点金属および高融点金属化合物
を、ＣＶＤ法により形成することを特徴とする方法であ
り、もしくは、前記第２のバリアメタルであるＴa膜を
スパッタ法により堆積形成することを特徴とする製造方
法である。
リアメタル膜が、高融点金属あるいは高融点金属化合物
からなることを特徴とする方法であり、もしくは、前記
第２のバリアメタル膜が、Ｔaであることを特徴とする
方法であり、もしくは、前記高融点金属化合物が、Ｔa
Ｎ,ＷＮ,ＮbＮ,ＭoＮ,ＴiＷ,ＴiＳiＮ,ＷＳiＮからなる
群より選ばれる一種であることを特徴とする方法であ
り、もしくは、前記高融点金属および高融点金属化合物
を、ＣＶＤ法により形成することを特徴とする方法であ
り、もしくは、前記第２のバリアメタルであるＴa膜を
スパッタ法により堆積形成することを特徴とする製造方
法である。
【００２１】上記目的を達成するため、本発明によれ
ば、電極接続孔を有する下地絶縁膜において、電極接続
孔の底部および側面にはＴaに比較してより薄膜であっ
てもＣuの拡散に対し十分なバリア性を有する第１のバ
リアメタル層を形成する。このとき、第１のバリアメタ
ルがＴaに比較してＣuとの密着性が高い程、後工程にお
いて発生するＣuとバリアメタル間の剥がれが抑制でき
る。次に、下地絶縁膜上の最表面にＴaを第２のバリア
メタル層として形成する。
ば、電極接続孔を有する下地絶縁膜において、電極接続
孔の底部および側面にはＴaに比較してより薄膜であっ
てもＣuの拡散に対し十分なバリア性を有する第１のバ
リアメタル層を形成する。このとき、第１のバリアメタ
ルがＴaに比較してＣuとの密着性が高い程、後工程にお
いて発生するＣuとバリアメタル間の剥がれが抑制でき
る。次に、下地絶縁膜上の最表面にＴaを第２のバリア
メタル層として形成する。
【００２２】(作用)前述のごとく、Ｔaをバリアメタル
膜として使用した場合には、Ｃuの拡散に対する十分な
バリア性の維持と、配線抵抗あるいは電極抵抗の上昇を
防ぐためのバリアメタル層の薄膜化を両立させることは
困難である。これは先に述べたように、将来の微細配線
を形成する上では、Ｔaのバリア性が低いことに起因す
る。一方、Ｔa以外の材料をバリアメタルとして使用す
ると、メッキ法によるＣu堆積時に、本来は不必要であ
る下地絶縁膜全面にＣuが堆積し、余分なＣuの除去や剥
がれたＣuによるごみの問題が生じる。
膜として使用した場合には、Ｃuの拡散に対する十分な
バリア性の維持と、配線抵抗あるいは電極抵抗の上昇を
防ぐためのバリアメタル層の薄膜化を両立させることは
困難である。これは先に述べたように、将来の微細配線
を形成する上では、Ｔaのバリア性が低いことに起因す
る。一方、Ｔa以外の材料をバリアメタルとして使用す
ると、メッキ法によるＣu堆積時に、本来は不必要であ
る下地絶縁膜全面にＣuが堆積し、余分なＣuの除去や剥
がれたＣuによるごみの問題が生じる。
【００２３】上記問題を解決するため、本発明において
は、電極接続孔底部および側壁部分と下地絶縁膜表面と
では異なるバリアメタルを用いる。具体的には、最初
に、電極接続孔の底部および側壁部分には、Ｔaに比べ
てより薄膜でも良好なバリア性を有する第１のバリアメ
タル膜を堆積させる。これにより絶縁膜の側面から、あ
るいはシリコン結晶あるいは電極抵抗を下げるために基
板に形成された電極接続孔の底部から、Ｃuが拡散し素
子特性を劣化させることが抑制される。
は、電極接続孔底部および側壁部分と下地絶縁膜表面と
では異なるバリアメタルを用いる。具体的には、最初
に、電極接続孔の底部および側壁部分には、Ｔaに比べ
てより薄膜でも良好なバリア性を有する第１のバリアメ
タル膜を堆積させる。これにより絶縁膜の側面から、あ
るいはシリコン結晶あるいは電極抵抗を下げるために基
板に形成された電極接続孔の底部から、Ｃuが拡散し素
子特性を劣化させることが抑制される。
【００２４】一方、メッキ法に対して有効であるＴa
を、第２のバリアメタル膜として下地絶縁膜表面に形成
することにより、メッキ時に絶縁膜表面にＣuが堆積す
ることが抑制され、ごみに起因した問題が回避される。
以上の結果、Ｃuが半導体装置に拡散することを抑制す
るに十分なバリア性を維持しながら、配線抵抗および電
極抵抗の低いＣu配線が作製可能であることを特徴とす
る、半導体装置の製造方法が提供される。
を、第２のバリアメタル膜として下地絶縁膜表面に形成
することにより、メッキ時に絶縁膜表面にＣuが堆積す
ることが抑制され、ごみに起因した問題が回避される。
以上の結果、Ｃuが半導体装置に拡散することを抑制す
るに十分なバリア性を維持しながら、配線抵抗および電
極抵抗の低いＣu配線が作製可能であることを特徴とす
る、半導体装置の製造方法が提供される。
【００２５】
【発明の実施の形態】以下、本発明の実施態様の詳細
を、実施例により図面に基づいて具体的に説明するが、
本発明はこれらの実施例によってなんら限定されるもの
ではない。
を、実施例により図面に基づいて具体的に説明するが、
本発明はこれらの実施例によってなんら限定されるもの
ではない。
【００２６】[実施例１]本実施例に使用した半導体装置
の断面の一部概要を図１(ａ)に示す。半導体装置は、下
部配線１０１上の層間絶縁膜１０２に通常のＬＳＩ作製
の工程で用いる露光工程とドライエッチングにより電極
接続孔１０３を形成したものである。ここで、電極接続
孔１０３の直径は０.５μｍ、深さは１μｍである。ま
た、層間絶縁膜１０２は、テトラエトキシオキソシラン
(TEOS)、およびオゾン(Ｏ3)を原料ガスとして用いた、
常圧のＣＶＤ法により堆積させたシリコン酸化膜(ＳiＯ
2)である。
の断面の一部概要を図１(ａ)に示す。半導体装置は、下
部配線１０１上の層間絶縁膜１０２に通常のＬＳＩ作製
の工程で用いる露光工程とドライエッチングにより電極
接続孔１０３を形成したものである。ここで、電極接続
孔１０３の直径は０.５μｍ、深さは１μｍである。ま
た、層間絶縁膜１０２は、テトラエトキシオキソシラン
(TEOS)、およびオゾン(Ｏ3)を原料ガスとして用いた、
常圧のＣＶＤ法により堆積させたシリコン酸化膜(ＳiＯ
2)である。
【００２７】まず最初に、電極接続孔１０３の側壁およ
び底部、ならびに層間絶縁膜１０２上に、第１のバリア
メタルとしてＴaＮ薄膜１０４を５nmの厚さだけＣＶＤ
法により堆積させた。ＣＶＤ法において使用した装置
は、減圧気相成長用装置である。
び底部、ならびに層間絶縁膜１０２上に、第１のバリア
メタルとしてＴaＮ薄膜１０４を５nmの厚さだけＣＶＤ
法により堆積させた。ＣＶＤ法において使用した装置
は、減圧気相成長用装置である。
【００２８】原料としては、ＴaＮの有機原料ガスであ
るジエチルアミドタンタル[diethlylamido tantalum(NE
t2)3Ta)]を使用した。ここで、堆積圧力は２０mTorr、
堆積温度は４５０℃とした。このときの堆積速度は、約
１nm/minであった。本ＣＶＤプロセスの結果、電極接続
孔１０３の底部および側壁ならびに絶縁膜１０２の表面
に、ほぼ同等な膜厚を有するＴaＮ薄膜１０４(図１(ｂ)
参照)が形成された。
るジエチルアミドタンタル[diethlylamido tantalum(NE
t2)3Ta)]を使用した。ここで、堆積圧力は２０mTorr、
堆積温度は４５０℃とした。このときの堆積速度は、約
１nm/minであった。本ＣＶＤプロセスの結果、電極接続
孔１０３の底部および側壁ならびに絶縁膜１０２の表面
に、ほぼ同等な膜厚を有するＴaＮ薄膜１０４(図１(ｂ)
参照)が形成された。
【００２９】続いて、通常ＬＳＩ作製に用いられている
ＴaをターゲットとしＡrガスを使用したスパッタ法によ
り、Ｔa薄膜１０５を５０nmの厚さに堆積させた。電極
接続孔の幅が狭いため、大部分のスパッタ粒子は電極接
続孔の開口部付近で膜堆積し、電極接続孔内部には膜が
ほとんど堆積しない。これは、スパッタ法により基板表
面に飛来する粒子の方向性が比較的ランダムであり、且
つスパッタ粒子の反応性が高いことに起因している。
ＴaをターゲットとしＡrガスを使用したスパッタ法によ
り、Ｔa薄膜１０５を５０nmの厚さに堆積させた。電極
接続孔の幅が狭いため、大部分のスパッタ粒子は電極接
続孔の開口部付近で膜堆積し、電極接続孔内部には膜が
ほとんど堆積しない。これは、スパッタ法により基板表
面に飛来する粒子の方向性が比較的ランダムであり、且
つスパッタ粒子の反応性が高いことに起因している。
【００３０】以上の結果、電極接続孔の底部ならびに側
壁には、Ｔaに比較してＣuの拡散に対するバリア性の高
いＴaＮ薄膜１０４が堆積し、層間絶縁膜１０２の最表
面上にはＴa薄膜１０５が堆積した構造(図１(ｃ)参照)
が形成された。続いてＣuのメッキ法により電極接続孔
内部にＣu(図１(ｄ)参照)を堆積させた。
壁には、Ｔaに比較してＣuの拡散に対するバリア性の高
いＴaＮ薄膜１０４が堆積し、層間絶縁膜１０２の最表
面上にはＴa薄膜１０５が堆積した構造(図１(ｃ)参照)
が形成された。続いてＣuのメッキ法により電極接続孔
内部にＣu(図１(ｄ)参照)を堆積させた。
【００３１】ここで使用したＣuのメッキ法は、当業者
が通常使用している方法であり、添加剤を含む硫化銅
(ＣuＳＯ4)液内で、電極をプラス極、基板をマイナス極
に接続してＣuのメッキを行う方法によった。最後に、
ＣＭＰ法により余分なＣuおよびバリアメタル膜を除去
することによりＣu配線１０６(図１(ｄ)参照)を形成し
た。
が通常使用している方法であり、添加剤を含む硫化銅
(ＣuＳＯ4)液内で、電極をプラス極、基板をマイナス極
に接続してＣuのメッキを行う方法によった。最後に、
ＣＭＰ法により余分なＣuおよびバリアメタル膜を除去
することによりＣu配線１０６(図１(ｄ)参照)を形成し
た。
【００３２】本実施例においては、第１のバリアメタル
層としてＴaＮを使用したが、これに限定されるもので
はない。要は、Ｔaよりも薄膜であってもＣuに対して十
分なバリア性を有している材料であることが重要であ
る。すなわち、例えばＷＮ,ＮbＮ,ＭoＮ,ＴiＷ,ＴiＳi
Ｎ,ＷＳiＮ等の高融点金属化合物である。
層としてＴaＮを使用したが、これに限定されるもので
はない。要は、Ｔaよりも薄膜であってもＣuに対して十
分なバリア性を有している材料であることが重要であ
る。すなわち、例えばＷＮ,ＮbＮ,ＭoＮ,ＴiＷ,ＴiＳi
Ｎ,ＷＳiＮ等の高融点金属化合物である。
【００３３】[実施例２]本実施例に使用した基板の構造
概要を図２(ａ)に示す。基板２０１に作製された半導体
装置の拡散層２０２から電極を引き出すための電極接続
孔２０３が絶縁膜２０４に形成されている。電極接続孔
２０３の直径は０.２５μｍ、深さは１μｍである。絶
縁膜２０４は、シラン(ＳiＨ4)と酸素(Ｏ2)を原料ガス
として用いた減圧気相成長法により堆積させたシリコン
酸化膜ＳiＯ2である。
概要を図２(ａ)に示す。基板２０１に作製された半導体
装置の拡散層２０２から電極を引き出すための電極接続
孔２０３が絶縁膜２０４に形成されている。電極接続孔
２０３の直径は０.２５μｍ、深さは１μｍである。絶
縁膜２０４は、シラン(ＳiＨ4)と酸素(Ｏ2)を原料ガス
として用いた減圧気相成長法により堆積させたシリコン
酸化膜ＳiＯ2である。
【００３４】本電極接続孔２０３は、通常ＬＳＩを作製
する上で使用される露光およびドライエッチング技術に
より作製した。電極接続孔２０３底部においては、Ｓi
基板２０１と配線との良好な電極を形成するために、チ
タンシリサイド層２０５が形成してある。
する上で使用される露光およびドライエッチング技術に
より作製した。電極接続孔２０３底部においては、Ｓi
基板２０１と配線との良好な電極を形成するために、チ
タンシリサイド層２０５が形成してある。
【００３５】本基板上に、第１のバリアメタルとしてＷ
Ｎ薄膜２０６をＣＶＤ法により堆積させた。Ｗの原料ガ
スとしてＷＦ6を使用し、Ｎの原料ガスとしてＮＨ3を使
用した。また、ＣＶＤとしてはプラズマＣＶＤ装置を使
用して膜を堆積させた。以上の結果、電極接続孔２０３
の底部におけるチタンシリサイド層２０５の上と層間絶
縁膜２０４の側壁部分と表面に、ＷＮ薄膜２０６(図２
(ｂ)参照)がほぼ同じ膜厚５nmで堆積した。
Ｎ薄膜２０６をＣＶＤ法により堆積させた。Ｗの原料ガ
スとしてＷＦ6を使用し、Ｎの原料ガスとしてＮＨ3を使
用した。また、ＣＶＤとしてはプラズマＣＶＤ装置を使
用して膜を堆積させた。以上の結果、電極接続孔２０３
の底部におけるチタンシリサイド層２０５の上と層間絶
縁膜２０４の側壁部分と表面に、ＷＮ薄膜２０６(図２
(ｂ)参照)がほぼ同じ膜厚５nmで堆積した。
【００３６】続いて、実施例１と同様に、通常ＬＳＩ作
製に用いられているＴaをターゲットとしたスパッタ法
により、第２のバリアメタルとしてＴa薄膜２０７を堆
積させた。実施例１と同じく、電極接続孔２０３の幅が
狭いため、大部分のスパッタ粒子は電極接続孔２０３の
開口部付近で膜堆積し、電極接続孔２０３内部には膜が
ほとんど堆積しないため、主に表面にのみＴa薄膜２０
７(図２(ｃ)参照)が堆積した。最後に、当業者が通常使
用しているＣuのメッキ法によりＣuを堆積させ、ＣＭＰ
法により、余分なＣuおよびバリアメタル膜を除去する
ことによってＣu配線２０８(図２(ｄ)参照)を形成し
た。
製に用いられているＴaをターゲットとしたスパッタ法
により、第２のバリアメタルとしてＴa薄膜２０７を堆
積させた。実施例１と同じく、電極接続孔２０３の幅が
狭いため、大部分のスパッタ粒子は電極接続孔２０３の
開口部付近で膜堆積し、電極接続孔２０３内部には膜が
ほとんど堆積しないため、主に表面にのみＴa薄膜２０
７(図２(ｃ)参照)が堆積した。最後に、当業者が通常使
用しているＣuのメッキ法によりＣuを堆積させ、ＣＭＰ
法により、余分なＣuおよびバリアメタル膜を除去する
ことによってＣu配線２０８(図２(ｄ)参照)を形成し
た。
【００３７】本実施例において、ＷＮ薄膜の堆積に際し
減圧ＣＶＤ装置を使用したが、本発明は成膜方法を限定
するものではない。常圧での気相成長法あるいはプラズ
マを用いた気相成長法等であってもよい。要は、電極接
続孔底部および側面、ならびに絶縁膜表面に比較的均等
な膜厚の第１のバリアメタル膜を堆積することが重要で
ある。
減圧ＣＶＤ装置を使用したが、本発明は成膜方法を限定
するものではない。常圧での気相成長法あるいはプラズ
マを用いた気相成長法等であってもよい。要は、電極接
続孔底部および側面、ならびに絶縁膜表面に比較的均等
な膜厚の第１のバリアメタル膜を堆積することが重要で
ある。
【００３８】[実施例３]本実施例に使用した基板の構造
概要を図３(ａ)に示す。基板の構造および作製方法は、
実施例１における基板と同様である。本実施例において
は、その構造としてＣuシード層３０４が存在すること
が実施例１と異なる。
概要を図３(ａ)に示す。基板の構造および作製方法は、
実施例１における基板と同様である。本実施例において
は、その構造としてＣuシード層３０４が存在すること
が実施例１と異なる。
【００３９】最初に、下部配線３０６上の層間絶縁膜３
０１に形成された電極接続孔３０２の側壁、底部と層間
絶縁膜３０１の表面に、第１のバリアメタル層としてＴ
aＮ薄膜３０３を５nmの厚さだけＣＶＤ法により堆積さ
せた。ここで、ＣＶＤ法において使用した装置は、減圧
ＣＶＤ装置である。
０１に形成された電極接続孔３０２の側壁、底部と層間
絶縁膜３０１の表面に、第１のバリアメタル層としてＴ
aＮ薄膜３０３を５nmの厚さだけＣＶＤ法により堆積さ
せた。ここで、ＣＶＤ法において使用した装置は、減圧
ＣＶＤ装置である。
【００４０】原料としては、ＴaＮの有機原料ガスであ
るジエチルアミドタンタル[diethlylamido tantalum((N
Et2)3Ta)]を使用した。代表的な堆積圧力は２０mTorr、
堆積温度は４５０℃とした。このときの堆積速度は、約
１nm/minであった。本ＣＶＤプロセスの結果、電極接続
孔３０２の底部および側壁、ならびに層間絶縁膜３０１
の表面に、ほぼ均等な膜厚を有するＴaＮ薄膜３０３(図
３(ｂ)参照)が形成された。
るジエチルアミドタンタル[diethlylamido tantalum((N
Et2)3Ta)]を使用した。代表的な堆積圧力は２０mTorr、
堆積温度は４５０℃とした。このときの堆積速度は、約
１nm/minであった。本ＣＶＤプロセスの結果、電極接続
孔３０２の底部および側壁、ならびに層間絶縁膜３０１
の表面に、ほぼ均等な膜厚を有するＴaＮ薄膜３０３(図
３(ｂ)参照)が形成された。
【００４１】次に、Ｃuのシード層３０４を堆積させ
た。メッキ法においては、予めＣuのシード層を形成し
ておいた方が、安定にＣuメッキを施すことができる。
そこで、本実施例においては、スパッタ粒子の方向性が
制御されたコリメートスパッタ法により電極接続孔３０
２底部にＣuシード層３０４(図３(ｃ)参照)を予め堆積
させた。次いで、通常のＬＳＩ作製に用いられているＴ
a薄膜３０５を、実施例１と同様のスパッタ法により堆
積させた。Ｔaは電極接続孔３０２の開口部付近で膜堆
積し、電極接続孔内部には膜がほとんど堆積しないた
め、層間絶縁膜３０１の表面に主にＴa膜層３０５が形
成される。
た。メッキ法においては、予めＣuのシード層を形成し
ておいた方が、安定にＣuメッキを施すことができる。
そこで、本実施例においては、スパッタ粒子の方向性が
制御されたコリメートスパッタ法により電極接続孔３０
２底部にＣuシード層３０４(図３(ｃ)参照)を予め堆積
させた。次いで、通常のＬＳＩ作製に用いられているＴ
a薄膜３０５を、実施例１と同様のスパッタ法により堆
積させた。Ｔaは電極接続孔３０２の開口部付近で膜堆
積し、電極接続孔内部には膜がほとんど堆積しないた
め、層間絶縁膜３０１の表面に主にＴa膜層３０５が形
成される。
【００４２】以上の結果、電極接続孔３０２の側壁に
は、Ｔaに比較してＣuの拡散に対するバリア性の高いＴ
aＮ層３０３が堆積し、電極接続孔３０２の底部にはシ
ード層としてのＣu薄膜３０４が堆積し、絶縁膜の最表
面にはＴa薄膜３０５(図３(ｄ)参照)が堆積した構造が
形成された。
は、Ｔaに比較してＣuの拡散に対するバリア性の高いＴ
aＮ層３０３が堆積し、電極接続孔３０２の底部にはシ
ード層としてのＣu薄膜３０４が堆積し、絶縁膜の最表
面にはＴa薄膜３０５(図３(ｄ)参照)が堆積した構造が
形成された。
【００４３】実施例１と同様、当業者が通常使用してい
るＣuのメッキ法によりＣuを堆積させた。最後に、絶縁
膜上のＴaＮ,Ｃu,ＴaをＣＭＰ法により除去しＣu配線３
０７(図３(ｅ)参照)を形成した。本実施例においては、
メッキのためのＣuシード層３０４をスパッタ法により
形成したが、ＣＶＤ法によってシード層を形成してもよ
い。要はＣuをメッキする際に層間絶縁膜３０１の最表
面がＴa薄膜３０５で覆われていることが重要である。
るＣuのメッキ法によりＣuを堆積させた。最後に、絶縁
膜上のＴaＮ,Ｃu,ＴaをＣＭＰ法により除去しＣu配線３
０７(図３(ｅ)参照)を形成した。本実施例においては、
メッキのためのＣuシード層３０４をスパッタ法により
形成したが、ＣＶＤ法によってシード層を形成してもよ
い。要はＣuをメッキする際に層間絶縁膜３０１の最表
面がＴa薄膜３０５で覆われていることが重要である。
【００４４】[実施例４]本実施例に使用した基板の構造
概要を図４(ａ)に示す。下部配線４０１上の層間絶縁膜
４０２に、下部配線４０１と上部配線をつなぐ電極接続
孔４０３と上部配線に対応した溝４０４が形成されてい
る。一般的には、デュアルダマシン法と呼ばれる配線形
成方法において使用される構造である。
概要を図４(ａ)に示す。下部配線４０１上の層間絶縁膜
４０２に、下部配線４０１と上部配線をつなぐ電極接続
孔４０３と上部配線に対応した溝４０４が形成されてい
る。一般的には、デュアルダマシン法と呼ばれる配線形
成方法において使用される構造である。
【００４５】ここで、電極接続孔の直径は０.５μｍ深
さは、０.５μｍであり、上部配線幅は１.５μｍであ
る。また、層間絶縁膜は、テトラエトキシオキソシラン
(TEOS)およびオゾンＯ3を原料ガスとして用いた常圧の
ＣＶＤ法により堆積させたシリコン酸化膜ＳiＯ2であ
る。
さは、０.５μｍであり、上部配線幅は１.５μｍであ
る。また、層間絶縁膜は、テトラエトキシオキソシラン
(TEOS)およびオゾンＯ3を原料ガスとして用いた常圧の
ＣＶＤ法により堆積させたシリコン酸化膜ＳiＯ2であ
る。
【００４６】最初に、電極接続孔４０３の側壁および底
部、配線溝４０４の側壁および底部ならびに層間絶縁膜
４０２上に、第１のバリアメタルとしてＴaＮ薄膜４０
５を５nmの厚さだけＣＶＤ法により堆積させた。ＣＶＤ
法において使用した装置は減圧気相成長用装置である。
原料としては、ＴaＮの有機原料ガスであるジエチルア
ミドタンタル[diethlylamido tantalum((NEt2)3Ta)]を
使用した。ここで、堆積圧力は２０mTorr、堆積温度は
４５０℃とした。
部、配線溝４０４の側壁および底部ならびに層間絶縁膜
４０２上に、第１のバリアメタルとしてＴaＮ薄膜４０
５を５nmの厚さだけＣＶＤ法により堆積させた。ＣＶＤ
法において使用した装置は減圧気相成長用装置である。
原料としては、ＴaＮの有機原料ガスであるジエチルア
ミドタンタル[diethlylamido tantalum((NEt2)3Ta)]を
使用した。ここで、堆積圧力は２０mTorr、堆積温度は
４５０℃とした。
【００４７】このときの堆積速度は、約１nm/minであっ
た。本ＣＶＤプロセスの結果、電極接続孔４０３の底部
と側壁、配線溝４０４の底部と側壁、および層間絶縁膜
４０２の表面に、ほぼ均等な膜厚を有するＴaＮ薄膜４
０５(図４(ｂ)参照)が形成された。続いて、通常のＬＳ
Ｉ作製に用いられているＴa薄膜４０６を、実施例１と
同様のスパッタ法により堆積させた。Ｔaは電極接続孔
４０３の開口部付近で膜堆積し、電極接続孔内部にはほ
とんど膜が堆積しないため、層間絶縁膜の表面に主にＴ
a薄膜４０６(図４(ｃ)参照)が形成される。
た。本ＣＶＤプロセスの結果、電極接続孔４０３の底部
と側壁、配線溝４０４の底部と側壁、および層間絶縁膜
４０２の表面に、ほぼ均等な膜厚を有するＴaＮ薄膜４
０５(図４(ｂ)参照)が形成された。続いて、通常のＬＳ
Ｉ作製に用いられているＴa薄膜４０６を、実施例１と
同様のスパッタ法により堆積させた。Ｔaは電極接続孔
４０３の開口部付近で膜堆積し、電極接続孔内部にはほ
とんど膜が堆積しないため、層間絶縁膜の表面に主にＴ
a薄膜４０６(図４(ｃ)参照)が形成される。
【００４８】本実施例においては、上部配線の溝の幅が
広く、且つその深さも深くない。その結果、Ｔaのスパ
ッタ時に、配線の側壁および底部にもＴaが堆積する。
しかし、Ｃu拡散に対するバリア性は、主に先に形成し
たＴaＮ膜により実現される。このため、Ｔaのみをバリ
アメタルとして使用する従来の方法と比較してＴaの厚
さは薄くてもよく、Ｃu配線の特性劣化の程度は低く抑
えることができる。
広く、且つその深さも深くない。その結果、Ｔaのスパ
ッタ時に、配線の側壁および底部にもＴaが堆積する。
しかし、Ｃu拡散に対するバリア性は、主に先に形成し
たＴaＮ膜により実現される。このため、Ｔaのみをバリ
アメタルとして使用する従来の方法と比較してＴaの厚
さは薄くてもよく、Ｃu配線の特性劣化の程度は低く抑
えることができる。
【００４９】実施例１と同様、当業者が通常使用してい
るＣuのメッキ法によりＣuを堆積させた。最後に、絶縁
膜上の膜をＣＭＰ法により除去しＣu配線４０７(図４
(ｄ)参照)を形成した。以上の結果、下部配線と上部配
線の接続、および上部Ｃu配線が安定に形成された。
るＣuのメッキ法によりＣuを堆積させた。最後に、絶縁
膜上の膜をＣＭＰ法により除去しＣu配線４０７(図４
(ｄ)参照)を形成した。以上の結果、下部配線と上部配
線の接続、および上部Ｃu配線が安定に形成された。
【００５０】
【発明の効果】上記のように本発明によって、メッキ法
によるＣu配線形成におけるＴaの優位性を確保しなが
ら、厚膜のＴaバリアメタル層に起因する配線および電
極抵抗の上昇、ならびにＴaとＣuの密着性の悪さに起因
する剥がれ等を防止することのできる、特性の良好な半
導体装置を安定して形成することのできる優れた製造方
法が提供される。
によるＣu配線形成におけるＴaの優位性を確保しなが
ら、厚膜のＴaバリアメタル層に起因する配線および電
極抵抗の上昇、ならびにＴaとＣuの密着性の悪さに起因
する剥がれ等を防止することのできる、特性の良好な半
導体装置を安定して形成することのできる優れた製造方
法が提供される。
【図１】本発明の第１の実施例を説明するための基板の
模式断面図。
模式断面図。
【図２】本発明の第２の実施例を説明するための基板の
模式断面図。
模式断面図。
【図３】本発明の第３の実施例を説明するための基板の
模式断面図。
模式断面図。
【図４】本発明の第４の実施例を説明するための基板の
模式断面図。
模式断面図。
１０１,３０６,４０１ 下部配線 １０２,２０４,３０１,４０２ 層間絶縁膜 １０３,２０３,３０２,４０３ 電極接続孔 １０４,３０３,４０５ ＴaＮ薄膜 １０５,２０７,３０５,４０６ Ｔa薄膜 １０６,２０８,３０７,４０７ Ｃu配線 ２０１ 基板 ２０２ 拡散層 ２０５ チタンシリサイド層 ２０６ ＷＮ薄膜 ３０４ Ｃuシード層 ４０４ 配線溝
フロントページの続き Ｆターム(参考） 4M104 BB04 BB14 BB17 BB18 BB29 BB31 BB32 BB33 BB36 DD16 DD37 DD43 DD45 DD52 FF13 FF17 FF18 FF22 HH04 HH08 HH16 5F033 AA02 AA04 AA05 AA09 AA64 BA15 BA17 BA24 BA25 BA35 BA38 BA45 BA46 EA02 EA03 EA25
Claims (6)
- 【請求項１】 半導体装置を製造する方法において、電
極接続孔を有する下地絶縁膜の、該電極接続孔底部およ
び側部に第１のバリアメタル膜を形成する工程、および
前記下地絶縁膜上の第１のバリアメタル上に第２のバリ
アメタル膜を形成する工程、を含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記第１のバリアメタル膜が、高融点金
属あるいは高融点金属化合物からなることを特徴とす
る、請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第２のバリアメタル膜が、タンタル
(Ｔa)であることを特徴とする、請求項１記載の半導体
装置の製造方法。 - 【請求項４】 前記高融点金属化合物が、ＴaＮ,ＷＮ,
ＮbＮ,ＭoＮ,ＴiＷ,ＴiＳiＮ,ＷＳiＮからなる群より選
ばれる一種であることを特徴とする、請求項第２記載の
半導体装置の製造方法。 - 【請求項５】 前記高融点金属および高融点金属化合物
を、化学気相成長法(ＣＶＤ法)により形成することを特
徴とする、請求項２または４記載の半導体装置の製造方
法。 - 【請求項６】 前記第２のバリアメタルであるＴa膜を
スパッタ法により堆積形成することを特徴とする、請求
項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10208068A JP2000040672A (ja) | 1998-07-23 | 1998-07-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10208068A JP2000040672A (ja) | 1998-07-23 | 1998-07-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040672A true JP2000040672A (ja) | 2000-02-08 |
Family
ID=16550123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10208068A Pending JP2000040672A (ja) | 1998-07-23 | 1998-07-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040672A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068741A (ja) * | 2001-06-13 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6770977B2 (en) | 2001-06-13 | 2004-08-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2013004832A (ja) * | 2011-06-20 | 2013-01-07 | Sharp Corp | 結晶太陽電池セルおよび結晶太陽電池セルの製造方法 |
-
1998
- 1998-07-23 JP JP10208068A patent/JP2000040672A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068741A (ja) * | 2001-06-13 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6770977B2 (en) | 2001-06-13 | 2004-08-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| EP1267405A3 (en) * | 2001-06-13 | 2004-11-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6963139B2 (en) | 2001-06-13 | 2005-11-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a layer having a β-crystal structure |
| JP2013004832A (ja) * | 2011-06-20 | 2013-01-07 | Sharp Corp | 結晶太陽電池セルおよび結晶太陽電池セルの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256121B2 (en) | Contact resistance reduction by new barrier stack process | |
| US6955983B2 (en) | Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer | |
| US20080242088A1 (en) | Method of forming low resistivity copper film structures | |
| US8759975B2 (en) | Approach for reducing copper line resistivity | |
| JP2009231497A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6998342B2 (en) | Electronic device manufacturing method | |
| US6964922B2 (en) | Methods for forming metal interconnections for semiconductor devices having multiple metal depositions | |
| US6576543B2 (en) | Method for selectively depositing diffusion barriers | |
| US7615489B1 (en) | Method for forming metal interconnects and reducing metal seed layer overhang | |
| US20070096221A1 (en) | Semiconductor device comprising copper-based contact plug and a method of forming the same | |
| US20090014877A1 (en) | Selective Formation of Boron-Containing Metal Cap Pre-layer | |
| JP2009026864A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| JP2000183064A (ja) | 半導体装置およびその製造方法 | |
| JP2002217292A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
| US20010045657A1 (en) | Semiconductor device and method of fabricating the same | |
| JP4804725B2 (ja) | 半導体装置の導電性構造体の形成方法 | |
| US20090093115A1 (en) | Method for forming metal line of semiconductor device by annealing aluminum and copper layers together | |
| US8008774B2 (en) | Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same | |
| KR100896159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000040672A (ja) | 半導体装置の製造方法 | |
| KR20040047503A (ko) | 알루미늄 금속 배선 형성방법 | |
| JP2002076114A (ja) | 半導体装置の製造方法 | |
| US9754879B2 (en) | Integrated circuitry | |
| JP2003218201A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001129 |