JP2003068741A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003068741A
JP2003068741A JP2001268724A JP2001268724A JP2003068741A JP 2003068741 A JP2003068741 A JP 2003068741A JP 2001268724 A JP2001268724 A JP 2001268724A JP 2001268724 A JP2001268724 A JP 2001268724A JP 2003068741 A JP2003068741 A JP 2003068741A
Authority
JP
Japan
Prior art keywords
film
barrier layer
tantalum
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001268724A
Other languages
English (en)
Other versions
JP3442065B2 (ja
Inventor
Takenobu Kishida
剛信 岸田
Shinya Tada
慎也 多田
Takashi Harada
剛史 原田
Atsushi Ikeda
敦 池田
Kohei Sugihara
康平 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001268724A priority Critical patent/JP3442065B2/ja
Publication of JP2003068741A publication Critical patent/JP2003068741A/ja
Application granted granted Critical
Publication of JP3442065B2 publication Critical patent/JP3442065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 バリア層と該バリア層の上に形成される導電
膜との密着性を向上させる。 【解決手段】 下層配線の上にシリコン窒化膜105が
形成され、該シリコン窒化膜105の上に第1の層間絶
縁膜106及び第2の層間絶縁膜108が堆積されてい
る。第1の層間絶縁膜106に形成されたヴィアホール
には第2のβ−タンタル膜111よりなるバリア層を介
して銅膜よりなるプラグ114が埋め込まれ、第2の層
間絶縁膜108に形成された配線溝には第2のβ−タン
タル膜111よりなるバリア層を介して銅膜よりなる上
層配線115が埋め込まれている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、半導体基板上の絶縁性又は導
電性の膜の上に、バリア層を介して形成された導電膜か
らなる電極又は配線を備える半導体装置及びその製造方
法に関する。
【0002】
【従来の技術】近年、銅膜を主体とする多層配線を有す
る半導体集積回路が実用化されてきている。
【0003】以下、図9(a)、(b)及び図10
(a)、(b)を参照しながら、銅膜を主体とする多層
配線を有する従来の半導体装置の製造方法について説明
する。
【0004】まず、図9(a)に示すように、シリコン
よりなる半導体基板10の上に、配線溝を有する絶縁膜
11を形成した後、該絶縁膜11の配線溝の底面及び壁
面にバリア層となる第1の窒化タンタル膜12を堆積す
る。次に、第1の窒化タンタル膜12の上に第1の銅シ
ード層13を形成した後、電解メッキ法により第1の銅
シード層13を成長させて第1の銅メッキ層14を形成
する。これにより、第1の銅シード層13及び第1の銅
メッキ層14よりなる下層配線が得られる。
【0005】次に、下層配線及び絶縁膜11の上に、密
着層となる第1のシリコン窒化膜15と、第1の層間絶
縁膜16とを順次堆積した後、第1の層間絶縁膜16及
び第1のシリコン窒化膜15にヴィアホール17を形成
する。次に、第1の層間絶縁膜16の上に、第2の層間
絶縁膜18と反射防止膜となる第2のシリコン酸窒化膜
19とを形成した後、第2のシリコン酸窒化膜19をマ
スクにして第2の層間絶縁膜18に対してエッチングを
行なって配線溝20を形成する。
【0006】次に、図9(b)に示すように、反応性ス
パッタ法により、ヴィアホール17及び配線溝20の底
面及び壁面にバリア層となる第2の窒化タンタル膜21
を堆積した後、スパッタ法により、第2の窒化タンタル
膜21の上に第2の銅シード層22を形成する。
【0007】次に、図10(a)に示すように、電解メ
ッキ法により第2の銅シード層22を成長させて第2の
銅メッキ層23を形成した後、化学的機械研磨(CM
P)法により、第2の窒化タンタル膜21、第2の銅シ
ード層22及び第2の銅メッキ層23における第2のシ
リコン酸窒化膜19の上に存在する部分を除去して、第
2の銅シード層22及び第2の銅メッキ層23よりなる
プラグ24及び上層配線25を形成する。
【0008】
【発明が解決しようとする課題】ところが、バリア層で
ある第2の窒化タンタル膜21と、第1の銅シード層2
2及び第2の銅メッキ層23からなる上層配線との密着
性が良くないので、後に行なわれる熱処理例えば銅の結
晶粒を成長させるための熱処理において、第2の窒化タ
ンタル膜21と上層配線とが剥離して、図10(b)に
示すように、プラグ24と下層配線との間にボイド26
が形成されてしまうという問題が発生する。
【0009】プラグ24と下層配線との間にボイド26
が形成されると、プラグ24と下層配線との接触抵抗が
著しく増大してしまう。
【0010】前記に鑑み、本発明は、バリア層と該バリ
ア層の上に形成される導電膜との密着性を向上させるこ
とを目的とする。
【0011】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、半導体基板上に設けら
れた絶縁性又は導電性の膜の上に形成されたバリア層
と、バリア層の上に形成された導電膜からなる電極又は
配線とを備え、バリア層は、結晶構造がβ構造であるタ
ンタル膜を有している。
【0012】本発明に係る半導体装置によると、導電膜
は、結晶構造がβ構造であるタンタル膜よりなるバリア
層の上に形成されているため、導電膜を構成する結晶が
最密面に優先配向するため、バリア層と導電膜との密着
性が向上する。
【0013】本発明に係る半導体装置において、バリア
層は下層の第1のバリア層と上層の第2のバリア層との
積層膜よりなり、第1のバリア層は窒化物膜よりなり、
第2のバリア層は結晶構造がβ構造であるタンタル膜よ
りなることが好ましい。
【0014】このようにすると、絶縁性又は導電性の膜
とβ構造のタンタル膜とが直接に接しないので、後に行
なわれる熱処理工程において絶縁性又は導電性の膜とβ
構造のタンタル膜とが反応して、有害な化合物が形成さ
れる事態が防止される。
【0015】本発明に係る半導体装置において、バリア
層が下層の第1のバリア層と上層の第2のバリア層との
積層膜よりなる場合、第1のバリア層は窒化タンタル膜
であり、導電膜は銅膜であることが好ましい。
【0016】このようにすると、銅膜を構成する銅原子
がバリア層を通って絶縁性の膜に拡散する事態を防止す
ることができる。
【0017】この場合、銅膜は(111)面に配向して
いることが好ましい。
【0018】このようにすると、銅膜とバリア層となる
β構造のタンタル膜との密着性が確実に向上する。
【0019】また、この場合、窒化タンタル膜中におけ
る(窒素の原子数)/(タンタルの原子数)の値は0.
4以下であることが好ましい。
【0020】このようにすると、下層の窒化タンタル膜
の上にβ構造のタンタル膜を安定して堆積することがで
きる。
【0021】本発明に係る半導体装置において、バリア
層が下層の第1のバリア層と上層の第2のバリア層との
積層膜よりなり、第1のバリア層が窒化物膜よりなる場
合、絶縁性又は導電性の膜はフッ素成分を含む絶縁膜で
あることが好ましい。
【0022】このようにすると、導電膜よりなる電極又
は配線の下側に比誘電率の低い絶縁膜が設けられること
になるので、電極又は配線における静電容量を低減する
ことができる。また、第1のバリア層が窒化物膜よりな
るため、後に行なわれる熱処理工程において絶縁膜中の
フッ素とβ構造のタンタル膜とが反応して、フッ化タン
タルが形成される事態が防止される。
【0023】本発明に係る半導体装置において、前記絶
縁性又は導電性の膜は絶縁膜であり、バリア層は、絶縁
膜に形成された凹部の底面及び壁面に形成されており、
導電膜は、凹部におけるバリア層の上に埋め込まれたプ
ラグ又は埋め込み配線であることが好ましい。
【0024】このようにすると、プラグ又は埋め込み配
線とバリア層とが剥離して、両者の間にボイドが形成さ
れる事態が防止される。
【0025】本発明に係る半導体装置の製造方法は、半
導体基板上の絶縁性又は導電性の膜の上にバリア層を形
成する工程と、バリア層の上に導電膜からなる電極又は
配線を形成する工程とを備え、バリア層は、結晶構造が
β構造であるタンタル膜を有している。
【0026】本発明に係る半導体装置の製造方法による
と、導電膜は、結晶構造がβ構造であるタンタル膜より
なるバリア層の上に形成されるため、導電膜を構成する
結晶が最密面に優先配向するため、バリア層と導電膜と
の密着性が向上する。
【0027】本発明に係る半導体装置の製造方法におい
て、バリア層は下層の第1のバリア層と上層の第2のバ
リア層との積層膜よりなり、第1のバリア層は窒化物膜
よりなり、第2のバリア層は結晶構造がβ構造であるタ
ンタル膜よりなることが好ましい。
【0028】このようにすると、絶縁性又は導電性の膜
とβ構造のタンタル膜とが直接に接しないので、後に行
なわれる熱処理工程において絶縁性又は導電性の膜とβ
構造のタンタル膜とが反応して、有害な化合物が形成さ
れる事態が防止される。
【0029】本発明に係る半導体装置の製造方法におい
て、バリア層が下層の第1のバリア層と上層の第2のバ
リア層との積層膜よりなる場合、第1のバリア層は窒化
タンタル膜であり、導電膜は銅膜であることが好まし
い。
【0030】このようにすると、銅膜を構成する銅原子
がバリア層を通って絶縁性又は導電性の膜に拡散する事
態を防止することができる。
【0031】この場合、銅膜は(111)面に配向して
いることが好ましい。
【0032】このようにすると、銅膜とバリア層となる
β構造のタンタル膜との密着性が確実に向上する。
【0033】また、この場合、窒化タンタル膜中におけ
る(窒素の原子数)/(タンタルの原子数)の値は0.
4以下であることが好ましい。
【0034】このようにすると、下層の窒化タンタル膜
の上にβ構造のタンタル膜を安定して堆積することがで
きる。
【0035】本発明に係る半導体装置の製造方法におい
て、バリア層が下層の第1のバリア層と上層の第2のバ
リア層との積層膜よりなり、第1のバリア層が窒化物膜
よりなる場合、絶縁性又は導電性の膜はフッ素成分を含
む絶縁膜であることが好ましい。
【0036】このようにすると、導電膜よりなる電極又
は配線の下側に比誘電率の低い絶縁膜が設けられること
になるので、電極又は配線における静電容量を低減する
ことができる。また、第1のバリア層が窒化物膜よりな
るため、後に行なわれる熱処理工程において絶縁膜中の
フッ素とβ構造のタンタル膜とが反応して、フッ化タン
タルが形成される事態が防止される。
【0037】本発明に係る半導体装置の製造方法におい
て、絶縁性又は導電性の膜は絶縁膜であり、バリア層
は、絶縁膜に形成された凹部の底面及び壁面に形成され
ており、導電膜は、凹部におけるバリア層の上に埋め込
まれたプラグ又は埋め込み配線であることが好ましい。
【0038】このようにすると、プラグ又は埋め込み配
線とバリア層とが剥離して、両者の間にボイドが形成さ
れる事態が防止される。
【0039】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る半導体装置及びその製造方法に
ついて、図1(a)、(b)及び図2(a)、(b)を
参照しながら説明する。
【0040】まず、図1(a)に示すように、シリコン
よりなる半導体基板100の上に、シリコン酸化膜より
なり配線溝を有する絶縁膜101を形成した後、該絶縁
膜101の配線溝の底面及び壁面に、β構造の結晶構造
を有しバリア層となる第1のβ−タンタル膜102を堆
積する。次に、第1のβ−タンタル膜102の上に第1
の銅シード層103を形成した後、電解メッキ法により
第1の銅シード層103を成長させて第1の銅メッキ層
104を形成する。これにより、第1の銅シード層10
3及び第1の銅メッキ層104よりなる下層配線が得ら
れる。
【0041】次に、下層配線及び絶縁膜101の上に、
密着層となる第1のシリコン窒化膜105とシリコン酸
化膜よりなる第1の層間絶縁膜106とを順次堆積した
後、第1の層間絶縁膜106及び第1のシリコン窒化膜
105にヴィアホール107を形成する。次に、第1の
層間絶縁膜106の上に、シリコン酸化膜よりなる第2
の層間絶縁膜108と反射防止膜となる第2のシリコン
酸窒化膜109とを順次形成した後、第2のシリコン酸
窒化膜109をマスクにして第2の層間絶縁膜108に
対してエッチングを行なって配線溝110を形成する。
【0042】次に、図1(b)に示すように、ヴィアホ
ール107及び配線溝110の底面及び壁面に、β構造
の結晶構造を有しバリア層となる第2のβ−タンタル膜
111を堆積した後、第2のβ−タンタル膜111の上
に第2の銅シード層112を形成する。
【0043】次に、図2(a)に示すように、電解メッ
キ法により第2の銅シード層112を成長させて第2の
銅メッキ層113を形成した後、150℃の温度下で6
0分の熱処理を施して、第2の銅シード層112及び第
2の銅メッキ層113の結晶構造を向上させる。
【0044】次に、図2(b)に示すように、CMP法
により、第2の窒化タンタル膜111、第2の銅シード
層112及び第2の銅メッキ層113よりなる積層膜に
おける第2のシリコン酸窒化膜109の上に存在する部
分を除去して、第2の銅シード層112及び第2の銅メ
ッキ層113よりなるプラグ114及び上層配線115
を形成する。
【0045】第1の実施形態によると、第2の銅シード
層112及び第2の銅メッキ層113はβ構造を有する
第2のβ−タンタル膜111の上に形成されているた
め、第2の銅シード層112及び第2の銅メッキ層11
3は(111)面に高く配向していると共に大きなグレ
インサイズを有している。尚、この理由については後述
する。
【0046】このように、第2の銅シード層112及び
第2の銅メッキ層113が(111)面に高く配向して
いるため、その後に熱処理が施されても、第2の銅シー
ド層112及び第2の銅メッキ層113は凝集しないの
で、第2のβ−タンタル膜111と第2の銅シード層1
12及び第2の銅メッキ層113との密着性が良好とな
り、図10(b)に示したボイド26は形成されなかっ
た。
【0047】また、第2の銅シード層112及び第2の
銅メッキ層113が大きなグレインサイズを有している
ため、上層配線115のエレクトロマイグレーション耐
性が向上し、これにより、上層配線115の断線を防止
することができる。
【0048】以下、第1の実施形態を評価するために行
なった実験結果について、図3(a)〜(f)を参照し
ながら説明する。
【0049】図3(a)及び(b)は、第1比較例であ
って、シリコン酸化膜121の上にスパッタ法により3
0nmの厚さを持つバリア層となる窒化タンタル膜(T
aN膜)122を堆積した後、該TaN膜122の上に
スパッタ法により面心立方格子の結晶構造を有し15n
mの厚さを持つ銅膜を堆積し、その後、450℃の温度
下で5分間の熱処理を施したときの状態を示しており、
図3(a)は平面図であり、図3(b)は断面図であ
る。
【0050】図3(a)及び(b)から分かるように、
銅膜とTaN膜122との濡れ性が悪いため、銅膜が凝
集してTaN膜122の上に銅粒子123が形成され
た。
【0051】図3(c)及び(d)は、第2比較例であ
って、シリコン酸化膜131の上にスパッタ法により3
0nmの厚さを持ち結晶構造がα構造であるタンタル膜
(α−Ta膜)132を堆積した後、該α−Ta膜13
2の上にスパッタ法により面心立方格子の結晶構造を有
し15nmの厚さを持つ銅膜を堆積し、その後、450
℃の温度下で5分間の熱処理を施したときの状態を示し
ており、図3(c)は平面図であり、図3(d)は断面
図である。
【0052】図3(c)及び(d)から分かるように、
第1比較例に比べて、銅の凝集の程度は小さいが、銅の
シード層133の上にやはり銅粒子134が形成され
た。
【0053】図3(e)及び(f)は、第1の実施形態
に相当し、シリコン酸化膜141の上にスパッタ法によ
り30nmの厚さを持ち結晶構造がβ構造であるタンタ
ル膜(β−Ta膜)142を堆積した後、該β−Ta膜
142の上にスパッタ法により面心立方格子の結晶構造
を有し15nmの厚さを持つ銅膜143を堆積し、その
後、450℃の温度下で5分間の熱処理を施したときの
状態を示しており、図3(e)は平面図であり、図3
(f)は断面図である。
【0054】図3(c)及び(f)から分かるように、
銅の凝集は現われず、β−Ta膜142と銅膜143と
の密着性が良好であることを確認できた。
【0055】ここで、α構造のタンタル膜であるα−T
a膜と、β構造のタンタル膜であるβ−Ta膜との特性
について説明する。
【0056】タンタル膜の結晶構造には立方晶と正方晶
とがあり、立方晶の結晶構造を有するタンタル膜はα−
Ta膜と称され、正方晶の結晶構造を有するタンタル膜
はβ−Ta膜と称される。また、α−Taの結晶は、単
位胞の一辺が約3.3Åの立方晶であるのに対して、β
−Taの結晶は、a=b=約10.2Å、c=約5.3
Åの直方体であって、β−Taはα−Taに比べて体積
が大きい。
【0057】図4は、インプレーン型のX線回折装置を
用いて測定した回折パターンを示しており、α−Taと
β−Taとは、結晶構造の差異に起因して、回折線が異
なる回折角に観測されるので、両者を明確に判別するこ
とができる。
【0058】インプレーン型のX線回折装置において
は、X線を試料面にほぼ平行な角度(試料面に対して
0.5°の角度)で入射して回折パターンを測定するの
で、薄膜の配向強度の測定精度が向上する。尚、X線を
試料面にほぼ平行な角度で入射するため、測定結果とし
て得られる結晶面は、試料面に対して垂直な方向の面で
ある。
【0059】図4におけるβ−Taの(410)面及び
(330)面は、β−Ta膜の表面に対して垂直な面で
あって、β−Ta膜の表面に平行な面は(001)面と
なる(図5(a)を参照)。
【0060】また、図4におけるα−Taの(110)
面は、α−Ta膜の表面に対して垂直な面であって、α
−Ta膜の表面に平行な面も(110)面となる(図5
(b)を参照)。
【0061】尚、α−Taは立方晶の結晶構造を有する
ため、膜表面を垂直な方向から見ても平行な方向から見
ても、(110)面が現われるが、β−Taは正方晶の
結晶構造を有するため、膜表面を垂直な方向から見る場
合と平行な方向から見る場合とでは、現われる面が異な
るのである。
【0062】従って、図4に示したX線回折パターンか
ら、α−Taは膜表面に対して垂直な軸である<110
>軸の成分が多く、β−Taは膜表面に対して垂直な軸
である<001>の成分が多いことが分かる。
【0063】ところで、β−Taはα−Taと比べて最
表面の原子の密度が低い。また、バリア層の上に成膜さ
れる銅膜は面心立方構造(fcc構造)である。fcc
構造では(111)面が最も原子密度の高い面であるか
ら、銅膜の(111)面がバリア層の表面と平行になる
ことがエネルギー的に安定である。
【0064】銅膜の(111)面をα−Ta膜の上に積
み上げていく場合、α−Ta膜の(110)面の上では
Ta原子の原子間隔はCu原子の原子間隔よりも小さい
ため、Cu原子から見れば、α−Ta(110)面は平
坦性が悪く感じられる。すなわち、Cu膜の(111)
面はα−Ta膜の(110)面の上においては膜表面と
平行に整然と積み上がらないと考えられる。
【0065】これに対して、Ta原子の間隔は、β−T
a膜の(001)面の上ではα−Ta膜の(110)面
の上に比べてかなり大きいため、Cu原子は自由につま
り最も自然な状態で積み上がると考えられる。
【0066】図6は、Cu膜をα−Ta膜及びβ−Ta
膜の上に成膜した場合における、Cu膜の(111)面
の配向性を評価した結果を示している。下地膜がβ−T
a膜であるときのロッキングカーブの半値幅は、下地膜
がα−Ta膜であるときのロッキングカーブの半値幅に
比べて小さい。すなわち、下地膜がβ−Ta膜であると
きの方が下地膜がα−Ta膜であるときに比べてCu膜
の(111)面の配向性が高いことが分かる。
【0067】従って、バリア層となるβ−Ta膜をその
(001)面が膜表面と平行になるように成膜すること
により、バリア層の上に成膜されるCu膜の(111)
面の配向性を高くすることができ、これによって、Cu
膜を主体とする配線の信頼性を向上させることができ
る。
【0068】尚、第1の実施形態においては、バリア層
として、β−Ta膜の単層を用いたが、これに代えて、
下層のTaN膜と上層のβ−Ta膜との積層膜を用いて
もよい。このようにすると、下層のTaN膜によりバリ
ア性が向上すると共に、上層のβ−Ta膜により密着性
が向上する。
【0069】(第2の実施形態)以下、本発明の第2の
実施形態に係る半導体装置及びその製造方法について、
図7(a)、(b)及び図8(a)、(b)を参照しな
がら説明する。
【0070】まず、図7(a)に示すように、シリコン
よりなる半導体基板200の上に、FSG(F-doped Si
licate Glass)膜よりなり配線溝を有する絶縁膜201
を形成した後、該絶縁膜201の配線溝の底面及び壁面
に、第1の窒化タンタル膜202及びβ構造の結晶構造
を有する第1のβ−タンタル膜203からなるバリア層
を形成する。次に、第1のβ−タンタル膜203の上に
第1の銅シード層204を形成した後、電解メッキ法に
より第1の銅シード層204を成長させて第1の銅メッ
キ層205を形成する。これにより、第1の銅シード層
204及び第1の銅メッキ層205よりなる下層配線が
得られる。
【0071】次に、下層配線及び絶縁膜201の上に、
密着層となる第1のシリコン窒化膜206及びFSG膜
よりなる第1の層間絶縁膜207を順次堆積した後、第
1の層間絶縁膜207及び第1のシリコン窒化膜206
にヴィアホール208を形成する。次に、第1の層間絶
縁膜207の上に、FSG膜よりなる第2の層間絶縁膜
209と反射防止膜となる第2のシリコン酸窒化膜21
0とを順次形成した後、第2のシリコン酸窒化膜210
をマスクにして第2の層間絶縁膜209にエッチングを
行なって配線溝211を形成する。
【0072】次に、図7(b)に示すように、反応性ス
パッタ法により、ヴィアホール208及び配線溝211
の底面及び壁面に、下層の第2の窒化タンタル膜212
とβ構造の結晶構造を有する上層の第2のβ−タンタル
膜213との積層膜よりなるバリア層を形成する。
【0073】この場合、チャンバー内における窒素ガス
の分圧比(窒素ガス/(窒素ガス+アルゴンガス))を
30%以下に設定した状態で反応性スパッタ法を行なう
ことにより、タンタルと窒素との原子数比(窒素の原子
数/タンタルの原子数)が40%以下である第2の窒化
タンタル膜212を堆積する。このように、第2の窒化
タンタル膜212におけるタンタルと窒素との原子数比
を40%以下にすると、次にタンタルよりなるターゲッ
トを用いる反応性スパッタ法を行なうことにより、第2
の窒化タンタル膜212の上にβ構造を有する第2のβ
−タンタル膜213を安定して堆積することができる。
【0074】次に、バリア層となる第2のβ−タンタル
膜213の上に第2の銅シード層214を形成した後、
図8(a)に示すように、電解メッキ法により第2の銅
シード層214を成長させて第2の銅メッキ層215を
形成し、その後、150℃の温度下で60分の熱処理を
施して、第2の銅シード層214及び第2の銅メッキ層
215の結晶構造を向上させる。
【0075】次に、図8(b)に示すように、CMP法
により、第2の窒化タンタル膜212、第2のβ−タン
タル膜213、第2の銅シード層214及び第2の銅メ
ッキ層215よりなる積層膜における第2のシリコン酸
窒化膜210の上に存在する部分を除去して、第2の銅
シード層214及び第2の銅メッキ層215よりなるプ
ラグ216及び上層配線217を形成する。
【0076】第2の実施形態によると、第2の銅シード
層214及び第2の銅メッキ層215はバリア層を構成
するβ構造を有する第2のβ−タンタル膜213の上に
形成されているため、第2の銅シード層214及び第2
の銅メッキ層215は、(111)面に高く配向してい
ると共に大きなグレインサイズを有している。従って、
その後に熱処理が施されても、第2の銅シード層214
及び第2の銅メッキ層215が凝集しないので、第2の
β−タンタル膜213と第2の銅シード層214及び第
2の銅メッキ層215との密着性が良好となり、図10
(b)に示したボイド26は形成されなかった。
【0077】また、第2の銅シード層214及び第2の
銅メッキ層215が大きなグレインサイズを有している
ため、上層配線217のエレクトロマイグレーション耐
性が向上し、これにより、上層配線217の断線を防止
することができる。
【0078】また、第2の実施形態においては、第1の
層間絶縁膜207及び第2の層間絶縁膜209として比
誘電率が低いFSG膜を用いているため、該FSG膜と
タンタル膜とが直接に接すると、熱処理中にフッ化タン
タルが形成されて、抵抗率及び腐食性が高くなる恐れが
ある。そこで、第2の実施形態においては、第1及び第
2の層間絶縁膜207、209と第2の銅シード層21
4との間に介在するバリア層を、下層の第2の窒化タン
タル膜212と上層の第2のβ−タンタル膜213との
積層膜にしている。
【0079】このため、FSG膜である第1及び第2の
層間絶縁膜207、209と第2のβ−タンタル膜21
3とが直接に接しないので、熱処理中にフッ化タンタル
が形成される事態が防止される。
【0080】尚、第1及び第2の実施形態においては、
β構造を有するタンタル膜の上に堆積される導電膜とし
ては、銅膜であったが、これに代えて、アルミニウム
膜、銀膜、金膜、タングステン膜又はチタン膜等のよう
に優先配向面が現われる導電膜を広く用いることができ
る。
【0081】また、第1及び第2の実施形態において
は、銅膜を凹部に埋め込んで、プラグ又は配線を形成す
る場合について説明したが、本発明は、プラグ若しくは
ゲート電極等の電極、又は埋め込み配線若しくはパター
ン化された配線などに広く適用することができる。尚、
本発明がゲート電極に適用される場合には、ゲート電極
は、第1の導電膜と、該導電膜の上に形成されるバリア
層と、該バリア層の上に形成される第2の導電膜とから
構成され、バリア層にβ−タンタル膜が用いられる。
【0082】
【発明の効果】本発明に係る半導体装置及びその製造方
法によると、導電膜は、結晶構造がβ構造であるタンタ
ル膜よりなるバリア層の上に形成されているため、導電
膜を構成する結晶の優先配向面が、バリア層の表面と対
向する面に強く現われるので、バリア層と導電膜との密
着性が向上する。
【図面の簡単な説明】
【図1】(a)及び(b)は、第1の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図2】(a)及び(b)は、第1の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図3】(a)及び(b)は窒化タンタル膜の上に銅膜
を堆積した後に熱処理を施したときの状態を示す図であ
り、(c)及び(d)はα構造を有するタンタル膜の上
に銅膜を堆積した後に熱処理を施したときの状態を示す
図であり、(e)及び(f)はβ構造を有するタンタル
膜の上に銅膜を堆積した後に熱処理を施したときの状態
を示す図である。
【図4】インプレーン型のX線回折装置を用いて測定し
たα構造又はβ構造を有するタンタル膜の回折パターン
を示す図である。
【図5】(a)はβ構造を有するタンタル膜の結晶の配
向性を示す図であり、(b)はα構造を有するタンタル
膜の結晶の配向性を示す図である。
【図6】α−Ta膜及びβ−Ta膜の上に堆積された銅
膜の(111)面の配向性を評価した結果を示す図であ
る。
【図7】(a)及び(b)は、第2の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図8】(a)及び(b)は、第2の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図9】(a)及び(b)は、従来の半導体装置の製造
方法の各工程を示す断面図である。
【図10】(a)及び(b)は、従来の半導体装置の製
造方法の各工程を示す断面図である。
【符号の説明】
100 半導体基板 101 絶縁膜 102 第1のβ−タンタル膜 103 第1の銅シード層 104 第1の銅メッキ層 105 第1のシリコン窒化膜 106 第1の層間絶縁膜 107 ヴィアホール 108 第2の層間絶縁膜 109 第2のシリコン窒化膜 110 配線溝 111 第2のβ−タンタル膜 112 第2の銅シード層 113 第2の銅メッキ層 114 プラグ 115 上層配線 200 半導体基板 201 絶縁膜 202 第1の窒化タンタル膜 203 第1のβ−タンタル膜 204 第1の銅シード層 205 第1の銅メッキ層 206 第1のシリコン窒化膜 207 第1の層間絶縁膜 208 ヴィアホール 209 第2の層間絶縁膜 210 第2のシリコン窒化膜 211 配線溝 212 第2の窒化タンタル膜 213 第2のβ−タンタル膜 214 第2の銅シード層 215 第2の銅メッキ層 216 プラグ 217 上層配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成13年10月29日(2001.10.
29)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0005
【補正方法】変更
【補正内容】
【0005】次に、下層配線及び絶縁膜11の上に、密
着層となるシリコン窒化膜15と、第1の層間絶縁膜1
6とを順次堆積した後、第1の層間絶縁膜16及びシリ
コン窒化膜15にヴィアホール17を形成する。次に、
第1の層間絶縁膜16の上に、第2の層間絶縁膜18と
反射防止膜となるシリコン酸窒化膜19とを形成した
後、シリコン酸窒化膜19をマスクにして第2の層間絶
縁膜18に対してエッチングを行なって配線溝20を形
成する。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】次に、図10(a)に示すように、電解メ
ッキ法により第2の銅シード層22を成長させて第2の
銅メッキ層23を形成した後、化学的機械研磨(CM
P)法により、第2の窒化タンタル膜21、第2の銅シ
ード層22及び第2の銅メッキ層23におけるシリコン
酸窒化膜19の上に存在する部分を除去して、第2の銅
シード層22及び第2の銅メッキ層23よりなるプラグ
24及び上層配線25を形成する。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0041
【補正方法】変更
【補正内容】
【0041】次に、下層配線及び絶縁膜101の上に、
密着層となるシリコン窒化膜105とシリコン酸化膜よ
りなる第1の層間絶縁膜106とを順次堆積した後、第
1の層間絶縁膜106及びシリコン窒化膜105にヴィ
アホール107を形成する。次に、第1の層間絶縁膜1
06の上に、シリコン酸化膜よりなる第2の層間絶縁膜
108と反射防止膜となるシリコン酸窒化膜109とを
順次形成した後、シリコン酸窒化膜109をマスクにし
て第2の層間絶縁膜108に対してエッチングを行なっ
て配線溝110を形成する。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0044
【補正方法】変更
【補正内容】
【0044】次に、図2(b)に示すように、CMP法
により、第2の窒化タンタル膜111、第2の銅シード
層112及び第2の銅メッキ層113よりなる積層膜に
おけるシリコン酸窒化膜109の上に存在する部分を除
去して、第2の銅シード層112及び第2の銅メッキ層
113よりなるプラグ114及び上層配線115を形成
する。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0071
【補正方法】変更
【補正内容】
【0071】次に、下層配線及び絶縁膜201の上に、
密着層となるシリコン窒化膜206及びFSG膜よりな
る第1の層間絶縁膜207を順次堆積した後、第1の層
間絶縁膜207及びシリコン窒化膜206にヴィアホー
ル208を形成する。次に、第1の層間絶縁膜207の
上に、FSG膜よりなる第2の層間絶縁膜209と反射
防止膜となるシリコン酸窒化膜210とを順次形成した
後、シリコン酸窒化膜210をマスクにして第2の層間
絶縁膜209にエッチングを行なって配線溝211を形
成する。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0075
【補正方法】変更
【補正内容】
【0075】次に、図8(b)に示すように、CMP法
により、第2の窒化タンタル膜212、第2のβ−タン
タル膜213、第2の銅シード層214及び第2の銅メ
ッキ層215よりなる積層膜におけるシリコン酸窒化膜
210の上に存在する部分を除去して、第2の銅シード
層214及び第2の銅メッキ層215よりなるプラグ2
16及び上層配線217を形成する。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 100 半導体基板 101 絶縁膜 102 第1のβ−タンタル膜 103 第1の銅シード層 104 第1の銅メッキ層 105 シリコン窒化膜 106 第1の層間絶縁膜 107 ヴィアホール 108 第2の層間絶縁膜 109 シリコン酸窒化膜 110 配線溝 111 第2のβ−タンタル膜 112 第2の銅シード層 113 第2の銅メッキ層 114 プラグ 115 上層配線 200 半導体基板 201 絶縁膜 202 第1の窒化タンタル膜 203 第1のβ−タンタル膜 204 第1の銅シード層 205 第1の銅メッキ層 206 シリコン窒化膜 207 第1の層間絶縁膜 208 ヴィアホール 209 第2の層間絶縁膜 210 シリコン酸窒化膜 211 配線溝 212 第2の窒化タンタル膜 213 第2のβ−タンタル膜 214 第2の銅シード層 215 第2の銅メッキ層 216 プラグ 217 上層配線 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成13年11月26日(2001.11.
26)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
請求項1半導体基板上に設けられた絶縁性又は導
電性の膜の上に形成されたバリア層と、 前記バリア層の上に形成された導電膜からなる電極又は
配線とを備え、 前記バリア層の上面の原子間隔と、前記導電膜の下面の
原子間隔とはほぼ等しいことを特徴とする半導体装置。
請求項2前記バリア層は正方晶の結晶構造を有
し、且つ前記バリア層の上面は(001)面に配向して
おり、 前記導電膜は面心立方格子の結晶構造を有し、且つ前記
導電膜の下面は(111)面に配向していることを特徴
とする請求項1に記載の半導体装置。
請求項3】 半導体基板上に設けられた絶縁性又は導
電性の膜の上に形成されたバリア層と、 前記バリア層の上に形成された導電膜からなる電極又は
配線とを備え、 前記バリア層は、結晶構造がβ構造であるタンタル膜を
有していることを特徴とする半導体装置。
請求項4】 前記バリア層は、下層の第1のバリア層
と上層の第2のバリア層との積層膜よりなり、 前記第1のバリア層は窒化物膜よりなり、 前記第2のバリア層は結晶構造がβ構造であるタンタル
膜よりなることを特徴とする請求項3に記載の半導体装
置。
請求項5】 前記第1のバリア層は窒化タンタル膜で
あり、 前記導電膜は銅膜であることを特徴とする請求項4に記
載の半導体装置。
請求項6】 前記銅膜は(111)面に配向している
ことを特徴とする請求項5に記載の半導体装置。
請求項7】 前記窒化タンタル膜中における(窒素の
原子数)/(タンタルの原子数)の値は0.4以下であ
ることを特徴とする請求項5に記載の半導体装置。
請求項8】 前記絶縁性又は導電性の膜は、フッ素成
分を含む絶縁膜であることを特徴とする請求項4又は5
に記載の半導体装置。
請求項9】 前記絶縁性又は導電性の膜は絶縁膜であ
り、 前記バリア層は、前記絶縁膜に形成された凹部の底面及
び壁面に形成されており、 前記導電膜は、前記凹部における前記バリア層の上に埋
め込まれたプラグ又は埋め込み配線であることを特徴と
する請求項3に記載の半導体装置。
請求項10半導体基板上の絶縁性又は導電性の膜
の上にバリア層を形成する工程と、 前記バリア層の上に導電膜からなる電極又は配線を形成
する工程とを備え、 前記バリア層の上面の原子間隔と、前記導電膜の下面の
原子間隔とはほぼ等しいことを特徴とする半導体装置の
製造方法。
請求項11前記バリア層は正方晶の結晶構造を有
し、且つ前記バリア層の上面は(001)面に配向して
おり、 前記導電膜は面心立方格子の結晶構造を有し、且つ前記
導電膜の下面は(111)面に配向していることを特徴
とする請求項10に記載の半導体装置の製造方法。
請求項12】 半導体基板上の絶縁性又は導電性の膜
の上にバリア層を形成する工程と、 前記バリア層の上に導電膜からなる電極又は配線を形成
する工程とを備え、 前記バリア層は、結晶構造がβ構造であるタンタル膜を
有していることを特徴とする半導体装置の製造方法。
請求項13】 前記バリア層は、下層の第1のバリア
層と上層の第2のバリア層との積層膜よりなり、 前記第1のバリア層は窒化物膜よりなり、 前記第2のバリア層は結晶構造がβ構造であるタンタル
膜よりなることを特徴とする請求項12に記載の半導体
装置の製造方法。
請求項14】 前記第1のバリア層は窒化タンタル膜
であり、 前記導電膜は銅膜であることを特徴とする請求項13
記載の半導体装置の製造方法。
請求項15】 前記銅膜は(111)面に配向してい
ることを特徴とする請求項14に記載の半導体装置の製
造方法。
請求項16】 前記窒化タンタル膜中における(窒素
の原子数)/(タンタルの原子数)の値は0.4以下で
あることを特徴とする請求項14に記載の半導体装置の
製造方法。
請求項17】 前記絶縁性又は導電性の膜は、フッ素
成分を含む絶縁膜であることを特徴とする請求項13又
は14に記載の半導体装置の製造方法。
請求項18】 前記絶縁性又は導電性の膜は絶縁膜で
あり、 前記バリア層は、前記絶縁膜に形成された凹部の底面及
び壁面に形成されており、 前記導電膜は、前記凹部における前記バリア層の上に埋
め込まれたプラグ又は埋め込み配線であることを特徴と
する請求項12に記載の半導体装置の製造方法。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成14年10月21日(2002.10.
21)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
請求項2半導体基板の上に形成された絶縁膜と、 前記絶縁膜に形成された下層配線と、 前記下層配線の上に形成された前記絶縁膜中のヴィアホ
ールと、 前記絶縁膜に形成され、かつ前記ヴィアホール上に位置
する配線溝と、 前記ヴィアホール中の導電体膜からなるプラグと、 前記配線溝に埋め込まれた上層配線とを備え、 前記絶縁膜と前記プラグ、前記絶縁膜と前記上層配線お
よび前記プラグと前記下層配線との間にバリア層を有
し、 前記導電体膜は、銅、アルミニウム又は銀の何れか1つ
からなり、 前記バリア層は、下層の第1のバリア層と上層の第2の
バリア層との積層膜よりなり、 前記第1のバリア層は窒化タンタル膜よりなり、 前記第2のバリア層は結晶構造がβ構造であるタンタル
膜(窒素含有タンタル膜を除く)よりなることを特徴と
する 半導体装置。
請求項7前記導電体膜は銅膜であることを特徴と
する請求項1〜請求項6の何れか1つに記載の半導体装
置。
請求項8】 前記銅膜は(111)面に配向している
ことを特徴とする請求項7に記載の半導体装置。
請求項9】 前記窒化タンタル膜中における(窒素の
原子数)/(タンタルの原子数)の値は0.4以下であ
ることを特徴とする請求項1〜請求項8の何れか1つ
記載の半導体装置。
請求項10前記第1の層間絶縁膜又は前記第2の
層間絶縁膜は、フッ素成分を含む絶縁膜であることを特
徴とする請求項3〜請求項9の何れか1つに記載の半導
体装置。
請求項15】 前記窒化タンタル膜中における(窒素
の原子数)/(タンタルの原子数)の値は0.4以下で
あることを特徴とする請求項12〜請求項14の何れか
1つに記載の半導体装置の製造方法。
請求項16前記導電体膜は銅膜であることを特徴
とする請求項12〜請求項15の何れか1つに記載の半
導体装置の製造方法。
請求項17】 前記銅膜は(111)面に配向してい
ることを特徴とする請求項16に記載の半導体装置の製
造方法。
請求項19前記熱処理は150℃の温度下で行な
うことを特徴とする請求項18に記載の半導体装置の製
造方法。
請求項20前記第1の層間絶縁膜又は前記第2の
層間絶縁膜は、フッ素成分を含む絶縁膜であることを特
徴とする請求項12〜請求項19の何れか1つに記載の
半導体装置の製造方法。
請求項21前記バリア層は、前記窒化タンタル膜
の上に前記β構造を有するタンタル膜を堆積した前記積
層膜であることを特徴とする請求項12〜請求項20の
何れか1つに記載の半導体装置の製造方法。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 剛史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 池田 敦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 杉原 康平 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4K029 AA06 BA16 BA58 BB02 BD01 CA05 5F033 HH08 HH11 HH13 HH14 HH18 HH19 HH21 HH32 JJ08 JJ11 JJ13 JJ14 JJ18 JJ19 JJ21 JJ32 KK08 KK11 KK13 KK14 KK18 KK19 KK21 LL06 LL08 MM02 MM08 MM12 MM13 NN06 NN07 PP15 PP16 PP27 QQ04 QQ09 QQ37 QQ48 QQ74 RR04 RR06 RR08 RR11 VV06 WW00 XX05 XX12 XX24

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に設けられた絶縁性又は導
    電性の膜の上に形成されたバリア層と、 前記バリア層の上に形成された導電膜からなる電極又は
    配線とを備え、 前記バリア層は、結晶構造がβ構造であるタンタル膜を
    有していることを特徴とする半導体装置。
  2. 【請求項2】 前記バリア層は、下層の第1のバリア層
    と上層の第2のバリア層との積層膜よりなり、 前記第1のバリア層は窒化物膜よりなり、 前記第2のバリア層は結晶構造がβ構造であるタンタル
    膜よりなることを特徴とする請求項1に記載の半導体装
    置。
  3. 【請求項3】 前記第1のバリア層は窒化タンタル膜で
    あり、 前記導電膜は銅膜であることを特徴とする請求項2に記
    載の半導体装置。
  4. 【請求項4】 前記銅膜は(111)面に配向している
    ことを特徴とする請求項3に記載の半導体装置。
  5. 【請求項5】 前記窒化タンタル膜中における(窒素の
    原子数)/(タンタルの原子数)の値は0.4以下であ
    ることを特徴とする請求項3に記載の半導体装置。
  6. 【請求項6】 前記絶縁性又は導電性の膜は、フッ素成
    分を含む絶縁膜であることを特徴とする請求項2又は3
    に記載の半導体装置。
  7. 【請求項7】 前記絶縁性又は導電性の膜は絶縁膜であ
    り、 前記バリア層は、前記絶縁膜に形成された凹部の底面及
    び壁面に形成されており、 前記導電膜は、前記凹部における前記バリア層の上に埋
    め込まれたプラグ又は埋め込み配線であることを特徴と
    する請求項1に記載の半導体装置。
  8. 【請求項8】 半導体基板上の絶縁性又は導電性の膜の
    上にバリア層を形成する工程と、 前記バリア層の上に導電膜からなる電極又は配線を形成
    する工程とを備え、 前記バリア層は、結晶構造がβ構造であるタンタル膜を
    有していることを特徴とする半導体装置の製造方法。
  9. 【請求項9】 前記バリア層は、下層の第1のバリア層
    と上層の第2のバリア層との積層膜よりなり、 前記第1のバリア層は窒化物膜よりなり、 前記第2のバリア層は結晶構造がβ構造であるタンタル
    膜よりなることを特徴とする請求項8に記載の半導体装
    置の製造方法。
  10. 【請求項10】 前記第1のバリア層は窒化タンタル膜
    であり、 前記導電膜は銅膜であることを特徴とする請求項9に記
    載の半導体装置の製造方法。
  11. 【請求項11】 前記銅膜は(111)面に配向してい
    ることを特徴とする請求項10に記載の半導体装置の製
    造方法。
  12. 【請求項12】 前記窒化タンタル膜中における(窒素
    の原子数)/(タンタルの原子数)の値は0.4以下で
    あることを特徴とする請求項10に記載の半導体装置の
    製造方法。
  13. 【請求項13】 前記絶縁性又は導電性の膜は、フッ素
    成分を含む絶縁膜であることを特徴とする請求項9又は
    10に記載の半導体装置の製造方法。
  14. 【請求項14】 前記絶縁性又は導電性の膜は絶縁膜で
    あり、 前記バリア層は、前記絶縁膜に形成された凹部の底面及
    び壁面に形成されており、 前記導電膜は、前記凹部における前記バリア層の上に埋
    め込まれたプラグ又は埋め込み配線であることを特徴と
    する請求項8に記載の半導体装置の製造方法。
JP2001268724A 2001-06-13 2001-09-05 半導体装置及びその製造方法 Expired - Fee Related JP3442065B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001268724A JP3442065B2 (ja) 2001-06-13 2001-09-05 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-178107 2001-06-13
JP2001178107 2001-06-13
JP2001268724A JP3442065B2 (ja) 2001-06-13 2001-09-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003068741A true JP2003068741A (ja) 2003-03-07
JP3442065B2 JP3442065B2 (ja) 2003-09-02

Family

ID=26616807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001268724A Expired - Fee Related JP3442065B2 (ja) 2001-06-13 2001-09-05 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3442065B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024754A (ja) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 配線層の形成方法、配線層および薄膜トランジスタ
KR100782202B1 (ko) 2005-02-25 2007-12-05 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
JP5366270B2 (ja) * 2008-12-04 2013-12-11 国立大学法人茨城大学 半導体集積回路装置及びその製造方法
JP2019035929A (ja) * 2017-08-10 2019-03-07 Agc株式会社 反射型マスクブランク、および反射型マスク
JP2019083333A (ja) * 2019-01-22 2019-05-30 ルネサスエレクトロニクス株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917790A (ja) * 1995-06-30 1997-01-17 Internatl Business Mach Corp <Ibm> 電気的相互接続用薄膜金属バリア層
JP2000040672A (ja) * 1998-07-23 2000-02-08 Nec Corp 半導体装置の製造方法
JP2000106396A (ja) * 1998-09-29 2000-04-11 Sharp Corp 半導体装置の製造方法
JP2000188293A (ja) * 1998-12-18 2000-07-04 Texas Instr Inc <Ti> 集積回路の銅相互結線プロセスにおいて銅の化学機械的研磨を最適化する方法
JP2000294630A (ja) * 1999-04-01 2000-10-20 Fujitsu Ltd 半導体装置の製造方法
JP2001007204A (ja) * 1999-06-24 2001-01-12 Nec Corp 多層配線の構造及びその製造方法
JP2001035852A (ja) * 1999-07-22 2001-02-09 Nec Corp 半導体装置の製造方法
JP2001160590A (ja) * 1999-11-30 2001-06-12 Fujitsu Ltd 配線の形成方法及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917790A (ja) * 1995-06-30 1997-01-17 Internatl Business Mach Corp <Ibm> 電気的相互接続用薄膜金属バリア層
JP2000040672A (ja) * 1998-07-23 2000-02-08 Nec Corp 半導体装置の製造方法
JP2000106396A (ja) * 1998-09-29 2000-04-11 Sharp Corp 半導体装置の製造方法
JP2000188293A (ja) * 1998-12-18 2000-07-04 Texas Instr Inc <Ti> 集積回路の銅相互結線プロセスにおいて銅の化学機械的研磨を最適化する方法
JP2000294630A (ja) * 1999-04-01 2000-10-20 Fujitsu Ltd 半導体装置の製造方法
JP2001007204A (ja) * 1999-06-24 2001-01-12 Nec Corp 多層配線の構造及びその製造方法
JP2001035852A (ja) * 1999-07-22 2001-02-09 Nec Corp 半導体装置の製造方法
JP2001160590A (ja) * 1999-11-30 2001-06-12 Fujitsu Ltd 配線の形成方法及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024754A (ja) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 配線層の形成方法、配線層および薄膜トランジスタ
KR100782202B1 (ko) 2005-02-25 2007-12-05 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
JP5366270B2 (ja) * 2008-12-04 2013-12-11 国立大学法人茨城大学 半導体集積回路装置及びその製造方法
JP2019035929A (ja) * 2017-08-10 2019-03-07 Agc株式会社 反射型マスクブランク、および反射型マスク
JP7006078B2 (ja) 2017-08-10 2022-01-24 Agc株式会社 反射型マスクブランク、および反射型マスク
JP2019083333A (ja) * 2019-01-22 2019-05-30 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP3442065B2 (ja) 2003-09-02

Similar Documents

Publication Publication Date Title
US11177167B2 (en) Ultrathin multilayer metal alloy liner for nano Cu interconnects
TWI382513B (zh) 半導體裝置及半導體裝置之製造方法
US20110079910A1 (en) Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance
US6383914B1 (en) Method of manufacturing an aluminum interconnect structure of a semiconductor device having &lt;111&gt; orientation
KR20050073949A (ko) 확산방지막을 선택적으로 형성하여 반도체소자를 제조하는방법 및 그것에 의해 제조된 반도체소자
KR100898430B1 (ko) 반도체장치 및 그 제조방법
US20090108452A1 (en) Semiconductor device and method for manufacturing the same
JPH10189734A (ja) 半導体素子の金属配線形成方法
US6221758B1 (en) Effective diffusion barrier process and device manufactured thereby
JP2000183064A (ja) 半導体装置およびその製造方法
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
JP2003068741A (ja) 半導体装置及びその製造方法
US20090236744A1 (en) Semiconductor device and method of producing the same
US8310052B2 (en) Semiconductor device and method for manufacturing same
TW200805502A (en) Semiconductor device and method of manufacturing the same
US6624073B2 (en) Optimized TaCN thin film diffusion barrier for copper metallization
JP2000124310A (ja) 半導体装置およびその製造方法
US20230134596A1 (en) Metal stack to improve stack thermal stability
KR100602124B1 (ko) 반도체 소자 및 그 제조방법
JP2004031497A (ja) 半導体装置およびその製造方法
KR100753132B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성 방법
TW202310300A (zh) 半導體裝置及其製造方法
JP2012169480A (ja) 半導体装置及びその製造方法
KR20000043047A (ko) 강유전체 캐패시터 제조 방법
KR20060062400A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees