JP2001035852A

JP2001035852A - 半導体装置の製造方法

Info

Publication number: JP2001035852A
Application number: JP11207568A
Authority: JP
Inventors: Akira Furuya; 晃古谷
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-07-22
Filing date: 1999-07-22
Publication date: 2001-02-09

Abstract

(57)【要約】【課題】溝内に酸化しやすい銅等の配線材料を埋め込
む際、前記配線材料の酸化を防ぎ、且つ、工程を簡略化
した新規な半導体装置の製造方法を提供する。【解決手段】（ａ）層状膜１（１２０）上に、（ｂ）
フォトレジスト（１３０）を堆積し、（ｃ）フォトレジ
スト（１３０）を露光現像後、（ｄ）層状膜１（１２
０）を加工する。その後、（ｅ）層状膜２（１４０）を
堆積し、（ｆ）化学機械研磨を行い、加工して層状膜
２、フォトレジスト（１３０）を順次除去する。このよ
うに、化学機械研磨を行う工程において、フォトレジス
トの除去も行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、溝内に酸化しやすい銅等の配線材
料を埋め込む際、配線材料の酸化を防ぎ、且つ、工程を
簡略することを可能にした半導体素子の配線形成方法に
関する。

【０００２】

【従来の技術】近年の大規模ＬＳＩ設計に於ける課題の
一つに、配線抵抗と配線間容量に起因する信号遅延の回
避という課題がある。

【０００３】信号遅延を材料的な面から観た場合の低減
策として、配線の層間絶縁膜に低誘電率材料を用いて配
線遅延ＲＣの内のＣ（容量）を低減し、遅延を減少する
ことが検討されている。低誘電率材料としては、従来の
ＳｉＯ_２よりも誘電率の低い有機系の材料Ｐｏｌｙｉｍ
ｉｄｅ、ＢＣＢ（ｂｉｓ−ｂｅｎｚｏｃｙｃｌｏｂｕｔ
ｅｎｅ）、ａ−Ｃ:Ｆ等が検討されている。また、配線
遅延ＲＣの内のＲ（抵抗）を低減するため、配線材料に
Ｃｕ等の従来のＡｌよりも抵抗の低い材料が検討されて
いる。

【０００４】また、多層化による構造的な手法が提案さ
れている。図８に配線層数が一層（図８（ａ））と二層
（図８（ｂ））と異なる以外は同じ設計ルールで作成し
たフリップフロップ回路を示す。一層から二層に多層化
することにより、回路サイズは６０％に低減している。
この様に多層化する事で配線長は短くなり、配線遅延Ｒ
Ｃを一般的に低減する事が出来る。回路が複雑化するほ
ど多層化は面積縮小に効果的であり、信号遅延回避のた
め、近い将来、８〜１０層の多層構造となる可能性があ
ることが指摘されている。

【０００５】Ｃｕや有機系低誘電率材料を用いる場合の
課題の一つは、フォトレジストの除去が困難な事であ
る。即ち、フォトレジスト除去は、通常酸素雰囲気中プ
ラズマでアッシングする事により行われるが、Ｃｕの様
に容易に酸化される物質を加工する場合、酸素雰囲気中
プラズマで酸化されて比抵抗の増加、密着性の低下、モ
フォロジーの低下及びそれらによる信頼性の低下等の問
題が生じる。また、有機系低誘電率材料は、酸素雰囲気
中プラズマでエッチングされてしまうため、アッシング
の終了制御のマージンが狭くなり、更に、有機系低誘電
率材料の加工形状もなまる。また、エッチング中にフォ
トレジスト形状がなまっていた場合、フォトレジストが
完全に無くなるまでアッシングすると、有機系低誘電率
材料の加工形状もなまる等の問題が生じる。

【０００６】配線の多層化による課題の一つに工程数の
増加と、それによるコスト増加、生産性の低下がある。
近年、配線形成は、目ずれ低減、加工精度向上、工程数
削減等の理由で埋め込み法により形成されることが多く
なっている。従来、埋め込み配線／コンタクトは、特開
平８−１９５３９３号公報、特開平８−２９３４９８号
公報に示される様に、配線溝／コンタクト溝を形成後に
フォトレジストを除去し、所望の材料を埋め込み、化学
機械研磨によ平坦化する工程を用いて形成されていた。
この場合、図９に示すように、例えば、ｎ層配線（８
０）まで形成してある上に埋め込み法でｎ＋１層配線
（１１０）を形成する場合、数多くの工程が必要とな
る。即ち、図９の工程は、（ｂ）層間絶縁膜（７０）上
へのレジスト塗布、（ｃ）露光・現像、（ｄ）ビア形状
エッチング、（ｅ）レジスト剥離、（ｆ）ビア埋め込
み、（ｇ）研磨加工、（ｈ）層間絶縁膜堆積、（ｉ）レ
ジスト塗布、（ｊ）露光・現像、（ｋ）配線形状エッチ
ング、（ｌ）レジスト剥離、（ｍ）配線（１１０）埋め
込み、（ｎ）研磨加工、（ｏ）層間絶縁膜堆積工程から
なる。実際に作成する場合には、これに加えて反射防止
膜、配線下地層形成等が必要であり、配線を一層増やす
ことで１０〜２０工程増加する。将来半導体装置の配線
層は８層以上になると考えられているので、配線層だけ
で工程数を１００工程前後も費やすこととなり、生産性
の低下、コストの増加の原因となる。

【０００７】

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、溝内に酸化しやす
い銅等の配線材料を埋め込む際、前記配線材料の酸化を
防ぎ、且つ、工程を簡略化した新規な半導体装置の製造
方法を提供するものである。

【０００８】

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。

【０００９】即ち、本発明に係わる半導体装置の製造方
法の第１態様は、フォトレジストを化学機械研磨法によ
り除去する工程を有することを特徴とするものであり、
叉、第２態様は、フォトレジストを堆積する工程と、こ
のフォトレジスト上に層状膜を堆積する工程と、前記層
状膜及びフォトレジストを化学機械研磨により除去する
工程とを有することを特徴とするものであり、叉、第３
態様は、第１の層状膜の表面にフォトレジストマスクを
形成する工程と、このフォトレジストマスクにより前記
第１の層状膜を部分的に掘り進む工程と、フォトレジス
トマスク表面を含めて前記第１の層状膜に掘られた凹部
が埋まる程度に第２の層状膜を堆積する工程と、少なく
ともフォトレジストマスクを除去するまで化学機械研磨
法により平坦化する工程とを有することを特徴とするも
のであり、叉、第４態様は、前記第２の層状膜は、導電
性材料で形成したことを特徴とするものであり、叉、第
５態様は、前記化学機械研磨用の研磨溶液に、フォトレ
ジスト下地膜に対するフォトレジストのエッチング速度
が１.５倍以上の溶液を用いることを特徴とするもので
あり、叉、第６態様は、前記化学機械研磨用の研磨溶液
に、フォトレジスト剥離液を含む溶液を用いることを特
徴とするものである。

【００１０】従来は、フォトレジストを酸素プラズマ中
アッシングと有機溶剤による溶解の組み合わせで除去し
ていたが、本発明では、フォトレジストを用いて加工を
行った後に、最初に行われる化学機械研磨でこのフォト
レジストを除去する。更に、研磨溶液にフォトレジスト
を選択的に熔解する溶液、例えば、フォトレジスト剥離
液を混入する事により、化学機械研磨のエッチングスト
ップ性能を向上する事ができ、また、フォトレジスト研
磨による汚染を低減する事が出来る。

【００１１】従来手法でＣｕ配線をエッチングで加工し
た場合、或いは、Ｃｕ配線へビアホールを形成する場
合、フォトレジスト除去時にＣｕが酸化する問題が生じ
たが、本発明では、フォトレジスト除去を酸素雰囲気中
プラズマはなく化学機械研磨を用いて行うため、酸化を
防いで、高信頼性Ｃｕ配線を形成することが出来る。

【００１２】また、従来手法で有機系低誘電率材料を用
いて配線溝形状を作成する場合には、フォトレジスト除
去時に有機系低誘電率材料の形状劣化が生じるという問
題が生じた。これは、酸素プラズマ雰囲気でフォトレジ
ストを除去する際に、エッチング中のフォトレジスト形
状のなまりを反映して有機系低誘電率材料の加工形状が
なまる、又は、酸素プラズマ雰囲気により有機系低誘電
率材料自体がエッチングされる等の理由による。本発明
ではフォトレジストを化学機械研磨により除去するが、
化学機械研磨にはディッシング等の形状劣化は報告され
ているものの、基本的には平坦性に優れていることが知
られている。従って、有機系誘電率材料層状膜の加工形
状はなまらない。また、従来はフォトレジスト除去の終
了制御のマージンが狭いという問題が生じた。しかしな
がら、本発明では化学機械研磨によりフォトレジストを
除去するため、フォトレジストと有機系低誘電率材料の
研磨速度、トルク、反射・吸収率の差などを利用して容
易に除去終了出来る。

【００１３】また、従来手法で配線層を形成する場合に
は、図９に示すように、最低二回はフォトレジストを除
去しなければならない。フォトレジストは、酸素プラズ
マ中アッシング、有機溶剤による溶解、又は、それらの
組み合わせにより行われる。また、除去後に外観検査等
も行われる。従って、本発明の効果によりフォトレジス
ト剥離工程を削減することで、工程数を１０工程前後減
少させることが出来る。

【００１４】将来半導体装置の配線層は８層以上になる
と考えられているので、仮に本手法を配線層だけに適用
した場合でも工程数を数十工程削減できる。無論、本発
明の効果はビアや配線の形成だけでなく、それ以外の化
学機械研磨を用いて埋め込みを行う半導体製造プロセス
にも適用出来る事は言うまでもない。

【００１５】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００１６】図１は、本発明の実施の形態の断面図であ
る。図１を参照すると、本発明は、（ａ）層状膜１（１
２０）上に、（ｂ）フォトレジスト（１３０）を堆積
し、（ｃ）フォトレジスト（１３０）を露光現像後、
（ｄ）層状膜１を加工する。その後、（ｅ）層状膜２
（１４０）を堆積し、（ｆ）化学機械研磨を行い加工し
て、層状膜２（１４０）、フォトレジスト（１３０）を
順次除去する。

【００１７】更に、層状膜１、層状膜２にフォトレジス
ト剥離液に対する耐食性がある場合、化学研磨液にフォ
トレジスト剥離液を混入しても良い。フォトレジストと
層状膜１、層状膜２の研磨速度に有意な差が生じ、それ
によりフォトレジスト剥離が容易になる、研磨停止が容
易になる等の理由により化学機械研磨の生産性、正確性
等を向上させる事が出来るからである。

【００１８】フォトレジスト剥離液の研磨液への混入量
は、通常数％程度以下で十分効果があるが、それ以上で
も構わない。特に、化学機械研磨のパッドによっては層
状膜１、層状膜２に対して腐食性のある研磨液を使用し
なくても良い場合があり、その場合には、フォトレジス
ト剥離液のみで研磨しても良い。

【００１９】ここで、層状膜１と層状膜２の組み合わせ
には、絶縁膜材料膜と配線材料膜、基板と絶縁材料膜、
配線材料膜と絶縁膜材料膜等、化学機械研磨を用いて埋
め込みを行う半導体製造プロセスの全ての組み合わせが
適用出来る。絶縁膜材料としては、半導体素子中で使用
されている絶縁体ＳｉＯ_２、ＳｉＯＮ、ＳｉＮ、ＳＯ
Ｇ、ＢＰＳＧや使用が検討されているＳｉＬＫ、Ｐｏｌ
ｙｉｍｉｄｅ、ＢＣＢ（ｂｉｓ−ｂｅｎｚｏｃｙｃｌｏ
ｂｕｔｅｎｅ）、ａ−Ｃ：Ｆ等低誘電率膜等が全て適用
できる。また、配線材料としては、半導体素子中で使用
されているＡｌ、Ｃｕを主とする材料等が全て適用でき
る。また、基板としては、Ｓｉ、ＧａＡｓ等半導体素子
中で利用されている材料が全て適用できる。

【００２０】また、煩雑さを避けるために示していない
が、通常半導体材料で使用され検討されている手法を用
いて、コンタクトや配線が形成される事は言うまでもな
い。これは、例えば、配線層をＡｌ、Ｃｕと主とする材
料と他の元素を主成分とする材料との多層構造とする等
の方法である。

【００２１】従来の方法では、図５（ｄ）に示す層状膜
１の加工後に、図５（ｅ）に示すように、フォトレジス
トの除去が行われるが、本発明では、図１（ｆ）に示す
ように、化学機械研磨時にフォトレジストを除去するた
め、特別なフォトレジスト除去工程を必要とせず工程数
削減が図れる。また、層状膜１に有機膜低誘電体膜を用
いた場合に、層状膜１の加工形状のなまりが無くなり、
更に研磨ストップマージンが増加する。また、層状膜１
や層状膜１の下地にＣｕ等の酸化されやすい層状膜を用
いた場合は、フォトレジスト除去による層状膜１の酸化
を防止することが出来る。

【００２２】

【実施例】以下に、本発明の実施例を説明する。

【００２３】（実施例１）図２は、本発明の第一の実施
例を説明するための断面図である。

【００２４】なお、ＢＣＢ（１５０）の下方に半導体ウ
ェハ、既に表面に何らかの加工のなされた半導体ウェ
ハ、或いはそれらの上に層状膜や加工された層状膜が単
層或いは複数層存在しても同様の効果が得られることは
言うまでもない。

【００２５】図２を参照すると、本発明の第一の実施例
は、（ａ）層状膜１ＢＣＢ（１５０）３００−１０００
ｎｍ上に、（ｂ）フォトレジスト（１６０）を４００−
１５００ｎｍ堆積し、（ｃ）フォトレジスト（１６０）
を露光現像後、（ｄ）層状膜１ＢＣＢ（１５０）を２０
０−８００ｎｍ加工する。その後、（ｅ）層状膜２とし
てＴａ／ＴａＮ膜（１８０）５−２００ｎｍ／５−２０
０ｎｍ、Ｃｕ膜（１７０）３００−１０００ｎｍを順次
堆積し、（ｆ）化学機械研磨を行い、層状膜２のＴａ／
ＴａＮ膜（１８０）及びＣｕ膜（１７０）、フォトレジ
スト（１６０）を順次除去する。

【００２６】本実施例の半導体装置を従来法で作成した
場合、図５に示す様に（ａ）−（ｇ）の８工程を要する
のに対し、本発明では（ａ）−（ｆ）の７工程で工程数
が削減できている。実際には従来法のレジスト剥離は一
工程ではなく、有機剥離と炭化処理の少なくとも２工程
が通常は必要とされるから、実際に本発明を適用した場
合より多くの工程が削減できると考えられる。また、良
く知られているように、ＢＣＢ、Ｃｕ、Ｔａ、ＴａＮ
は、何れもフォトレジスト剥離液に対して耐食性がある
ので、研磨液にフォトレジスト剥離液を含む物を使用出
来る。また、工程数削減の効果は若干減少するが、
（ｄ）の後にウエット処理で側壁に堆積したパーティク
ルなどを除去しても良い。

【００２７】これにより工程数削減、ＢＣＢ加工形状な
まりの抑制、加工マージンの増加、下地にＣｕ配線があ
る場合は、Ｃｕ配線の酸化防止が出来る。

【００２８】（実施例２）次に、本発明の第二の実施例
について、図３の断面図を参照して詳細に説明する。

【００２９】図３を参照すると、本発明の第二の実施例
は、（ａ）層状膜１であるＳｉ窒化膜（１９０）１０−
１０００ｎｍ／Ｓｉ基板（２００）上に、（ｂ）フォト
レジスト（２１０）を４００−１５００ｎｍ堆積し、
（ｃ）フォトレジスト（２１０）を露光現像後、（ｄ）
層状膜１であるＳｉ窒化膜／Ｓｉ基板をＳｉ基板の加工
深さが１００−１０００ｎｍとなる様に加工する。その
後、（ｅ）層状膜２としてＳｉ酸化膜（２２０）を埋め
込み、（ｆ）化学機械研磨を行い層状膜２のＳｉ酸化膜
（２２０）、フォトレジスト（２１０）、Ｓｉ窒化膜
（１９０）を順次除去する。

【００３０】本実施例の半導体装置を従来法で作成した
場合、図６に示す様に（ａ）−（ｇ）の８工程を要する
のに対し、本発明では（ａ）−（ｆ）の７工程で工程数
が削減できている。実際には、従来法のレジスト剥離は
一工程ではなく、有機剥離と炭化処理の少なくとも２工
程が通常必要とされるから、実際に本発明を適用した場
合より多くの工程が削減できると考えられる。良く知ら
れているように、Ｓｉ、Ｓｉ窒化膜、Ｓｉ酸化膜は何れ
もフォトレジスト剥離液に対して耐食性があるので、研
磨液にフォトレジスト剥離液を含む物を使用する。これ
により工程数削減が出来る。

【００３１】（実施例３）次に、本発明の第三の実施例
について、図４の断面図を参照して詳細に説明する。

【００３２】図示していないが、ＢＣＢ（２３０）の下
方に半導体ウェハ、既に表面に何らかの加工のなされた
半導体ウェハ、或いはそれらの上に層状膜や加工された
層状膜が単層或いは複数層存在しても同様の効果が得ら
れることは言うまでもない。

【００３３】図４を参照すると、本発明の第三の実施例
は、（ａ）ＢＣＢ（２３０）にＴａ／ＴａＮ（２５０）
５−２００ｎｍ／５−２００ｎｍ、Ｃｕ（２４０）３０
０−７００ｎｍが、順次埋め込まれて形成された配線上
に、（ｂ）Ｓｉ窒化膜（２６０）５−１００ｎｍを堆積
し、層状膜１としてＢＣＢ１（２６２）５００−２００
０ｎｍを堆積し、（ｃ）フォトレジスト（２７０）を塗
布する。（ｄ）フォトレジスト（２７０）をコンタクト
形状に露光現像後、（ｅ）層状膜１（２６２）ＢＣＢを
２００−１０００ｎｍエッチングガスに酸素を含む化合
物を用いた雰囲気中でエッチングし、（ｆ）フォトレジ
スト（２７０）を有機剥離や酸素雰囲気中プラズマ等を
用いた通常の手法により除去する。その後、（ｇ）フォ
トレジスト（２７１）を塗布し、（ｈ）配線形上に露光
現像後、まず（ｉ）層状膜１（２６２）ＢＣＢをエッチ
ングガスに酸素を含む化合物を用いた雰囲気中でＳｉ窒
化膜（２６０）が露出するまでエッチングし、次に、
（ｊ）Ｓｉ窒化膜（２６０）をフッ素系プラズマやＡｒ
／Ｈ_２プラズマ等エッチングする。その後、（ｋ）層状
膜２としてＴａ／ＴａＮ５−２００ｎｍ／５−２００ｎ
ｍ、Ｃｕ３００−７００ｎｍ（２２０）を順次埋め込
み、（ｌ）化学機械研磨を行い、配線溝の外側にある層
状膜２であるＣｕ、Ｔａ／ＴａＮ、フォトレジストを順
次除去する。

【００３４】本実施例の半導体装置を従来法で作成した
場合、図７に示す様に、（ａ）−（ｍ）の１３工程を要
するのに対し、本発明では（ａ）−（ｌ）の１２工程で
工程数が削減できている。実際には、従来法のレジスト
剥離は一工程ではなく、有機剥離と炭化処理の少なくと
も２工程が通常は必要とされるから、実際に本発明を適
用した場合、より多くの工程が削減できると考えられ
る。また、レジストの炭化処理による下地Ｃｕの酸化を
防止するために、炭化処理後にストッパーのＳｉ窒化膜
（３９０）をエッチングする必要がある。従って、Ｓｉ
窒化膜は、加工時には、Ｓｉ窒化膜上層のＢＣＢは、レ
ジストで被覆されないため、形状が劣化する。また、良
く知られているように、ＢＣＢ、Ｃｕ、Ｔａ、ＴａＮ
は、何れもフォトレジスト剥離液に対して耐食性がある
ので、研磨液にフォトレジスト剥離液を含む物を使用す
る事が出来る。また、工程数削減の効果は若干減少する
が、（ｄ）の後に、ウエット処理で側壁に堆積したパー
ティクルなどを除去しても良い。

【００３５】これにより、工程数削減、上部Ｃｕ配線形
成時のＣｕ酸化の防止、ＢＣＢ加工形状なまりの抑制、
加工マージンの増加が出来る。

【００３６】

【発明の効果】本発明の第一の効果は、工程数を削減す
る半導体装置形成方法を提供できる事である。その理由
は、従来、図１（ｄ）に示す層状膜１の加工後に、フォ
トレジストを除去していたが、本発明では、図１（ｆ）
に示す様に、化学機械研磨時にフォトレジストを除去す
るため、特別なフォトレジスト除去工程を必要としない
ためである。

【００３７】本発明の第二の効果は、有機系低誘電体膜
を加工する際の加工精度を向上出来る事である。その理
由は、従来フォトレジスト除去のための酸素雰囲気中の
プラズマで有機系低誘電体膜をエッチングしていたのに
対し、本発明では、酸素雰囲気中プラズマを用いない化
学機械研磨法によりフォトレジストを除去する為であ
る。また、研磨液にフォトレジスト剥離材を用いる事
で、研磨ストップが容易になる為である。

【００３８】本発明の第三の効果は、層状膜１のエッチ
ング後に酸化されやすいＣｕ等の物質が最表面に出るプ
ロセスが可能となりプロセスの自由度が増えることであ
る。その理由は、従来はフォトレジスト除去を酸素雰囲
気中プラズマで行っていたため、加工後に酸化されやす
いＣｕ等の物質が最表面にあった場合、信頼性の劣化が
生じる等の問題があるため、そのようなプロセスは許さ
れなかったのに対し、本発明に於いては、フォトレジス
トを酸素雰囲気中プラズマを用いない化学機械研磨法に
より除去する為である。

【図面の簡単な説明】

【図１】本発明の半導体装置形成方法の実施の形態を示
す試料の断面図である。

【図２】本発明の半導体装置形成方法の第一の実施例を
示す試料の断面図である。

【図３】本発明の半導体装置形成方法の第二の実施例を
示す試料の断面図である。

【図４】本発明の半導体装置形成方法の第三の実施例を
示す試料の断面図である。

【図５】本発明の半導体装置形成方法の第一の実施例で
形成する半導体装置を従来法で形成する場合の形成方法
を示す試料の断面図である。

【図６】本発明の半導体装置形成方法の第二の実施例で
形成する半導体装置を従来法で形成する場合の形成方法
を示す試料の断面図である。

【図７】本発明の半導体装置形成方法の第三の実施例で
形成する半導体装置を従来法で形成する場合の形成方法
を示す試料の断面図である。

【図８】多層化による面積縮小の効果を説明する図であ
る。

【図９】本発明の従来例を示す断面図である。

【符号の説明】

１０一層目配線２０コンタクト３０ゲート４０ｐ型半導体５０ｎ型半導体６０二層目配線７０配線層間膜８０ｎ層目配線９０フォトレジスト１００ビア１１０（ｎ＋１）層目配線１２０層状膜１１３０フォトレジスト１４０層状膜２１５０ＢＣＢ１６０フォトレジスト１７０Ｃｕ１８０Ｔａ／ＴａＮ１９０Ｓｉ窒化膜２００Ｓｉ２１０フォトレジスト２２０Ｓｉ酸化膜２３０ＢＣＢ２４０Ｃｕ２５０Ｔａ／ＴａＮ２６０Ｓｉ窒化膜２７０フォトレジスト２８０ＢＣＢ２９０フォトレジスト３００Ｃｕ３１０Ｔａ／ＴａＮ３２０Ｓｉ窒化膜３３０Ｓｉ３４０フォトレジスト３５０Ｓｉ酸化膜３６０ＢＣＢ３７０Ｃｕ３８０Ｔａ／ＴａＮ３９０Ｓｉ窒化膜４００フォトレジスト

Claims

【特許請求の範囲】

【請求項１】フォトレジストを化学機械研磨法により
除去する工程を有することを特徴とする半導体装置の製
造方法。
【請求項２】フォトレジストを堆積する工程と、この
フォトレジスト上に層状膜を堆積する工程と、前記層状
膜及びフォトレジストを化学機械研磨により除去する工
程とを有することを特徴とする半導体装置の製造方法。
【請求項３】第１の層状膜の表面にフォトレジストマ
スクを形成する工程と、このフォトレジストマスクによ
り前記第１の層状膜を部分的に掘り進む工程と、フォト
レジストマスク表面を含めて前記第１の層状膜に掘られ
た凹部が埋まる程度に第２の層状膜を堆積する工程と、
少なくともフォトレジストマスクを除去するまで化学機
械研磨法により平坦化する工程とを有することを特徴と
する半導体装置の製造方法。
【請求項４】前記第２の層状膜は、導電性材料で形成
したことを特徴とする請求項３記載の半導体装置の製造
方法。
【請求項５】前記化学機械研磨用の研磨溶液に、フォ
トレジスト下地膜に対するフォトレジストのエッチング
速度が１.５倍以上の溶液を用いることを特徴とする請
求項１乃至５の何れかに記載の半導体装置の製造方法。
【請求項６】前記化学機械研磨用の研磨溶液に、フォ
トレジスト剥離液を含む溶液を用いることを特徴とする
請求項１乃至５の何れかに記載の半導体装置の製造方
法。