KR20000058186A - 반도체장치의 제조방법 및 노광용 마스크 - Google Patents

반도체장치의 제조방법 및 노광용 마스크 Download PDF

Info

Publication number
KR20000058186A
KR20000058186A KR1020000009202A KR20000009202A KR20000058186A KR 20000058186 A KR20000058186 A KR 20000058186A KR 1020000009202 A KR1020000009202 A KR 1020000009202A KR 20000009202 A KR20000009202 A KR 20000009202A KR 20000058186 A KR20000058186 A KR 20000058186A
Authority
KR
South Korea
Prior art keywords
pattern
wafer
mask
copper
groove
Prior art date
Application number
KR1020000009202A
Other languages
English (en)
Inventor
마쯔바라요시히사
스가이카즈미
이토노부카즈
우에노카즈요시
Original Assignee
카네코 히사시
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카네코 히사시, 닛뽄덴끼 가부시끼가이샤 filed Critical 카네코 히사시
Publication of KR20000058186A publication Critical patent/KR20000058186A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

웨이퍼상에 형성된 절연층에 그루브 패턴을 형성하고, 상기 그루브에 스퍼터링법에 의해 시드 금속층(seed metal layer)을 형성하고, 도금법으로 상기 시드 금속층상에 배선 금속층을 형성하고, 절연층의 표면까지 평탄화 하여 매입 배선을 형성하는 공정을 포함하는 한 장의 웨이퍼상에 복수의 웨이퍼가 형성된 반도체 장치를 제조하는 공정에서, 상기 절연층의 그루브 패턴을 형성하는 동안, 웨이퍼상의 소자를 취할 수 있는 영역에는 상기 그루브 패턴이 형성되고, 소자를 취할 수 없는 웨이퍼 주변영역에는 최대 길이가 30μm 이하인 더미 패턴이 형성되어 배선 금속층이 웨이퍼 주변부에서 박리되지 않도록 한다.

Description

반도체장치의 제조방법 및 노광용 마스크{Process for Manufacturing Semiconductor Device and Exposure Mask}
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 절연층상의 그루브에 배선 금속을 매입 형성하는 다마신공법(damascene method), 특히 구리 다마신 배선을 사용한 반도체장치의 제조방법에 관한 것이다. 또한 본 발명은 상기 방법에 대해 최적화된 노광용 마스크에 관한 것이다.
반도체장치의 배선층으로서 알루미늄이 많이 사용되어 왔지만, 최근에 저 저항성 구리를 배선재료로서 쓰는 것이 제안되어 일부가 실용적으로 사용되고 있다.
구리의 드라이 에칭시의 어려움에 기인하여 종래의 알루미늄 배선에서 볼 수 있었던 바와 같은 포토리소그라피법에 의한 구리의 패턴화가 곤란하기 때문에, 주로 층간절연막에 형성한 그루브에 구리를 매입하고 표면을 평탄화 함으로서 배선화하는 방법(다마신공법)이 사용되고 있다.
반도체장치의 일반적인 제조공정으로서는 한 장의 웨이퍼상에 복수의 반도체장치를 동시에 형성하고 최후에 개개의 반도체장치로 분할하고 있다. 특히 제조 코스트를 저감하기 위해서 웨이퍼의 사이즈도 해마다 커지고 있어서 현재는 지름 200mm의 웨이퍼가 주류를 이루고 있지만 다시 300mm의 웨이퍼로의 실장기술이 확립되어가고 있다.
상기와 같은 경향은 구리 배선과 같은 매입 배선의 형성에도 공통적인 것으로서 구리를 매입하기 위한 그루브 패턴을 한 장의 웨이퍼 상에 형성하고 배리어 메탈층, 시드 메탈(seed metal)층을 스퍼터링법으로 형성한 후에 구리를 전해도금과 같은 방법으로 두텁게 부착하고, 표면을 평탄화하여 구리를 그루브에 매입 형성한다.
그루브 패턴을 형성하기 위해서는 실리콘등의 웨이퍼 상에 실리콘 산화막 등의 절연층을 형성하고 그 위에 포토레지스트를 도포하고 웨이퍼 단위로 노광을 행하고 현상을 하여 레지스트 패턴을 형성하고, 드라이 에칭 등의 이방성 에칭에 의해 레지스트 패턴을 마스크로서 절연층을 에칭하여 그루브를 형성한다.
상기 공정에서 사용되는 노광 패턴으로서는 도 6에 도시하는 바와 같이 웨이퍼(1)의 소자를 취할 영역에 배선 패턴에 대응한 마스크(제1의 마스크(2))를 써서 배선 패턴을 형성하고, 웨이퍼 주변부의 소자를 취할수 없는 영역에는 패턴이 없는 반투명 유리 같은 마스크(블랭크 마스크(4))를 사용하여 무 패턴노광(즉, 레지스트 패턴을 남기지 않는 노광)을 실시하거나, 도 7에 도시하는 바와 같이 전면을 같은 배선 패턴에 대응한 제1의 마스크(2) 만으로 노광하고 배선 패턴만을 형성한다.
도 8 및 도 9는 구리 배선 형성의 제조공정에서의 웨이퍼 단부의 상태를 도시하는 공정단면도로서, 모든 배선 패턴에 대응한 제1의 마스크로 노광한 경우를 도시하고 있다. 또, 여기서는 제1배선층에 구리를 적용한 경우를 예로 들어 설명할 것이다.
우선, 트랜지스터부(도시하지 않음)와 콘택트(도시하지 않음)를 형성한 실리콘기판(101)상에 절연막(102)을 형성한다 (도 8(A)). 계속해서, SiN 등의 스토퍼막(103)을 50nm 정도의 막 두께로 형성한 후에, 구리를 매입하는 그루브를 형성하기 위한 실리콘 산화막으로 이루어지는 평탄화 절연막(104)을 400nm 정도로 형성한다. 상기의 상부에 포지티브형 포토레지스트를 도포 형성하고 도7에 도시하는 바와 같이 배선 패턴의 반전 패턴을 갖는 마스크만을 사용하여 노광하고 현상하여 노광부만에 레지스트 패턴을 남기고 (도시하지 않음), 이것을 마스크로 평탄화 절연막(104)을 에칭하여 도 8(B)에 도시하는 바와 같은 그루브 패턴을 형성한다.
다음에, 상기와 같이 그루브 패턴이 형성된 기판을 스퍼터장치 내에 설치하고, 먼저, TaN 과 같은 고융점 금속 질화물로 이루어지는 배리어막(105)을 20nm 정도로 형성하고, 계속해서 구리막(106)을 100nm 정도의 막 두께로 스퍼터링에 의해 형성한다. 이 때 웨이퍼 주변부는 웨이퍼 이면으로의 우회하여 들어감을 방지하기 위해서 도 8(C)에 도시하는 바와 같이 클램프(107)로 누르고 있다. 클램프(107)는 웨이퍼 끝으로 부터 3mm 정도의 외주를 덮고 있고 또한 스퍼터링에 의해 형성된 재료로서 클램프와 기판이 연결되지 않도록 그 오버행 모양의 차양(overhang-eaves end)을 갖고 있다.
이 때 클램프 선단의 차양부 주변에서는 도 9(A)에 도시하는 바와 같이 차양의 안쪽에 구리막 형성중에 날라 들어온 구리 입자(108)가 부착된다. 상기 부착된 구리 입자(108)는 스퍼터 성막된 구리막(106)에 비해 하지와의 밀착성이 훨신 낮다.
계속해서, 막 두께 800nm의 막 두께로 구리를 전해도금법과 같은 방법에 의해 성막하는데, 이 때 부착되어 있던 구리 입자(108) 주위에도 도금된 구리(109)가 성장하여 스퍼터 구리막(106)상에 성막된 도금된 구리(109)와 연결된다 (도 9(B)).
그 후, CMP법으로 그루브 산화막(104) 표면이 노출될 때 까지 도금된 구리(109), 스퍼터 구리(106), 배리어막(105)을 연마하고 표면을 평탄화 하여 구리를 그루브에 매입한다.
그런데, 구리 입자(108) 주위에 도금된 구리(109)는 구리 입자의 밀착성이 낮기 때문에 CMP공정의 도중에서 도 9(C)에 도시하는 바와 같이 박리가 발생하고, 다시 박리된 부분이 웨이퍼 캐리어로 되돌려질 때에 분리되어 소자 형성영역의 배선 패턴 사이에 부착되어 배선의 쇼트를 야기하거나, 또는 웨이퍼 캐리어에 부착된 것이 다른 웨이퍼를 오염시키는 등의 문제를 발생시킨다. 또한 이 문제는 도 6에 도시하는 주변부를 무 패턴으로 노광한 경우에 더욱 현저하게 나타난다.
또한 전술한 문제는 웨이퍼 사이즈가 커질 수록 웨이퍼 외주 거리가 길어지기 때문에 발생 빈도가 높게 된다.
따라서, 본 발명의 목적은 상기와 같은 박리(peeling)의 문제를 발생시키지 않는 구리 매입 배선을 갖는 반도체장치의 제조방법을 제공하는 데 있다.
본 발명자는 상기 과제를 해결하기 위해서 주의깊게 검토한 결과 소자를 취할 수 없는 웨이퍼 주변부분에 소정의 패턴을 갖는 마스크로 노광하여 소정 형상의 더미 패턴(dummy pattern)을 형성하고, 거기에 구리를 매입 형성함으로서 박리의 발생을 방지할 수 있는 것을 알아내었다.
따라서, 본 발명은 한 장의 웨이퍼에 복수의 소자를 일괄해서 형성하는 것으로서, 웨이퍼상에 형성된 절연층에 그루브 패턴을 형성하고 상기 그루브에 스퍼터링법에 의해 시드 금속층을 형성하고, 도금법으로 시드 금속층상에 배선 금속층을 형성하고, 절연층 표면까지 평탄화 하여 매입 배선을 형성하는 공정을 갖는 반도체장치의 제조방법에 있어서, 상기 절연층에의 그루브 패턴 형성시에 웨이퍼상의 소자를 취할 수 있는 영역에 상기 그루브 패턴을 형성함과 아울러 소자를 취할 수 없는 웨이퍼 주변영역에 그 최대 길이가 30μm 이하의 더미 패턴을 형성하는 것을 특징으로 하는 반도체장치의 제조방법이다.
또한, 본 발명은, 상기 방법에 최적화된 노광용 마스크에 관한 것이다.
본 발명에 의하면, 소자를 취할 수 없는 웨이퍼 주변부에 소정 형상의 더미 패턴을 형성함으로써 CMP 공정에서 막이 박리을 억제할 수 있고, 배선간 쇼트나 캐리어 오염 등이 방지될 수 있다. 또한, 더미 패턴의 데이터율을 최적화함으로써 CMP공정에서의 연마 레이트의 저하도 억제할 수 있다.
도 1은 본 발명의 공정에서 사용되는 마스크 구성을 도시하는 개념도.
도 2는 본 발명의 일 실시예에 따른 구리 배선층의 형성공정을 도시하는 공정단면도.
도 3은 본 발명의 상기 실시예에 따른 구리 배선층의 형성공정을 도시하는 공정단면도.
도 4는 웨이퍼 주변부의 더미 패턴 사이즈에 대한 박리 거리의 변화를 도시하는 그래프.
도 5는 웨이퍼 주변부의 더미 패턴의 데이터율에 대한 CMP 연마 레이트의 변화를 도시하는 그래프.
도 6은 종래의 노광공정에 사용되는 마스크 구성을 도시하는 개념도.
도 7은 종래의 또 다른 노광공정에 사용되는 마스크 구성을 도시하는 개념도.
도 8은 종래의 구리 배선층의 형성공정을 도시하는 공정단면도.
도 9는 종래의 기술의 문제를 설명하는 확대단면도.
<도면의 주요부호에 대한 간단한 설명>
1 : 웨이퍼 2 : 제1의 마스크
3 : 제2의 마스크 101 : 실리콘기판
102 : 절연막 103 : 스토퍼막
104 : 절연막(그루브 산화막) 105 : 배리어막
106 : 구리 스퍼터막 107 : 클램프
108 : 구리 입자 109 : 도금된 구리
이하 실시예에 의해 본 발명을 구체적으로 설명하지만, 본 발명은 이들의 실시예만에 한정되는 것은 아니다.
실시예 1
도 2 및 도 3은 본 발명의 제조방법의 1실시예를 설명하기 위한 공정단면도로서, 제 1번째층 배선에 구리를 적용한 경우를 도시하고 있다.
우선, 트랜지스터부(도시하지 않음)와 콘택트(도시하지 않음)를 형성한 실리콘기판(101)상에 절연막(102)을 성막한다 (도 2(A)). 계속해서, SiN 등의 스토퍼막(103)을 50nm 정도의 막 두께로 성막한 후에, 구리를 매입하는 그루브를 형성하기 위한 실리콘 산화막으로 이루어지는 평탄화 절연막(104)을 400nm 정도로 성막한다. 그 위에 포지티브형 포토레지스트를 도포 형성하고 반전 패턴을 갖는 2종류의 마스크를 써서 주변을 노광하고 계속해서 중심을 노광한 후에 현상하여 노광부 만에 레지스트 패턴을 남기고 (도시하지 않음), 이것을 마스크로 하여 평탄화 절연막(104)을 에칭하여 도 2(B)에 도시하는 바와 같은 그루브 패턴를 형성한다. 여기서, 노광에 쓰는 2종류의 마스크의 구성을 도 1에 도시한다. 우선, 제1의 마스크(2)는 웨이퍼(1)의 내부의 소자 형성영역에 대하여 행하는 것으로서 소망의 배선 패턴을 갖는 것이다. 제2의 마스크(3)는 동일한 직사각형의 도트 패턴만을 갖는 마스크이다. 노광 방법에 있어서, 노광하고 나서 현상까지의 시간이 길게 되면 패턴의 해상도가 저하하기 때문에 우선 상기와 같이 주변영역을 제2의 마스크(3)로 노광하고 난 후 제품으로 되는 중심부분을 제1의 마스크(2)로 노광하는 방법이 바람직하다.
다음에, 상기와 같이 그루브 패턴이 형성된 기판을 스퍼터장치 내에 설치하고, 우선, TaN 등의 고융점 금속 질화물로 이루어지는 배리어막(105)을 20nm 정도로 성막하고 계속해서 구리막(106)을 100nm 정도의 막 두께로 스퍼터 성막한다. 이 때 웨이퍼 주변부는 웨이퍼 이면에의 우회하여 들어감을 방지하기 위해서 도 2(C)에 도시하는 바와 같이 클램프(107)로 누르고 있다.
계속해서, 막 두께 800nm의 막 두께로 구리를 전해도금법과 같은 방법으로 성막하고 (도 3(A)), 그 후 CMP법으로써 그루브 산화막(104) 표면이 노출될 때 까지 도금된 구리(109), 스퍼터 구리(106), 배리어막(105)을 연마하며 표면을 평탄화하여 구리를 그루브에 매입함으로써 도 3(B)에 도시하는 바와 같은 구조가 얻어진다.
이하, 주변 노광에 의해 형성한 더미 패턴에 관해서 상세히 설명한다.
더미 패턴 사이즈
다음에 더미 패턴 사이즈에 대한 박리의 면적에 관해서 검토할 것이다. 그 결과는 도 4에 도시한다. 도 4에 있어서 200mm의 웨이퍼에 대하여 25 × 25mm의 칩 사이즈에 대응하는 마스크에 직사각형의 도트 형상의 반전 패턴을 형성하여 웨이퍼 전면을 이 패턴으로 노광하고, 현상, 에칭하여 배리어막 및 구리의 스퍼터막을 상기 실시예와 같이 형성하고 구리도금을 마찬가지로 행하고 CMP처리를 시행한 후에 웨이퍼 주변부를 현미경 관찰하여 박리 거리를 측정하였다. 상기 도면에서 분명한 바와 같이 사이즈가 커짐에 따라서 박리 거리가 길게 되는 것을 알 수 있다. 이에 대해, 도트 사이즈가 30μm 이하에서는 박리가 거의 발생하지 않음을 도면으로 부터 알수 있다. 따라서, 본 발명에서는 더미 패턴 사이즈의 상한을 30μm으로 규정한다. 하한에 관해서는 특히 제한은 없고 구리를 그루브에 매입하기 위해서 형성하는 배리어막(105)과 구리 스퍼터막(106)의 합계 막 두께의 2배보다 크게 형성하면 양호하다. 상기 예로서 설명하면, {배리어막(20nm) + 구리 스퍼터막(100nm)}의 두께의 2배보다 크게하기 위해서 0.25μm 이상이 필요하다. 또한, 실제로 이러한 더미 패턴를 형성하기 위해 사용하는 노광 마스크의 설계를 할 때에는 배선 핏치의 설계 룰에 따라 설계된다. 결국, 배선 핏치가 0.28μm 룰로서 설계되는 경우에 더미 패턴의 치수는 그 정수배(1, 2 ··· 또는 n배)에 상당하는 예컨대, 0.28, 0.56 ··· 0.28nμm로 설계된다. 설계 룰에서 벗어난 패턴의 형성도 불가능하지는 않지만 패턴 체크의 시퀀스가 복잡하므로 실용적이라고는 말하기 어렵다.
더미 패턴의 형상은 개개의 더미 패턴의 최대 길이가 30μm 이하이면 특히 제한은 없고, 예컨대, 정방형, 직사각형, L자 형, 십자 형, U자 형의 어느쪽의 형상이라도 좋다.
데이터율
웨이퍼 주변부에 있어서, 전 면적에 대한 형성되는 패턴의 면적의 비율(데이터율)의 CMP공정에서의 연마 레이트에 대한 영향에 관해서 검토하였다. 그 결과는 도 5에 도시되어 있다. 패턴이 적어지면 연마 레이트가 저하하고 공정 부하가 높게 된다. 실용적으로는 1000Å/분 이상이면 양호하고 따라서, 데이터율로서는 10% 이상인 것이 바람직함을 알 수 있다. 데이터율의 상한에 관해서는 특히 제한은 없지만 데이터율이 높게 될 수록 사용하는 마스크의 설계 계산에 시간이 걸리기 때문에 보통은 3O% 정도이다.
또한, 상기 설명에서는 구리 다마신 배선에 관해서 설명했지만, 이에 한정되는 것이 아니라, 다마신법에 의한 배선, 또는 콘택트 플러그 형성의 어떠한 것에도 적용할 수가 있다.
또한, 패턴의 형성방법으로서 마스크를 쓴 포토리소그라피법에 관해서 설명했지만, 전자빔를 쓴 직접묘화법에 의한 형성도 가능하다.
이상 설명한 바와 같이, 본 발명에 의하면 소자를 취할 수 없는 웨이퍼 주변부에 소정 형상의 더미 패턴을 형성함으로써 CMP 공정에서 막이 박리되는 것을 억제할 수 있고 배선간 쇼트나 캐리어 오염이 방지될 수 있다. 또한, 더미 패턴의 데이터율을 최적화함으로써 CMP공정에서의 연마 레이트의 저하도 억제할 수 있다.

Claims (9)

  1. 웨이퍼상에 형성된 절연층에 그루브 패턴을 형성하고, 상기 그루브에 스퍼터법에 의해 시드 금속층을 형성하여, 도금법으로 시드 금속층상에 배선 금속층을 형성하고, 그 후 절연층 표면까지 평탄화하여 매입 배선을 형성하는 공정을 포함하는 한 장의 웨이퍼상에 복수의 소자를 형성하는 반도체장치의 제조공정에 있어서,
    상기 절연층에 그루브 패턴을 형성하는 동안에 웨이퍼상의 소자를 취할 수 있는 영역에는 상기 그루브 패턴을 형성하고, 소자를 취할 수 없는 웨이퍼 주변영역에는 최대 길이가 30μm 이하인 더미 패턴을 형성하는 것을 특징으로 하는 반도체장치의 제조공정.
  2. 제 1항에 있어서,
    상기 소자를 취할 수 없는 웨이퍼 주변영역에 형성하는 더미 패턴을 형성하기 위한 마스크의 데이터율이 10% 이상인 것을 특징으로 하는 반도체장치의 제조공정.
  3. 제 1항에 있어서,
    상기 그루브 패턴 및 더미 패턴은 포토리소그라피법에 의해 형성되고, 상기 디바이스 영역에 대한 그르부 패턴의 노광 후에 더미 패턴의 노광이 이루어지는 것을 특징으로 하는 반도체장치의 제조공정
  4. 제 1항에 있어서,
    상기 배선 금속층이 구리 또는 동합금으로 이루어지는 것을 특징으로 하는 반도체장치의 제조공정.
  5. 제 4항에 있어서,
    시드 금속층(seed metal layer)은 스퍼터링된 구리막인 것을 특징으로 하는 반도체장치의 제조공정.
  6. 제 1항에 있어서,
    시드 금속층과 절연층의 사이에 배리어 메탈층이 존재하는 것을 특징으로 하는 반도체장치의 제조공정.
  7. 제 3항에 청구된 더미 패턴에 대응하는 마스크 패턴을 포함하는 것을 특징으로 하는 노광용 마스크.
  8. 제 7항에 있어서,
    상기 마스크 패턴은 반도체장치 설계 룰의 정수배 크기의 패턴에 대응하는 마스크인 노광용 마스크.
  9. 제 7항에 있어서,
    상기 마스크 패턴은 더미 패턴의 반전된 패턴인 것을 특징으로 하는 노광용 마스크.
KR1020000009202A 1999-02-25 2000-02-24 반도체장치의 제조방법 및 노광용 마스크 KR20000058186A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??11?????0486 1999-02-25
JP4862499A JP2000252281A (ja) 1999-02-25 1999-02-25 半導体装置の製造方法及び露光用マスク

Publications (1)

Publication Number Publication Date
KR20000058186A true KR20000058186A (ko) 2000-09-25

Family

ID=12808570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000009202A KR20000058186A (ko) 1999-02-25 2000-02-24 반도체장치의 제조방법 및 노광용 마스크

Country Status (5)

Country Link
US (2) US6268090B1 (ko)
EP (1) EP1032025A2 (ko)
JP (1) JP2000252281A (ko)
KR (1) KR20000058186A (ko)
TW (1) TW464987B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092118A (ko) * 2001-06-02 2002-12-11 삼성전자 주식회사 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법
KR100431527B1 (ko) * 2001-10-22 2004-05-14 주식회사 하이닉스반도체 반도체 웨이퍼 최외각 영역에 더미패턴을 포함하는반도체장치의 형성방법
KR100823035B1 (ko) * 2006-12-18 2008-04-17 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168810A1 (en) * 2001-03-30 2002-11-14 The Penn State Research Foundation Lateral nanostructures by vertical processing
JP2002367939A (ja) * 2001-06-05 2002-12-20 Speedfam Co Ltd 半導体装置の製造方法及びそのための周辺部不要膜除去装置
JP2002367897A (ja) * 2001-06-11 2002-12-20 Denso Corp 半導体装置の製造方法
US6833323B2 (en) 2003-01-29 2004-12-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming patterned features at a semiconductor wafer periphery to prevent metal peeling
US20040266174A1 (en) * 2003-06-27 2004-12-30 Chin-Tien Yang Method and apparatus of preventing tungsten pullout during tungsten chemical mill processing
US7074710B2 (en) * 2004-11-03 2006-07-11 Lsi Logic Corporation Method of wafer patterning for reducing edge exclusion zone
JP4817912B2 (ja) * 2006-03-23 2011-11-16 富士通セミコンダクター株式会社 レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体
KR100944331B1 (ko) * 2007-06-29 2010-03-03 주식회사 하이닉스반도체 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
US8884402B2 (en) 2010-04-28 2014-11-11 United Microelectronics Corp. Circuit layout structure
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
CN105244258A (zh) * 2015-10-23 2016-01-13 京东方科技集团股份有限公司 阵列基板的制作方法
US10777424B2 (en) * 2018-02-27 2020-09-15 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
KR20220040124A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 반도체 소자 제조 방법 및 상기 제조 방법을 통해 제조된 반도체 메모리 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854125A (en) * 1997-02-24 1998-12-29 Vlsi Technology, Inc. Dummy fill patterns to improve interconnect planarity

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092118A (ko) * 2001-06-02 2002-12-11 삼성전자 주식회사 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법
KR100431527B1 (ko) * 2001-10-22 2004-05-14 주식회사 하이닉스반도체 반도체 웨이퍼 최외각 영역에 더미패턴을 포함하는반도체장치의 형성방법
KR100823035B1 (ko) * 2006-12-18 2008-04-17 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20010026906A1 (en) 2001-10-04
US6268090B1 (en) 2001-07-31
JP2000252281A (ja) 2000-09-14
EP1032025A2 (en) 2000-08-30
TW464987B (en) 2001-11-21

Similar Documents

Publication Publication Date Title
US7081408B2 (en) Method of creating a tapered via using a receding mask and resulting structure
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
US7316063B2 (en) Methods of fabricating substrates including at least one conductive via
KR20000058186A (ko) 반도체장치의 제조방법 및 노광용 마스크
JPS60130144A (ja) 相互接続用スタツド構造体形成方法
US6358831B1 (en) Method for forming a top interconnection level and bonding pads on an integrated circuit chip
US6379782B2 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
US6221759B1 (en) Method for forming aligned vias under trenches in a dual damascene process
US6303459B1 (en) Integration process for Al pad
US7381636B2 (en) Planar bond pad design and method of making the same
US20040121584A1 (en) Method of manufacturing a semiconductor device
US6844626B2 (en) Bond pad scheme for Cu process
US6242337B1 (en) Semiconductor device and method of manufacturing the same
TWI713093B (zh) 具有鈍化層之半導體裝置及其製造方法
CN108054137B (zh) 金属互连结构及其制作方法
KR100545196B1 (ko) 반도체 소자의 금속 배선 형성 방법
TW200931490A (en) Semiconductor structure having alignment marks and method of forming the same
KR100257762B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100430680B1 (ko) 반도체소자의 금속배선 및 그 형성방법
US20090001597A1 (en) Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor
KR100480590B1 (ko) 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법
KR0179564B1 (ko) 반도체 소자의 금속배선 제조방법
US20050136664A1 (en) Novel process for improved hot carrier injection
JP2001035852A (ja) 半導体装置の製造方法
KR20200021233A (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G170 Re-publication after modification of scope of protection [patent]
E601 Decision to refuse application