KR20020092118A - 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법 - Google Patents

균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법 Download PDF

Info

Publication number
KR20020092118A
KR20020092118A KR1020010031021A KR20010031021A KR20020092118A KR 20020092118 A KR20020092118 A KR 20020092118A KR 1020010031021 A KR1020010031021 A KR 1020010031021A KR 20010031021 A KR20010031021 A KR 20010031021A KR 20020092118 A KR20020092118 A KR 20020092118A
Authority
KR
South Korea
Prior art keywords
pattern
forming
wiring
dummy
mask
Prior art date
Application number
KR1020010031021A
Other languages
English (en)
Inventor
정문모
이시형
이주용
이창헌
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010031021A priority Critical patent/KR20020092118A/ko
Publication of KR20020092118A publication Critical patent/KR20020092118A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의 제조 방법을 개시한다. 본 발명에서는 웨이퍼 상에 금속층을 형성한 다음, 금속층상에 감광막을 형성한다. 감광막을 패터닝하여 메인 칩의 배선 패턴과, 메인 칩의 배선 패턴의 외곽을 따라 웨이퍼의 노광 에지(Exposure Edge of Wafer) 안쪽에만 위치하며, 메인 칩의 배선 패턴의 크기보다 작은 크기를 갖는 더미 패턴을 포함하는 감광막 패턴을 형성한다. 감광막 패턴을 식각 마스크로 하여 금속층을 식각함으로써 금속 배선을 형성한 다음, 감광막 패턴을 제거한다. 금속 배선이 형성된 웨이퍼 상에 유전막을 형성하고, 유전막을 화학적 기계적 연마법에 의하여 평탄화한다. 본 발명에 의하면, 웨이퍼 전체에 걸쳐 균일한 평탄도를 갖는 금속간 유전막을 구비하는 반도체 소자를 제조할 수 있다.

Description

균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의 제조 방법 {Method for fabricating semiconductor device having uniformly flat inter- metal dielectric layer}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 균일하게 평탄한 금속간 유전막(Inter-Metal Dielectric layer : 이하 "IMD막")을 구비하는 반도체 소자의 제조 방법에 관한 것이다.
얕은 트렌치 소자분리막(Shallow Trench Isolation : 이하 "STI"), 층간절연막(Inter-Layer Dielectric layer : 이하 "ILD막") 공정에서는 패터닝된 특정층위에 절연막을 형성한 후, 화학적 기계적 연마(Chemical Mechanical Polishing : 이하 "CMP")법을 이용하여 상기 절연막의 평탄화를 진행한다. 그런데, CMP 공정에서 상존하는 문제점은, 상기 절연막을 칩(chip)내 또는 웨이퍼 전체에 걸쳐 균일하도록 평탄화하는 것이 어렵다는 것이다.
이러한 문제점을 해결하기 위하여 사용되는 대표적인 방법으로는 첫째, 메인 칩의 패턴 내부의 빈 공간, 또는 레이아웃 특성상 빈 공간으로 남는 지역에 적당량의 더미 패턴을 메인 레이아웃과는 다르게 임의적으로 배치하고 절연막을 형성해서 CMP하는 방법이 있다. 이 방법은 부분적으로 나타나는 불균일한 평탄도를 해결하여 국부적인 평탄화를 이루기 위한 방법이다.
둘째, 메인 칩 패턴 주위, 특히 웨이퍼의 에지(edge)부에 적당량의 더미 패턴을 형성한 후 절연막을 형성하고 CMP하는 방법이 있다. 이 방법은 전체적인 평탄화를 위한 방법으로서, 글로벌한 평탄도를 이루는 것이다.
CMP가 적용되는 공정은 확대일로에 있으나, 아직까지 디램(DRAM) 제조 공정 중의 IMD막 공정에는 채택되지 않았다. IMD막 공정에서 CMP를 적용함에 있어, 상기 두번째 방법대로 CMP하는 경우의 문제점을 도 1 내지 도 3을 참조하여 설명한다.
도 1은 금속 배선 형성을 위하여, 금속층이 형성된 웨이퍼 상에 감광막 패턴을 형성한 것을 나타낸 도면이다. 이를 상술하면 다음과 같다. 단위 소자가 형성된 웨이퍼(100)상에 금속층을 형성한 다음, 상기 금속층상에 감광막을 형성한다. 사진 공정을 통해 상기 감광막 상에 메인 칩의 배선 패턴(110)을 형성한다. 상기 메인칩의 배선 패턴(110)은 웨이퍼 최외곽으로부터 안쪽으로 2 내지 4mm의 거리에 있는 웨이퍼의 노광 에지(Exposure Edge of Wafer : 이하 "EEW"(X1) 안쪽에 형성된다. 상기 메인 칩의 배선 패턴(110)의 외곽을 따라 상기 감광막 상에 더미 패턴(120)을 형성한다. 상기 더미 패턴(120)은 상기 메인 칩의 배선 패턴(110)과 같은 크기로 형성되기 때문에, 상기 EEW(X1)를 넘어서 웨이퍼의 최외곽에까지 형성된다. 이로써, 상기 메인 칩의 배선 패턴(110) 및 더미 패턴(120)을 포함하는 감광막 패턴이 형성된다.
다음에, 상기 감광막 패턴을 식각 마스크로 하여 상기 금속층을 식각함으로써, 금속 배선을 형성한다. 상기 감광막 패턴을 제거하고, 상기 금속 배선 상부에 IMD막을 형성한다(미도시).
도 2는 상기 IMD막이 형성된 웨이퍼의 단면을 개략적으로 나타낸 도면으로서, 도 1의 II-II'단면에 해당한다. 참조부호 130은 상기 금속 배선을 나타내고, 140은 상기 IMD막을 나타낸다.
도 3은 도 2에 나타낸 것과 같은 단면을 가진 웨이퍼를 CMP한 결과를 나타낸 도면이다. 도 3을 참조하면, 웨이퍼 안쪽(C)에서는 CMP된 IMD막(140a)이 균일한 평탄도를 갖는다. 그러나, 상기 EEW(X1) 부근의 에지부(D)에서는 하부의 금속 배선(130)이 노출되는 문제점이 발생한다.
CMP 공정에서는, 연마 패드가 웨이퍼 상단면과 접촉되고 화학적 반응제인 슬러리가 주입되면서 기계적 힘이 웨이퍼에 가해진다. 이 때, 웨이퍼의 에지부에 특히 더 큰 힘이 가해지는 것이 일반적이다. 따라서, IMD막을 CMP하면 웨이퍼 에지부에서 제거되는 IMD막의 양이 웨이퍼의 안쪽에서 제거되는 IMD막의 양보다 상대적으로 많다. 특히, CMP 공정에서는 해당 층의 일부만 제거하는 부분적(partial) CMP를 적용하는 것이 일반적인데, 부분적 CMP 공정의 경우 하부 층 패턴의 유형에 많은 영향을 받는 것이 관찰된다. 그 예로, 하부 금속 배선이 플레이트형 패턴인 경우보다 하부 금속 배선이 조밀할 때, 웨이퍼 에지부에서 CMP시 제거되는 IMD막의 양이 상대적으로 많다. 이러한 이유로, 에지부에 더미 패턴을 형성한 경우에는 하부 금속 배선이 조밀해진 결과, CMP로 제거되는 IMD막의 양이 많아져 에지부에서 하부 금속 배선이 노출되는 것이다. 하부 금속 배선이 노출되는 문제는 IMD막의 CMP 공정과 STI, ILD막 공정에 적용하는 CMP 공정의 호환이 안되게 하는 문제와 노출된 금속으로 인해 후속 공정 진행시 다른 소자나 공정에 심각한 오염을 유발할 수 있는 문제가 있으므로 반드시 해결해야 한다.
이를 위하여 메인 칩의 배선 패턴 주변에 어떠한 패턴도 형성하지 않는 방법을 사용한 결과를 도 4 내지 도 6을 참조하여 설명한다.
도 4를 참조하면, 금속층이 형성된 웨이퍼(100')상에, EEW(X1') 안쪽에 메인 칩의 배선 패턴(110')만을 포함하는 감광막 패턴을 형성한다. 상기 감광막 패턴을 식각 마스크로 하여 상기 금속층을 식각함으로써, 금속 배선을 형성한다. 상기 감광막 패턴을 제거하고, 상기 금속 배선 상부에 IMD막을 형성한다(미도시).
도 5는 상기 IMD막이 형성된 웨이퍼의 단면을 개략적으로 나타낸 도면으로서, 도 4의 V-V'단면에 해당한다. 참조부호 130'은 상기 금속 배선을 나타내고,140'은 상기 IMD막을 나타낸다.
도 6은 도 5에 나타낸 것과 같은 단면을 가진 웨이퍼를 CMP한 결과를 나타낸 도면이다. 도 6을 참조하면, 웨이퍼의 에지부(G)에서 금속이 드러나는 문제는 해소가 된다. 하지만, 웨이퍼 최외곽(F)에 배치된 메인 칩의 경우, 주변에 패턴이 되지 않은 형태의 넓은 플레이트 형태의 패턴의 영향을 받아 메인 칩의 배선 패턴이 제대로 형성되지 않는다는 문제가 발생된다.
본 발명이 이루고자 하는 기술적 과제는 균일한 평탄도를 갖고 하부 금속 배선을 노출시키지 않는 IMD막을 구비하는 반도체 소자의 제조 방법을 제공하는 것이다.
도 1 내지 도 6은 종래기술을 설명하기 위한 도면들이다.
도 7 내지 도 9는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 웨이퍼,210 : 메인 칩의 배선 패턴,
220 : 더미 패턴, X2: 웨이퍼의 노광 에지,
230 : 금속 배선,240 : 유전막
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조 방법에서는 웨이퍼 상에 금속층을 형성한 다음, 상기 금속층상에 감광막을 형성한다. 상기 감광막을 패터닝하여 메인 칩의 배선 패턴과, 상기 메인 칩의 배선 패턴의 외곽을 따라 웨이퍼의 노광 에지 안쪽에만 위치하며, 상기 메인 칩의 배선 패턴의 크기보다 작은 크기를 갖는 더미 패턴을 포함하는 감광막 패턴을 형성한다. 상기 감광막 패턴을 식각 마스크로 하여 상기 금속층을 식각함으로써 금속 배선을 형성한 다음, 상기 감광막 패턴을 제거한다. 상기 금속 배선이 형성된 웨이퍼 상에 유전막을 형성하고, 상기 유전막을 화학적 기계적 연마법에 의하여 평탄화한다.
본 발명에 있어서, 상기 감광막 패턴을 형성하는 단계는 상기 메인 칩의 배선 패턴을 형성하기 위한 마스크 패턴을 사용하여 상기 감광막 상에 메인 칩의 배선 패턴을 형성하는 단계 및 상기 마스크 패턴을 사용하여 상기 감광막 상에 더미 패턴을 형성하는 단계를 포함할 수 있다. 이 때, 상기 더미 패턴을 형성하는 단계는 노광시에 상기 마스크 패턴을 부분적으로 차단시켜 사용하는 것이 바람직하다.
본 발명에 있어서, 상기 감광막 패턴을 형성하는 단계는 상기 메인 칩의 배선 패턴을 형성하기 위한 마스크 패턴을 사용하여 상기 감광막 상에 메인 칩의 배선 패턴을 형성하는 단계 및 상기 마스크 패턴과는 별도로 제조된 더미 패턴 형성용 마스크 패턴을 사용하여 상기 감광막 상에 더미 패턴을 형성하는 단계를 포함할 수도 있다. 이 때, 상기 더미 패턴 형성용 마스크 패턴의 크기는 상기 마스크 패턴의 크기와 동일하게 제조되고, 상기 더미 패턴을 형성하는 단계는 노광시에 상기 더미 패턴 형성용 마스크 패턴을 부분적으로 차단시켜 사용할 수 있다. 대신에, 상기 더미 패턴 형성용 마스크 패턴의 크기는 상기 마스크 패턴의 크기보다 작게 제조되고, 상기 더미 패턴을 형성하는 단계는 노광시에 상기 더미 패턴 형성용 마스크 패턴을 전부 노출시켜 사용할 수도 있다. 여기서, 상기 더미 패턴 형성용 마스크 패턴은 라인과 스페이스를 포함하며, 상기 라인의 총면적은 상기 더미 패턴 형성용 마스크 패턴의 면적의 0.5 내지 0.7인 것이 바람직하다.
본 발명에 의하면, 웨이퍼 전체에 걸쳐 균일한 평탄도를 갖는 IMD막을 구비하는 반도체 소자를 제조할 수 있다. 웨이퍼 에지부에서 하부 금속 배선이 노출되는 것이 방지되므로 오염 문제를 해결할 수 있다. IMD막 두께가 일정하게 유지되므로 후속 공정 단계인 비아(금속간 콘택) 또는 다른 금속 배선 패터닝시 균일한 패턴을 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
도 7 내지 도 9는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
도 7은 본 발명에 따라 금속 배선 형성을 위해 금속층이 형성된 웨이퍼 상에 감광막 패턴을 형성한 것을 나타낸 도면이다. 이를 상술하면 다음과 같다. 단위 소자가 형성된 웨이퍼(200)상에 금속층을 형성한 다음, 상기 금속층상에 감광막을 형성한다. 상기 감광막을 패터닝하여 메인 칩의 배선 패턴(210)을 형성한다. 그리고, 상기 메인 칩의 배선 패턴(210)의 외곽을 따라 웨이퍼의 노광 에지(X2) 안쪽에만 위치하며, 상기 메인 칩의 배선 패턴(210)보다 작은 크기를 갖는 더미 패턴(220a, 220b)을 형성한다.
상기 더미 패턴(220a, 220b)을 형성하는 방법의 예를 상술하면 다음과 같다.
첫 번째 예로서, 상기 더미 패턴(220a, 220b)을 형성하기 위하여, 상기 메인 칩의 배선 패턴(210)을 형성하는 데에 사용한 마스크 패턴을 사용하는 방법이 있다. 이 때, 상기 더미 패턴(220a, 220b)의 크기가 상기 메인 칩의 배선 패턴(210)의 크기보다 작게 형성되도록, 노광시에 노광기의 블라인더를 이용하여 상기 마스크 패턴을 부분적으로 차단시킨다. 이를테면, 메인 칩의 배선 패턴(210)의 가로면에 접하여 형성되는 더미 패턴(220a)은, 그 가로 길이가 상기 메인 칩의 배선 패턴(210)의 가로 길이와 같게 한다. 그리고 그 세로 길이는 상기 메인 칩의 배선 패턴(210)의 세로 길이의 1/4 내지 1/3 정도가 되도록 블라인더를 조절한다. 이와 마찬가지로, 메인 칩의 배선 패턴(210)의 세로면에 접하여 형성되는 더미 패턴(220b)은, 그 세로 길이가 상기 메인 칩의 배선 패턴(210)의 세로 길이와 같게 한다. 그 가로 길이는 메인 칩의 배선 패턴(210)의 가로 길이의 1/4 내지 1/3 정도가 되도록 블라인더를 조절한다. 종래에는 더미 패턴을 형성함에 있어 풀 샷(full shot) 패턴만을 구현하였다. 그러나, 본 발명자가 실험한 결과, 더미 패턴의 가로 또는 세로의 길이가 메인 칩의 배선 패턴의 가로 또는 세로의 길이의 1/4 내지 1/3 정도가 되어도 균일하게 평탄한 IMD막을 형성하는 데에 충분함을 알 수 있었다.
두 번째 예로서, 상기 더미 패턴(220a, 220b)을 형성하기 위하여, 상기 메인 칩의 배선 패턴(210)을 형성하기 위한 마스크 패턴을 사용하지 않고, 이와는 별도로 제조된 더미 패턴 형성용 마스크 패턴을 사용하는 방법이 있다. 이 때, 상기 더미 패턴 형성용 마스크 패턴의 크기는 상기 마스크 패턴의 크기와 동일하게 제조되고, 상기 더미 패턴(220a, 220b)을 형성하는 단계는 노광시에 상기 더미 패턴 형성용 마스크 패턴을 부분적으로 차단시켜 사용한다.
세 번째 예로서, 두 번째 예에서와 마찬가지로 상기 더미 패턴(220a, 220b)을 형성하기 위하여, 상기 메인 칩의 배선 패턴(210)을 형성하기 위한 마스크 패턴을 사용하지 않고, 이와는 별도로 제조된 더미 패턴 형성용 마스크 패턴을 사용하되, 상기 더미 패턴 형성용 마스크 패턴의 크기는 상기 마스크 패턴의 크기보다 작게 제조되고, 상기 더미 패턴(220a, 220b)을 형성하는 단계는 노광시에 상기 더미 패턴 형성용 마스크 패턴을 전부 노출시켜 사용하는 방법이 있다.
두 번째와 세 번째 예에서처럼 상기 별도의 더미 패턴 형성용 마스크 패턴을 제조하여 사용하는 경우에, 상기 더미 패턴 형성용 마스크 패턴은 라인과 스페이스를 포함하며, 상기 라인의 총면적은 상기 더미 패턴 형성용 마스크 패턴의 면적의 0.5 내지 0.7인 것이 바람직하다.
위와 같은 방법으로, 상기 메인 칩의 배선 패턴(210)과 더미 패턴(220a, 220b)을 포함하는 감광막 패턴이 형성되면, 상기 감광막 패턴을 식각 마스크로 하여 상기 금속층을 식각함으로써 금속 배선을 형성한다. 상기 감광막 패턴을 제거한 다음, 상기 금속 배선이 형성된 웨이퍼 상에 유전막을 형성한다. 상기 유전막을 화학적 기계적 연마법에 의하여 평탄화한다.
도 8은 상기 유전막이 형성된 웨이퍼의 단면을 개략적으로 나타낸 도면으로서, 도 7의 VIII-VIII'단면에 해당한다. 참조부호 230은 상기 금속 배선을 나타내고, 240은 상기 유전막을 나타낸다.
도 9는 도 8에 나타낸 것과 같은 단면을 가진 웨이퍼를 CMP한 결과를 나타낸다. 도 9를 참조하면, 웨이퍼 안쪽(I) 및 에지부(J)에서 CMP된 유전막(240a)이 균일한 평탄도를 갖는다. 따라서, EEW(X2) 부근에서 하부 금속 배선(230)이 노출되지 않는다.
본 발명에 의하면, 메인 칩 주변에 더미 패턴을 형성하되 EEW 바깥쪽으로는 더미 패턴을 형성하지 않으므로, 웨이퍼의 에지부에서 플레이트 형태의 패턴이 유지되도록 한다. 이렇게 하면 에지부에 형성된 메인 칩의 균일한 패턴 구현이 가능해진다. 그리고, 하부 금속 패턴이 플레이트 형태로 되어 있어서, 웨이퍼 에지부가 웨이퍼의 안쪽보다 CMP가 더 잘되는 CMP 공정 특성을 감안해도 충분한 IMD막이 남아 있으므로, 웨이퍼 EEW 근처에서 하부 금속 배선이 노출되는 문제가 해소된다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 본 발명에 의하면, 웨이퍼 전체에 걸쳐 균일한 평탄도를 갖는 IMD막을 구비하는 반도체 소자를 제조할 수 있다. 그리고, IMD막의 CMP 공정 진행시, 웨이퍼 에지에서 금속 배선이 노출되는 것이 방지된다. 따라서 IMD막의 CMP 공정과 STI, ILD막 공정에 적용하는 CMP 공정의 호환이 안되게 하는 문제와 노출된 금속으로 인해 후속 공정 진행시 다른 소자나 공정에 심각한 오염을 유발할 수 있는 문제가 해결된다. 또한, IMD막 두께가 균일하게 유지되므로, 후속 공정 단계인 비아(금속간 콘택) 또는 다른 금속 배선 패터닝시 균일한 패턴을 형성할 수 있다.

Claims (7)

  1. 웨이퍼 상에 금속층을 형성하는 단계;
    상기 금속층상에 감광막을 형성하는 단계;
    상기 감광막을 패터닝하여 메인 칩의 배선 패턴과, 상기 메인 칩의 배선 패턴의 외곽을 따라 웨이퍼의 노광 에지(Exposure Edge of Wafer) 안쪽에만 위치하며, 상기 메인 칩의 배선 패턴의 크기보다 작은 크기를 갖는 더미 패턴을 포함하는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 하여 상기 금속층을 식각함으로써 금속 배선을 형성하는 단계;
    상기 감광막 패턴을 제거하는 단계;
    상기 금속 배선이 형성된 웨이퍼 상에 유전막을 형성하는 단계; 및
    상기 유전막을 화학적 기계적 연마법에 의하여 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 감광막 패턴을 형성하는 단계는
    상기 메인 칩의 배선 패턴을 형성하기 위한 마스크 패턴을 사용하여 상기 감광막 상에 메인 칩의 배선 패턴을 형성하는 단계; 및
    상기 마스크 패턴을 사용하여 상기 감광막 상에 더미 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제2항에 있어서, 상기 더미 패턴을 형성하는 단계는 노광시에 상기 마스크 패턴을 부분적으로 차단시켜 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 감광막 패턴을 형성하는 단계는
    상기 메인 칩의 배선 패턴을 형성하기 위한 마스크 패턴을 사용하여 상기 감광막 상에 메인 칩의 배선 패턴을 형성하는 단계; 및
    상기 마스크 패턴과는 별도로 제조된 더미 패턴 형성용 마스크 패턴을 사용하여 상기 감광막 상에 더미 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 더미 패턴 형성용 마스크 패턴의 크기는 상기 마스크 패턴의 크기와 동일하게 제조되고, 상기 더미 패턴을 형성하는 단계는 노광시에 상기 더미 패턴 형성용 마스크 패턴을 부분적으로 차단시켜 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제4항에 있어서,
    상기 더미 패턴 형성용 마스크 패턴의 크기는 상기 마스크 패턴의 크기보다 작게 제조되고, 상기 더미 패턴을 형성하는 단계는 노광시에 상기 더미 패턴 형성용 마스크 패턴을 전부 노출시켜 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제4항에 있어서,
    상기 더미 패턴 형성용 마스크 패턴은 라인과 스페이스를 포함하며, 상기 라인의 총면적은 상기 더미 패턴 형성용 마스크 패턴의 면적의 0.5 내지 0.7인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020010031021A 2001-06-02 2001-06-02 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법 KR20020092118A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010031021A KR20020092118A (ko) 2001-06-02 2001-06-02 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010031021A KR20020092118A (ko) 2001-06-02 2001-06-02 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법

Publications (1)

Publication Number Publication Date
KR20020092118A true KR20020092118A (ko) 2002-12-11

Family

ID=27707675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010031021A KR20020092118A (ko) 2001-06-02 2001-06-02 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법

Country Status (1)

Country Link
KR (1) KR20020092118A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072117A (ko) * 1996-04-24 1997-11-07 김광호 반도체 장치의 평탄화 방법
KR980005543A (ko) * 1996-06-27 1998-03-30 김주용 반도체 소자의 금속 배선 형성방법
KR19980053681A (ko) * 1996-12-27 1998-09-25 김영환 반도체 소자의 금속 배선 형성 방법
KR20000058186A (ko) * 1999-02-25 2000-09-25 카네코 히사시 반도체장치의 제조방법 및 노광용 마스크

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072117A (ko) * 1996-04-24 1997-11-07 김광호 반도체 장치의 평탄화 방법
KR980005543A (ko) * 1996-06-27 1998-03-30 김주용 반도체 소자의 금속 배선 형성방법
KR19980053681A (ko) * 1996-12-27 1998-09-25 김영환 반도체 소자의 금속 배선 형성 방법
KR20000058186A (ko) * 1999-02-25 2000-09-25 카네코 히사시 반도체장치의 제조방법 및 노광용 마스크

Similar Documents

Publication Publication Date Title
TW201740464A (zh) 使用選擇性沉積之金屬與介層洞的自行對準
US6335285B1 (en) Method for manufacturing a globally planarized semiconductor device
CN109755107B (zh) 自对准双重图案方法
JP3645142B2 (ja) 半導体ウエハの処理方法ならびに半導体装置の製造方法
US6759345B2 (en) Method of manufacturing a semiconductor device including etching of a peripheral area before chemical-mechanical polishing
JP3651344B2 (ja) 半導体装置の製造方法
KR20020092118A (ko) 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법
US6143596A (en) Planarization for interlayer dielectric
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
US6617663B2 (en) Methods of manufacturing semiconductor devices
JP4258158B2 (ja) 平坦化処理方法及び半導体装置の製造方法
KR100640430B1 (ko) 듀얼 다마신 방법 및 이를 이용한 구리배선막 형성방법
KR100518244B1 (ko) 얼라인먼트 키 제조방법
KR100311495B1 (ko) 반도체소자의 절연막 평탄화방법
KR20000033701A (ko) 얕은 트랜치 아이소레이션(sti) 형성시 평탄화하는 공정을포함하는 반도체장치의 제조방법
JPH02262338A (ja) 半導体装置の製造方法
JP2001332621A (ja) 半導体装置及びその製造方法
KR100769206B1 (ko) 반도체 소자의 평탄화 방법
KR100578222B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100403197B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7435642B2 (en) Method of evaluating the uniformity of the thickness of the polysilicon gate layer
KR20020060334A (ko) 균일성을 갖는 웨이퍼의 제조 방법
KR100800667B1 (ko) 반도체 소자 제조 방법
KR20030058263A (ko) 스토리지노드 콘택 형성방법
KR19990049712A (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee