JPH06216263A - 半導体装置の配線層形成方法 - Google Patents
半導体装置の配線層形成方法Info
- Publication number
- JPH06216263A JPH06216263A JP5245940A JP24594093A JPH06216263A JP H06216263 A JPH06216263 A JP H06216263A JP 5245940 A JP5245940 A JP 5245940A JP 24594093 A JP24594093 A JP 24594093A JP H06216263 A JPH06216263 A JP H06216263A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- wiring layer
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 230000015572 biosynthetic process Effects 0.000 title description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 166
- 239000002184 metal Substances 0.000 claims abstract description 166
- 239000001257 hydrogen Substances 0.000 claims abstract description 70
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 70
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000000151 deposition Methods 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 131
- 238000009792 diffusion process Methods 0.000 claims description 112
- 230000004888 barrier function Effects 0.000 claims description 110
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 47
- 229910052782 aluminium Inorganic materials 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 29
- 239000002245 particle Substances 0.000 claims description 26
- 238000004544 sputter deposition Methods 0.000 claims description 23
- 238000007740 vapor deposition Methods 0.000 claims description 23
- 238000002844 melting Methods 0.000 claims description 19
- 229910045601 alloy Inorganic materials 0.000 claims description 18
- 239000000956 alloy Substances 0.000 claims description 18
- 230000008018 melting Effects 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 230000002265 prevention Effects 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052723 transition metal Inorganic materials 0.000 claims description 12
- 150000003624 transition metals Chemical class 0.000 claims description 12
- 150000003623 transition metal compounds Chemical class 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 4
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 350
- 239000010408 film Substances 0.000 description 163
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 36
- 239000010936 titanium Substances 0.000 description 28
- 229910000838 Al alloy Inorganic materials 0.000 description 27
- 125000004429 atom Chemical group 0.000 description 16
- 238000000137 annealing Methods 0.000 description 15
- 239000012298 atmosphere Substances 0.000 description 15
- 239000012299 nitrogen atmosphere Substances 0.000 description 14
- 239000002344 surface layer Substances 0.000 description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 239000011800 void material Substances 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 229910018125 Al-Si Inorganic materials 0.000 description 9
- 229910018520 Al—Si Inorganic materials 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 238000012421 spiking Methods 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 229910000881 Cu alloy Inorganic materials 0.000 description 7
- 238000009933 burial Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000011049 filling Methods 0.000 description 6
- -1 for example Inorganic materials 0.000 description 6
- 239000004576 sand Substances 0.000 description 6
- 239000003870 refractory metal Substances 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 5
- 229910000676 Si alloy Inorganic materials 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000003449 preventive effect Effects 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 241000860832 Yoda Species 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910018575 Al—Ti Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910017758 Cu-Si Inorganic materials 0.000 description 2
- 229910017931 Cu—Si Inorganic materials 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910018523 Al—S Inorganic materials 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 235000016796 Euonymus japonicus Nutrition 0.000 description 1
- 240000006570 Euonymus japonicus Species 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- OQPDWFJSZHWILH-UHFFFAOYSA-N [Al].[Al].[Al].[Ti] Chemical compound [Al].[Al].[Al].[Ti] OQPDWFJSZHWILH-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010169 landfilling Methods 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000012768 molten material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001706 oxygenating effect Effects 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021324 titanium aluminide Inorganic materials 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 蒸着された段差塗布性及び／又は接触口の埋
没を向上させるための半導体装置の配線層形成方法を提
供する。 【構成】 半導体基板上に拡散防止膜や絶縁膜のような
配線層の下支膜を形成した後、下支膜を水素プラズマや
水素ラジカルに露出させ下支膜を水素処理し下支膜の表
面部分を水素終端させる。下支膜と蒸着された金属層間
の濡れ性が増加する。水素処理された下支膜上にアルミ
ニウムやアルミニウム合金のような金属を蒸着する場合
に、大きい粒子を有する金属層が形成される。 【効果】 蒸着された金属層の段差塗布性が向上され、
金属粒子の移動度が増加する。高温で金属をスパッタリ
ングしたり、低温で形成された金属を真空を破らず、熱
処理する場合に、接触口への埋立が向上される。
没を向上させるための半導体装置の配線層形成方法を提
供する。 【構成】 半導体基板上に拡散防止膜や絶縁膜のような
配線層の下支膜を形成した後、下支膜を水素プラズマや
水素ラジカルに露出させ下支膜を水素処理し下支膜の表
面部分を水素終端させる。下支膜と蒸着された金属層間
の濡れ性が増加する。水素処理された下支膜上にアルミ
ニウムやアルミニウム合金のような金属を蒸着する場合
に、大きい粒子を有する金属層が形成される。 【効果】 蒸着された金属層の段差塗布性が向上され、
金属粒子の移動度が増加する。高温で金属をスパッタリ
ングしたり、低温で形成された金属を真空を破らず、熱
処理する場合に、接触口への埋立が向上される。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の配線層形成
方法に係り、特に配線層の段差塗布性や埋没を向上させ
るための半導体装置の配線層形成方法を提供する。
方法に係り、特に配線層の段差塗布性や埋没を向上させ
るための半導体装置の配線層形成方法を提供する。
【０００２】
【従来の技術】半導体装置の技術が超高集積（ＵＬＳ
Ｉ）化となるにつれ、半導体配線方法は半導体装置の収
率、性能（例：動作速度）及び信頼性を決定する要因と
なるので半導体装置の製造技術で一番重要なものと評価
される。アスペクト比（幅に対する深さの比率）の低い
接触口や深さの低い段差等のような比較的に屈曲の少な
い外面的な形のために従来の密集度の小さい半導体装置
で金属段差塗布性は余り問題とならなかった。しかしな
がら、半導体装置の集積度が増加するにつれ接触口は著
しく小さくなり、半導体基板の表面部分に形成された不
純物領域は一層浅くなった。このような現在のより大き
い集積度の半導体装置での接触口のアスペクト比の増加
及び段差の大きい深さのために標準設計目的の半導体装
置の高速性能、高収率及び良好した信頼性のために従来
のアルミニウム配線工程は改善する必要がある。より具
体的に説明するなら、高集積半導体装置で従来のＡｌ配
線工程を使用すれば接触口の高いアスペクト比及びスパ
ッターされたＡｌの不良な段差塗布性に基づくアルミニ
ウム相互接触の失敗及び信頼性の低下、Ｓｉ沈殿に基づ
く接触抵抗の増加及びアルミニウムスパイキングにより
浅い接合特性の劣化等のような問題点を起こす。
Ｉ）化となるにつれ、半導体配線方法は半導体装置の収
率、性能（例：動作速度）及び信頼性を決定する要因と
なるので半導体装置の製造技術で一番重要なものと評価
される。アスペクト比（幅に対する深さの比率）の低い
接触口や深さの低い段差等のような比較的に屈曲の少な
い外面的な形のために従来の密集度の小さい半導体装置
で金属段差塗布性は余り問題とならなかった。しかしな
がら、半導体装置の集積度が増加するにつれ接触口は著
しく小さくなり、半導体基板の表面部分に形成された不
純物領域は一層浅くなった。このような現在のより大き
い集積度の半導体装置での接触口のアスペクト比の増加
及び段差の大きい深さのために標準設計目的の半導体装
置の高速性能、高収率及び良好した信頼性のために従来
のアルミニウム配線工程は改善する必要がある。より具
体的に説明するなら、高集積半導体装置で従来のＡｌ配
線工程を使用すれば接触口の高いアスペクト比及びスパ
ッターされたＡｌの不良な段差塗布性に基づくアルミニ
ウム相互接触の失敗及び信頼性の低下、Ｓｉ沈殿に基づ
く接触抵抗の増加及びアルミニウムスパイキングにより
浅い接合特性の劣化等のような問題点を起こす。
【０００３】図１はボイド形成を示す従来の方法により
得た金属配線を有する半導体ウェハーの部分断面図であ
る。
得た金属配線を有する半導体ウェハーの部分断面図であ
る。
【０００４】図１を参照すれば、半導体基板１上に絶縁
膜５を形成し、半導体基板１の表面部分に形成された不
純物ドーピング領域３を露出させ、アスペクト比が１以
上の接触口を前記絶縁膜５に、そして前記不純物ドーピ
ング領域３上に形成する。次に、絶縁膜５、接触口の内
面及び不純物ドーピング領域３の露出された表面上に拡
散防止膜７を形成し通常のスパッタリング方法により金
属層９ａを蒸着させる。ここで、接触口の高いアスペク
ト比により、接触口の上には蒸着された金属層９ａのオ
ーバハング部分が形成され、接触口内ではボイド１１ａ
が形成され半導体装置の金属層９ａの信頼性を劣化させ
る。
膜５を形成し、半導体基板１の表面部分に形成された不
純物ドーピング領域３を露出させ、アスペクト比が１以
上の接触口を前記絶縁膜５に、そして前記不純物ドーピ
ング領域３上に形成する。次に、絶縁膜５、接触口の内
面及び不純物ドーピング領域３の露出された表面上に拡
散防止膜７を形成し通常のスパッタリング方法により金
属層９ａを蒸着させる。ここで、接触口の高いアスペク
ト比により、接触口の上には蒸着された金属層９ａのオ
ーバハング部分が形成され、接触口内ではボイド１１ａ
が形成され半導体装置の金属層９ａの信頼性を劣化させ
る。
【０００５】このような従来のＡｌ金属化工程の問題点
を解決するために、各種の新たな方法が提案されてき
た。例えば、前述したアルミニウム接触の失敗による半
導体装置の信頼性低下を防ぐために次のような方法が公
知されている。
を解決するために、各種の新たな方法が提案されてき
た。例えば、前述したアルミニウム接触の失敗による半
導体装置の信頼性低下を防ぐために次のような方法が公
知されている。
【０００６】日本特許公開公報昭６２−１３２３４８号
YUKIYASU sugano 等、日本特許公開公報昭６３−９９５
４６号SHINPPEI ijima、日本特許公開公報昭６２−１０
９３４１号 MASAHIRO simizu等、日本特許公開公報昭６
２−２１１９１５号 HIDEKAZU wakabayasi等 、日本特
許公開公報平１−２４６８３１号SEIITI iwamatu、日本
特許公開公報昭５９−１７１３７４号 MASAKI sato及び
ヨーロッパ特許出願第８７３０６０８４．３号RYOUITI
mukai 溶融法が開示されている。
YUKIYASU sugano 等、日本特許公開公報昭６３−９９５
４６号SHINPPEI ijima、日本特許公開公報昭６２−１０
９３４１号 MASAHIRO simizu等、日本特許公開公報昭６
２−２１１９１５号 HIDEKAZU wakabayasi等 、日本特
許公開公報平１−２４６８３１号SEIITI iwamatu、日本
特許公開公報昭５９−１７１３７４号 MASAKI sato及び
ヨーロッパ特許出願第８７３０６０８４．３号RYOUITI
mukai 溶融法が開示されている。
【０００７】前述した方法によれば、接触口はアルミニ
ウムやアルミニウム合金を溶融させリフローし埋め立て
られる。要約すれば、リフロー段階で、アルミニウム又
はアルミニウム合金の金属層はその溶融点以上に加熱し
溶融された金属が接触口に流動しこれを埋め立てる。こ
のようなリフロー段階は次のような短所がある。第１、
半導体ウェハーは水平的に位置させ流動する溶融物質が
接触口を適当に埋め立てるべきである。第２、接触口を
埋め立てる前記液状金属層は表面張力を小さくしようと
し、従って固化の際は収縮したり捩るようになり底部の
半導体物質を露出させる。又、熱処理温度は正確に調節
され得ないので同一の結果を得るのが困難である。それ
に、前記方法によれば接触口を埋め立てさせ得るとして
も、金属膜の残余部分（接触口領域以外の部分）は荒く
なり後続くフォトリソグラフィー工程が行いにくくな
る。従って、金属層のこのような荒い領域を緩和させた
り平坦化するために２次的な金属形成工程が必要にな
る。
ウムやアルミニウム合金を溶融させリフローし埋め立て
られる。要約すれば、リフロー段階で、アルミニウム又
はアルミニウム合金の金属層はその溶融点以上に加熱し
溶融された金属が接触口に流動しこれを埋め立てる。こ
のようなリフロー段階は次のような短所がある。第１、
半導体ウェハーは水平的に位置させ流動する溶融物質が
接触口を適当に埋め立てるべきである。第２、接触口を
埋め立てる前記液状金属層は表面張力を小さくしようと
し、従って固化の際は収縮したり捩るようになり底部の
半導体物質を露出させる。又、熱処理温度は正確に調節
され得ないので同一の結果を得るのが困難である。それ
に、前記方法によれば接触口を埋め立てさせ得るとして
も、金属膜の残余部分（接触口領域以外の部分）は荒く
なり後続くフォトリソグラフィー工程が行いにくくな
る。従って、金属層のこのような荒い領域を緩和させた
り平坦化するために２次的な金属形成工程が必要にな
る。
【０００８】接触口埋立のためにアルミニウムやアルミ
ニウム合金を溶融させる方法の代わりに、金属の段差塗
布性を向上させるために、米国特許第4,970,176 号（Tr
acy等）には多段階金属配線方法が記されている。前述
した特許によれば、低温で半導体ウェハー上に所定の厚
さの厚い第１金属層を蒸着した後、金属がリフローする
よう温度を高温（約４００〜５００℃）に上げながら所
定の厚さの金属層の残りの薄い部分を蒸着させる。金属
層のリフローは粒子成長、再結晶及びバルク拡散を通じ
て起こる。
ニウム合金を溶融させる方法の代わりに、金属の段差塗
布性を向上させるために、米国特許第4,970,176 号（Tr
acy等）には多段階金属配線方法が記されている。前述
した特許によれば、低温で半導体ウェハー上に所定の厚
さの厚い第１金属層を蒸着した後、金属がリフローする
よう温度を高温（約４００〜５００℃）に上げながら所
定の厚さの金属層の残りの薄い部分を蒸着させる。金属
層のリフローは粒子成長、再結晶及びバルク拡散を通じ
て起こる。
【０００９】Tracy 等の方法によれば、アスペクト比の
大きい接触口（ブァイアホール）の段差塗布性は向上さ
れ得るが、金属層が高温で蒸着されるので、アスペクト
比が１以上であり、直径が１μｍ以下の接触口はアルミ
ニウム或いはアルミニウム合金で完全に埋め立てられ得
ない。
大きい接触口（ブァイアホール）の段差塗布性は向上さ
れ得るが、金属層が高温で蒸着されるので、アスペクト
比が１以上であり、直径が１μｍ以下の接触口はアルミ
ニウム或いはアルミニウム合金で完全に埋め立てられ得
ない。
【００１０】一方、0no 等は、半導体基板を５００℃以
上で保つ場合にＡｌ−Ｓｉの液体性が急に増加すると発
表した（Hisako Ono,et al.,in Proc.,1990 VMIC Conf
erence June 11〜12, pp76〜82）。この論文によればＡ
ｌ−１％Ｓｉ膜のストレスは５００℃で急激に変わり、
前記温度でＡｌ−１％Ｓｉ膜のストレス弛緩が急激に発
生する。又、接触口を満足に埋め立てるためには基板温
度を５００℃乃至５５０℃に保つべきである。
上で保つ場合にＡｌ−Ｓｉの液体性が急に増加すると発
表した（Hisako Ono,et al.,in Proc.,1990 VMIC Conf
erence June 11〜12, pp76〜82）。この論文によればＡ
ｌ−１％Ｓｉ膜のストレスは５００℃で急激に変わり、
前記温度でＡｌ−１％Ｓｉ膜のストレス弛緩が急激に発
生する。又、接触口を満足に埋め立てるためには基板温
度を５００℃乃至５５０℃に保つべきである。
【００１１】又、 YODA takasi等は配線と半導体基板或
いは絶縁層間の反応を防ぐために接触口の内面に二重障
壁層を形成した後、Ono 等の論文でのように、半導体基
板を加熱し５００℃乃至５５０℃の所期温度を保ちなが
らＡｌ−Ｓｉのアルミニウム合金のような蒸着された金
属で接触口を埋め立てることを含む半導体装置の製造方
法を提示した（１９８９年３月１４日に出願された日本
特許願平１−６１５５７号に対応する韓国特許公開第９
０−１５２７７号及びヨーロッパ特許出願第９０１０４
１８４．０号）。
いは絶縁層間の反応を防ぐために接触口の内面に二重障
壁層を形成した後、Ono 等の論文でのように、半導体基
板を加熱し５００℃乃至５５０℃の所期温度を保ちなが
らＡｌ−Ｓｉのアルミニウム合金のような蒸着された金
属で接触口を埋め立てることを含む半導体装置の製造方
法を提示した（１９８９年３月１４日に出願された日本
特許願平１−６１５５７号に対応する韓国特許公開第９
０−１５２７７号及びヨーロッパ特許出願第９０１０４
１８４．０号）。
【００１２】YODA takasi等の方法及びONO 等に方法に
よれば、５００℃乃至５５０℃の温度でＡｌ−Ｓｉ膜が
蒸着される。こうして得たＡｌ−Ｓｉ膜は約１０ミクロ
ンの成長された大きい直径の結晶粒子を有する。従っ
て、Ａｌ−Ｓｉ膜は電子移動に対しては強い耐性を持つ
が、ストレス移動に対しては弱い耐性を有する確率が高
い。又、Ａｌ−Ｓｉ膜の結晶粒子間の境界面で高抵抗の
Ｓｉが結晶化される。従って、接触口以外の領域のＡｌ
−Ｓｉ膜を取り除く必要があり、金属化工程は複雑にな
る。それに、高温でＡｌ−Ｓｉ膜が蒸着されるので、ボ
イドが形成されたり、金属層の断線（discontinuity ）
が発生する。
よれば、５００℃乃至５５０℃の温度でＡｌ−Ｓｉ膜が
蒸着される。こうして得たＡｌ−Ｓｉ膜は約１０ミクロ
ンの成長された大きい直径の結晶粒子を有する。従っ
て、Ａｌ−Ｓｉ膜は電子移動に対しては強い耐性を持つ
が、ストレス移動に対しては弱い耐性を有する確率が高
い。又、Ａｌ−Ｓｉ膜の結晶粒子間の境界面で高抵抗の
Ｓｉが結晶化される。従って、接触口以外の領域のＡｌ
−Ｓｉ膜を取り除く必要があり、金属化工程は複雑にな
る。それに、高温でＡｌ−Ｓｉ膜が蒸着されるので、ボ
イドが形成されたり、金属層の断線（discontinuity ）
が発生する。
【００１３】又、本発明者の中一人を含んだC.S.Park等
は１５０℃以下の低温で３０００Åの厚さで蒸着した後
５５０℃の温度で１８０秒の間前記蒸着されたアルミニ
ウム合金を後熱処理しアスペクト比の高い接触口をアル
ミニウム合金で完全に埋め立てることを特徴とする接触
口を通じて金属配線層を形成する方法を開示し（Proc.,
1991 VMIC Conference June 11 and 12, pp326〜328
）、前記方法は、発明の名称が‘半導体装置の金属層
形成方法’で米国に特許出願され（米国特許出願第０７
／５８５，２１８号）、放棄されたし、現在その一部係
属出願として米国特許庁に係属中の出願（米国特許出願
第０７／８９７，２９４号）に含まれている。
は１５０℃以下の低温で３０００Åの厚さで蒸着した後
５５０℃の温度で１８０秒の間前記蒸着されたアルミニ
ウム合金を後熱処理しアスペクト比の高い接触口をアル
ミニウム合金で完全に埋め立てることを特徴とする接触
口を通じて金属配線層を形成する方法を開示し（Proc.,
1991 VMIC Conference June 11 and 12, pp326〜328
）、前記方法は、発明の名称が‘半導体装置の金属層
形成方法’で米国に特許出願され（米国特許出願第０７
／５８５，２１８号）、放棄されたし、現在その一部係
属出願として米国特許庁に係属中の出願（米国特許出願
第０７／８９７，２９４号）に含まれている。
【００１４】図２乃至図４は前記発明による金属配線層
の形成方法を示す。図２は第１金属層の形成段階を示
す。半導体基板１上に塗布された絶縁膜５に大きさが
０．８μｍであり上部に段差の形成された接触口２を形
成する。次に、基板１をスパッタリング反応室（図示せ
ず）に入れ、ここで所定の真空度で１５０℃以下の温度
で金属、例えばＡｌやＡｌ合金を蒸着し第１金属層１７
を形成する。こうして形成された第１金属層１７はアル
ミニウムグレンサイズが小さくアルミニウムグレンの表
面自由エネルギーが大きい。
の形成方法を示す。図２は第１金属層の形成段階を示
す。半導体基板１上に塗布された絶縁膜５に大きさが
０．８μｍであり上部に段差の形成された接触口２を形
成する。次に、基板１をスパッタリング反応室（図示せ
ず）に入れ、ここで所定の真空度で１５０℃以下の温度
で金属、例えばＡｌやＡｌ合金を蒸着し第１金属層１７
を形成する。こうして形成された第１金属層１７はアル
ミニウムグレンサイズが小さくアルミニウムグレンの表
面自由エネルギーが大きい。
【００１５】図３は接触口２を埋没する段階を示す。よ
り具体的に説明すれば、前記で得た半導体基板１を真空
を破らず他のスパッタリング反応室（図示せず）内に移
送し、望ましくは５５０℃の温度で２分以上前記第１金
属層１７を熱処理し、前記接触口２を金属で埋没させ
る。この際、アルミニウム原子の表面自由エネルギーが
大きくなるようにできる限り反応室内の圧力が低いのが
望ましい。このような方法で、より容易に金属原子は接
触口に移動し接触口を埋め立てる。参照番号７ａは接触
口２を埋め立てる金属層を示す。図３に示した熱処理温
度の範囲は金属溶融点の８０％乃至金属溶融点であり、
使用される特定のアルミニウム合金やアルミニウムによ
り変わる。
り具体的に説明すれば、前記で得た半導体基板１を真空
を破らず他のスパッタリング反応室（図示せず）内に移
送し、望ましくは５５０℃の温度で２分以上前記第１金
属層１７を熱処理し、前記接触口２を金属で埋没させ
る。この際、アルミニウム原子の表面自由エネルギーが
大きくなるようにできる限り反応室内の圧力が低いのが
望ましい。このような方法で、より容易に金属原子は接
触口に移動し接触口を埋め立てる。参照番号７ａは接触
口２を埋め立てる金属層を示す。図３に示した熱処理温
度の範囲は金属溶融点の８０％乃至金属溶融点であり、
使用される特定のアルミニウム合金やアルミニウムによ
り変わる。
【００１６】前記金属層はアルミニウムの溶融点以下の
温度で熱処理するので金属層は溶融されない。例えば、
５５０℃で、１５０℃以下の温度でスパッタリングによ
り蒸着されたＡｌ原子は高温で熱処理の際に溶けず移動
する。このような移動は周囲の原子と完全に接触しない
表面原子中のエネルギー増加に基づき表面領域が平らで
なかったり粗粒状（grainy）の際増加する。従って、初
期にスパッタリング粗粒状層（grainy layer）は熱処理
の際に原子移動増加を示す。
温度で熱処理するので金属層は溶融されない。例えば、
５５０℃で、１５０℃以下の温度でスパッタリングによ
り蒸着されたＡｌ原子は高温で熱処理の際に溶けず移動
する。このような移動は周囲の原子と完全に接触しない
表面原子中のエネルギー増加に基づき表面領域が平らで
なかったり粗粒状（grainy）の際増加する。従って、初
期にスパッタリング粗粒状層（grainy layer）は熱処理
の際に原子移動増加を示す。
【００１７】図４は第２金属層９を形成する段階を示
す。より具体的に説明すれば、前記第２金属層９は半導
体装置の所期信頼性を基準に選択された温度、例えば、
３５０℃以下の温度で金属層所期総厚さの残りの部分を
蒸着させ形成する。これにより、（複合）金属層全体を
形成する。
す。より具体的に説明すれば、前記第２金属層９は半導
体装置の所期信頼性を基準に選択された温度、例えば、
３５０℃以下の温度で金属層所期総厚さの残りの部分を
蒸着させ形成する。これにより、（複合）金属層全体を
形成する。
【００１８】前記方法によれば、従来の蒸着方法に使用
される同一のスパッタリング装置を使用した後、蒸着さ
れた金属をアニーリングして接触口を容易で完全に金属
で埋め立てることができる。従って、アスペクト比が大
きくて（１以上）１ミクロン以下の接触口が完全に埋め
立てられ得る。又、 YODA takasi等の方法の場合のよう
にエッチング段階も不必要である。しかしながら、接触
口にボイドが形成されたり金属層の段差塗布性の適当で
ない場合には、金属層の蒸着された半導体ウェハーを所
期温度及び真空度で保つとしても接触口は埋没され得な
い。又、既に蒸着された第１金属層を有する半導体ウェ
ハー上に第２金属層が後続で形成されるとしても、接触
口の良好した段差塗布性が保障されず、このような不適
した段差塗布性に基づき製造された半導体装置の信頼性
が低下する。
される同一のスパッタリング装置を使用した後、蒸着さ
れた金属をアニーリングして接触口を容易で完全に金属
で埋め立てることができる。従って、アスペクト比が大
きくて（１以上）１ミクロン以下の接触口が完全に埋め
立てられ得る。又、 YODA takasi等の方法の場合のよう
にエッチング段階も不必要である。しかしながら、接触
口にボイドが形成されたり金属層の段差塗布性の適当で
ない場合には、金属層の蒸着された半導体ウェハーを所
期温度及び真空度で保つとしても接触口は埋没され得な
い。又、既に蒸着された第１金属層を有する半導体ウェ
ハー上に第２金属層が後続で形成されるとしても、接触
口の良好した段差塗布性が保障されず、このような不適
した段差塗布性に基づき製造された半導体装置の信頼性
が低下する。
【００１９】シリコン技術の初期段階ではＳｉ上に直接
純粋アルミニウムの蒸着された接触構造を使用した。し
かしながら、ＡｌのＳｉに対する接触はシンタリング途
中に接合スパイキングのような不良な接合特性を示す。
シンタリング段階は接触金属膜が蒸着及びパターンされ
た後に施される。アルミニウムは４５０℃乃至５００℃
の接触アロイ（contact-alloy ）温度で０．５乃至１％
のシリコンを吸収しＡｌスパイキングを生成する。
純粋アルミニウムの蒸着された接触構造を使用した。し
かしながら、ＡｌのＳｉに対する接触はシンタリング途
中に接合スパイキングのような不良な接合特性を示す。
シンタリング段階は接触金属膜が蒸着及びパターンされ
た後に施される。アルミニウムは４５０℃乃至５００℃
の接触アロイ（contact-alloy ）温度で０．５乃至１％
のシリコンを吸収しＡｌスパイキングを生成する。
【００２０】接触において接合スパイキングを避けるた
めに、接触及び集積回路の相互接触を形成するのにＡｌ
−Ｓｉ合金（Ｓｉ：１．０重量％）が広く用いられてい
る。純粋アルミニウムの代わりにＡｌ−Ｓｉ合金を使用
することにより接合スパイキングが避けられるが、これ
は又他の問題点がある。より具体的に説明するなら、熱
アニーリングの冷却途中に温度が低下することによりア
ルミニウム中のシリコンの固溶度（Solid Solubility）
は減少する。従って、アルミニウムはＳｉで過飽和状態
となり、これは核を形成しＡｌ−Ｓｉ溶液からＳｉ残砂
を成長させる。前記残砂はＡｌ層と絶縁膜間のＡｌ−Ｓ
ｉＯ2 界面（Ｓｉ残砂を形成する）及び接触でのＡｌ−
Ｓｉ界面（Ｓｉノジュール（nodule）を形成する）全て
に発生する。Ｓｉ残砂やＳｉノジュールは配線抵抗や接
触抵抗を増加させる。
めに、接触及び集積回路の相互接触を形成するのにＡｌ
−Ｓｉ合金（Ｓｉ：１．０重量％）が広く用いられてい
る。純粋アルミニウムの代わりにＡｌ−Ｓｉ合金を使用
することにより接合スパイキングが避けられるが、これ
は又他の問題点がある。より具体的に説明するなら、熱
アニーリングの冷却途中に温度が低下することによりア
ルミニウム中のシリコンの固溶度（Solid Solubility）
は減少する。従って、アルミニウムはＳｉで過飽和状態
となり、これは核を形成しＡｌ−Ｓｉ溶液からＳｉ残砂
を成長させる。前記残砂はＡｌ層と絶縁膜間のＡｌ−Ｓ
ｉＯ2 界面（Ｓｉ残砂を形成する）及び接触でのＡｌ−
Ｓｉ界面（Ｓｉノジュール（nodule）を形成する）全て
に発生する。Ｓｉ残砂やＳｉノジュールは配線抵抗や接
触抵抗を増加させる。
【００２１】金属配線層とシリコン基板間の前記のよう
な反応によるＡｌスパイキングやＳｉ残砂或いはＳｉノ
ジュールの形成を防ぐために、配線層とシリコン基板又
は絶縁層の間に拡散防止膜を形成するのが公知されてい
る。例えば、米国特許第４，８９７，７０９号（ NATUK
I yokoyama等）には配線と半導体基板間の反応を防ぐた
めに接触口内に障壁層として窒化チタン膜を含む半導体
装置が記されている。
な反応によるＡｌスパイキングやＳｉ残砂或いはＳｉノ
ジュールの形成を防ぐために、配線層とシリコン基板又
は絶縁層の間に拡散防止膜を形成するのが公知されてい
る。例えば、米国特許第４，８９７，７０９号（ NATUK
I yokoyama等）には配線と半導体基板間の反応を防ぐた
めに接触口内に障壁層として窒化チタン膜を含む半導体
装置が記されている。
【００２２】又、日本特許公開公報昭６１−１８３９４
２号には、ＭＯ、Ｗ、Ｔｉ又はＴａのような金属を蒸着
し耐火金属層を形成し、前記耐火金属層上に窒化チタン
層を形成し、耐火金属層及び窒化チタン層を熱処理し耐
火金属層と半導体基板との反応により前記層の界面に耐
火金属シリサイド層を形成させることより構成された障
壁層形成方法が開示されている。従って、障壁特性が向
上される。このような拡散障壁層を熱処理する工程は４
５０℃の温度で、約３０分の間窒素雰囲気でアニーリン
グして遂行する。拡散障壁層をアニーリングしない場合
には４５０℃の温度でアルミニウムやアルミニウム合金
をスパッタリングするとか以後にシンタリングする場
合、接合スパイキング現象が発生し望ましくない。
２号には、ＭＯ、Ｗ、Ｔｉ又はＴａのような金属を蒸着
し耐火金属層を形成し、前記耐火金属層上に窒化チタン
層を形成し、耐火金属層及び窒化チタン層を熱処理し耐
火金属層と半導体基板との反応により前記層の界面に耐
火金属シリサイド層を形成させることより構成された障
壁層形成方法が開示されている。従って、障壁特性が向
上される。このような拡散障壁層を熱処理する工程は４
５０℃の温度で、約３０分の間窒素雰囲気でアニーリン
グして遂行する。拡散障壁層をアニーリングしない場合
には４５０℃の温度でアルミニウムやアルミニウム合金
をスパッタリングするとか以後にシンタリングする場
合、接合スパイキング現象が発生し望ましくない。
【００２３】又、拡散障壁層を形成した後、金属配線層
を形成するためにはウェハーをスパッタリング装置で移
送しなければならないので、拡散障壁層が大気に露出さ
れる。拡散障壁層がアニーリング工程や大気に露出され
る場合に、拡散障壁層の微量の原子が酸素と反応し非常
に薄い酸化物層が拡散障壁層の表面部分に形成され拡散
障壁効果が増進される。これをスタッフィング（stuffi
ng）効果という。
を形成するためにはウェハーをスパッタリング装置で移
送しなければならないので、拡散障壁層が大気に露出さ
れる。拡散障壁層がアニーリング工程や大気に露出され
る場合に、拡散障壁層の微量の原子が酸素と反応し非常
に薄い酸化物層が拡散障壁層の表面部分に形成され拡散
障壁効果が増進される。これをスタッフィング（stuffi
ng）効果という。
【００２４】酸化物層ではアルミニウム原子の移動度
（mobility）が小さくなり、Ａｌ−１％Ｓｉ−０．５％
Ｃｕ合金を約６、０００Å位で常温で蒸着する際、得た
金属層は０．２μｍ位の大きさの小さい粒子を有する。
従って、スパッターされたＡｌの段差塗布性が不十分で
ある。
（mobility）が小さくなり、Ａｌ−１％Ｓｉ−０．５％
Ｃｕ合金を約６、０００Å位で常温で蒸着する際、得た
金属層は０．２μｍ位の大きさの小さい粒子を有する。
従って、スパッターされたＡｌの段差塗布性が不十分で
ある。
【００２５】一方、大気又はアニーリング工程に露出さ
れない拡散障壁層では、高温で後続く熱処理段階や高温
でスパッタリングしてアルミニウム膜を蒸着する場合
に、アルミニウムが拡散障壁層と反応し拡散障壁層の障
壁特性を劣化させる。又、アルミニウム金属層の表面が
非常に荒くなり、表面の反射率が落ち、後続く写真工程
の効率を低下させる。従って、アニーリング工程は必須
的である。
れない拡散障壁層では、高温で後続く熱処理段階や高温
でスパッタリングしてアルミニウム膜を蒸着する場合
に、アルミニウムが拡散障壁層と反応し拡散障壁層の障
壁特性を劣化させる。又、アルミニウム金属層の表面が
非常に荒くなり、表面の反射率が落ち、後続く写真工程
の効率を低下させる。従って、アニーリング工程は必須
的である。
【００２６】拡散防止膜として通常の窒化チタンＴｉＮ
膜やＴｉＷ（又はＴｉＷ（Ｎ））膜が用いられている。
前記ＴｉＮ膜やＴｉＷ膜（又はＴｉＷ（Ｎ）膜）等は拡
散防止膜を薄く形成する際、粒子境界でアルミニウムや
シリコンの拡散を完璧に防止できない微細組織上の欠陥
や粒子境界が存する。
膜やＴｉＷ（又はＴｉＷ（Ｎ））膜が用いられている。
前記ＴｉＮ膜やＴｉＷ膜（又はＴｉＷ（Ｎ）膜）等は拡
散防止膜を薄く形成する際、粒子境界でアルミニウムや
シリコンの拡散を完璧に防止できない微細組織上の欠陥
や粒子境界が存する。
【００２７】このような欠陥を防止するために、粒子境
界での拡散経路を遮断させる酸素スタッフィング（Oxyg
en Stuffing ）方法が提示されたことがある。又、 HIG
ATAmasahumiは障壁金属とアルミニウム配線との濡れ性
（wettability ）を向上させるために、障壁層のＴｉＮ
層を熱処理した後ＳｉやＯ2 をイオン注入する方法を示
した（日本特許願昭６３−１７６０３５号）。
界での拡散経路を遮断させる酸素スタッフィング（Oxyg
en Stuffing ）方法が提示されたことがある。又、 HIG
ATAmasahumiは障壁金属とアルミニウム配線との濡れ性
（wettability ）を向上させるために、障壁層のＴｉＮ
層を熱処理した後ＳｉやＯ2 をイオン注入する方法を示
した（日本特許願昭６３−１７６０３５号）。
【００２８】一般的にＴｉＮを蒸着した後大気に露出さ
せれば大気中の酸素によりスタッフィング効果が出る。
酸素は粒子境界のみならず障壁金属の表面で酸化物形態
で存する。又、 HIGATA masahumiの特許も拡散防止膜の
表面を酸素処理化して（Oxygenation ）障壁金属の特性
を向上させる。
せれば大気中の酸素によりスタッフィング効果が出る。
酸素は粒子境界のみならず障壁金属の表面で酸化物形態
で存する。又、 HIGATA masahumiの特許も拡散防止膜の
表面を酸素処理化して（Oxygenation ）障壁金属の特性
を向上させる。
【００２９】しかしながら、Ｔｉ又はＴｉＮを蒸着し障
壁層を形成させた後大気に露出させたり、酸素を混入し
てＴｉＮを蒸着したり、酸素の混入した窒素雰囲気でア
ニーリングする場合接触抵抗が増加する確率が高い。
壁層を形成させた後大気に露出させたり、酸素を混入し
てＴｉＮを蒸着したり、酸素の混入した窒素雰囲気でア
ニーリングする場合接触抵抗が増加する確率が高い。
【００３０】大気露出時間、蒸着の際の酸素混入量、ア
ニーリング際の酸素混入量及びアニーリング温度等の条
件に従いＴｉＮ膜の障壁特性が変化する。このような要
因を鑑み、障壁金属のアニーリングは約４５０℃の温度
でＮ2 雰囲気下で３０〜６０分間遂行することが最適だ
と知られている。
ニーリング際の酸素混入量及びアニーリング温度等の条
件に従いＴｉＮ膜の障壁特性が変化する。このような要
因を鑑み、障壁金属のアニーリングは約４５０℃の温度
でＮ2 雰囲気下で３０〜６０分間遂行することが最適だ
と知られている。
【００３１】図５は蒸着した後と各種温度で、Ｎ2 アニ
ーリングした後ＸＰＳ（X-ray photoelectron Spectros
copy）を用いＴｉＮ層の表面から得たスペクトルを示
す。図５で、横軸は分子の結合エネルギーｅＶを示し、
縦軸は単位エネルギー当たり電子の数を示す。"アズデ
ポ（As Depo）”は蒸着の後、ＴｉＮ表面から得たスペ
クトルを示し、他のスペクトルはＴｉＮ層を窒素雰囲気
で３０分の間４５０℃、５５０℃及び６６０℃でアニー
リングした後、得たスペクトルを示す。同図から、蒸着
されたＴｉＮ層はチタン酸化物を含み、ＴｉＮ層を高い
温度でアニーリングするほど、ＴｉＮ層はＴｉ2 Ｏ3 、
ＴｉＯ、ＴｉＯ2 等のような酸化チタンをより多く含む
ことが分かる。
ーリングした後ＸＰＳ（X-ray photoelectron Spectros
copy）を用いＴｉＮ層の表面から得たスペクトルを示
す。図５で、横軸は分子の結合エネルギーｅＶを示し、
縦軸は単位エネルギー当たり電子の数を示す。"アズデ
ポ（As Depo）”は蒸着の後、ＴｉＮ表面から得たスペ
クトルを示し、他のスペクトルはＴｉＮ層を窒素雰囲気
で３０分の間４５０℃、５５０℃及び６６０℃でアニー
リングした後、得たスペクトルを示す。同図から、蒸着
されたＴｉＮ層はチタン酸化物を含み、ＴｉＮ層を高い
温度でアニーリングするほど、ＴｉＮ層はＴｉ2 Ｏ3 、
ＴｉＯ、ＴｉＯ2 等のような酸化チタンをより多く含む
ことが分かる。
【００３２】図６はＴｉ層とＴｉＮ層から構成され、Ｔ
ｉＮ層上に酸化物層の形成されている拡散防止膜を示す
断面図である。同図で、酸化物層は拡散防止膜を形成し
た後真空がブレーキされた状態で形成されたものであ
る。
ｉＮ層上に酸化物層の形成されている拡散防止膜を示す
断面図である。同図で、酸化物層は拡散防止膜を形成し
た後真空がブレーキされた状態で形成されたものであ
る。
【００３３】図７は図６の拡散防止膜を形成した後Ｎ2
アニーリングしたして拡散防止特性を向上させて得た拡
散防止膜を示す断面図である。アニーリング段階中に酸
化物層は成長した。
アニーリングしたして拡散防止特性を向上させて得た拡
散防止膜を示す断面図である。アニーリング段階中に酸
化物層は成長した。
【００３４】図８は窒素雰囲気下でアニーリングした拡
散防止膜上に、高温で金属層を蒸着する場合のボイド１
１ｂ形成を示す。同図で、高温で蒸着された金属層９
ｂ、酸化物層８とボイド１１ｂを除いては参照番号は図
１の場合と同一の意味を表す。又、図９は窒素雰囲気下
でアニーリングした拡散防止膜上に、低温で金属を蒸着
し金属層を形成した後、（溶融点以下の高温で）熱処理
する場合の断線１３形成を示す。同図で、高温で熱処理
された金属層９ｃ、酸化物層８と断線１３を除いては参
照番号は図１の場合と同一の意味を有する。
散防止膜上に、高温で金属層を蒸着する場合のボイド１
１ｂ形成を示す。同図で、高温で蒸着された金属層９
ｂ、酸化物層８とボイド１１ｂを除いては参照番号は図
１の場合と同一の意味を表す。又、図９は窒素雰囲気下
でアニーリングした拡散防止膜上に、低温で金属を蒸着
し金属層を形成した後、（溶融点以下の高温で）熱処理
する場合の断線１３形成を示す。同図で、高温で熱処理
された金属層９ｃ、酸化物層８と断線１３を除いては参
照番号は図１の場合と同一の意味を有する。
【００３５】高温で金属をスパッタリングする場合下支
膜の種類により接触口に金属で埋没される傾向が発表さ
れたことがある。Ｔｉ／ＴｉＮ（１、０００Å／２５０
Å）で構成された拡散防止膜を形成した後、真空を破ら
ず拡散防止膜上にアルミニウムを蒸着する場合には、金
属層は０．７乃至１．２μｍの直径を持ち深さが 0.8μ
ｍの接触口を埋め立てる。反面、拡散防止膜をＮ2 アニ
ーリングする場合には、金属層の埋没は得られない。接
触口の埋没は下支膜のＴｉＮとＡｌとの反応有無によ
る。
膜の種類により接触口に金属で埋没される傾向が発表さ
れたことがある。Ｔｉ／ＴｉＮ（１、０００Å／２５０
Å）で構成された拡散防止膜を形成した後、真空を破ら
ず拡散防止膜上にアルミニウムを蒸着する場合には、金
属層は０．７乃至１．２μｍの直径を持ち深さが 0.8μ
ｍの接触口を埋め立てる。反面、拡散防止膜をＮ2 アニ
ーリングする場合には、金属層の埋没は得られない。接
触口の埋没は下支膜のＴｉＮとＡｌとの反応有無によ
る。
【００３６】又、NISHIMURA hiroshi 等はＴｉ下支膜を
形成した後真空を破らずＡｌを約５００℃でスパッタリ
ングする方法を提案した（参照文献：Hiroshi Nishimur
a etal., “Reliable Submicron Vias Using Aluminum
Alloy High Temperature Sputter Filling" pp.170 〜1
76, VMIC conference,1991 ）。NISHIMURA 等によれ
ば、直径が０．５μｍであり、アスペクト比が１．６の
ブァイアホールが埋め立てられる。接触口埋没の原因は
ＡｌとＴｉの反応による。
形成した後真空を破らずＡｌを約５００℃でスパッタリ
ングする方法を提案した（参照文献：Hiroshi Nishimur
a etal., “Reliable Submicron Vias Using Aluminum
Alloy High Temperature Sputter Filling" pp.170 〜1
76, VMIC conference,1991 ）。NISHIMURA 等によれ
ば、直径が０．５μｍであり、アスペクト比が１．６の
ブァイアホールが埋め立てられる。接触口埋没の原因は
ＡｌとＴｉの反応による。
【００３７】しかしながら、アルミニウムがチタンと反
応しチタンアルミナイドＡｌ3 Ｔｉが生成する場合、ア
ルミニウム金属層のシリコンの固溶度は４５０℃の温度
で約１５重量％までに高まる。従って、接触口でＡｌ3
Ｔｉが生成すれば、アルミニウム金属層と基板との反応
に基づきアルミニウムアロイスパイキングの発生する可
能性が高くなる。
応しチタンアルミナイドＡｌ3 Ｔｉが生成する場合、ア
ルミニウム金属層のシリコンの固溶度は４５０℃の温度
で約１５重量％までに高まる。従って、接触口でＡｌ3
Ｔｉが生成すれば、アルミニウム金属層と基板との反応
に基づきアルミニウムアロイスパイキングの発生する可
能性が高くなる。
【００３８】又、ＡｌとＴｉが反応すれば、高温スパッ
タリングや蒸着工程後にC.S.Parkの方法により真空熱処
理を遂行する際Ａｌの表面が非常に荒くなり反射度が低
下し後続く写真工程の困難が発生する。
タリングや蒸着工程後にC.S.Parkの方法により真空熱処
理を遂行する際Ａｌの表面が非常に荒くなり反射度が低
下し後続く写真工程の困難が発生する。
【００３９】従って、拡散防止膜の形成されている接触
口では拡散防止膜の防止特性を向上させるためには拡散
防止膜の表面と粒子境界に酸化物の存する状態とするの
が望ましい。
口では拡散防止膜の防止特性を向上させるためには拡散
防止膜の表面と粒子境界に酸化物の存する状態とするの
が望ましい。
【００４０】Dipankar等は１７０℃でＡｌ−１％Ｃｕ合
金を各種下支膜に蒸着した実験結果を発表したことがあ
る（参照文献；“EFFECT OF UNDERLAYER ON SPUTTERED
ALUMINUM GRAIN STRUCTURE AND ITS CORRELATION WITH
STEP COVERAGE IN SUBMICRON VIAS" by Dipankar Pra
manik and Vivek jain, June 12-13,1990 VMIC confere
nce, pp332-334 ）。Dipankar等の教示によれば、下支
膜の種類により蒸着の際生成するアルミニウム粒子の大
きさが異なる。ＴｉＷ膜上で粒子が一番大きく形成され
ることが観察される。側壁上に大きい島（large islan
d）が形成されると、良好な段差塗布性が得られる。こ
れは、アルミニウムの段差塗布性は蒸着の際形成される
アルミニウムの粒子の大きさと密接した関係にあること
を示す。即ち、蒸着の際形成されるアルミニウム粒子が
大きいほどアルミニウム層のブァイア側壁に対する段差
塗布性は良好になる。又、アルミニウム粒子と下支膜間
の濡れ性がよいほどアルミニウム粒子は蒸着の際に大き
く形成される。
金を各種下支膜に蒸着した実験結果を発表したことがあ
る（参照文献；“EFFECT OF UNDERLAYER ON SPUTTERED
ALUMINUM GRAIN STRUCTURE AND ITS CORRELATION WITH
STEP COVERAGE IN SUBMICRON VIAS" by Dipankar Pra
manik and Vivek jain, June 12-13,1990 VMIC confere
nce, pp332-334 ）。Dipankar等の教示によれば、下支
膜の種類により蒸着の際生成するアルミニウム粒子の大
きさが異なる。ＴｉＷ膜上で粒子が一番大きく形成され
ることが観察される。側壁上に大きい島（large islan
d）が形成されると、良好な段差塗布性が得られる。こ
れは、アルミニウムの段差塗布性は蒸着の際形成される
アルミニウムの粒子の大きさと密接した関係にあること
を示す。即ち、蒸着の際形成されるアルミニウム粒子が
大きいほどアルミニウム層のブァイア側壁に対する段差
塗布性は良好になる。又、アルミニウム粒子と下支膜間
の濡れ性がよいほどアルミニウム粒子は蒸着の際に大き
く形成される。
【００４１】
【発明が解決しようとする課題】本発明の目的は、下支
膜と蒸着された金属層間の濡れ性を向上させ、蒸着され
た金属層の段差塗布性及び／又は（接触口又はブァイア
ホールのような）開口部の埋没特性を向上させる半導体
装置の製造方法を提供することである。
膜と蒸着された金属層間の濡れ性を向上させ、蒸着され
た金属層の段差塗布性及び／又は（接触口又はブァイア
ホールのような）開口部の埋没特性を向上させる半導体
装置の製造方法を提供することである。
【００４２】本発明の他の目的は、下支膜特性を改善し
蒸着された金属層の粒子の移動度を増加させC.S.Parkの
方法を遂行する場合に、開口部の完全な埋没を容易に達
成できる半導体装置の金属配線層形成方法を提供するこ
とである。
蒸着された金属層の粒子の移動度を増加させC.S.Parkの
方法を遂行する場合に、開口部の完全な埋没を容易に達
成できる半導体装置の金属配線層形成方法を提供するこ
とである。
【００４３】（本発明は１９９０年９月１９日付で出願
され現在放棄された米国特許出願第０７／５８５，２１
８号のＣＩＰ出願として１９９２年８月２４日付で米国
に出願され現在係属（pending ）中の米国特許第０７／
８７９，２９４号の改良発明であり、その内容を本出願
で参照に記す。）
され現在放棄された米国特許出願第０７／５８５，２１
８号のＣＩＰ出願として１９９２年８月２４日付で米国
に出願され現在係属（pending ）中の米国特許第０７／
８７９，２９４号の改良発明であり、その内容を本出願
で参照に記す。）
【００４４】
【課題を解決するための手段】前述した本発明の目的及
び他の目的を達成するために、半導体基板上に配線層の
下支膜を形成し、前記下支膜の表面を水素処理し前記下
支膜の表面部分を水素終端させた後、前記下支膜上に第
１導電物質を蒸着し第１導電層を形成することから構成
された半導体装置の配線層形成方法が提供される。
び他の目的を達成するために、半導体基板上に配線層の
下支膜を形成し、前記下支膜の表面を水素処理し前記下
支膜の表面部分を水素終端させた後、前記下支膜上に第
１導電物質を蒸着し第１導電層を形成することから構成
された半導体装置の配線層形成方法が提供される。
【００４５】本発明の一例によれば、前記下支膜は開口
部を含む絶縁膜である。前記絶縁膜を形成する前に下部
配線層が形成できる。
部を含む絶縁膜である。前記絶縁膜を形成する前に下部
配線層が形成できる。
【００４６】本発明の他の例によれば、前記下支膜は拡
散防止膜である。半導体基板上に下部構造物の表面を露
出させる開口部を含む絶縁膜を形成し、前記拡散防止膜
は前記絶縁膜、前記開口部の内面及び前記開口部により
露出された前記下部構造物の表面上に形成する。
散防止膜である。半導体基板上に下部構造物の表面を露
出させる開口部を含む絶縁膜を形成し、前記拡散防止膜
は前記絶縁膜、前記開口部の内面及び前記開口部により
露出された前記下部構造物の表面上に形成する。
【００４７】前記下部構造物が半導体基板の場合には、
前記開口部は上部導電層と前記半導体基板の不純物のド
ーピングされた領域を電気的に接続させるための接触口
（コンタクトホールcontact hole）である。前記下部構
造物が下部配線層の場合には、前記開口部は上部導電層
と前記下部配線層を電気的に接続するためのブァイアホ
ール（via hole）である。
前記開口部は上部導電層と前記半導体基板の不純物のド
ーピングされた領域を電気的に接続させるための接触口
（コンタクトホールcontact hole）である。前記下部構
造物が下部配線層の場合には、前記開口部は上部導電層
と前記下部配線層を電気的に接続するためのブァイアホ
ール（via hole）である。
【００４８】前記拡散防止膜は遷移金属、遷移金属合金
及び遷移金属化合物から構成された群から選択されたあ
る一つ以上よりなる。前記拡散防止膜は遷移金属から構
成された第１拡散防止膜と前記第１拡散防止膜上に形成
された遷移金属化合物又は遷移金属合金から構成された
第２拡散防止膜より構成されることが望ましい。前記水
素処理工程を水素プラズマ（又は水素ラジカル）に前記
拡散防止膜を露出させ遂行する。
及び遷移金属化合物から構成された群から選択されたあ
る一つ以上よりなる。前記拡散防止膜は遷移金属から構
成された第１拡散防止膜と前記第１拡散防止膜上に形成
された遷移金属化合物又は遷移金属合金から構成された
第２拡散防止膜より構成されることが望ましい。前記水
素処理工程を水素プラズマ（又は水素ラジカル）に前記
拡散防止膜を露出させ遂行する。
【００４９】本発明の一例によれば、前記第１導電層は
第１金属を低温で蒸着し形成する。前記第１導電層を形
成した後、真空を破らず第１導電層を熱処理し第１導電
層の粒子を移動させ得る。前記第１導電層の熱処理工程
は０．８Ｔｍ〜Ｔｍ（Ｔｍは前記第１導電性物質の溶融
点である）の温度で１分以上遂行する。
第１金属を低温で蒸着し形成する。前記第１導電層を形
成した後、真空を破らず第１導電層を熱処理し第１導電
層の粒子を移動させ得る。前記第１導電層の熱処理工程
は０．８Ｔｍ〜Ｔｍ（Ｔｍは前記第１導電性物質の溶融
点である）の温度で１分以上遂行する。
【００５０】前記第１導電層の厚さが配線層の所期厚さ
より小さい場合には、前記熱処理された第１導電層上
に、前記第１導電層熱処理段階の後、第２導電物質を蒸
着し第２導電層を形成する。前記第２導電層も第１導電
層の熱処理の場合と同一の方法で熱処理し前記第２導電
層の表面を平坦化させ得る。
より小さい場合には、前記熱処理された第１導電層上
に、前記第１導電層熱処理段階の後、第２導電物質を蒸
着し第２導電層を形成する。前記第２導電層も第１導電
層の熱処理の場合と同一の方法で熱処理し前記第２導電
層の表面を平坦化させ得る。
【００５１】本発明の又他の例によれば、前記導電層は
第１導電性物質を高温でスパッタリング法により蒸着し
て形成する。前記高温は０．８Ｔｍ乃至Ｔｍ（Ｔｍは第
１導電性物質の溶融点である）の範囲内である。
第１導電性物質を高温でスパッタリング法により蒸着し
て形成する。前記高温は０．８Ｔｍ乃至Ｔｍ（Ｔｍは第
１導電性物質の溶融点である）の範囲内である。
【００５２】
【作用】拡散防止膜の障壁特性はそのまま保ちながら、
蒸着された金属層粒子の移動度及び／又は拡散防止膜と
蒸着された金属の粒子間の濡れ性が向上される。従っ
て、高温で金属をスパッタリングする場合に蒸着された
金属層の接触口の埋没が向上される。又、金属層の段差
塗布性及び金属層の開口部へのリフロー特性が向上され
る。
蒸着された金属層粒子の移動度及び／又は拡散防止膜と
蒸着された金属の粒子間の濡れ性が向上される。従っ
て、高温で金属をスパッタリングする場合に蒸着された
金属層の接触口の埋没が向上される。又、金属層の段差
塗布性及び金属層の開口部へのリフロー特性が向上され
る。
【００５３】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。
説明する。
【００５４】本発明の方法によれば、半導体基板上に配
線層の下支膜を形成し、前記下支膜の表面を水素処理し
前記下支膜の表面部分を水素終端させ下支膜の特性を改
善する。次に、前記下支膜上に第１導電物質を蒸着し第
１導電層を形成する。
線層の下支膜を形成し、前記下支膜の表面を水素処理し
前記下支膜の表面部分を水素終端させ下支膜の特性を改
善する。次に、前記下支膜上に第１導電物質を蒸着し第
１導電層を形成する。
【００５５】前記下支膜は開口部を含む絶縁膜であり得
る。下支膜を形成する前に下部配線層が形成できる。
る。下支膜を形成する前に下部配線層が形成できる。
【００５６】又、前記下支膜は拡散防止膜であり得る。
半導体基板上に下部構造物の表面部分を露出させる開口
部を含む絶縁膜を形成し、前記絶縁膜、前記開口部の内
面及び前記開口部により露出された下部構造物の表面に
前記拡散防止膜を形成する。
半導体基板上に下部構造物の表面部分を露出させる開口
部を含む絶縁膜を形成し、前記絶縁膜、前記開口部の内
面及び前記開口部により露出された下部構造物の表面に
前記拡散防止膜を形成する。
【００５７】前記下部構造物が半導体基板の場合には、
前記開口部は上部導電層と前記半導体基板の不純物のド
ーピングされた領域を接触させるための接触口である。
前記下部構造物が下部配線層の場合には、前記開口部は
上部配線層と下部配線層を接触させるためのブァイアホ
ールである。
前記開口部は上部導電層と前記半導体基板の不純物のド
ーピングされた領域を接触させるための接触口である。
前記下部構造物が下部配線層の場合には、前記開口部は
上部配線層と下部配線層を接触させるためのブァイアホ
ールである。
【００５８】前記拡散防止膜は遷移金属（例：Ｔｉ）、
遷移金属合金（例：ＴｉＷ）及び遷移金属化合物（例：
ＴｉＮ）より構成された群から選択されたいずれか一つ
又は二つ以上を組合して形成される。拡散防止膜はＴｉ
ＮやＴｉＷから構成された単一層であり得る。しかしな
がら、拡散防止膜は遷移金属よりなる第１拡散防止膜と
第１拡散防止膜上に形成された遷移金属化合物又は遷移
金属合金からなる第２拡散防止膜より構成されることが
望ましい。
遷移金属合金（例：ＴｉＷ）及び遷移金属化合物（例：
ＴｉＮ）より構成された群から選択されたいずれか一つ
又は二つ以上を組合して形成される。拡散防止膜はＴｉ
ＮやＴｉＷから構成された単一層であり得る。しかしな
がら、拡散防止膜は遷移金属よりなる第１拡散防止膜と
第１拡散防止膜上に形成された遷移金属化合物又は遷移
金属合金からなる第２拡散防止膜より構成されることが
望ましい。
【００５９】本発明で、前記水素処理工程は水素プラズ
マ（又は水素ラジカル）に露出させ遂行する。
マ（又は水素ラジカル）に露出させ遂行する。
【００６０】図１０は図７に示した拡散防止膜を水素処
理して得た拡散防止膜を示す断面図である。同図で、Ｔ
ｉＯ、Ｔｉ2 Ｏ3 又はＴｉＯ2 から構成された酸化物層
上に水素処理された表面層が存することが分かる。
理して得た拡散防止膜を示す断面図である。同図で、Ｔ
ｉＯ、Ｔｉ2 Ｏ3 又はＴｉＯ2 から構成された酸化物層
上に水素処理された表面層が存することが分かる。
【００６１】最近、M.delfino 等はECR(Electron Cyclo
tron Resonance）Ｈ2 プラズマ洗浄方法を提示したこと
がある（参照文献；“Plasma cleaned Si analyzed in
situby X-ray photoelectron spectroscopy" by M.Delf
ino et al., J.Appl.Phys.71(2),15 January 1992,PP.1
001〜1009) 。M.Delfino 等の論文によれば、ＥＣＲ励
起（excited ）水素プラズマでシリコン表面を洗浄し基
板に形成された自然酸化物（native oxide）が完全に取
り除かれる。前記ＥＣＲ励起水素プラズマ洗浄方法の長
所は加熱したり基板にバイアス電圧を加える必要性がな
い。もし、アルゴンイオンを使用しＲＦエッチングによ
りシリコン洗浄を遂行すれば、基板に印加された高いバ
イアス電圧により装置のスレショルド電圧Ｖｔｈの移動
（shift)が生じるだけでなく、アルゴンの衝突により蝕
刻がなされるのでアルゴンイオンのノックオン（knock-
on）効果によりアルゴンイオンが基板や下支膜の中に注
入され下支膜の原子がその下部層に注入される問題が発
生する。
tron Resonance）Ｈ2 プラズマ洗浄方法を提示したこと
がある（参照文献；“Plasma cleaned Si analyzed in
situby X-ray photoelectron spectroscopy" by M.Delf
ino et al., J.Appl.Phys.71(2),15 January 1992,PP.1
001〜1009) 。M.Delfino 等の論文によれば、ＥＣＲ励
起（excited ）水素プラズマでシリコン表面を洗浄し基
板に形成された自然酸化物（native oxide）が完全に取
り除かれる。前記ＥＣＲ励起水素プラズマ洗浄方法の長
所は加熱したり基板にバイアス電圧を加える必要性がな
い。もし、アルゴンイオンを使用しＲＦエッチングによ
りシリコン洗浄を遂行すれば、基板に印加された高いバ
イアス電圧により装置のスレショルド電圧Ｖｔｈの移動
（shift)が生じるだけでなく、アルゴンの衝突により蝕
刻がなされるのでアルゴンイオンのノックオン（knock-
on）効果によりアルゴンイオンが基板や下支膜の中に注
入され下支膜の原子がその下部層に注入される問題が発
生する。
【００６２】拡散防止膜上に形成された酸化物をＲＦエ
ッチングにより取り除くことができる。しかしながら、
拡散防止膜表面の自然酸化物層を取り除くためにＲＦエ
ッチングを施せば、高いバイアス電圧が印加されるべき
であり、前記ノックオン効果により自然酸化膜中の原子
が拡散防止膜に移動し微量の酸化物が拡散防止膜上に存
する。
ッチングにより取り除くことができる。しかしながら、
拡散防止膜表面の自然酸化物層を取り除くためにＲＦエ
ッチングを施せば、高いバイアス電圧が印加されるべき
であり、前記ノックオン効果により自然酸化膜中の原子
が拡散防止膜に移動し微量の酸化物が拡散防止膜上に存
する。
【００６３】本発明では前記ＥＣＲ励起Ｈ2 プラズマを
利用し、前記拡散障壁層の表面部分に存する酸化物層を
取り除かず、外郭層のみを還元（又は水素終端させ、障
壁効果をそのまま保ちながら金属層の移動度又は拡散防
止膜と蒸着された金属層の粒子間の濡れ性を向上させ
る。ここで、接触口に対する金属層の埋没特性が向上さ
れる。
利用し、前記拡散障壁層の表面部分に存する酸化物層を
取り除かず、外郭層のみを還元（又は水素終端させ、障
壁効果をそのまま保ちながら金属層の移動度又は拡散防
止膜と蒸着された金属層の粒子間の濡れ性を向上させ
る。ここで、接触口に対する金属層の埋没特性が向上さ
れる。
【００６４】又、開口部を含む絶縁膜の表面や前記開口
部の内面を水素処理し、その表面を水素終端させる場合
にも絶縁膜と蒸着された金属間の濡れ性が向上され、金
属層の段差塗布性や熱処理の際の金属性の開口部への埋
没特性が向上される。このような、金属層の下支膜に対
する濡れ性の向上は蒸着された金属層の原子一部と水素
処理された下支膜の表面層の一部の原子との反応による
ものと推定される。
部の内面を水素処理し、その表面を水素終端させる場合
にも絶縁膜と蒸着された金属間の濡れ性が向上され、金
属層の段差塗布性や熱処理の際の金属性の開口部への埋
没特性が向上される。このような、金属層の下支膜に対
する濡れ性の向上は蒸着された金属層の原子一部と水素
処理された下支膜の表面層の一部の原子との反応による
ものと推定される。
【００６５】前記水素処理された下支膜上に、第１導電
物質を蒸着し第１導電層を形成する。
物質を蒸着し第１導電層を形成する。
【００６６】第１導電層は真空中低温で、純粋アルミニ
ウム、Ａｌ−Ｔｉ合金又はＡｌ−Ｃｕ合金のようなＳｉ
成分のないアルミニウム合金、Ａｌ−Ｓｉ合金又はＡｌ
−Ｃｕ−Ｓｉ合金のようなＳｉ成分を含むアルミニウム
合金を蒸着して形成した単一層であり得る。Ｓｉ残砂の
形成を防ぐために第１導電層はＳｉ成分が０．５重量％
以下、望ましくは０．２〜０．５重量％を含むアルミニ
ウムのような０．５重量％以下のＳｉ成分を有する金属
を蒸着し形成できる。第１導電層は真空中低温で第１金
属を蒸着し第１金属層を形成した後、第２金属を蒸着し
第２金属層を形成して形成された複合層であることが望
ましい。ここで、前記第１金属はＡｌ−Ｓｉ合金（Al-1
%Si 合金）或いはＡｌ−Ｃｕ−Ｓｉ合金（Al-0.5%Cu-1%
Si）のようなＳｉ成分を含むアルミニウム合金であり、
前記第２金属は純粋アルミニウム、Ａｌ−Ｃｕ合金（Al
-0.5%Cu 合金）又はＡｌ−Ｔｉ合金のようなＳｉ成分を
含まないアルミニウム合金である。Ｓｉ成分を含む金属
とＳｉ成分を含まない金属を連続的に蒸着させ第１導電
層の複合金属層を形成する場合に、Ｓｉ成分を含まない
金属層はＳｉ成分を含む金属層から熱処理段階中にＳｉ
原子を吸収する。従って、配線パターン形成の後半導体
基板の表面上にＳｉ残砂が発生せず、Ａｌスパイキング
も取り除かれる。前記第１金属及び第２金属はスパッタ
リング方法により 150℃以下の低温で蒸着される。ここ
で、蒸着段階中に、−２０乃至−２００Ｖのバイアス電
圧を半導体基板に加えることもできる。
ウム、Ａｌ−Ｔｉ合金又はＡｌ−Ｃｕ合金のようなＳｉ
成分のないアルミニウム合金、Ａｌ−Ｓｉ合金又はＡｌ
−Ｃｕ−Ｓｉ合金のようなＳｉ成分を含むアルミニウム
合金を蒸着して形成した単一層であり得る。Ｓｉ残砂の
形成を防ぐために第１導電層はＳｉ成分が０．５重量％
以下、望ましくは０．２〜０．５重量％を含むアルミニ
ウムのような０．５重量％以下のＳｉ成分を有する金属
を蒸着し形成できる。第１導電層は真空中低温で第１金
属を蒸着し第１金属層を形成した後、第２金属を蒸着し
第２金属層を形成して形成された複合層であることが望
ましい。ここで、前記第１金属はＡｌ−Ｓｉ合金（Al-1
%Si 合金）或いはＡｌ−Ｃｕ−Ｓｉ合金（Al-0.5%Cu-1%
Si）のようなＳｉ成分を含むアルミニウム合金であり、
前記第２金属は純粋アルミニウム、Ａｌ−Ｃｕ合金（Al
-0.5%Cu 合金）又はＡｌ−Ｔｉ合金のようなＳｉ成分を
含まないアルミニウム合金である。Ｓｉ成分を含む金属
とＳｉ成分を含まない金属を連続的に蒸着させ第１導電
層の複合金属層を形成する場合に、Ｓｉ成分を含まない
金属層はＳｉ成分を含む金属層から熱処理段階中にＳｉ
原子を吸収する。従って、配線パターン形成の後半導体
基板の表面上にＳｉ残砂が発生せず、Ａｌスパイキング
も取り除かれる。前記第１金属及び第２金属はスパッタ
リング方法により 150℃以下の低温で蒸着される。ここ
で、蒸着段階中に、−２０乃至−２００Ｖのバイアス電
圧を半導体基板に加えることもできる。
【００６７】第１導電層は配線層の厚さと等しい厚さを
持ったりそれより小さい厚さを持つよう形成され得る。
持ったりそれより小さい厚さを持つよう形成され得る。
【００６８】図１１は大気露出された（ＴｉＮより構成
された）拡散防止膜上にＡｌ−１％Ｓｉ−０．５％Ｃｕ
を６、０００Å位の厚さで蒸着して得た金属層表面のＳ
ＥＭ写真であり、図１２は拡散防止膜のＴｉＮ層を形成
した後、ＴｉＮ層をＮ2 雰囲気で３０分の間アニーリン
グした後ＥＣＲ励起水素プラズマに露出させ水素処理し
た後真空を破らず、水素処理したＴｉＮ層上にＡｌ−１
％Ｓｉ−０．５％Ｃｕを６、０００Å位の厚さで蒸着し
て得た金属層表面のＳＥＭ写真である。
された）拡散防止膜上にＡｌ−１％Ｓｉ−０．５％Ｃｕ
を６、０００Å位の厚さで蒸着して得た金属層表面のＳ
ＥＭ写真であり、図１２は拡散防止膜のＴｉＮ層を形成
した後、ＴｉＮ層をＮ2 雰囲気で３０分の間アニーリン
グした後ＥＣＲ励起水素プラズマに露出させ水素処理し
た後真空を破らず、水素処理したＴｉＮ層上にＡｌ−１
％Ｓｉ−０．５％Ｃｕを６、０００Å位の厚さで蒸着し
て得た金属層表面のＳＥＭ写真である。
【００６９】図１３は大気に露出された（Ｔｉから構成
された）拡散防止膜上に、Ａｌ−１％Ｓｉ−０．５％Ｃ
ｕを６、０００Å位の厚さで蒸着して得た金属層表面の
ＳＥＭ写真であり、図１４は拡散防止膜のＴｉ層を形成
した後、Ｔｉ層をＮ2 雰囲気で３０分の間アニーリング
した後ＥＣＲ励起水素プラズマに露出させ水素処理した
後真空を破らず、水素処理したＴｉＮ層上にＡｌ−１％
Ｓｉ−０．５％Ｃｕを６、０００Å位の厚さで蒸着して
得た金属層表面のＳＥＭ写真である。
された）拡散防止膜上に、Ａｌ−１％Ｓｉ−０．５％Ｃ
ｕを６、０００Å位の厚さで蒸着して得た金属層表面の
ＳＥＭ写真であり、図１４は拡散防止膜のＴｉ層を形成
した後、Ｔｉ層をＮ2 雰囲気で３０分の間アニーリング
した後ＥＣＲ励起水素プラズマに露出させ水素処理した
後真空を破らず、水素処理したＴｉＮ層上にＡｌ−１％
Ｓｉ−０．５％Ｃｕを６、０００Å位の厚さで蒸着して
得た金属層表面のＳＥＭ写真である。
【００７０】図７乃至図１０から水素処理しないＴｉＮ
層やＴｉ層表面のアルミニウム合金の粒子の大きさは約
０．２μｍ位で小さい粒子が形成されており、水素処理
したＴｉＮ層やＴｉ層の表面のアルミニウム合金の粒子
の大きさは約０．５μｍ乃至約１μｍ位の比較的に大き
い粒子が形成されることが分かる。これは水素処理した
下支膜上には水素処理しない従来の下支膜上でより大き
い金属粒子が形成されることを示す。従って、Dipankar
等の論文で分かるように、下支膜を水素処理すれば、配
線層の段差塗布性が向上される。
層やＴｉ層表面のアルミニウム合金の粒子の大きさは約
０．２μｍ位で小さい粒子が形成されており、水素処理
したＴｉＮ層やＴｉ層の表面のアルミニウム合金の粒子
の大きさは約０．５μｍ乃至約１μｍ位の比較的に大き
い粒子が形成されることが分かる。これは水素処理した
下支膜上には水素処理しない従来の下支膜上でより大き
い金属粒子が形成されることを示す。従って、Dipankar
等の論文で分かるように、下支膜を水素処理すれば、配
線層の段差塗布性が向上される。
【００７１】第１導電層上に反射防止膜を形成した後、
通常の写真蝕刻工程により第１導電層をパタニングして
半導体装置の配線層が形成できる。
通常の写真蝕刻工程により第１導電層をパタニングして
半導体装置の配線層が形成できる。
【００７２】望ましくは、第１導電層はC.S.Parkの方法
により、真空を破らず熱処理し第１導電層の粒子を移動
させ得る。第１導電層を真空で形成した後、前記第１導
電層を真空を破らず熱処理する。熱処理は１０ｍＴｏｒ
ｒ以下の不活性ガス雰囲気で装置内の真空度は５×１０
-7Ｔｏｒｒ以下の真空で０．８Ｔｍ以上Ｔｍ（Ｔｍは第
１導電物質の溶融点である）、望ましくは５００〜５５
０℃の温度でガス伝導法或いはＲＴＡ法により半導体基
板を加熱して遂行する。前記熱処理はアルゴンガス伝導
法を使用し１分以上、望ましくは１〜５分間遂行する。
ＲＴＡ装置を使用する場合には２０〜３０秒の間数次反
復したり２分位金属層を熱処理する。その他にランピン
グ加熱法のような熱処理方法を使用することもできる。
これら熱処理方法は単独又は組合して使用できる。前記
熱処理は不活性ガス（Ｎ2 、Ａｒ）や還元性ガスＨ2 の
雰囲気下で遂行することもできる。
により、真空を破らず熱処理し第１導電層の粒子を移動
させ得る。第１導電層を真空で形成した後、前記第１導
電層を真空を破らず熱処理する。熱処理は１０ｍＴｏｒ
ｒ以下の不活性ガス雰囲気で装置内の真空度は５×１０
-7Ｔｏｒｒ以下の真空で０．８Ｔｍ以上Ｔｍ（Ｔｍは第
１導電物質の溶融点である）、望ましくは５００〜５５
０℃の温度でガス伝導法或いはＲＴＡ法により半導体基
板を加熱して遂行する。前記熱処理はアルゴンガス伝導
法を使用し１分以上、望ましくは１〜５分間遂行する。
ＲＴＡ装置を使用する場合には２０〜３０秒の間数次反
復したり２分位金属層を熱処理する。その他にランピン
グ加熱法のような熱処理方法を使用することもできる。
これら熱処理方法は単独又は組合して使用できる。前記
熱処理は不活性ガス（Ｎ2 、Ａｒ）や還元性ガスＨ2 の
雰囲気下で遂行することもできる。
【００７３】金属層を熱処理すれば、金属原子は表面の
自由エネルギーを減少させるために開口部内に移動し開
口部が金属で埋め立てられる。金属粒子の移動はその表
面の自由エネルギーを減少させ蒸着された金属層の表面
積を減少させ開口部を第１導電物質に完全に埋め立て
る。ここで、水素処理された表面層の一部のチタン原子
が第１導電性物質のアルミニウム或いはアルミニウム合
金と反応し開口部の埋没を向上させる。その結果開口部
は金属で完全に埋没される。開口部の上部に存する金属
層のオーバハング部分がなくなり、開口部の入り口部は
大きくなる。従って、以後に第２金属層を蒸着すれば、
良好な段差塗布性が得られる。
自由エネルギーを減少させるために開口部内に移動し開
口部が金属で埋め立てられる。金属粒子の移動はその表
面の自由エネルギーを減少させ蒸着された金属層の表面
積を減少させ開口部を第１導電物質に完全に埋め立て
る。ここで、水素処理された表面層の一部のチタン原子
が第１導電性物質のアルミニウム或いはアルミニウム合
金と反応し開口部の埋没を向上させる。その結果開口部
は金属で完全に埋没される。開口部の上部に存する金属
層のオーバハング部分がなくなり、開口部の入り口部は
大きくなる。従って、以後に第２金属層を蒸着すれば、
良好な段差塗布性が得られる。
【００７４】前記熱処理の際に真空が破れば、Ａｌ原子
はＡｌ2 Ｏ3 を形成しこれはＡｌ原子が前記温度で開口
部内に移動できなくする。従って、この場合には開口部
が金属で完全に埋め立てられなくて望ましくない。
はＡｌ2 Ｏ3 を形成しこれはＡｌ原子が前記温度で開口
部内に移動できなくする。従って、この場合には開口部
が金属で完全に埋め立てられなくて望ましくない。
【００７５】第１導電層の厚さが配線層の総厚さより小
さい場合には、前記で熱処理された第１導電層上に、第
２導電物質を蒸着し第２導電層が形成できる。第１導電
層の厚さが６００乃至４、８００Åであり、配線層の厚
さが６、０００Åの場合には、第１及び第２導電層の厚
さの和が配線層の厚さと等しくなるよう第２導電層を形
成する。即ち、第２導電層はアルミニウム又はアルミニ
ウム合金のような第３金属を第１導電層形成の際と同一
の方法で５、４００乃至６、０００Åの厚さで蒸着して
形成する。第１導電層がＳｉ成分を含む金属から構成さ
れている場合には、第２導電層は純粋アルミニウム、Ａ
ｌ−Ｃｕ合金或いはＡｌ−Ｔｉ合金のようなＳｉ成分を
含まない金属で構成することが望ましい。
さい場合には、前記で熱処理された第１導電層上に、第
２導電物質を蒸着し第２導電層が形成できる。第１導電
層の厚さが６００乃至４、８００Åであり、配線層の厚
さが６、０００Åの場合には、第１及び第２導電層の厚
さの和が配線層の厚さと等しくなるよう第２導電層を形
成する。即ち、第２導電層はアルミニウム又はアルミニ
ウム合金のような第３金属を第１導電層形成の際と同一
の方法で５、４００乃至６、０００Åの厚さで蒸着して
形成する。第１導電層がＳｉ成分を含む金属から構成さ
れている場合には、第２導電層は純粋アルミニウム、Ａ
ｌ−Ｃｕ合金或いはＡｌ−Ｔｉ合金のようなＳｉ成分を
含まない金属で構成することが望ましい。
【００７６】第２導電層は又第１導電層の熱処理と同一
の方法で熱処理しその表面を平坦化するのが望ましい。
この段階を遂行することにより、金属層の原子を開口部
に移動させ開口部をより完全に埋没させ平坦化した配線
層を生成する。従って、後続くフォトリソグラフィー工
程がより容易で効果的に遂行され得る。
の方法で熱処理しその表面を平坦化するのが望ましい。
この段階を遂行することにより、金属層の原子を開口部
に移動させ開口部をより完全に埋没させ平坦化した配線
層を生成する。従って、後続くフォトリソグラフィー工
程がより容易で効果的に遂行され得る。
【００７７】第１導電層は高温で第１導電物質をスパッ
タリングして形成できる。前記高温はＡｌ−１％Ｓｉ合
金を使用する場合０．８Ｔｍ〜Ｔｍ（Ｔｍは第１導電性
物質の溶融点である）である。下支膜を水素処理した
後、下支膜上に金属を高温で蒸着すれば、蒸着された金
属層は良好な段差塗布性を示す。本発明の実施例を挙げ
て本発明をより具体的に説明するが、本発明はこれに制
限されるものでない。
タリングして形成できる。前記高温はＡｌ−１％Ｓｉ合
金を使用する場合０．８Ｔｍ〜Ｔｍ（Ｔｍは第１導電性
物質の溶融点である）である。下支膜を水素処理した
後、下支膜上に金属を高温で蒸着すれば、蒸着された金
属層は良好な段差塗布性を示す。本発明の実施例を挙げ
て本発明をより具体的に説明するが、本発明はこれに制
限されるものでない。
【００７８】（実施例１）図１５乃至図１７は本発明の
方法による半導体装置の配線層形成方法の第１実施例を
示すための断面図である。
方法による半導体装置の配線層形成方法の第１実施例を
示すための断面図である。
【００７９】図１５は拡散防止膜２５の形成段階を示
す。具体的には。ｎ−形不純物ドーピング領域２２がそ
の表面部分に形成されている半導体基板２１上にボロホ
スホシリケート（ＢＰＳＧ）を使用し約０．８μｍ〜
１．６μｍの厚さで絶縁層２３を形成する。次に、前記
絶縁層２３に半導体基板２１の不純物ドーピング領域２
２の表面一部を露出させる開口部を形成した。開口部は
テーパ状であり、配線層と不純物ドーピング領域を電気
的に接続する大きさが０．７μｍの接触口２４である。
接触口２４の大きさはテーパ状接触口直径の平均値と定
義される。一番大きい直径は約０．５μｍ〜１．０μｍ
であり、一番小さい直径は約０．３μｍ〜０．７μｍで
あった。
す。具体的には。ｎ−形不純物ドーピング領域２２がそ
の表面部分に形成されている半導体基板２１上にボロホ
スホシリケート（ＢＰＳＧ）を使用し約０．８μｍ〜
１．６μｍの厚さで絶縁層２３を形成する。次に、前記
絶縁層２３に半導体基板２１の不純物ドーピング領域２
２の表面一部を露出させる開口部を形成した。開口部は
テーパ状であり、配線層と不純物ドーピング領域を電気
的に接続する大きさが０．７μｍの接触口２４である。
接触口２４の大きさはテーパ状接触口直径の平均値と定
義される。一番大きい直径は約０．５μｍ〜１．０μｍ
であり、一番小さい直径は約０．３μｍ〜０．７μｍで
あった。
【００８０】次に、絶縁層２３の全表面、開口部２４の
内面及び半導体基板２１の露出された表面上に拡散防止
膜２５を形成した。前記拡散防止膜２５では、７ｍＴｏ
ｒｒのアルゴン雰囲気でスパッタリング方法によりチタ
ンＴｉを約１００〜３００Åの厚さで蒸着し第１拡散防
止膜を形成した後、第１拡散防止膜上に窒化チタンナイ
トライドを約３００〜１、５００Åの厚さで蒸着し第２
拡散防止膜を形成し構成された複合層を形成した。ここ
で、ＴｉＮはＤＣマグネトロンスパッタリング室で、反
応性スパッタリング方法により蒸着した。Ａｒ＋Ｎ2 に
対するＮ2 のモル比を４０％に調整し、ＡｒとＮ2 ガス
を真空室に導入した後、４ｍＴｏｒｒでＴｉＮを蒸着し
た。この際、基板の温度はＴｉを蒸着する際やＴｉＮを
蒸着する際両方とも２００℃であった。
内面及び半導体基板２１の露出された表面上に拡散防止
膜２５を形成した。前記拡散防止膜２５では、７ｍＴｏ
ｒｒのアルゴン雰囲気でスパッタリング方法によりチタ
ンＴｉを約１００〜３００Åの厚さで蒸着し第１拡散防
止膜を形成した後、第１拡散防止膜上に窒化チタンナイ
トライドを約３００〜１、５００Åの厚さで蒸着し第２
拡散防止膜を形成し構成された複合層を形成した。ここ
で、ＴｉＮはＤＣマグネトロンスパッタリング室で、反
応性スパッタリング方法により蒸着した。Ａｒ＋Ｎ2 に
対するＮ2 のモル比を４０％に調整し、ＡｒとＮ2 ガス
を真空室に導入した後、４ｍＴｏｒｒでＴｉＮを蒸着し
た。この際、基板の温度はＴｉを蒸着する際やＴｉＮを
蒸着する際両方とも２００℃であった。
【００８１】次に、拡散防止膜２５を窒素又はアンモニ
ア雰囲気で約３０〜６０分の間約４５０〜５００℃温度
でアニーリング（即ち、熱処理）して障壁効果を向上さ
せた。この際、少量の酸素が混入され拡散防止膜２５の
表面に、図７に示したように、（ＴｉＯ、Ｔｉ2 Ｏ3 或
いはＴｉＯ2 より構成された）酸化物層が形成された。
ア雰囲気で約３０〜６０分の間約４５０〜５００℃温度
でアニーリング（即ち、熱処理）して障壁効果を向上さ
せた。この際、少量の酸素が混入され拡散防止膜２５の
表面に、図７に示したように、（ＴｉＯ、Ｔｉ2 Ｏ3 或
いはＴｉＯ2 より構成された）酸化物層が形成された。
【００８２】図１６は前記拡散防止膜２５を水素処理し
水素処理された表面層２６を形成する段階を示す。前記
で得た拡散防止膜２５を水素圧力２．５ｍＴｏｒｒ下
で、水素プラズマを発生するＥＣＲ（Electron Cyclotr
on Resonance）装置を利用してミクロウェーブパワー１
ｋＷ、バイアス電圧０Ｖの状態で、基板２１の温度は２
５℃に保ちながら、１０秒乃至１分間処理した。その結
果、図１０に示した通り、拡散防止膜２５上に形成され
た前記酸化物層上に水素処理された表面層２６が得られ
た。
水素処理された表面層２６を形成する段階を示す。前記
で得た拡散防止膜２５を水素圧力２．５ｍＴｏｒｒ下
で、水素プラズマを発生するＥＣＲ（Electron Cyclotr
on Resonance）装置を利用してミクロウェーブパワー１
ｋＷ、バイアス電圧０Ｖの状態で、基板２１の温度は２
５℃に保ちながら、１０秒乃至１分間処理した。その結
果、図１０に示した通り、拡散防止膜２５上に形成され
た前記酸化物層上に水素処理された表面層２６が得られ
た。
【００８３】図１７は第１導電層２７を形成する段階を
示す。図１６の段階後、真空を破らず、前記水素処理さ
れた表面層２６（拡散障壁）上に第１導電層２７を形成
した。
示す。図１６の段階後、真空を破らず、前記水素処理さ
れた表面層２６（拡散障壁）上に第１導電層２７を形成
した。
【００８４】第１導電層２７は真空中低温でＡｌ−０．
５％Ｃｕ−１％Ｓｉ合金を６、０００Å位の厚さで蒸着
して形成した。アルミニウム合金は１５０℃以下の低温
でスパッタリング方法により蒸着された。蒸着は４ｍＴ
ｏｒｒ以下のＡｒ雰囲気でスパッタリング方法により１
２０Å／ｓｅｃの速度で蒸着した。この際、基板にバイ
アス電圧を−２０Ｖ乃至−２００Ｖを加えた。
５％Ｃｕ−１％Ｓｉ合金を６、０００Å位の厚さで蒸着
して形成した。アルミニウム合金は１５０℃以下の低温
でスパッタリング方法により蒸着された。蒸着は４ｍＴ
ｏｒｒ以下のＡｒ雰囲気でスパッタリング方法により１
２０Å／ｓｅｃの速度で蒸着した。この際、基板にバイ
アス電圧を−２０Ｖ乃至−２００Ｖを加えた。
【００８５】こうして得た第１導電層２７を電子顕微鏡
で観察したところ、図１２に示した通り約０．５μｍ乃
至１μｍまでの大きいアルミニウム粒子が形成されたこ
とが分かる。
で観察したところ、図１２に示した通り約０．５μｍ乃
至１μｍまでの大きいアルミニウム粒子が形成されたこ
とが分かる。
【００８６】次に、第１導電層２７上に後続くフォトリ
ソグラフィー工程を向上させるためにスパッタリング方
法により窒化チタンを２００〜５００Åの厚さで蒸着し
反射防止膜（図示せず）を形成する。次に、半導体装置
の配線パターンのために所期レジストパターン（図示せ
ず）を反射防止膜上に通常のフォトリソグラフィー工程
により形成し、前記レジストパターンをエッチングマス
クとして使用し反射防止膜、第１導電層２７及び水素処
理された表面層２６を有する拡散防止膜２５を順次的に
エッチングし本発明による配線層を完成する。
ソグラフィー工程を向上させるためにスパッタリング方
法により窒化チタンを２００〜５００Åの厚さで蒸着し
反射防止膜（図示せず）を形成する。次に、半導体装置
の配線パターンのために所期レジストパターン（図示せ
ず）を反射防止膜上に通常のフォトリソグラフィー工程
により形成し、前記レジストパターンをエッチングマス
クとして使用し反射防止膜、第１導電層２７及び水素処
理された表面層２６を有する拡散防止膜２５を順次的に
エッチングし本発明による配線層を完成する。
【００８７】（比較例１）水素処理段階を略したことを
除いては実施例１の場合と同一の方法で遂行し配線層を
得た。
除いては実施例１の場合と同一の方法で遂行し配線層を
得た。
【００８８】得た第１導電層を電子顕微鏡で観察したと
ころ、図１１に示した通り０．２μｍ大きさの小さいア
ルミニウム粒子が形成されたことが分かった。
ころ、図１１に示した通り０．２μｍ大きさの小さいア
ルミニウム粒子が形成されたことが分かった。
【００８９】実施例１及び比較例１により得た配線層を
窒素雰囲気下で１２時間の間４５０℃でシンタリングし
た後、接触口での接合漏洩電流を測定した。図３０は実
施例１及び比較例１により得た配線層の接触口で測定し
た接合漏洩電流を示すグラフである。
窒素雰囲気下で１２時間の間４５０℃でシンタリングし
た後、接触口での接合漏洩電流を測定した。図３０は実
施例１及び比較例１により得た配線層の接触口で測定し
た接合漏洩電流を示すグラフである。
【００９０】図３０で、グラフＡは比較例１から得た１
０、０００個の接触口での接合漏洩電流を測定して得た
ものであり、グラフＢは実施例１から得た１０、０００
個の接触口での接合漏洩電流を測定して得たものであ
る。
０、０００個の接触口での接合漏洩電流を測定して得た
ものであり、グラフＢは実施例１から得た１０、０００
個の接触口での接合漏洩電流を測定して得たものであ
る。
【００９１】同図から、本発明の方法により得た配線層
は拡散防止膜の表面上に酸化物層が残留するので、従来
の方法の場合と類似した接合漏洩電流を保つことが分か
った。従って、本発明による拡散防止膜の障壁効果は従
来の方法による拡散防止膜の障壁効果と同一である。
は拡散防止膜の表面上に酸化物層が残留するので、従来
の方法の場合と類似した接合漏洩電流を保つことが分か
った。従って、本発明による拡散防止膜の障壁効果は従
来の方法による拡散防止膜の障壁効果と同一である。
【００９２】一方、本発明の実施例１によれば、下支膜
を水素処理し蒸着された金属層と下支膜間の濡れ性を向
上させた。向上された濡れ性を有する下支膜の水素処理
された表面層上にアルミニウム合金が蒸着されたので、
図１２に示した通り比較例１に比べ蒸着された金属層の
大きい粒子が形成された。従って、本発明の金属層の段
差塗布性は著しく向上され配線層の信頼性を向上された
ことが分かる。
を水素処理し蒸着された金属層と下支膜間の濡れ性を向
上させた。向上された濡れ性を有する下支膜の水素処理
された表面層上にアルミニウム合金が蒸着されたので、
図１２に示した通り比較例１に比べ蒸着された金属層の
大きい粒子が形成された。従って、本発明の金属層の段
差塗布性は著しく向上され配線層の信頼性を向上された
ことが分かる。
【００９３】（実施例２）図１８乃至図２０は本発明に
よる配線層形成方法の第２実施例を示すための断面図で
ある。
よる配線層形成方法の第２実施例を示すための断面図で
ある。
【００９４】本実施例では、実施例１の場合と同一の方
法で配線層所定厚さの１０乃至８０％の厚さを持つよう
第１導電層を形成し、第１導電層を前記C.S.Parkの方法
により熱処理し接触口を第１導電層の物質で埋め立て
た。次に、前記熱処理された第１導電層上に第２導電層
を形成した。図１８乃至図２０で、参照番号は実施例１
の場合と同一の部材を示す。
法で配線層所定厚さの１０乃至８０％の厚さを持つよう
第１導電層を形成し、第１導電層を前記C.S.Parkの方法
により熱処理し接触口を第１導電層の物質で埋め立て
た。次に、前記熱処理された第１導電層上に第２導電層
を形成した。図１８乃至図２０で、参照番号は実施例１
の場合と同一の部材を示す。
【００９５】図１８は第１導電層の物質で接触口２４を
埋め立てる段階を示す。より具体的に、前記実施例１の
場合と同一の方法で図１７で厚さ６００乃至４、８００
Åの第１導電層２７を形成した後、半導体ウェハーを真
空ブレーキなく他の室（図示せず）に入れ、アルゴン伝
導法を利用して第１導電層を約５００〜５５０℃で約１
〜５分間熱処理し、アルミニウム合金の粒子を接触口２
４内に移動させた。
埋め立てる段階を示す。より具体的に、前記実施例１の
場合と同一の方法で図１７で厚さ６００乃至４、８００
Åの第１導電層２７を形成した後、半導体ウェハーを真
空ブレーキなく他の室（図示せず）に入れ、アルゴン伝
導法を利用して第１導電層を約５００〜５５０℃で約１
〜５分間熱処理し、アルミニウム合金の粒子を接触口２
４内に移動させた。
【００９６】その結果、図１８に示したように、接触口
２４は第１導電層物質で完全に埋め立てられた。この
際、水素処理された表面層２６のチタン原子の一部はア
ルミニウムと反応し前記第１導電層２７の埋没を向上さ
せた。第１導電層２７を熱処理した後、接触口の埋立状
態を観察したところ、観測された全ての接触口が第１導
電層物質で埋め立てられた。図１８で、参照番号２８は
開口部を完全に埋め立てる第１金属層を表す。
２４は第１導電層物質で完全に埋め立てられた。この
際、水素処理された表面層２６のチタン原子の一部はア
ルミニウムと反応し前記第１導電層２７の埋没を向上さ
せた。第１導電層２７を熱処理した後、接触口の埋立状
態を観察したところ、観測された全ての接触口が第１導
電層物質で埋め立てられた。図１８で、参照番号２８は
開口部を完全に埋め立てる第１金属層を表す。
【００９７】図１９は前記で熱処理された第１導電層２
８上に第２導電層２９を形成する段階を示す。より具体
的に、３５０℃以下の温度で真空を破らず、スパッタリ
ング方法により金属を蒸着し配線層が所期の厚さを持つ
よう第２金属層を形成する。第２導電層２９は１、２０
０〜５、４００の厚さで、Ａｌ−Ｃｕ合金（Al-0.5%Cu
合金）を蒸着して形成した。
８上に第２導電層２９を形成する段階を示す。より具体
的に、３５０℃以下の温度で真空を破らず、スパッタリ
ング方法により金属を蒸着し配線層が所期の厚さを持つ
よう第２金属層を形成する。第２導電層２９は１、２０
０〜５、４００の厚さで、Ａｌ−Ｃｕ合金（Al-0.5%Cu
合金）を蒸着して形成した。
【００９８】図２０は第２金属層２９を熱処理し配線層
の表面を平坦化する段階を示す。参照番号３０は熱処理
された第２金属層を示す。この段階は真空を破らず第１
導電層の場合と同一の方法で遂行した。
の表面を平坦化する段階を示す。参照番号３０は熱処理
された第２金属層を示す。この段階は真空を破らず第１
導電層の場合と同一の方法で遂行した。
【００９９】この段階を遂行することにより第２金属層
の原子を接触口２４に移動させ接触口２４をより完全に
埋め立てることによって平坦化した配線層を生成する。
従って、後続くフォトリソグラフィー工程がより容易で
効果的に遂行され得た。
の原子を接触口２４に移動させ接触口２４をより完全に
埋め立てることによって平坦化した配線層を生成する。
従って、後続くフォトリソグラフィー工程がより容易で
効果的に遂行され得た。
【０１００】次に、後続くフォトリソグラフィー工程を
向上させるために熱処理された第２導電層２９の表面上
にスパッタリング方法により窒化チタンを２００〜５０
０Åの厚さで蒸着し反射防止膜（図示せず）を形成した
後、半導体装置の配線パターンのために所期レジストパ
ターン（図示せず）を反射防止膜上に通常のフォトリソ
グラフィー工程により形成し、前記レジストパターンを
エッチングマスクとして使用し反射防止膜、平坦化した
第２導電層３０及び第１導電層２８及び表面に水素処理
層２６を有する拡散防止膜２５を順次的にエッチングし
て本発明による配線層を完成した。
向上させるために熱処理された第２導電層２９の表面上
にスパッタリング方法により窒化チタンを２００〜５０
０Åの厚さで蒸着し反射防止膜（図示せず）を形成した
後、半導体装置の配線パターンのために所期レジストパ
ターン（図示せず）を反射防止膜上に通常のフォトリソ
グラフィー工程により形成し、前記レジストパターンを
エッチングマスクとして使用し反射防止膜、平坦化した
第２導電層３０及び第１導電層２８及び表面に水素処理
層２６を有する拡散防止膜２５を順次的にエッチングし
て本発明による配線層を完成した。
【０１０１】（比較例２）水素処理段階を略することを
除いては実施例２の場合と同一の方法で金属配線層を形
成した。
除いては実施例２の場合と同一の方法で金属配線層を形
成した。
【０１０２】前記得た第１導電層を電子顕微鏡で観察し
たところ、図１１に示した通り０．２μｍの大きさの小
さいアルミニウム粒子が形成されたことが分かった。第
１導電層を熱処理した後、接触口の埋立状態を観察した
ところ、約７０％の接触口で完全な埋立が得られた。
たところ、図１１に示した通り０．２μｍの大きさの小
さいアルミニウム粒子が形成されたことが分かった。第
１導電層を熱処理した後、接触口の埋立状態を観察した
ところ、約７０％の接触口で完全な埋立が得られた。
【０１０３】（実施例３）図２１乃至図２３は本発明の
方法による半導体装置の配線層形成方法の第３実施例を
示す。
方法による半導体装置の配線層形成方法の第３実施例を
示す。
【０１０４】図２１は開口部の接触口４４を形成する段
階を示す。より具体的には不純物ドーピング領域４２の
形成された半導体基板４１上にＢＰＳＧを使用し厚さ
０．８〜１．５μｍの絶縁層４３を形成した後、上部に
段差部の形成されている０．７μｍの大きさの接触口を
形成し前記半導体基板４１の不純物ドーピング領域４２
の表面部分を露出させた。次に、半導体基板を洗浄し
た。
階を示す。より具体的には不純物ドーピング領域４２の
形成された半導体基板４１上にＢＰＳＧを使用し厚さ
０．８〜１．５μｍの絶縁層４３を形成した後、上部に
段差部の形成されている０．７μｍの大きさの接触口を
形成し前記半導体基板４１の不純物ドーピング領域４２
の表面部分を露出させた。次に、半導体基板を洗浄し
た。
【０１０５】図２２は拡散防止膜４５及び水素処理され
た表面層４６を形成する段階を示す。前記接触口４４を
形成した後、実施例１の場合と同一の方法でＴｉからな
る第１拡散防止膜とＴｉＮからなる第２拡散防止膜４５
を形成した後水素処理し水素処理層４６を形成した。
た表面層４６を形成する段階を示す。前記接触口４４を
形成した後、実施例１の場合と同一の方法でＴｉからな
る第１拡散防止膜とＴｉＮからなる第２拡散防止膜４５
を形成した後水素処理し水素処理層４６を形成した。
【０１０６】図２３は第１導電層４７の形成段階を示
す。具体的には前記水素処理段階の後真空を破らずＡｌ
−Ｓｉ−Ｃｕ合金（Al-1%Si-0.5%Cu合金）を半導体基板
４１の温度を約０．８Ｔｍ乃至Ｔｍ（ＴｍはＡｌ−Ｓｉ
−Ｃｕ合金の溶融点である）の温度で保ちながらスパッ
タリング方法により約４、８００Å以下の厚さで蒸着さ
せ第１導電層４７を形成した。
す。具体的には前記水素処理段階の後真空を破らずＡｌ
−Ｓｉ−Ｃｕ合金（Al-1%Si-0.5%Cu合金）を半導体基板
４１の温度を約０．８Ｔｍ乃至Ｔｍ（ＴｍはＡｌ−Ｓｉ
−Ｃｕ合金の溶融点である）の温度で保ちながらスパッ
タリング方法により約４、８００Å以下の厚さで蒸着さ
せ第１導電層４７を形成した。
【０１０７】次に実施例２の場合と同一の方法で第２金
属層形成段階、反射防止膜形成段階及び金属配線層形成
のためのリソグラフィー工程を経て本発明の配線層を得
た。
属層形成段階、反射防止膜形成段階及び金属配線層形成
のためのリソグラフィー工程を経て本発明の配線層を得
た。
【０１０８】前記第１導電層４７の形成の際に、前記蒸
着された金属層と拡散防止膜４６間の濡れ性が向上され
（図１２に示したような）大きい粒子が形成され、第１
導電性４７の原子が接触口４４内に移動した。顕微鏡で
ボイド形成を観察したところ、接触口４４でのボイド形
成が見えず、前記接触口４４は第１導電層４７を構成す
る物質で完全に埋め立てられていた。
着された金属層と拡散防止膜４６間の濡れ性が向上され
（図１２に示したような）大きい粒子が形成され、第１
導電性４７の原子が接触口４４内に移動した。顕微鏡で
ボイド形成を観察したところ、接触口４４でのボイド形
成が見えず、前記接触口４４は第１導電層４７を構成す
る物質で完全に埋め立てられていた。
【０１０９】ここで、第１導電層４７を前記実施例１の
場合のように１５０℃以下の温度で第１金属を３、００
０Å以下の厚さで蒸着した後、０．８Ｔｍ乃至Ｔｍの温
度で第２金属を残りの厚さで更に蒸着し前述した４、８
００Åの厚さを持つよう形成した場合にも接触口４４で
のボイド形成は見えなかった。
場合のように１５０℃以下の温度で第１金属を３、００
０Å以下の厚さで蒸着した後、０．８Ｔｍ乃至Ｔｍの温
度で第２金属を残りの厚さで更に蒸着し前述した４、８
００Åの厚さを持つよう形成した場合にも接触口４４で
のボイド形成は見えなかった。
【０１１０】（実施例４）図２４及び図２５は本発明に
よる配線層形成方法の第４実施例を示す。
よる配線層形成方法の第４実施例を示す。
【０１１１】図２４は絶縁膜６８に開口部のブァイアホ
ール６９を形成する段階を示す。より具体的にはその表
面部分に不純物ドーピング領域６２の形成された半導体
基板６１上にＢＰＳＧを使用し厚さ０．８〜１．５μｍ
の絶縁層６３を形成した後、下部配線層６６と半導体基
板６１の不純物ドーピング領域６２と電気的接触のため
の０．７μｍ大きさの接触口６４を形成し不純物ドーピ
ング領域６２の表面部分を露出させた。次に、前記実施
例２の方法により拡散防止膜６５、下部配線層６６及び
反射防止膜６７を形成した。次に、ＳｉＯ2 から構成さ
れた層間絶縁膜６８を前記下部配線層６６上に形成し、
前記層間絶縁膜６８に下部配線層６６と上部配線層を電
気的に接続するための１．０μｍ大きさのブァイアホー
ル６９を形成した。
ール６９を形成する段階を示す。より具体的にはその表
面部分に不純物ドーピング領域６２の形成された半導体
基板６１上にＢＰＳＧを使用し厚さ０．８〜１．５μｍ
の絶縁層６３を形成した後、下部配線層６６と半導体基
板６１の不純物ドーピング領域６２と電気的接触のため
の０．７μｍ大きさの接触口６４を形成し不純物ドーピ
ング領域６２の表面部分を露出させた。次に、前記実施
例２の方法により拡散防止膜６５、下部配線層６６及び
反射防止膜６７を形成した。次に、ＳｉＯ2 から構成さ
れた層間絶縁膜６８を前記下部配線層６６上に形成し、
前記層間絶縁膜６８に下部配線層６６と上部配線層を電
気的に接続するための１．０μｍ大きさのブァイアホー
ル６９を形成した。
【０１１２】図２５は層間絶縁膜６８の水素処理及び上
部配線層７１の形成段階を示す。前記ブァイアホール６
９を形成した後、実施例１の場合と同一の方法で、前記
層間絶縁膜６８を水素処理し層間絶縁膜６８の表面部分
及びブァイアホール６９の内面上に、水素処理された表
面層７０を形成した。
部配線層７１の形成段階を示す。前記ブァイアホール６
９を形成した後、実施例１の場合と同一の方法で、前記
層間絶縁膜６８を水素処理し層間絶縁膜６８の表面部分
及びブァイアホール６９の内面上に、水素処理された表
面層７０を形成した。
【０１１３】次に、前記水素処理段階の後真空を破ら
ず、Ａｌ−Ｓｉ−Ｃｕ合金をスパッタリング方法により
約８、０００Åの厚さで蒸着させ上部金属層７１を形成
した。アルミニウム合金は３５０℃以下の温度で１５０
Å／ｓｅｃ以下の蒸着速度で蒸着した。
ず、Ａｌ−Ｓｉ−Ｃｕ合金をスパッタリング方法により
約８、０００Åの厚さで蒸着させ上部金属層７１を形成
した。アルミニウム合金は３５０℃以下の温度で１５０
Å／ｓｅｃ以下の蒸着速度で蒸着した。
【０１１４】次に、実施例１の場合と同一の方法で、反
射防止膜を形成した後、上部配線層の形成のためのリソ
グラフィー段階を経て半導体装置の上部配線層を完成し
た。
射防止膜を形成した後、上部配線層の形成のためのリソ
グラフィー段階を経て半導体装置の上部配線層を完成し
た。
【０１１５】上部配線層を形成する前に拡散防止膜を形
成していない場合には、配線層の下支膜（層間絶縁膜６
８の表面）はＳｉＯ2 よりなり、金属層をスパッリング
する方法で形成する場合に、蒸着された金属層と絶縁層
間の濡れ性が不良であって、ブァイアホール（特にブァ
イアホールの側壁で）の金属層の段差塗布性は不良にな
る。
成していない場合には、配線層の下支膜（層間絶縁膜６
８の表面）はＳｉＯ2 よりなり、金属層をスパッリング
する方法で形成する場合に、蒸着された金属層と絶縁層
間の濡れ性が不良であって、ブァイアホール（特にブァ
イアホールの側壁で）の金属層の段差塗布性は不良にな
る。
【０１１６】図２６は図２４に示したようなブァイアホ
ールを有する層間絶縁膜６８に金属を蒸着した場合に蒸
着された金属層の不良な段差塗布性を示す断面図であ
る。同図で、蒸着された金属層７１′の不良な段差塗布
性によりブァイアホール６９の側壁上に蒸着された金属
層７１′の断線が起こることが分かる。
ールを有する層間絶縁膜６８に金属を蒸着した場合に蒸
着された金属層の不良な段差塗布性を示す断面図であ
る。同図で、蒸着された金属層７１′の不良な段差塗布
性によりブァイアホール６９の側壁上に蒸着された金属
層７１′の断線が起こることが分かる。
【０１１７】一方、実施例４では、ブァイアホール６９
を含む層間絶縁膜６８を水素プラズマ又は水素ラジカル
に露出させ層間絶縁膜６８の表面及びブァイアホール６
９の内面に水素処理された表面層７０が形成されてい
る。従って、蒸着された金属層と層間絶縁膜間の濡れ性
が向上された。
を含む層間絶縁膜６８を水素プラズマ又は水素ラジカル
に露出させ層間絶縁膜６８の表面及びブァイアホール６
９の内面に水素処理された表面層７０が形成されてい
る。従って、蒸着された金属層と層間絶縁膜間の濡れ性
が向上された。
【０１１８】得た上部金属層７１を顕微鏡で観察し、図
１２及び図１４に示した通りの、金属層の大きい粒子が
形成されたことが分かる。これからブァイアホールに対
する金属層の段差塗布性が向上されたことが分かった。
その結果、上部配線層の信頼性が向上され得た。
１２及び図１４に示した通りの、金属層の大きい粒子が
形成されたことが分かる。これからブァイアホールに対
する金属層の段差塗布性が向上されたことが分かった。
その結果、上部配線層の信頼性が向上され得た。
【０１１９】又、ブァイアホールにより大気に露出され
形成された下部配線層の表面に存する金属酸化物も又前
記水素処理工程の際に取り除かれた。このような金属酸
化物はアルゴンＲＦエッチング方法や、アルゴンＥＣＲ
エッチング方法によっても取り除くことができる。
形成された下部配線層の表面に存する金属酸化物も又前
記水素処理工程の際に取り除かれた。このような金属酸
化物はアルゴンＲＦエッチング方法や、アルゴンＥＣＲ
エッチング方法によっても取り除くことができる。
【０１２０】（実施例５）図２７乃至図２９は本発明に
よる配線層形成方法の第５実施例を示すための断面図で
ある。
よる配線層形成方法の第５実施例を示すための断面図で
ある。
【０１２１】図２７は第１導電層の形成段階を示す。具
体的には実施例４の図２４に示したようなブァイアホー
ル６９を有する層間絶縁膜６８を形成した後、実施例１
の場合と同一の方法で水素処理段階を遂行した。次に、
実施例１と同一の方法でスパッタリング方法により１５
０℃以下の低温で、アルミニウム合金を蒸着し第１導電
層７２を形成した。ここで、第１導電層は配線層所期厚
さの１０乃至８０％の厚さを持つよう形成し、蒸着段階
の中に半導体基板６１に−２０乃至−２００Ｖのバイア
ス電圧を加えた。蒸着は１００Å／ｓｅｃの速度で、４
ｍＴｏｒｒのアルゴン雰囲気下で遂行した。
体的には実施例４の図２４に示したようなブァイアホー
ル６９を有する層間絶縁膜６８を形成した後、実施例１
の場合と同一の方法で水素処理段階を遂行した。次に、
実施例１と同一の方法でスパッタリング方法により１５
０℃以下の低温で、アルミニウム合金を蒸着し第１導電
層７２を形成した。ここで、第１導電層は配線層所期厚
さの１０乃至８０％の厚さを持つよう形成し、蒸着段階
の中に半導体基板６１に−２０乃至−２００Ｖのバイア
ス電圧を加えた。蒸着は１００Å／ｓｅｃの速度で、４
ｍＴｏｒｒのアルゴン雰囲気下で遂行した。
【０１２２】図２８は熱処理し第１導電層７２の物質で
ブァイアホール６９を埋め立てる段階を示す。熱処理段
階は実施例２の場合と同一の方法で遂行した。ここで、
参照番号７３は熱処理の後ブァイアホール６９を完全に
埋没する第１導電層を示す。
ブァイアホール６９を埋め立てる段階を示す。熱処理段
階は実施例２の場合と同一の方法で遂行した。ここで、
参照番号７３は熱処理の後ブァイアホール６９を完全に
埋没する第１導電層を示す。
【０１２３】図２９は第２導電層７４を形成する段階を
示す。図２８の段階後、実施例２の場合と同一の方法で
アルミニウム合金を３５０℃以下の温度で、１５０Å／
ｓｅｃの蒸着速度で蒸着し第２導電層を形成した。
示す。図２８の段階後、実施例２の場合と同一の方法で
アルミニウム合金を３５０℃以下の温度で、１５０Å／
ｓｅｃの蒸着速度で蒸着し第２導電層を形成した。
【０１２４】次に実施例１の場合と同一の方法で、反射
防止膜を形成した後、上部配線層形成のためのリソグラ
フィー段階を経て半導体装置の上部配線層を完成した。
防止膜を形成した後、上部配線層形成のためのリソグラ
フィー段階を経て半導体装置の上部配線層を完成した。
【０１２５】第１導電層の熱処理後に、顕微鏡でブァイ
アホール形成を観察したところ、ブァイアホール６９で
のボイド形成は見えず、全てのブァイアホール６９が第
１導電層７２の物質で完全に埋め立てられていた。
アホール形成を観察したところ、ブァイアホール６９で
のボイド形成は見えず、全てのブァイアホール６９が第
１導電層７２の物質で完全に埋め立てられていた。
【０１２６】図２７の水素処理段階の前に拡散防止膜を
形成した場合にも、同一の結果が得られた。
形成した場合にも、同一の結果が得られた。
【０１２７】
【発明の効果】本発明によれば、下支膜を水素処理し蒸
着された金属層と下支膜間の濡れ性を向上させる。向上
された濡れ性を有する下支膜の水素処理された表面層上
に、純粋アルミニウム又はアルミニウム合金を蒸着する
ために、従来の方法に比べ図１２及び図１４に示したよ
うに大きい粒子を有する金属層が形成される。従って、
金属層の段差塗布性が著しく向上され、半導体装置の配
線層の信頼性を向上させる。一方、拡散防止膜の障壁特
性は従来の方法と同一に保たれる。又、（低温で蒸着さ
れた）金属層を溶融点以下の高温で熱処理したり、高温
で金属をスパッタリング方法により蒸着する場合に、金
属層粒子の移動度が増加する。従って、従来の方法やC.
S.Parkの方法に比べ蒸着された金属で接触口やブァイア
ホールのような開口部をより容易に埋め立てられる。
着された金属層と下支膜間の濡れ性を向上させる。向上
された濡れ性を有する下支膜の水素処理された表面層上
に、純粋アルミニウム又はアルミニウム合金を蒸着する
ために、従来の方法に比べ図１２及び図１４に示したよ
うに大きい粒子を有する金属層が形成される。従って、
金属層の段差塗布性が著しく向上され、半導体装置の配
線層の信頼性を向上させる。一方、拡散防止膜の障壁特
性は従来の方法と同一に保たれる。又、（低温で蒸着さ
れた）金属層を溶融点以下の高温で熱処理したり、高温
で金属をスパッタリング方法により蒸着する場合に、金
属層粒子の移動度が増加する。従って、従来の方法やC.
S.Parkの方法に比べ蒸着された金属で接触口やブァイア
ホールのような開口部をより容易に埋め立てられる。
【図１】 ボイド形成を示す従来の方法により得られた
金属配線を有する半導体ウェハーの部分断面図である。
金属配線を有する半導体ウェハーの部分断面図である。
【図２】 従来技術である米国特許出願第07/827,294号
に記された発明による金属配線層形成方法を工程順に示
す図面である。
に記された発明による金属配線層形成方法を工程順に示
す図面である。
【図３】 図２に続く従来技術を工程順に示す図面であ
る。
る。
【図４】 図３に続く従来技術を工程順に示す図面であ
る。
る。
【図５】 ＴｉＮ層蒸着した後とＮ2 雰囲気で、各種温
度でアニーリングした後、ＸＰＳを使用しＴｉＮ層の表
面から得たスペクトルを示す。図５で、横軸は分子の結
合エネルギーｅＶを示し、縦軸は単位エネルギー当たり
電子の数を示す。
度でアニーリングした後、ＸＰＳを使用しＴｉＮ層の表
面から得たスペクトルを示す。図５で、横軸は分子の結
合エネルギーｅＶを示し、縦軸は単位エネルギー当たり
電子の数を示す。
【図６】 Ｔｉ層とＴｉＮ層より構成された拡散防止膜
とＴｉＮ層上に形成された酸化物層を示す断面図であ
る。
とＴｉＮ層上に形成された酸化物層を示す断面図であ
る。
【図７】 図６の拡散防止膜を形成した後、Ｎ2 アニー
リングして障壁特性を向上させて得た拡散防止膜を示す
断面図である。
リングして障壁特性を向上させて得た拡散防止膜を示す
断面図である。
【図８】 窒素雰囲気下でアニーリングした拡散防止膜
上に、高温で金属層を蒸着する場合のボイド形成を示
す。
上に、高温で金属層を蒸着する場合のボイド形成を示
す。
【図９】 窒素雰囲気下でアニーリングした拡散防止膜
上に、低温で金属を蒸着し金属層を形成した後、（溶融
点以下の高温で）熱処理する場合の断線１３形成を示
す。
上に、低温で金属を蒸着し金属層を形成した後、（溶融
点以下の高温で）熱処理する場合の断線１３形成を示
す。
【図１０】 図７に示した拡散防止膜を水素処理した後
の拡散防止膜の断面図を示す。
の拡散防止膜の断面図を示す。
【図１１】 拡散防止膜上に形成された薄膜表面の写真
である。（大気露出された（ＴｉＮから構成された）拡
散防止膜上にＡｌ−１％Ｓｉ−０．５％Ｃｕを６、００
０Åの厚さで蒸着して得た金属層（薄膜）表面のＳＥＭ
写真である。）
である。（大気露出された（ＴｉＮから構成された）拡
散防止膜上にＡｌ−１％Ｓｉ−０．５％Ｃｕを６、００
０Åの厚さで蒸着して得た金属層（薄膜）表面のＳＥＭ
写真である。）
【図１２】 拡散防止膜上に形成された薄膜表面の写真
である。（拡散防止膜のＴｉＮ層を形成した後、ＴｉＮ
層をＮ2 雰囲気で３０分間アニーリングした後ＥＣＲ励
起水素プラズマに露出させ水素処理した後真空を破ら
ず、水素処理したＴｉＮ層上にＡｌ−１％Ｓｉ−０．５
％Ｃｕを６、０００Åの厚さで蒸着して得た金属層（薄
膜）表面のＳＥＭ写真である。）
である。（拡散防止膜のＴｉＮ層を形成した後、ＴｉＮ
層をＮ2 雰囲気で３０分間アニーリングした後ＥＣＲ励
起水素プラズマに露出させ水素処理した後真空を破ら
ず、水素処理したＴｉＮ層上にＡｌ−１％Ｓｉ−０．５
％Ｃｕを６、０００Åの厚さで蒸着して得た金属層（薄
膜）表面のＳＥＭ写真である。）
【図１３】 拡散防止膜上に形成された薄膜表面の写真
である。（大気に露出された（Ｔｉから構成された）拡
散防止膜上にＡｌ−１％Ｓｉ−０．５％Ｃｕを６、００
０Åの厚さで蒸着して得た金属層（薄膜）表面のＳＥＭ
写真である。）
である。（大気に露出された（Ｔｉから構成された）拡
散防止膜上にＡｌ−１％Ｓｉ−０．５％Ｃｕを６、００
０Åの厚さで蒸着して得た金属層（薄膜）表面のＳＥＭ
写真である。）
【図１４】 拡散防止膜上に形成された薄膜表面の写真
である。（拡散防止膜のＴｉ層を形成した後、Ｔｉ層を
Ｎ2 雰囲気で３０分間アニーリングした後ＥＣＲ励起水
素プラズマに露出させ水素処理した後真空を破らず、水
素処理したＴｉ層上にＡｌ−１％Ｓｉ−０．５％Ｃｕを
６、０００Åの厚さで蒸着して得た金属層（薄膜）表面
のＳＥＭ写真である。）
である。（拡散防止膜のＴｉ層を形成した後、Ｔｉ層を
Ｎ2 雰囲気で３０分間アニーリングした後ＥＣＲ励起水
素プラズマに露出させ水素処理した後真空を破らず、水
素処理したＴｉ層上にＡｌ−１％Ｓｉ−０．５％Ｃｕを
６、０００Åの厚さで蒸着して得た金属層（薄膜）表面
のＳＥＭ写真である。）
【図１５】 図１５は本発明の方法による半導体装置の
配線層形成方法の第１実施例を工程順に示すための断面
図である。
配線層形成方法の第１実施例を工程順に示すための断面
図である。
【図１６】 第１実施例を工程順に示すための図１５に
続く断面図である。
続く断面図である。
【図１７】 第１実施例を工程順に示すための図１６に
続く断面図である。
続く断面図である。
【図１８】 本発明による配線層形成方法の第２実施例
を工程順に示すための断面図である。
を工程順に示すための断面図である。
【図１９】 第２実施例を工程順に示すための図１８に
続く断面図である。
続く断面図である。
【図２０】 第２実施例を工程順に示すための図１９に
続く断面図である。
続く断面図である。
【図２１】 本発明による配線層形成方法の第３実施例
を工程順に示すための断面図である。
を工程順に示すための断面図である。
【図２２】 第３実施例を工程順に示すための図２１に
続く断面図である。
続く断面図である。
【図２３】 第３実施例を工程順に示すための図２２に
続く断面図である。
続く断面図である。
【図２４】 本発明による配線層形成方法の第４実施例
を工程順に示すための断面図である。
を工程順に示すための断面図である。
【図２５】 第４実施例を工程順に示すための図２４に
続く断面図である。
続く断面図である。
【図２６】 図２４に示したようなブァイアホールを有
する層間絶縁膜に金属を蒸着した場合に蒸着された金属
層の不良な段差塗布性を示す断面図である。
する層間絶縁膜に金属を蒸着した場合に蒸着された金属
層の不良な段差塗布性を示す断面図である。
【図２７】 本発明による配線層形成方法の第５実施例
を工程順に示すための断面図である。
を工程順に示すための断面図である。
【図２８】 第５実施例を工程順に示すための図２７に
続く断面図である。
続く断面図である。
【図２９】 第４実施例を工程順に示すための図２８に
続く断面図である。
続く断面図である。
【図３０】 実施例１及び比較例１により得た配線層の
接触口で測定した接合漏洩電流を示すグラフである。
接触口で測定した接合漏洩電流を示すグラフである。
１、２１、４１、６１…基板、 ２、２４、４４…接触口、 ３、２２、４２、６２…不純物ドーピング領域、 ５、２３、４３、６３…絶縁層、 ７、２５、４５…拡散防止膜、 ２６、４６、７０…水素処理された表面層、 ２７、２８、４７、７２…第１導電層、 ２９、３０、７４…第２導電層、 ６６…下部配線層、 ６８…層間絶縁膜、 ６９…ブァイアホール、 ７１…上部配線層。
Claims (24)
- 【請求項１】 半導体基板上に配線層の下支膜を形成
し、前記下支膜の表面を水素処理し前記下支膜の表面部
分を水素終端させた後、前記下支膜上に第１導電物質を
蒸着し配線層を形成することを特徴とする半導体装置の
配線層形成方法。 - 【請求項２】 前記下支膜が開口部を含む絶縁膜である
ことを特徴とする請求項１記載の半導体装置の配線層形
成方法。 - 【請求項３】 前記絶縁膜を形成する前に下部配線層を
形成する段階を更に含むことを特徴とする請求項２記載
の半導体装置の配線層形成方法。 - 【請求項４】 前記下支膜が拡散防止膜であることを特
徴とする請求項１記載の半導体装置の配線層形成方法。 - 【請求項５】 前記半導体基板上に下部構造物の表面を
露出させる開口部を含む絶縁膜を形成する段階を更に含
むことを特徴とする請求項４記載の半導体装置の配線層
形成方法。 - 【請求項６】 前記拡散防止膜は前記絶縁膜、前記開口
部の内面及び前記開口部により露出された前記下部構造
物の表面上に形成することを特徴とする請求項５記載の
半導体装置の配線層形成方法。 - 【請求項７】 前記下部構造物が半導体基板であり、前
記開口部は上部導電層と前記半導体基板の不純物のドー
ピングされた領域を電気的に接続させるための接触口で
あることを特徴とする請求項６記載の半導体装置の配線
層形成方法。 - 【請求項８】 前記下部構造物が下部配線層であり、前
記開口部は上部導電層と前記下部配線層を電気的に接続
させるためのブァイアホールであることを特徴とする請
求項６記載の半導体装置の配線層形成方法。 - 【請求項９】 前記拡散防止膜は遷移金属、遷移金属合
金及び遷移金属化合物から構成された群から選択された
いずれか一つ以上よりなることを特徴とする請求項４記
載の半導体装置の配線層形成方法。 - 【請求項１０】 前記拡散防止膜は遷移金属から構成さ
れた第１拡散防止膜と前記第１拡散防止膜上に形成され
た遷移金属化合物又は遷移金属合金から構成された第２
拡散防止膜より構成されることを特徴とする請求項４記
載の半導体装置の配線層形成方法。 - 【請求項１１】 前記水素工程は水素プラズマに前記拡
散防止膜を露出させ施すことを特徴とする請求項１記載
の半導体装置の配線層形成方法。 - 【請求項１２】 前記第１導電層は第１金属を低温で蒸
着し形成することを特徴とする請求項１記載の半導体装
置の配線層形成方法。 - 【請求項１３】 前記方法は、前記第１導電層を形成し
た後、真空を破らず第１導電層を熱処理し第１導電層の
粒子を移動させる段階を更に含むことを特徴とする請求
項１２記載の半導体装置の配線層形成方法。 - 【請求項１４】 前記第１導電層の熱処理工程は０．８
Ｔｍ〜Ｔｍ（Ｔｍは前記第１導電性物質の溶融点であ
る）の温度で１分以上施すことを特徴とする請求項１３
記載の半導体装置の配線層形成方法。 - 【請求項１５】 前記第１導電層は連続的にシリコン
（Ｓｉ）を含む第１金属を蒸着し第１金属層を形成し、
シリコン（Ｓｉ）を含まない第２金属を蒸着し第２金属
層を形成して得た複合層であることを特徴とする請求項
１記載の半導体装置の配線層形成方法。 - 【請求項１６】 前記第１金属及び第２金属は真空中、
低温で蒸着することを特徴とする請求項１５記載の半導
体装置の配線層形成方法。 - 【請求項１７】 前記低温は１５０℃以下の温度である
ことを特徴とする請求項１６記載の半導体装置の配線層
形成方法。 - 【請求項１８】 前記第１導電層熱処理の後、第２導電
物質を蒸着し第２導電層を形成する工程を更に含むこと
を特徴とする請求項１２記載の半導体装置の配線層形成
方法。 - 【請求項１９】 前記第２導電層は純粋アルミニウム
（Ａｌ）、アルミニウム−銅（Ａｌ−Ｃｕ）合金及びア
ルミニウム−チタン（Ａｌ−Ｔｉ）合金より構成された
群から選択されたシリコン（Ｓｉ）成分を持たない金属
を蒸着し形成することを特徴とする請求項１８記載の半
導体装置の配線層形成方法。 - 【請求項２０】 前記金属を３５０℃以下の温度で蒸着
することを特徴とする請求項１９記載の半導体装置の配
線層形成方法。 - 【請求項２１】 前記第２導電層を熱処理し前記第２導
電層の表面を平坦化させる段階を更に含むことを特徴と
する請求項１８記載の半導体装置の配線層形成方法。 - 【請求項２２】 前記第２導電層の熱処理段階は第２導
電層を０．８Ｔｍ〜Ｔｍ（Ｔｍは第２導電層を構成する
前記金属の溶融点）の温度で施すことを特徴とする請求
項２１記載の半導体装置の配線層形成方法。 - 【請求項２３】 前記第１導電性物質は高温でスパッタ
リング法により蒸着し形成することを特徴とする請求項
１記載の半導体装置の配線層形成方法。 - 【請求項２４】 前記高温は０．８Ｔｍ乃至Ｔｍ（Ｔｍ
は第１導電性物質の溶融点である）の範囲内であること
を特徴とする請求項２３記載の半導体装置の配線層形成
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920016301A KR950009934B1 (ko) | 1992-09-07 | 1992-09-07 | 반도체 장치의 배선층 형성방법 |
| KR92P16301 | 1992-09-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216263A true JPH06216263A (ja) | 1994-08-05 |
| JP3435194B2 JP3435194B2 (ja) | 2003-08-11 |
Family
ID=19339218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24594093A Expired - Fee Related JP3435194B2 (ja) | 1992-09-07 | 1993-09-06 | 半導体装置の配線層形成方法及び半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5843843A (ja) |
| JP (1) | JP3435194B2 (ja) |
| KR (1) | KR950009934B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413890B1 (ko) * | 1995-03-02 | 2004-03-19 | 동경 엘렉트론 주식회사 | 반도체장치의제조방법및제조장치 |
| US7163854B2 (en) | 1996-11-07 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of a semiconductor device |
| US7317206B2 (en) | 2003-03-12 | 2008-01-08 | Samsung Sdi Co., Ltd. | Conductive elements for thin film transistors used in a flat panel display |
| JP2017168680A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051490A (en) * | 1991-11-29 | 2000-04-18 | Sony Corporation | Method of forming wirings |
| KR100440418B1 (ko) * | 1995-12-12 | 2004-10-20 | 텍사스 인스트루먼츠 인코포레이티드 | 저압,저온의반도체갭충전처리방법 |
| US6225218B1 (en) | 1995-12-20 | 2001-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| US5909637A (en) * | 1996-09-20 | 1999-06-01 | Sharp Microelectronics Technology, Inc. | Copper adhesion to a diffusion barrier surface and method for same |
| GB2319532B (en) * | 1996-11-22 | 2001-01-31 | Trikon Equip Ltd | Method and apparatus for treating a semiconductor wafer |
| KR100414306B1 (ko) * | 1996-12-30 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체장치의금속콘택방법 |
| TW408359B (en) * | 1997-08-29 | 2000-10-11 | Seiko Epson Corp | Semiconductor device and manufacture thereof |
| KR19990026626A (ko) * | 1997-09-25 | 1999-04-15 | 윤종용 | 반도체 공정의 금속배선 형성방법 |
| US6303505B1 (en) * | 1998-07-09 | 2001-10-16 | Advanced Micro Devices, Inc. | Copper interconnect with improved electromigration resistance |
| JP2000133712A (ja) * | 1998-08-18 | 2000-05-12 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6187673B1 (en) | 1998-09-03 | 2001-02-13 | Micron Technology, Inc. | Small grain size, conformal aluminum interconnects and method for their formation |
| JP3528665B2 (ja) | 1998-10-20 | 2004-05-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6303972B1 (en) * | 1998-11-25 | 2001-10-16 | Micron Technology, Inc. | Device including a conductive layer protected against oxidation |
| US7067861B1 (en) | 1998-11-25 | 2006-06-27 | Micron Technology, Inc. | Device and method for protecting against oxidation of a conductive layer in said device |
| JP3533968B2 (ja) | 1998-12-22 | 2004-06-07 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| GB2349392B (en) * | 1999-04-20 | 2003-10-22 | Trikon Holdings Ltd | A method of depositing a layer |
| TW455961B (en) * | 2000-04-25 | 2001-09-21 | Cts Comp Technology System Cor | Method for enabling semiconductor wafer to use liquid conductive material |
| KR100681155B1 (ko) * | 2000-06-15 | 2007-02-09 | 주성엔지니어링(주) | 질화티타늄막 형성방법 |
| DE10040465A1 (de) * | 2000-08-18 | 2002-03-07 | Infineon Technologies Ag | Prozessführung für eine Metall/Metall-Kontaktherstellung |
| US6500757B1 (en) * | 2000-11-03 | 2002-12-31 | Advanced Micro Devices, Inc. | Method and apparatus for controlling grain growth roughening in conductive stacks |
| US20020106881A1 (en) * | 2000-12-07 | 2002-08-08 | Jain Manoj K. | Prevention of contact failure by hydrogen treatment |
| US7084070B1 (en) | 2001-03-30 | 2006-08-01 | Lam Research Corporation | Treatment for corrosion in substrate processing |
| US7211502B2 (en) * | 2003-03-26 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US20040219795A1 (en) * | 2003-05-01 | 2004-11-04 | Taiwan Semiconductor Manufacturing Co. | Method to improve breakdown voltage by H2 plasma treat |
| US6860944B2 (en) * | 2003-06-16 | 2005-03-01 | Blue29 Llc | Microelectronic fabrication system components and method for processing a wafer using such components |
| WO2004114386A2 (en) * | 2003-06-16 | 2004-12-29 | Blue29 Corporation | Methods and system for processing a microelectronic topography |
| US6881437B2 (en) * | 2003-06-16 | 2005-04-19 | Blue29 Llc | Methods and system for processing a microelectronic topography |
| US7883739B2 (en) * | 2003-06-16 | 2011-02-08 | Lam Research Corporation | Method for strengthening adhesion between dielectric layers formed adjacent to metal layers |
| US20050020061A1 (en) * | 2003-07-21 | 2005-01-27 | Jui-Hua Fang | Method of modifying conductive wiring |
| US20070243708A1 (en) * | 2006-04-12 | 2007-10-18 | Jens Hahn | Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill |
| US8541115B2 (en) * | 2009-01-30 | 2013-09-24 | United Technologies Corporation | Oxide coating foundation for promoting TBC adherence |
| US8841211B2 (en) * | 2010-06-09 | 2014-09-23 | Applied Materials, Inc. | Methods for forming interconnect structures |
| KR20150057148A (ko) * | 2013-11-18 | 2015-05-28 | 삼성전자주식회사 | 반도체 장치 |
| CN113725147B (zh) * | 2021-09-02 | 2023-10-10 | 长鑫存储技术有限公司 | 半导体结构制作方法及半导体结构 |
| US12014955B2 (en) * | 2022-01-12 | 2024-06-18 | Nanya Technology Corporation | Method for fabricating conductive layer stack and method for fabricating semiconductor device with gate contact |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068614A (ja) * | 1983-09-26 | 1985-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4766006A (en) * | 1986-05-15 | 1988-08-23 | Varian Associates, Inc. | Low pressure chemical vapor deposition of metal silicide |
| US4783248A (en) * | 1987-02-10 | 1988-11-08 | Siemens Aktiengesellschaft | Method for the production of a titanium/titanium nitride double layer |
| US4853347A (en) * | 1988-10-03 | 1989-08-01 | Motorola, Inc. | Selective metal deposition process |
| US4994162A (en) * | 1989-09-29 | 1991-02-19 | Materials Research Corporation | Planarization method |
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
| DE4028776C2 (de) * | 1990-07-03 | 1994-03-10 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement |
| KR100228259B1 (ko) * | 1990-10-24 | 1999-11-01 | 고지마 마따오 | 박막의 형성방법 및 반도체장치 |
| US5175126A (en) * | 1990-12-27 | 1992-12-29 | Intel Corporation | Process of making titanium nitride barrier layer |
| JPH04259242A (ja) * | 1991-02-14 | 1992-09-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04280425A (ja) * | 1991-03-07 | 1992-10-06 | Sony Corp | 配線形成方法 |
| DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
| US5175125A (en) * | 1991-04-03 | 1992-12-29 | Chartered Semiconductor Manufacturing Ltd. Pte | Method for making electrical contacts |
-
1992
- 1992-09-07 KR KR1019920016301A patent/KR950009934B1/ko not_active IP Right Cessation
-
1993
- 1993-09-06 JP JP24594093A patent/JP3435194B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-05 US US08/743,916 patent/US5843843A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413890B1 (ko) * | 1995-03-02 | 2004-03-19 | 동경 엘렉트론 주식회사 | 반도체장치의제조방법및제조장치 |
| US7163854B2 (en) | 1996-11-07 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of a semiconductor device |
| US7470580B2 (en) | 1996-11-07 | 2008-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of a semiconductor device |
| US7317206B2 (en) | 2003-03-12 | 2008-01-08 | Samsung Sdi Co., Ltd. | Conductive elements for thin film transistors used in a flat panel display |
| JP2017168680A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940007985A (ko) | 1994-04-28 |
| JP3435194B2 (ja) | 2003-08-11 |
| US5843843A (en) | 1998-12-01 |
| KR950009934B1 (ko) | 1995-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
| JP3006735B2 (ja) | 半導体装置およびその製造方法 | |
| JP2545184B2 (ja) | 半導体装置およびその製造方法 | |
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| US5290731A (en) | Aluminum metallization method | |
| US5569961A (en) | Semiconductor device having a multi-layer metallization structure | |
| US5939787A (en) | Semiconductor device having a multi-layer contact structure | |
| JP3963494B2 (ja) | 半導体装置およびその形成方法 | |
| US5147819A (en) | Semiconductor metallization method | |
| US5920794A (en) | Electromigration resistant metallization process microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold | |
| KR960011865B1 (ko) | 반도체 장치의 금속층 형성방법 | |
| JPH07201984A (ja) | アルミニウムコンタクト形成方法 | |
| JPH0653163A (ja) | 集積回路障壁構造体とその製法 | |
| JPH0897209A (ja) | 半導体装置およびその製造方法 | |
| KR0183729B1 (ko) | 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JP3417193B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |