JPH09283590A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPH09283590A
JPH09283590A JP8983196A JP8983196A JPH09283590A JP H09283590 A JPH09283590 A JP H09283590A JP 8983196 A JP8983196 A JP 8983196A JP 8983196 A JP8983196 A JP 8983196A JP H09283590 A JPH09283590 A JP H09283590A
Authority
JP
Japan
Prior art keywords
chamber
wafer
manufacturing apparatus
etching
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8983196A
Other languages
English (en)
Inventor
Hideyuki Takahashi
秀行 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Engineering Corp
Original Assignee
NKK Corp
Nippon Kokan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NKK Corp, Nippon Kokan Ltd filed Critical NKK Corp
Priority to JP8983196A priority Critical patent/JPH09283590A/ja
Publication of JPH09283590A publication Critical patent/JPH09283590A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 効率的に被処理体の冷却を行うことが可能な
マルチチャンバ型の半導体製造装置を提供する。 【解決手段】 ロードロックチャンバ11の略中央部に
は、搬送ロボット12が設けられている。ロードロック
チャンバ11の内部には、複数枚のウエハWを収容した
ウエハストレージエレベータ13が設けられている。ロ
ードロックチャンバ11の周りには、搬送ロボット12
を中心として放射状に、ウエハストレージエレベータ1
3からみて時計回りに、オリフラチャンバ14、成膜チ
ャンバ15、冷却チャンバ16およびエッチチャンバ1
7が設けられている。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、半導体製造装置に
関する。
【0002】
【従来の技術】従来、半導体装置の製造プロセスにおい
て、複数のチャンバを備えたマルチチャンバ型半導体製
造装置が用いられている。このマルチチャンバ型半導体
製造装置は、内部に搬送手段が備え付けられた搬送室を
具備する。この搬送室には、少なくとも一つの処理室が
連設されている。処理室では、半導体ウエハに対して各
種処理、例えば、CVDやエッチングが施されるように
なっている。
【0003】より具体的には、半導体ウエハに対して成
膜処理およびエッチング処理を連続的に施すためのマル
チチャンバ型半導体製造装置は、搬送室と、搬送室に隣
接して、半導体ウエハのオリフラを一方向に揃えるため
のオリフラ合わせ機構を備えたオリフラチャンバ、半導
体ウエハの上に成膜するための成膜チャンバ、成膜後の
半導体ウエハに対してエッチングを施すためのエッチチ
ャンバが設けられている。搬送室のほぼ中央には、半導
体ウエハを各チャンバの間で搬送するための搬送手段が
備え付けられている。さらに、搬送室に隣接して、複数
枚の半導体ウエハを収容するウエハ収容部が設けれてい
る。
【0004】このようなマルチチャンバ型半導体製造装
置において、次のような処理が行われている。第1に、
搬送手段が、ウエハ収容部から半導体ウエハを搬出し、
オリフラチャンバに搬入する。このオリフラチャンバに
おいて、半導体ウエハのオリフラ合わせが行われる。次
に、搬送手段が、オリフラチャンバから半導体ウエハを
搬出し、成膜チャンバに搬入する。この成膜チャンバで
は、半導体ウエハの表面に成膜処理が施される。成膜処
理終了後、搬送手段が半導体ウエハを取り出し、エッチ
チャンバに搬入する。このエッチチャンバ内では、成膜
チャンバで半導体ウエハの表面に形成された膜に対して
エッチング処理が施される。その後、搬送手段がエッチ
チャンバから半導体ウエハを取り出し、ウエハ収容部に
半導体ウエハを戻す。
【0005】
【発明が解決しようとする課題】しかしながら、上述の
マルチチャンバ型半導体製造装置を用いたウエハプロセ
スにおいて、成膜処理後に半導体ウエハを冷却する必要
が生じる場合がある。例えば、半導体装置の製造プロセ
スにおける、コンタクトホールまたはビアホール内への
プラグ形成では、コンタクトホールまたはビアホールを
含む半導体ウエハの表面上に、低圧CVDにより、タン
グステンのような高融点金属を堆積させた後、この高融
点金属層をエッチバックしてコンタクトホール内にプラ
グを充填している。
【0006】このプラグ形成工程において、コンタクト
ホールまたはビアホール内に露出する下地層への高融点
金属の影響を防止するために、コンタクトホールまたは
ビアホール内に露出する下地層を少なくとも含む半導体
ウエハの表面上に、例えば、窒化チタンからなるバリア
層を形成している。
【0007】以上のようなプラグ形成工程に上述のマル
チチャンバ型半導体製造装置を用いた場合、成膜チャン
バで半導体ウエハの表面にCVDにより高融点金属を堆
積し、次いで、エッチチャンバで高融点金属層のエッチ
バックを行う。この際に、半導体ウエハは、CVD処理
により、例えば、400〜600℃に加熱される。この
ように高温の半導体ウエハに対してエッチング処理を施
した場合、その放射熱によりエッチチャンバ内の部品が
劣化するおそれがある。また、エッチング処理の温度条
件を制御することが困難である。このため、エッチチャ
ンバに半導体ウエハを搬入する前に半導体ウエハを冷却
する必要がある。
【0008】従来のマルチチャンバ型半導体装置では、
成膜チャンバから取り出された半導体ウエハを、搬送手
段の上に暫時放置して冷却した後にエッチチャンバに搬
入している。しかし、搬送室内は、ロードロックタイプ
の装置の場合、通常、約400mTorr、窒素雰囲気
に維持されているため、半導体ウエハの冷却効率が非常
に悪く、冷却に長時間を要する。この結果、スループッ
トが著しく低下する。
【0009】スループットの向上を重視するあまり、十
分に冷却されていない半導体ウエハをエッチチャンバに
搬入し、エッチング処理を行った場合、エッチングの温
度条件が変化し、例えば、タングステン/窒化チタンの
エッチング選択比が低下することがある。また、応力に
起因して高融点金属層の一部が剥離し、パーティクルが
増加するおそれがある。さらに、エッチチャンバ内の耐
熱性の低い部品の劣化が起こり、装置のメンテナンスを
頻繁に行う必要が生じ、結果としてスループットが低下
する。
【0010】本発明は、かかる点に鑑みてなされたもの
であり、効率的に被処理体の冷却を行うことが可能なマ
ルチチャンバ型の半導体製造装置を提供する。
【0011】
【課題を解決するための手段】本発明は、半導体ウエハ
を搬送する搬送手段を備えた搬送室、前記搬送室に隣接
して設けられた、前記半導体ウエハに処理を施すための
処理室、および、前記搬送室に隣接して設けられた、前
記半導体ウエハを冷却するための冷却室を具備すること
を特徴とする半導体製造装置を提供する。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の半導体製造装置
の第1実施形態を示す概略図である。図中11は、ロー
ドロックチャンバである。ロードロックチャンバ11の
略中央部には、搬送ロボット12が設けられている。こ
の搬送ロボット12は、ウエハ搬送用ブレード12aを
回転および進退自在に保持している。また、ロードロッ
クチャンバ11の内部には、複数枚のウエハWを収容し
たウエハストレージエレベータ13が設けられている。
ウエハストレージエレベータ13は、ウエハWの主面に
対して略垂直の方向に昇降自在になっている。
【0013】ロードロックチャンバ11の周りには、搬
送ロボット12を中心として放射状に、各種処理室が設
けられている。より具体的には、ウエハストレージエレ
ベータ13からみて時計回りに、オリフラチャンバ1
4、成膜チャンバ15、冷却チャンバ16およびエッチ
チャンバ17が設けられている。各処理室14〜17と
ロードロックチャンバ11とは、ウエハWが通過可能な
開口部14a、15a、16aおよび17aを介して連
通している。各開口部14a〜17aには、開閉自在な
チャンバスリットバルブ14b,15b,16bおよび
17bが設けられている。これらのチャンバスリットバ
ルブ14b〜17bは、閉状態で、開口部14a〜17
aを気密に閉塞し、各処理室14〜17とロードロック
チャンバ11との間のガスの行き来を無くす。
【0014】オリフラチャンバ14は、その内部に、ウ
エハWのオリフラを一方向に揃えるためのオリフラ合わ
せ機構を備えている。成膜チャンバ15は、ウエハWの
表面に成膜処理を施すための成膜手段を備えている。こ
の実施形態では、低圧CVD装置を備えている。冷却チ
ャンバ16ではウエハWが冷却される。この実施形態で
は、冷却チャンバ16の内部は、約90Torrの圧力
および100%H2雰囲気に維持されている。エッチチ
ャンバ17は、成膜チャンバ15でウエハWの表面に形
成された膜をエッチングするためのエッチング手段を備
えている。
【0015】以上のような構成からなる本実施形態に係
る半導体製造装置10を用いて、ウエハWにWプラグを
形成する場合について説明する。
【0016】以下で処理するウエハWには、既にシリコ
ン基板の表面に層間絶縁膜が形成され、この層間絶縁膜
の所定箇所にはシリコン基板の一部を露出するコンタク
トホールが形成されている。さらに、コンタクトホール
内部に露出したシリコン基板の一部を含む層間絶縁層の
表面には、層間絶縁層を構成するシリコン酸化膜とタン
グステンとの密着性を高めるための窒化チタン膜が形成
されている。窒化チタン膜は、タングステンがシリコン
酸化膜上では成長し難いが窒化チタンの上では成長しや
すいので、タングステンの核成長を促進する働きもあ
る。
【0017】第1に、搬送ロボット12が、ウエハスト
レージエレベータからウエハWを搬出し、オリフラチャ
ンバ14内に搬入する。このオリフラチャンバ14にお
いて、ウエハWのオリフラ合わせを行う。
【0018】オリフラ合わせ終了後、搬送ロボット12
が、オリフラチャンバ14からウエハWを搬出し、成膜
チャンバ15に搬入する。この成膜チャンバ15では、
ウエハWの表面にタングステンがCVDにより堆積され
る。この結果、コンタクトホール内を含む層間絶縁膜の
上側にタングステン層が形成される。この実施形態で
は、CVD処理終了後のウエハWは約450℃まで加熱
されている。
【0019】成膜処理終了後、搬送ロボット12がウエ
ハWを取り出し、冷却チャンバ16に搬入する。冷却チ
ャンバ16内にウエハWを放置してウエハWを冷却す
る。冷却チャンバ16内は、上述のように、水素雰囲気
および高圧力(約90Torr)に維持されている。こ
のため、ウエハWを約120秒間放置することにより、
約600℃までウエハWが冷却される。
【0020】冷却処理終了後、搬送ロボット12が、ウ
エハWを冷却チャンバ16から搬出し、次いで、エッチ
チャンバ17に搬入する。このエッチチャンバ17内で
は、タングステン膜に対してエッチング処理が施され
る。より具体的には、SF6プラズマエッチング(圧力
約100〜300mTorr、RF出力約100〜10
00W、温度約20℃)で、タングステンをエッチバッ
クする。この結果、コンタクトホール内を除き、層間絶
縁膜の上側のタングステンを除去して、タングステンか
らなるプラグが形成される。
【0021】上述の半導体製造装置10を用いたプラグ
形成工程では、成膜チャンバ15で成膜処理が施された
冷却チャンバ16でウエハWを冷却した後、エッチチャ
ンバ17でエッチング処理が行われる。このため、エッ
チチャンバ17に搬入されるウエハWの温度は既にエッ
チング処理に影響を与えない程度まで冷却されている。
この結果、エッチング処理の温度条件を制御しやすく、
プロセスを安定化することができる。例えば、エッチン
グの温度条件が変化し、タングステン/窒化チタンのエ
ッチング選択比が低下するのを防止することができる。
【0022】また、冷却チャンバ16を設けたことによ
り、ロードロックチャンバ11に放置させてウエハWを
冷却した場合に比べて、冷却に適した条件および方法で
ウエハWを効率良く冷却できるため、ウエハWの冷却に
必要な時間を短縮し、プラグ形成工程のスループットを
向上できる。例えば、圧力約400mTorr、N2
囲気のロードロックチャンバ11内に2分間放置してウ
エハWを約200℃までしか冷却できなかった。これに
対して、圧力90Torr、H2雰囲気の冷却チャンバ
16内でウエハWを冷却した場合には2分間でウエハW
を約60℃まで十分に冷却することができた。
【0023】より具体的には、圧力約400mTor
r、N2雰囲気のロードロックチャンバ11内に放置し
た後にウエハWをエッチチャンバ17に入れた場合に
は、エッチチャンバ17内の部材は劣化が激しく、ウエ
ハWの処理枚数約3000枚で交換する必要がある。こ
れに対して、この実施形態の半導体製造装置10では、
処理枚数が12000枚を超えても安定したプロセスが
可能であり、エッチチャンバ17の部材を交換する必要
がなかった。この結果、装置のメンテナンスを頻繁に行
う必要がなく、スループットを向上することができた。
【0024】また、応力に起因してタングステン層の一
部が剥離し、パーティクルが増加するのを防止できる。
この例では、放射状タイプのマルチチャンバ型半導体製
造装置について説明したが、中央に搬送室を設け、その
両側に複数の処理室を配置した線形型の半導体製造装置
であっても良い。
【0025】さらに、この例では、ロードロック室が搬
送室を兼ねたタイプの半導体製造装置について説明した
が、ロードロック室および搬送室が別々に設けられてい
ても良い。
【0026】
【発明の効果】以上説明したように、本発明の半導体製
造装置は、効率的に被処理体の冷却を行い、プロセスの
安定化およびスループットの向上を達成することが可能
である。
【図面の簡単な説明】
【図1】本発明の半導体製造装置の第1実施形態を示す
概略図。
【符号の説明】
10…半導体製造装置、11…ロードロックチャンバ、
12…搬送手段、13…ウエハストレージエレベータ、
14…オリフラチャンバ、15…成膜チャンバ、16…
冷却チャンバ、17…エッチチャンバ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハを搬送する搬送手段を備え
    た搬送室、 前記搬送室に隣接して設けられた、前記半導体ウエハに
    処理を施すための処理室、および、 前記搬送室に隣接して設けられた、前記半導体ウエハを
    冷却するための冷却室を具備することを特徴とする半導
    体製造装置。
  2. 【請求項2】 少なくとも2つの処理室を具備し、第1
    の処理室での処理および第2の処理室での処理の間に冷
    却室で半導体ウエハを冷却する請求項1記載の半導体製
    造装置。
  3. 【請求項3】 第1の処理室で半導体ウエハに成膜処理
    がなされかつ第2の処理室で前記半導体ウエハにエッチ
    ング処理がなされる請求項2記載の半導体製造装置。
  4. 【請求項4】 冷却室内が水素雰囲気である請求項1な
    いし3のいずれか一つに記載の半導体製造装置。
JP8983196A 1996-04-12 1996-04-12 半導体製造装置 Pending JPH09283590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8983196A JPH09283590A (ja) 1996-04-12 1996-04-12 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8983196A JPH09283590A (ja) 1996-04-12 1996-04-12 半導体製造装置

Publications (1)

Publication Number Publication Date
JPH09283590A true JPH09283590A (ja) 1997-10-31

Family

ID=13981715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8983196A Pending JPH09283590A (ja) 1996-04-12 1996-04-12 半導体製造装置

Country Status (1)

Country Link
JP (1) JPH09283590A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360687B1 (en) 1998-11-26 2002-03-26 Speedfam-Ipec Co., Ltd Wafer flattening system
US6896513B2 (en) * 2002-09-12 2005-05-24 Applied Materials, Inc. Large area substrate processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360687B1 (en) 1998-11-26 2002-03-26 Speedfam-Ipec Co., Ltd Wafer flattening system
US6896513B2 (en) * 2002-09-12 2005-05-24 Applied Materials, Inc. Large area substrate processing system

Similar Documents

Publication Publication Date Title
US6911112B2 (en) Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices
KR0139793B1 (ko) 막형성 방법
US6461801B1 (en) Rapid heating and cooling of workpiece chucks
US7235137B2 (en) Conductor treating single-wafer type treating device and method for semi-conductor treating
US7192494B2 (en) Method and apparatus for annealing copper films
US20050257890A1 (en) Method of cleaning an interior of a remote plasma generating tube and appartus and method for processing a substrate using the same
US20080171435A1 (en) Vacuum Processing Apparatus, Method for Manufacturing Semiconductor Device, and System For Manufacturing Semiconductor Device
JPH03161929A (ja) 連続処理エッチング方法及びその装置
KR20230010799A (ko) 시스템 생산성을 개선하기 위한 플랫폼 아키텍처
JP2000208498A (ja) 表面処理方法及びその装置
JP2004235456A (ja) 成膜装置、成膜方法および半導体装置の製造方法
KR100576363B1 (ko) 인시투 화학기상증착 금속 공정 및 그에 사용되는화학기상증착 장비
KR100560666B1 (ko) 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
JPH09283590A (ja) 半導体製造装置
JP2001250780A (ja) 半導体製造装置におけるダミー基板の運用方法
US11424158B2 (en) Metal liner passivation and adhesion enhancement by zinc doping
US20050189075A1 (en) Pre-clean chamber with wafer heating apparatus and method of use
JPS63303062A (ja) 半導体集積回路の製造装置
JPH10261596A (ja) 半導体装置の製造方法
JP3072651B2 (ja) 半導体装置の製造方法およびチャンバ・システム
JP2799471B2 (ja) 減圧処理装置
JPH09283589A (ja) 基板の処理方法及び処理装置
JP2001217198A (ja) 半導体装置の製造方法
KR100331964B1 (ko) 원자층 증착 설비 및 이를 이용한 원자층 증착 방법
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20060822

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A02 Decision of refusal

Effective date: 20070306

Free format text: JAPANESE INTERMEDIATE CODE: A02