JPH10261596A

JPH10261596A - 半導体装置の製造方法

Info

Publication number: JPH10261596A
Application number: JP6436997A
Authority: JP
Inventors: Yoshihisa Yoneda; 芳久米田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-03-18
Filing date: 1997-03-18
Publication date: 1998-09-29

Abstract

(57)【要約】【課題】良質かつ安定な密着層を得ることができ、密
着層を形成する際のスループットの向上を図ることがで
き、装置のフットプリントの低減を図ることができる半
導体装置の製造方法を提供する。【解決手段】Ｔｉ成膜用チャンバー３、ＴｉＮ成膜用
チャンバー４およびＲＴＡ処理用チャンバー５を搬送室
１により接続したマルチチャンバー装置を用い、Ｔｉ膜
の形成、ＴｉＮ膜の形成およびＳｉ基板のＲＴＡ熱処理
を、途中、Ｓｉ基板を大気にさらすことなく、Ｓｉ基板
を真空搬送して連続的に行う。Ｔｉ膜の形成およびＴｉ
Ｎ膜の形成を同一チャンバーにおいて順次連続して行っ
てもよい。ＴｉＮ膜の形成およびＳｉ基板のＲＴＡ熱処
理は同一チャンバーにおいて順次連続して、あるいは同
時に行ってもよい。Ｔｉ膜の形成、ＴｉＮ膜の形成およ
びＳｉ基板のＲＴＡ熱処理を同一チャンバーにおいて行
ってもよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、半導体基体上に密着層を形成する
場合に適用して好適なものである。

【０００２】

【従来の技術】大規模集積回路（ＬＳＩ）などの半導体
デバイスの高集積化や微細化に伴う、アルミニウム（Ａ
ｌ）配線などのコンタクトホール部におけるカバレッジ
を確保するために、ブランケットタングステン（Ｗ）化
学気相成長（ＣＶＤ）法によりコンタクトホール内を埋
めるようにしてＷプラグを形成する方法が知られてい
る。

【０００３】例えば、シリコン（Ｓｉ）基板へのコンタ
クトホールに、ブランケットＷＣＶＤ法によりＷプラグ
を埋め込む場合は、コンタクトホールが形成された二酸
化シリコン（ＳｉＯ₂）などの層間絶縁膜上に、スパッ
タリング法によりＴｉ膜およびＴｉＮ膜を順次形成する
ことにより、ＴｉＮ／Ｔｉ膜からなる密着層を形成した
後、全面にＣＶＤ法によりＷ膜を形成し、これらのＷ
膜、ＴｉＮ膜およびＴｉ膜を層間絶縁膜の表面が露出す
るまでエッチバックする。これにより、コンタクトホー
ル内にＴｉＮ／Ｔｉ膜からなる密着層を介してＷプラグ
が形成される。

【０００４】この際、通常は、Ｔｉ膜およびＴｉＮ膜を
順次形成して密着層を形成した後、Ｗ膜を形成する前
に、Ｓｉ基板にＲＴＡ（Rapid Thermal Annealing ）処
理を施すことにより、密着層とＳｉ基板との接触抵抗の
低減が図られるとともに、この密着層上に形成されるＷ
膜に対する密着性が良好にされ、Ｗプラグの剥離防止が
図られる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来
は、密着層を構成するＴｉ膜およびＴｉＮ膜の形成と、
その後に行われるＳｉ基板のＲＴＡ処理とが、互いに異
なる装置を用いて行われるため、密着層をスパッタリン
グ法により形成した後、Ｓｉ基板のＲＴＡ処理を行う前
に、Ｓｉ基板が大気にさらされることになる。これによ
り、密着層のＴｉ膜やＴｉＮ膜が酸化されるという問題
があった。このため、密着層とＳｉ基板との接触抵抗が
上昇したり、密着層上のＷプラグが剥離したりするなど
の不都合を招いていた。

【０００６】また、密着層の形成およびＳｉ基板のＲＴ
Ａ処理が個別に行われるため、これらの工程のスループ
ットが低いという問題があった。

【０００７】さらに、密着層を形成するためのスパッタ
リング装置およびＳｉ基板をＲＴＡ処理するためのＲＴ
Ａ処理装置が一対で必要になるため、クリーンルーム内
における装置のフットプリントが増大し、クリーンルー
ムを有効に活用することができないという問題があっ
た。

【０００８】したがって、この発明の目的は、良質かつ
安定な密着層を得ることができる半導体装置の製造方法
を提供することにある。

【０００９】この発明の他の目的は、各処理を効率良く
行うことにより、密着層を形成する際のスループットの
向上を図ることができる半導体装置の製造方法を提供す
ることにある。

【００１０】この発明のさらに他の目的は、密着層を形
成する際に用いられる装置のフットプリントの低減を図
ることができる半導体装置の製造方法を提供することに
ある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、半導体基体上に密着層を形成する工程
と、半導体基体を急速熱処理する工程とを有する半導体
装置の製造方法において、密着層を形成する工程を行っ
た後、半導体基体を大気にさらすことなく、半導体基体
を急速熱処理する工程を連続して行うようにしたことを
特徴とするものである。

【００１２】この発明において、密着層を形成する工程
および半導体基体を急速熱処理する工程は、互いに異な
る処理室において行うことも、同一の処理室において順
次行うことも、同一の処理室において同時に行うことも
可能である。また、密着層が積層膜からなる場合は、そ
の積層膜を構成する複数の膜を互いに異なる処理室にお
いて形成することも、同一の処理室において順次形成す
ることも可能である。さらに、密着層が積層膜からなる
場合は、その積層膜の最上層の膜を形成する工程および
半導体基体を急速熱処理する工程を、同一処理室におい
て順次行うことも、同時に行うことも可能である。

【００１３】密着層としては、例えば、チタン（Ｔｉ）
膜、窒化チタン（ＴｉＮ）膜またはこれらの積層膜が用
いられ、典型的にはＴｉ膜の上にＴｉＮ膜が積層された
ＴｉＮ／Ｔｉ膜が用いられる。

【００１４】密着層としてＴｉＮ／Ｔｉ膜を用いる場合
には、Ｔｉ膜を形成する工程およびＴｉＮ膜を形成する
工程を同一の処理室において順次行ってもよいし、Ｔｉ
Ｎ膜を形成する工程および半導体基体を急速熱処理する
工程を同一の処理室において順次行ってもよいし、ある
いは、Ｔｉ膜の形成、ＴｉＮ膜の形成および半導体基体
を急速熱処理する工程を同一の処理室において順次行っ
てもよい。なお、ＴｉＮ膜を形成する工程および半導体
基体を急速熱処理する工程が同一の処理室において行わ
れる場合は、これらの工程を同時に行うことも可能であ
る。

【００１５】上述のように構成されたこの発明によれ
ば、密着層を形成する工程を行った後、半導体基体を大
気にさらすことなく、半導体基体の急速熱処理を連続し
て行うようにしているので、密着層の酸化が防止され、
密着層が良質かつ安定なものとなる。

【００１６】また、この発明によれば、密着層を形成す
る工程および半導体基体を急速熱処理する工程を、可能
な限り同一の処理室において行うようにすれば、これら
の工程を互いに異なる処理室において行う場合に比べ
て、処理時間が短縮され、なおかつ、処理室の数が少な
くて済む。また、同一の処理室において行う工程を、可
能な限り同時に行うようにすれば、さらなる処理時間の
短縮を図ることができる。

【００１７】

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。

【００１８】まず、この発明の第１の実施形態について
説明する。この第１の実施形態では、層間絶縁膜に形成
された半導体基板へのコンタクトホール内に、ＴｉＮ／
Ｔｉ膜からなる密着層を介してＷプラグを埋め込むよう
にした半導体装置の製造方法に、この発明を適用した場
合について説明する。

【００１９】図１は、この第１の実施形態による半導体
装置の製造方法において使用されるマルチチャンバー装
置の構成の一例を示す略線図である。図１に示すよう
に、このマルチチャンバー装置は、図示省略した真空排
気装置により真空排気が可能な搬送室１のまわりに、脱
ガス処理用チャンバー２、Ｔｉ成膜用チャンバー３、Ｔ
ｉＮ成膜用チャンバー４、ＲＴＡ処理用チャンバー５が
配置されている。また、このマルチチャンバー装置にお
いては、被処理基板の搬入側および搬出側に、それぞれ
ロードロック室６，７が設けられ、装置内を常に真空に
保持することが可能である。なお、図示は省略するが、
このマルチチャンバー装置においては、各処理用のチャ
ンバー毎に真空排気装置が設けられているものとする。

【００２０】ここで、脱ガス処理用チャンバー２、Ｔｉ
成膜用チャンバー３、ＴｉＮ成膜用チャンバー４および
ＲＴＡ処理用チャンバー５の構成の一例を、図２〜図４
に示す。なお、図２〜図４において、符号８は被処理基
板を示す。

【００２１】すなわち、脱ガス処理用チャンバー２とし
ては、例えば図２に示すようなアニール装置が用いられ
る。図２において、符号９は、被処理基板８を加熱する
ためのヒーターブロックを示す。

【００２２】Ｔｉ成膜用チャンバー３およびＴｉＮ成膜
用チャンバー４としては、例えば図３に示すようなスパ
ッタリング装置が用いられる。図３において、符号１０
は、被処理基板８を加熱するためのヒーターブロック、
符号１１はカソードマグネット、符号１２は防着板を示
す。また、符号１３は、Ｔｉ膜およびＴｉＮ膜を形成す
る際に用いられるＴｉターゲットを示す。このスパッタ
リング装置において、Ｔｉ膜を形成する場合には、プロ
セスガスとして例えばＡｒガスを導入し、所定の高周波
電圧を印加してスパッタリングを行う。また、ＴｉＮ膜
を形成する場合には、プロセスガスとして、Ａｒガスに
加えてＮ₂ガスを導入してスパッタリングを行う。

【００２３】ＲＴＡ処理用チャンバー５としては、例え
ば図４に示すようなＲＴＡ処理装置が用いられる。図４
において、符号１４は、被処理基板８を加熱するための
ヒーターブロックを示す。このＲＴＡ処理装置において
は、プロセスガスとして例えばＮ₂ガスを導入し、被処
理基板８に対して上方および下方に配置されたヒーター
ブロック１４を用いて被処理基板８を急速に加熱するこ
とにより、被処理基板８のＲＴＡ処理を行う。

【００２４】このように構成されたマルチチャンバー装
置において、被処理基板は、ロードロック室６側から搬
送室１内に導入され、脱ガス処理用チャンバー２、Ｔｉ
成膜用チャンバー３、ＴｉＮ成膜用チャンバー４、ＲＴ
Ａ処理用チャンバー５によって順次処理された後、搬送
室１からロードロック室７を通って導出される。この
際、このマルチチャンバー装置においては、真空に排気
された搬送室１を介して被処理基板が搬送されることに
より、被処理基板を大気にさらすことなく処理が連続し
て行われる。

【００２５】以下に、この第１の実施形態による半導体
装置の製造方法について説明する。図５〜図９は、この
第１の実施形態による半導体装置の製造方法を説明する
ための断面図である。すなわち、この半導体装置の製造
方法においては、まず、図５に示すように、予め素子が
形成されたＳｉ基板２１上に、例えば、ＣＶＤ法により
ＳｉＯ₂膜からなる層間絶縁膜２２を形成した後、リソ
グラフィー法およびドライエッチング法などを用いて、
この層間絶縁膜２２の所定部分にＳｉ基板２１の表面に
達するコンタクトホール２３を形成する。

【００２６】次に、コンタクトホール２３を形成した後
のＳｉ基板２１を、図１に示すマルチチャンバー装置に
導入する。このマルチチャンバー装置の搬送室１内に導
入されたＳｉ基板２１は、まず、搬送室１を介して脱ガ
ス処理用チャンバー２に真空搬送される。そして、この
脱ガス処理用チャンバー２で、Ｓｉ基板２１を所定の条
件でベーキングすることにより、Ｓｉ基板２１の脱ガス
処理を行う。

【００２７】次に、Ｓｉ基板２１を、脱ガス処理用チャ
ンバー２から搬送室１を介してＴｉ成膜用チャンバー３
に真空搬送し、図６に示すように、例えばスパッタリン
グ法により、層間絶縁膜２２上に厚さ３０ｎｍのＴｉ膜
２４を形成する。このときのスパッタリング条件は、例
えば、プロセスガスとしてＡｒガスを用い、Ａｒガスの
流量を１０ｓｃｃｍ、圧力を０．０４７Ｐａ、高周波電
力を９ｋＷ、成膜温度を２００℃、成膜時間を３０秒と
する。

【００２８】次に、Ｓｉ基板２１を、Ｔｉ成膜用チャン
バー３から搬送室１を介してＴｉＮ成膜用チャンバー４
に真空搬送し、図７に示すように、例えばスパッタリン
グ法により、Ｔｉ膜２４上に厚さ７０ｎｍのＴｉＮ膜２
５を形成する。このときのスパッタリング条件は、例え
ば、プロセスガスとしてＡｒガスおよび窒素ガス（Ｎ₂
ガス）を用い、Ａｒガスの流量を２０ｓｃｃｍ、Ｎ₂ガ
スの流量を１００ｓｃｃｍ、圧力を０．１４Ｐａ、高周
波電力を９ｋＷ、成膜温度を２００℃、成膜時間を３５
秒とする。このようにしてＴｉ膜２４の上層にＴｉＮ膜
２５が形成されることにより、これらの積層膜（ＴｉＮ
／Ｔｉ膜）からなる密着層が形成される。

【００２９】次に、密着層形成後のＳｉ基板２１を、Ｔ
ｉＮ成膜用チャンバー４から搬送室１を介してＲＴＡ処
理用チャンバー５に真空搬送し、Ｓｉ基板２１をＮ₂ガ
ス雰囲気中でＲＴＡによる熱処理を行う。このＳｉ基板
２１のＲＴＡ処理は、密着層とＳｉ基板２１とのコンタ
クト抵抗の低減および密着層の膜質の改善を目的として
行われる。これにより、図８に示すように、コンタクト
ホール２３の部分で互いに接するＳｉ基板２１とＴｉ膜
２４とが反応し、この部分にチタンシリサイド（ＴｉＳ
ｉ₂）膜２６が形成される。これとともに、ＴｉＮ膜２
５の膜質が改善され、このＴｉＮ膜２５は、その上に形
成されるＷ膜に対する密着性が良好にされる。このとき
のＲＴＡ処理の条件は、例えば、Ｎ₂ガスの流量を５ｌ
／ｍｉｎ、圧力を大気圧、基板温度を６５０℃、加熱時
間を３０秒とする。この後、Ｓｉ基板２１をＲＴＡ処理
用チャンバー５から搬送室１に搬送し、さらに、ロード
ロック室７側からマルチチャンバー装置の外に取り出
す。

【００３０】次に、Ｓｉ基板２１を例えばＣＶＤ装置に
導入し、図９に示すように、例えば反応ガスにＡｒ、Ｎ
₂、Ｈ₂およびＷＦ₆の混合ガスを用いたＣＶＤ法によ
り、コンタクトホール２３を埋めるようにして全面にＷ
膜２６を形成する。このとき、このＷ膜２６は、その表
面がほぼ平坦になるように、十分に厚く形成する。

【００３１】この後、Ｗ膜２６、ＴｉＮ膜２５およびＴ
ｉ膜２４を、例えば反応性イオンエッチング（ＲＩＥ）
法により、Ｓｉ基板２１の表面と垂直方向に層間絶縁膜
２２の表面が露出するまでエッチバックすることによ
り、コンタクトホール２３を埋めるようにして、Ｔｉ膜
２４およびＴｉＮ膜２５の積層膜（ＴｉＮ／Ｔｉ膜）か
らなる密着層上に、目的とするＷプラグが形成される。

【００３２】上述のように構成されたこの第１の実施形
態によれば、Ｔｉ成膜用チャンバー３、ＴｉＮ成膜長チ
ャンバー４およびＲＴＡ処理用チャンバー５が、真空搬
送用の搬送室１によって接続されたマルチチャンバー装
置を用いて、Ｔｉ膜２４の形成、ＴｉＮ膜２５の形成お
よびＳｉ基板２１のＲＴＡ処理を、途中、Ｓｉ基板２１
を大気にさらすことなく、Ｓｉ基板２１を真空搬送して
連続的に行うようにしているので、密着層を構成するＴ
ｉ膜２４およびＴｉＮ膜２５の酸化が防止される。これ
により、密着層とＳｉ基板２１との接触抵抗の上昇を招
くことなく、効果的に接触抵抗の低減を図ることができ
る。また、これにより、Ｗ膜に対する密着層の密着性が
良好にされるため、Ｗプラグの剥離が効果的に防止され
る。

【００３３】また、この第１の実施形態によれば、Ｔｉ
成膜用チャンバー３、ＴｉＮ成膜用チャンバー４および
ＲＴＡ処理用チャンバー５を有するマルチチャンバー装
置を用いて、Ｔｉ膜２４の形成、ＴｉＮ膜２５の形成お
よびＳｉ基板２１のＲＴＡ処理を順次連続して行うこと
により、これらの処理を互いに異なる装置を用いて個別
に行う場合に比べて、処理時間の短縮を図ることができ
る。これによって、密着層を形成する際のスループット
の向上を図ることができる。

【００３４】さらに、この第１の実施形態によれば、図
１に示すマルチチャンバー装置の搬送室１、脱ガス処理
用チャンバー２、Ｔｉ成膜用チャンバー３、ＴｉＮ成膜
用チャンバー５およびＲＴＡ処理用チャンバー６のレイ
アウトを最適化することにより、個々の装置を配置する
場合に比べて、クリーンルーム内における装置のフット
プリントを低減することができ、クリーンルームを有効
に活用することができる。

【００３５】次に、この発明の第２の実施形態について
説明する。上述の第１の実施形態による半導体装置の製
造方法おいては、Ｔｉ膜２４の形成およびＴｉＮ膜２５
の形成を、それぞれＴｉ成膜用チャンバー３およびＴｉ
Ｎ成膜用チャンバー４を用いて行うのに対して、この第
２の実施形態による半導体装置の製造方法においては、
これらのＴｉ膜２４の形成およびＴｉＮ膜２５の形成
を、Ｔｉ成膜用チャンバー３およびＴｉＮ成膜用チャン
バー４のいずれか一方、例えば、ＴｉＮ成膜用チャンバ
ー４を用いて順次連続して行う。この場合、ＴｉＮ成膜
用チャンバー４においては、図１０に示すタイムチャー
トに従って、Ｔｉ膜２４の形成およびＴｉＮ膜２５の形
成を順次連続して行う。ここで、図１０Ａは、チャンバ
ー内にＡｒガスを導入するタイミング、図１０Ｂは、チ
ャンバー内にＮ₂ガスを導入するタイミング、図１０Ｃ
は、高周波電力を供給するタイミングを示す。

【００３６】すなわち、この第２の実施形態による半導
体装置の製造方法においては、第１の実施形態と同様な
工程に従って、Ｓｉ基板２１の脱ガス処理まで行った
後、Ｓｉ基板２１をＴｉＮ成膜用チャンバー４に真空搬
送し、このＴｉＮ成膜用チャンバー４を用いて、スパッ
タリング法によりＴｉ膜２４およびＴｉＮ膜２５を順次
連続して形成する。

【００３７】このとき、図１０に示すように、待機状態
にされたＴｉＮ成膜用チャンバー４に、脱ガス処理まで
行ったＳｉ基板２１を導入し、チャンバー内にＡｒガス
を導入する。そして、チャンバー内のＡｒガスの状態が
安定となった時点で高周波電力を供給し、スパッタリン
グ法によるＴｉ膜２４の成膜を行う。このときのＴｉの
スパッタリング条件は、例えば第１の実施形態と同様に
選ばれる。これにより所望のＴｉ膜２４が形成された
後、高周波電力の供給を停止し、チャンバー内にＮ₂ガ
スを導入する。そして、チャンバー内のＡｒガスおよび
Ｎ₂ガスの状態が安定となった時点で、再び高周波電力
を供給し、スパッタリング法によるＴｉＮ膜２５の成膜
を行う。このときのＴｉＮのスパッタリング条件は、例
えば第１の実施形態と同様に選ばれる。これにより所望
のＴｉＮ膜２５が形成された後、高周波電力の供給を停
止し、チャンバー内へのＡｒガスおよびＮ₂ガスの導入
を停止する。

【００３８】このようにしてＴｉ膜２４およびＴｉＮ膜
２５を順次形成した後、Ｓｉ基板２１をＴｉＮ成膜用チ
ャンバー４からＲＴＡ処理用チャンバーに真空搬送し、
例えば第１の実施形態と同様な条件により、Ｓｉ基板２
１のＲＴＡ処理を行う。その他のことは、第１の実施形
態と同様であるので、説明を省略する。

【００３９】この第２の実施形態によれば、第１の実施
形態と同様な効果を得ることができる。この場合、Ｔｉ
膜２４およびＴｉＮ膜２５を同一チャンバー（ＴｉＮ成
膜用チャンバー４）において順次連続して形成するよう
にしているので、第１の実施形態の場合に比べて、処理
時間の短縮の効果は大きい。また、この場合、図１に示
すマルチチャンバー装置において、Ｔｉ成膜用チャンバ
ー３を省くことができ、マルチチャンバー装置の構成を
簡略化することができるため、第１の実施形態の場合に
比べて、クリーンルーム内における装置のフットプリン
トの低減の効果も大きい。

【００４０】次に、この発明の第３の実施形態について
説明する。上述の第１の実施形態による半導体装置の製
造方法おいては、ＴｉＮ膜２５の形成およびＳｉ基板２
１のＲＴＡ処理を、それぞれＴｉＮ成膜用チャンバー４
およびＲＴＡ処理用チャンバー５を用いて行うのに対し
て、この第３の実施形態による半導体装置の製造方法に
おいては、これらのＴｉＮ膜２５の形成およびＳｉ基板
２１のＲＴＡ処理を、ＴｉＮ成膜用チャンバー４または
ＲＴＡ処理用チャンバー５のいずれか一方、例えば、Ｔ
ｉＮ成膜用チャンバー４を用いて順次連続して行う。

【００４１】ＴｉＮ成膜用チャンバー４としては、例え
ば、図１１に示すようなスパッタリング装置が用いられ
る。このスパッタリング装置においては、図３に示すス
パッタリング装置と同様な構成に加えて、被処理基板８
を急速に高温に加熱することができるように、チャンバ
ーの側面にもヒーターステージ１０が設けられる。ま
た、このスパッタリング装置は、被処理基板８の下側お
よび防着板１２側からＮ₂ガスを導入することができる
ように構成されている。

【００４２】この場合、ＴｉＮ成膜用チャンバー４にお
いては、図１２に示すタイムチャートに従って、ＴｉＮ
膜２５の形成およびＳｉ基板２１のＲＴＡ処理を順次連
続して行う。ここで、図１２Ａは、チャンバー内にＡｒ
ガスを導入するタイミング、図１２Ｂは、チャンバー内
にＮ₂ガスを導入するタイミング、図１２Ｃは、Ｓｉ基
板２１を加熱するタイミング、図１２Ｄは、高周波電力
を供給するタイミングを示す。

【００４３】すなわち、この第３の実施形態による半導
体装置の製造方法においては、第１の実施形態と同様な
工程によりＴｉ膜２４まで形成した後、Ｓｉ基板２１を
ＴｉＮ成膜用チャンバー４に真空搬送し、スパッタリン
グ法によりＴｉＮ膜２５を形成し、これに連続して、Ｓ
ｉ基板２１のＲＴＡ処理を行う。

【００４４】このとき、図１２に示すように、待機状態
にされたＴｉＮ成膜用チャンバー４に、Ｔｉ膜２４まで
形成したＳｉ基板２１を導入し、チャンバー内にＡｒガ
スおよびＮ₂ガスを導入する。そして、チャンバー内の
ＡｒガスおよびＮ₂ガスの状態が安定となった時点で、
高周波電力を供給し、スパッタリング法によりＴｉＮ膜
２５を成膜する。このときのＴｉＮのスパッタリング条
件は、例えば第１の実施形態と同様に選ばれる。これに
より所望のＴｉＮ膜２５を形成した後、高周波電力の供
給を停止し、チャンバー内へのＡｒガスの導入を停止す
る。

【００４５】次に、チャンバー内のＮ₂ガスの状態が安
定となった時点で、Ｓｉ基板２１を急速に加熱し、Ｓｉ
基板２１のＲＴＡ処理を行う。このＲＴＡ処理の条件
は、例えば第１の実施形態と同様に選ばれる。このＲＴ
Ａ処理の終了後、Ｓｉ基板２１への加熱を停止し、チャ
ンバー内へのＮ₂ガスの導入を停止する。

【００４６】このようにしてＴｉＮ膜２５の形成および
Ｓｉ基板２１のＲＴＡ処理を、ＴｉＮ成膜用チャンバー
４で順次連続して行う。その他のことは、第１の実施形
態と同様であるので、説明を省略する。

【００４７】この第３の実施形態の場合、ＴｉＮ膜２５
の形成およびＳｉ基板２１のＲＴＡ処理を同一チャンバ
ー（ＴｉＮ成膜用チャンバー４）において順次連続して
行うようにしているので、図１に示すマルチチャンバー
装置において、ＲＴＡ処理用チャンバー４を省くことが
できる。したがって、この第３の実施形態によっても、
第２の実施形態と同様な効果を得ることができる。

【００４８】次に、この発明の第４の実施形態について
説明する。この第４の実施形態による半導体装置の製造
方法は、上述の第３の実施形態による半導体装置の製造
方法において、同一チャンバーで順次連続して行われる
ＴｉＮ膜２５の形成およびＳｉ基板２１のＲＴＡ処理
を、同時に行うようにしたものである。この場合、Ｔｉ
Ｎ成膜用チャンバー４においては、図１３に示すタイム
チャートに従って、ＴｉＮ膜２５の形成およびＳｉ基板
２１のＲＴＡ処理を同時に行う。ここで、図１３Ａは、
チャンバー内にＡｒガスを導入するタイミング、図１３
Ｂは、チャンバー内にＮ₂ガスを導入するタイミング、
図１３Ｃは、Ｓｉ基板２１を加熱するタイミング、図１
３Ｄは、高周波電力を供給するタイミングを示す。

【００４９】すなわち、図１３に示すように、チャンバ
ー内のＡｒガスおよびＮ₂ガスの状態が安定した後、高
周波電源を供給するとともにＳｉ基板２１を加熱し、Ｓ
ｉ基板２１が高温にされた状態で、スパッタリング法に
よるＴｉＮ膜２５の成膜を行う。すなわち、ＴｉＮ膜２
５の形成と同時にＳｉ基板２１のＲＴＡ処理を行う。こ
のときの条件は、Ａｒガスの流量を２０ｓｃｃｍ、Ｎ₂
ガスの流量を１００ｓｃｃｍ、圧力を１．４Ｐａ、高周
波電力を２０ｋＷ、成膜温度を６５０℃、成膜時間を１
６秒とする。これにより所望のＴｉＮ膜２５を形成した
後、高周波電源の供給およびＡｒガスの導入を停止し、
引き続き、Ｎ₂ガス雰囲気中で、例えば基板温度を６５
０℃として２０秒間の熱処理を行う。その他のことは、
第３の実施形態と同様であるので、説明を省略する。

【００５０】この第４の実施形態によっても、第２の実
施形態と同様な効果を得ることができる。この場合、Ｔ
ｉＮ膜２５の形成およびＳｉ基板２１のＲＴＡ処理をＴ
ｉＮ成膜用チャンバー４で同時に行うようにしているた
め、第２の実施形態の場合に比べて、処理時間の短縮の
効果は大きい。

【００５１】次に、この発明の第５の実施形態について
説明する。この第５の実施形態による半導体装置の製造
方法においては、Ｔｉ膜２４の形成、ＴｉＮ膜２５の形
成およびＳｉ基板２１のＲＴＡ処理を、図１に示すマル
チチャンバー装置のＴｉ成膜用チャンバー３、ＴｉＮ成
膜用チャンバー４またはＲＴＡ処理用チャンバー５のう
ちいずれか一つ、例えば、ＴｉＮ成膜用チャンバー４に
おいて順次連続して行うようにしたものである。ＴｉＮ
成膜用チャンバー４としては、例えば図１１に示すもの
が用いられる。なお、この第５の実施形態では、ＴｉＮ
膜２５の形成およびＳｉ基板２１のＲＴＡ処理は、同時
に行う。

【００５２】この場合、ＴｉＮ成膜用チャンバー４にお
いては、図１４に示すタイムチャートに従って、Ｔｉ膜
２４の形成、ＴｉＮ膜２５の形成およびＳｉ基板２１の
ＲＴＡ処理を連続して行う。ここで、図１４Ａは、チャ
ンバー内にＡｒガスを導入するタイミング、図１４Ｂ
は、チャンバー内にＮ₂ガスを導入するタイミング、図
１４Ｃは、Ｓｉ基板２１を加熱するタイミング、図１４
Ｄは、高周波電力を供給するタイミングを示す。

【００５３】すなわち、図１４に示すように、待機状態
にされたＴｉＮ成膜用チャンバー４に、第１の実施形態
と同様な工程に従って、脱ガス処理まで行ったＳｉ基板
２１を導入し、チャンバー内にＡｒガスを導入する。そ
して、チャンバー内のＡｒガスの状態が安定となった時
点で高周波電力を供給し、スパッタリング法によるＴｉ
膜２４の成膜を行う。このときのＴｉのスパッタリング
条件は、例えば第１の実施形態と同様に選ばれる。

【００５４】これにより所望のＴｉ膜２４を形成した
後、高周波電力の供給を停止し、チャンバー内にＮ₂ガ
スを導入する。そして、チャンバー内のＡｒガスおよび
Ｎ₂ガスの状態が安定となった時点で、再び高周波電源
を供給するとともにＳｉ基板２１を急速に加熱し、スパ
ッタリング法によるＴｉＮ膜２５を形成すると同時に、
Ｓｉ基板２１のＲＴＡ処理を行う。このときの条件は、
例えば第４の実施形態と同様に選ばれる。これにより所
望のＴｉＮ膜２５を形成した後、高周波電源の供給およ
びＡｒガスの導入を停止し、引き続き、Ｎ₂ガス雰囲気
中での熱処理を行う。このときの条件は、例えば第４の
実施形態と同様に選ばれる。その他のことは、第１の実
施形態と同様であるので、説明を省略する。

【００５５】この第５の実施形態によっても、第２の実
施形態と同様な効果を得ることができる。この場合、Ｔ
ｉ膜２４の形成、ＴｉＮ膜２５の形成およびＳｉ基板２
１のＲＴＡ処理を、ＴｉＮ成膜用チャンバー４で連続し
て行い、かつ、ＴｉＮ膜２５の形成およびＳｉ基板２１
のＲＴＡ処理を同時に行うようにしているので、第２の
実施形態の場合に比べて、処理時間の短縮の効果は大き
い。また、この場合、図１に示すマルチチャンバー装置
のＴｉ成膜用チャンバー３およびＲＴＡ処理用チャンバ
ー５を省くことができ、より一層マルチチャンバー装置
を簡略化することができるので、クリーンルーム内にお
ける装置のフットプリントの低減の効果も、第２の実施
形態の場合に比べて大きい。

【００５６】以上この発明の実施形態について具体的に
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。例えば、この発明は、下層配線と上層
配線との間の接続孔（ビアホール）をＷプラグにより埋
め込む際に、Ｗプラグの下地に用いる密着層を形成する
場合にも適用することができる。また、この発明は、配
線溝を配線により埋め込む際に、配線の下地に用いる密
着層を形成する場合にも適用することができる。

【００５７】また、実施形態において挙げた材料、プロ
セス条件などはあくまで例にすぎず、これに限定される
ものではない。具体的には、上述の第１〜第５の実施形
態においては、密着層としてＴｉ膜２４およびＴｉＮ膜
２５の積層膜（ＴｉＮ／Ｔｉ膜）を用いているが、この
密着層は、単層のＴｉ膜またはＴｉＮ膜としてもよい
し、あるいは、Ｔｉ／ＴｉＮ／Ｔｉ膜のような積層膜と
してもよい。さらに、この密着層としては、例えばコバ
ルト（Ｃｏ）膜を用いることも可能である。

【００５８】また、上述の第５の実施形態においては、
ＴｉＮ膜２５の形成およびＳｉ基板２１のＲＴＡ処理を
同時に行うようにしているが、これらの工程を順次行う
ようにしてもよい。

【００５９】また、図１に示すマルチチャンバー装置の
構成は一例であって、これと異なる構成のマルチチャン
バー装置を用いてもよい。例えば、図１に示すマルチチ
ャンバー装置は、搬送室１のまわりに各処理用のチャン
バーが配置された放射状レイアウトとなっているが、こ
れは、線形レイアウトとしてもよい。また、図２、図
３、図４および図１１に示す脱ガス処理用チャンバー
２、Ｔｉ成膜用チャンバー３、ＴｉＮ成膜用チャンバー
４およびＲＴＡ処理用チャンバー５の構成は一例であっ
て、これらの各チャンバーは、必要に応じて適宜選択さ
れるものである。

【００６０】

【発明の効果】以上説明したように、この発明によれ
ば、密着層を形成する工程を行った後、半導体基体を大
気にさらすことなく、半導体基体を急速熱処理する工程
を連続して行うようにしたことにより、密着層の酸化が
防止されるため、良質かつ安定な密着層を得ることがで
きる。

【００６１】また、この発明によれば、密着層を形成す
る工程および半導体基体を急速熱処理する工程を、可能
な限り同一の処理室において行うことにより、処理時間
を短縮することができるため、密着層を形成する際のス
ループットの向上を図ることができる。これとともに、
密着層の形成に用いられる処理室を少なくすることがで
きるため、クリーンルーム内における装置のフットプリ
ントの低減を図ることができ、クリーンルームを有効に
活用することができる。

【００６２】また、この発明によれば、同一の処理室に
おいて行われる工程を、可能な限り同時に行うことによ
り、処理時間をより短縮することができ、さらなるスル
ープットの向上を図ることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態による半導体装置
の製造方法において用いられるマルチチャンバー装置の
構成の一例を示す略線図である。

【図２】図１に示すマルチチャンバー装置の脱ガス処
理用チャンバー２の構成の一例を示す略線図である。

【図３】図１に示すマルチチャンバー装置のＴｉ成膜
用チャンバー３およびＴｉＮ成膜用チャンバー４の構成
の一例を示す略線図である。

【図４】図１に示すマルチチャンバー装置のＲＴＡ処
理用チャンバー５の構成の一例を示す略線図である。

【図５】この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図６】この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図７】この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図８】この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図９】この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図１０】この発明の第２の実施形態による半導体装
置の製造方法を説明するためにタイムチャートである。

【図１１】この発明の第３の実施形態において用いら
れるＴｉＮ成膜用チャンバー４の構成の一例を示す略線
図である。

【図１２】この発明の第３の実施形態による半導体装
置の製造方法を説明するためのタイムチャートである。

【図１３】この発明の第４の実施形態による半導体装
置の製造方法を説明するためのタイムチャートである。

【図１４】この発明の第５の実施形態による半導体装
置の製造方法を説明するためのタイムチャートである。

【符号の説明】

１・・・搬送室、２・・・脱ガス処理用チャンバー、３
・・・Ｔｉ成膜用チャンバー、４・・・ＴｉＮ成膜用チ
ャンバー、５・・・ＲＴＡ処理用チャンバー、６，７・
・・ロードロック室、２１・・・Ｓｉ基板、２２・・・
層間絶縁膜、２３・・・コンタクトホール、２４・・・
Ｔｉ膜、２５・・・ＴｉＮ膜、２６・・・ＴｉＳｉ
₂膜、２７・・・Ｗ膜

Claims

【特許請求の範囲】

【請求項１】半導体基体上に密着層を形成する工程
と、上記半導体基体を急速熱処理する工程とを有する半導体
装置の製造方法において、上記密着層を形成する工程を行った後、上記半導体基体
を大気にさらすことなく、上記半導体基体を急速熱処理
する工程を連続して行うようにしたことを特徴とする半
導体装置の製造方法。
【請求項２】上記密着層を形成する工程および上記半
導体基体を急速熱処理する工程を互いに異なる処理室に
おいて行うことを特徴とする請求項１記載の半導体装置
の製造方法。
【請求項３】上記密着層を形成する工程および上記半
導体基体を急速熱処理する工程を同一の処理室において
順次行うことを特徴とする請求項１記載の半導体装置の
製造方法。
【請求項４】上記密着層を形成する工程および上記半
導体基体を急速熱処理する工程を同一の処理室において
同時に行うことを特徴とする請求項１記載の半導体装置
の製造方法。
【請求項５】上記密着層は積層膜からなることを特徴
とする請求項１記載の半導体装置の製造方法。
【請求項６】上記積層膜を構成する複数の膜を互いに
異なる処理室において形成することを特徴とする請求項
５記載の半導体装置の製造方法。
【請求項７】上記積層膜を構成する複数の膜を同一の
処理室において順次形成することを特徴とする請求項５
記載の半導体装置の製造方法。
【請求項８】上記積層膜の最上層の膜を形成する工程
および上記半導体基体を急速熱処理する工程を同一の処
理室において同時に行うことを特徴とする請求項５記載
の半導体装置の製造方法。
【請求項９】上記密着層は、チタン膜、窒化チタン膜
またはこれらの積層膜からなることを特徴とする請求項
１記載の半導体装置の製造方法。
【請求項１０】上記密着層は、チタン膜およびその上
の窒化チタン膜からなることを特徴とする請求項１記載
の半導体装置の製造方法。
【請求項１１】上記チタン膜を形成する工程、上記窒
化チタン膜を形成する工程および上記半導体基体を急速
熱処理する工程を、互いに異なる処理室において順次行
うことを特徴とする請求項１０記載の半導体装置の製造
方法。
【請求項１２】上記チタン膜を形成する工程および上
記窒化チタン膜を形成する工程を同一の処理室において
順次行うことを特徴とする請求項１０記載の半導体装置
の製造方法。
【請求項１３】上記窒化チタン膜を形成する工程およ
び上記半導体基体を急速熱処理する工程を同一の処理室
において順次行うことを特徴とする請求項１０記載の半
導体装置の製造方法。
【請求項１４】上記窒化チタン膜を形成する工程およ
び上記半導体基体を急速熱処理する工程を同一の処理室
において同時に行うことを特徴とする請求項１０記載の
半導体装置の製造方法。
【請求項１５】上記チタン膜を形成する工程、上記窒
化チタン膜を形成する工程および上記半導体基体を急速
熱処理する工程を同一の処理室において順次行うことを
特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１６】上記チタン膜を形成する工程、上記窒
化チタン膜を形成する工程および上記半導体基体を急速
熱処理する工程を同一の処理室において行い、かつ、上
記窒化チタン膜を形成する工程および上記半導体基体を
急速熱処理する工程を同時に行うことを特徴とする請求
項１０記載の半導体装置の製造方法。