JP2001230236A - 微細デバイスの製造方法 - Google Patents

微細デバイスの製造方法

Info

Publication number
JP2001230236A
JP2001230236A JP2000035328A JP2000035328A JP2001230236A JP 2001230236 A JP2001230236 A JP 2001230236A JP 2000035328 A JP2000035328 A JP 2000035328A JP 2000035328 A JP2000035328 A JP 2000035328A JP 2001230236 A JP2001230236 A JP 2001230236A
Authority
JP
Japan
Prior art keywords
etching
oxide film
silicon
solution
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000035328A
Other languages
English (en)
Inventor
Tomomi Murakami
智美 村上
Kazuhiro Yamamoto
一弘 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP2000035328A priority Critical patent/JP2001230236A/ja
Publication of JP2001230236A publication Critical patent/JP2001230236A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 エッチング時の自然酸化膜の部分的残存によ
るエッチング残渣の発生や部分的な過大エッチングによ
る下地層 (例、ゲート酸化膜2) の突抜けを防いで、平
坦なエッチングを達成する。 【解決手段】 エッチング前に、HFを含む第一の溶液
(例、HF水溶液、バッファードHF) で自然酸化膜を除去
し、酸化剤を含む第二の溶液 (例、SC1, SC2等のH2O2
有洗浄液) で処理して、シリコン系材料3表面に均一な
厚みの極薄酸化膜4を形成し、レジスト5を介してプラ
ズマ6でエッチングを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン系材料層
をエッチング、特にドライエッチングして微細加工を施
すことにより、半導体装置やマイクロマシンといった半
導体装置を製造する方法に関し、特にその前処理に関す
るものである。
【0002】
【従来の技術】LSI、VLSI、ULSIといった半
導体装置の製造では、リソグラフィー技術でレジストパ
ターンを形成した後、レジストで覆われていない部分の
材料をエッチングにより選択的に除去することで行われ
る微細加工が不可欠である。
【0003】シリコン系材料の微細加工の例として、多
結晶シリコン (ポリシリコン) 、高融点金属シリサイ
ド、ポリサイド(ポリシリコン層+高融点金属シリサイ
ド層)等の微細加工がMOS LSIのゲート電極の形
成に利用され、単結晶シリコンの微細加工がシリコン基
板のトレンチ加工に利用されている。
【0004】また、このようなシリコン系材料の微細加
工は、マイクロマシンの製造にも利用されている。マイ
クロマシンとは、主に単結晶シリコンを素材として、半
導体作製プロセス(フォトリソグラフィー、エッチン
グ、成膜)を利用して作る、機械的、電気的または光学
的に機能するミクロな構造体である。例えば、音響セン
サ、ガスセンサ、圧力センサ等の各種センサ類、小型モ
ータ、超小型の医療ロボット、プリンタヘッドなどをは
じめとして、多種多様な応用例がある。
【0005】このような微細加工におけるエッチングの
最も重要な特性は、寸法精度が高いことと、下地 (通常
は酸化膜) に対する被エッチング物質の選択性が高い
(選択比が大きい) ことである。エッチングが等方性で
あると、レジスト下側までエッチングが進行するアンダ
ーカットが発生してエッチング面が湾曲し、寸法精度が
低くなる。高い寸法精度を得るには、エッチングの異方
性が高く、できれば垂直エッチングが可能であることが
望まれる。また、エッチング速度が高いこと、被エッチ
ング面のダメージや汚染が少ないことも求められる。
【0006】エッチング方式には、フッ酸等の溶液を用
いたウェットエッチング法と、ガスプラズマ等を利用す
るドライエッチング法とがある。ウェットエッチング
は、高速で、選択比が大きく、ダメージが少ないという
利点はあるものの、等方性エッチングであるのでアンダ
ーカットが発生し、寸法精度が低くなる。そのため、微
細加工におけるエッチングは、ほとんどがドライエッチ
ングにより行われる。
【0007】
【発明が解決しようとする課題】シリコン、シリサイ
ド、ポリサイド等のシリコン系材料のドライエッチング
においては、表面に酸化ケイ素からなる自然酸化膜が不
均一な厚さで生成しており、またウォーターマークが見
られる場合もある。ウォーターマークとは、後で詳しく
説明するように、乾燥中に局所的に形成された自然酸化
膜である。この自然酸化膜やウォーターマークはエッチ
ングされにくく、特に下地損傷の少ない選択比の大きい
エッチング法ほど、自然酸化膜をエッチングすることが
難しい。そのため、自然酸化膜が厚く形成されていた部
分やウォーターマークのある部分では、エッチング後も
自然酸化膜が残存し、これがエッチングマスクとして機
能するため、シリコン系材料層に大量のエッチング残渣
が発生し、良好なパターン形状の微細加工を施すことが
できない。
【0008】この問題に対処するため、特開平3−5352
3 号公報には、ポリシリコン層またはポリサイド層表面
の自然酸化膜を含む異物を、ドライエッチングの前に除
去することが提案されている。自然酸化膜等の除去は、
15:1バッファードフッ酸等のエッチング液で30秒程度
処理するウェットエッチング法により行っている。
【0009】しかし、エッチング前にウェットエッチン
グにより自然酸化膜を除去しても、ポリシリコン層また
はポリサイド層が露出していると、その後の乾燥工程で
新たに自然酸化膜が不均一に生成する可能性が高い。特
に、ゲート電極のように、不純物の注入により低抵抗化
されたポリシリコン層またはポリサイド層では、乾燥工
程や長時間の放置で自然酸化膜が不均一に形成される可
能性がより高くなる。従って、自然酸化膜をエッチング
前に予め除去する方法は、エッチング残渣の防止策とし
てあまり有効ではない。
【0010】特開平4−318927号公報には、シリコン系
材料層を、S2F2, SF2, SF4, S2F10,S3Cl2, S2Cl2, S3Br
2, S2Br2, SBr2 から選んだ少なくとも1種のハロゲン
化イオウを含むエッチングガスでドライエッチングする
方法において、最初にブレークスルーとして入射イオン
エネルギーの高い条件でエッチングして自然酸化膜を除
去し、次いでイオン性を弱めた条件でメインエッチング
(シリコン系材料層のエッチング) を行うことが提案さ
れている。
【0011】このブレークスルー段階とメインエッチン
グ段階におけるエッチングは、同一チャンバ内で同じエ
ッチングガスを用いて、高周波 (RF) バイアスの印加
方法を変化させることにより行うことができる。即ち、
ブレークスルー段階/メインエッチング段階を、(a) 相
対的に高パワー/相対的に低パワー、(b) 相対的に低い
周波数/相対的に高い周波数、または(c) 相対的に高い
パワーかつ相対的に低い周波数/相対的に低パワーかつ
相対的に高い周波数、で行うと、ブレークスルー段階で
はイオンモードが主になって自然酸化膜を効率よく除去
でき、メインエッチング段階では選択性の高いプラズマ
モードが主になって、エッチング残渣を発生させずに高
い選択性および低ダメージでシリコン系材料層をエッチ
ングできると説明されている。
【0012】このようにシリコン系材料層のドライエッ
チングにおいて、メインエッチングの前に、ブレークス
ルーとして自然酸化膜を除去するためのエッチングを行
うことは、上記公報による提案以前から知られていた方
法である。しかし、この方法にも次の(1) 〜(4) に述べ
るような問題点がある。
【0013】(1) 図1(a) に示すように、下地 (図示例
では、シリコン基板1上のゲート酸化膜2) の上に適当
な成膜法により形成されたシリコン系材料層3は、表面
に不均一な厚さの自然酸化膜7を有する。この不均一な
自然酸化膜の上にリソグラフィー技術によりレジストパ
ターン5が形成される。
【0014】この場合、レジストパターンを形成した
後、プラズマ6により酸化膜除去のためのブレークスル
ー用ドライエッチングを十分に行っても、酸化膜が厚く
形成されている部分では酸化膜が残存する可能性があ
り、これがエッチングマスクとして機能してエッチング
残渣が発生する恐れがある。
【0015】(2) 特に上記公報に提案されているように
イオンモード主体でブレークスルー用のエッチングを行
うと、この時のエッチングの選択性が比較的低いため、
自然酸化膜が薄く形成されている部分では、目的とする
自然酸化膜だけでなく、その下のシリコン系材料までエ
ッチングが進行する。そのエッチング速度が、シリコン
系材料の方が酸化膜より速いため、ブレークスルー用の
エッチングが終了した後の材料表面は、図1(b) に示す
ように、エッチング前の材料表面の凹凸が増幅された形
となる。
【0016】(3) このように表面凹凸が増幅した状態で
メインエッチングに移行すると、例えばゲート電極のエ
ッチングにおいては、自然酸化膜が薄かった部分の直下
では厚かった部分の直下よりも先に下地のゲート酸化膜
がプラズマに露出されてしまう。エッチングでは、被エ
ッチング材料のエッチング終了後、エッチング残渣が全
く残らないようにオーバーエッチングを行うのが普通で
ある。トランジスタ素子の高速化のためゲート酸化膜は
年々薄膜化しているが、このような薄いゲート酸化膜で
は、図1(c) に示すように、先に露出した部分のゲート
酸化膜が、オーバーエッチング中に完全になくなり、さ
らに下の基板までエッチングが進行してしまう酸化膜の
突抜け、および/またはシリコン基板荒れ現象が起こる
恐れがある。そうなれば、例えばトランジスタのゲート
電極エッチングの場合には、ソース・ドレイン領域の表
面のエッチング、プラズマの直接照射によるダメージの
付与など、トランジスタの動作特性の劣化を招く原因と
なる。
【0017】(4) 素子分離や高パワートランジスタなど
でシリコン基板のトレンチ加工するためのドライエッチ
ングの場合には、上記(2) と同様の理由で、トレンチ底
部にエッチング前の表面凹凸が増幅されて転写され、分
離特性や電圧−電流特性の劣化を誘発する可能性があ
る。
【0018】このように、シリコン系材料層の表面に不
均一に形成された自然酸化膜に起因するエッチング残渣
の発生を抑制するための従来技術のうち、ウェットエッ
チングによる自然酸化膜の除去処理は、処理後に自然酸
化膜が不均一に再生してしまうため効果が小さい。一
方、ブレークスルー用のドライエッチングにより自然酸
化膜を除去する方法は、このブレークスルー段階で自然
酸化膜だけを確実に除去することができず、酸化膜が残
ってエッチング残渣が発生するか、および/またはシリ
コン系材料層までエッチングが進行して、ゲート酸化膜
が部分的に消失してしまう、または表面凹凸が増幅して
下地に転写される等の不都合を生ずる可能性があり、い
ずれも特性劣化につながる。
【0019】本発明は、エッチングを利用した微細デバ
イスの製造において、上述した問題点を伴わずに、不均
一な厚みの自然酸化膜やウォーターマークに起因するエ
ッチング残渣の発生を抑制することができるエッチング
を実現することを課題とするものである。
【0020】
【課題を解決するための手段】本発明者らは、エッチン
グ残渣の発生と、ブレークスルー用のドライエッチング
における前述した問題点がどれも、自然酸化膜の厚みま
たは生成部位が不均一であることに根本的な原因がある
ことに着目し、酸化膜の厚みが均一であればこうした問
題が起こらない筈であることを念頭において、上記課題
を解決すべく検討を重ねた。
【0021】その結果、ウェットエッチングにより自然
酸化膜やウォーターマークを実質的に完全に除去した
後、酸化剤を含む溶液によりシリコン材料層の表面を軽
く酸化すると、極薄の酸化膜が均一な厚みで形成される
と共に、ウォーターマークや異物も完全に除去され、こ
の均一な酸化膜はエッチング時に完全に除去することが
できるため、エッチング残渣の発生が著しく抑制され、
ブレークスルー用ドライエッチングを実施した場合の上
述した問題点も解消されることを見出し、本発明に到達
した。
【0022】本発明は、「シリコン系材料層をエッチン
グにより微細加工することを含む微細デバイスの製造方
法であって、エッチングの前処理として、フッ酸を含む
第一の溶液による酸化物除去処理と、続いて酸化剤を含
む第二の溶液による酸化処理とを行うことを特徴とす
る、微細デバイスの製造方法」である。
【0023】最初のフッ酸を含む第一の溶液による処理
で自然酸化膜やウォーターマークを除去し、次いで第二
の溶液により均一な厚みの酸化膜を形成する。なお、ウ
ォーターマークを除去するだけなら、第一の溶液はSC
1として知られるアンモニア・過酸化水素溶液でもよ
い。
【0024】本発明の好適態様にあっては、前記エッチ
ングがドライエッチングであり、このドライエッチング
が、酸化膜選択比の小さい条件でドライエッチングして
前記酸化処理により形成された表面酸化膜を除去する段
階(即ち、ブレークスルー段階)と、その後に酸化膜選
択比がより大きい条件でドライエッチングしてシリコン
系材料層を除去する段階(即ち、メインエッチング段
階)とを含む。本発明の方法は、半導体装置またはマイ
クロマシンといった微細デバイスの製造に適用すること
ができる。
【0025】本発明の方法によれば、エッチング前のシ
リコン系材料層の表面に、極薄の酸化膜層が均一な厚み
で形成される。そのため、ドライエッチングにおいて酸
化膜を除去するブレークスルー段階を実施した場合、均
一に酸化膜のエッチング反応が進行するので、シリコン
系材料のエッチング開始時期のばらつきがなくなり、シ
リコン系材料層も均一にエッチングできる。特に、シリ
コン系材料がゲート電極である場合、デバイスの微細
化、高速化に伴い、下地ゲート酸化膜は薄膜化が進んで
いるが、このような薄いゲート酸化膜での突き抜けを防
止することができ、残膜厚の均一性と平坦度の向上も可
能となる。
【0026】
【発明の実施の形態】本発明の微細デバイスの製造方法
においてエッチングによる微細加工を施すシリコン系材
料層としては、単結晶シリコン、多結晶シリコン(ポリ
シリコン)、高融点金属シリサイド、ポリサイド、ドー
ピング(不純物添加)により低抵抗化したシリコンなど
が挙げられる。このシリコン系材料層は、材料が単結晶
シリコンの場合には、シリコンウェハそのものであって
もよい。他のシリコン系材料の場合には、この材料層は
シリコンウェハまたは他のウェハの上に適当な成膜法
(例、熱成長、CVD等)で形成したものでよい。但
し、基板はウェハに限定されるものではない。
【0027】単結晶シリコンの微細加工は、例えば、シ
リコンウェハそれ自体の加工であり、半導体装置のシリ
コン基板のトレンチ加工や素子分離、メモリ要素(トレ
ンチキャパシタ)、大電流MOS(パワーデバイス)の
ゲートなどや、前述したような多種多様なマイクロマシ
ンの製造に利用される。単結晶シリコン、シリサイド、
ポリサイド等の微細加工は、例えば、半導体装置におけ
るMOS LSIのゲート電極の形成に利用される。但
し、本発明で製造する微細デバイスは、半導体装置とマ
イクロマシンに制限されるものではない。また、半導体
装置の加工部位も、上記のゲート電極およびトレンチ加
工に制限されるものではない。
【0028】本発明の方法によれば、シリコン系材料層
にエッチングを利用した微細加工を施す前に、フッ酸を
含む第一の溶液による酸化物除去処理と、次に酸化剤を
含む第二の溶液による酸化処理とを行う。第一の溶液で
シリコン系材料層の表面の自然酸化膜を実質的に完全に
除去する。それに続いて第二の溶液で酸化処理すると、
シリコン系材料層の表面に極薄の酸化膜が均一な厚みで
生成する。また、これらの処理の間に、シリコン系材料
層の表面に付着した異物やウォーターマークも除去され
る。
【0029】ウォーターマークの正体は、ウェハの乾燥
中に局所的に形成された、自然にできた酸化膜である。
これは、ウェハのSi基板上の水滴(H2O) 中に周囲雰囲気
(大気) からのO2がSiと一緒に溶解し、ケイ酸(HSiO
3 - ) を形成した後、水分のみが蒸発して残るSiO2であ
る。形状が水滴状であるので、光学顕微鏡やSEM画像
などで容易に識別することができる。ウォーターマーク
は自然酸化膜の1種であるので、主に上記の第一の溶液
により除去される。
【0030】第一と第二の溶液による処理は、リソグラ
フィー技術によるレジストパターンの形成前に行うこと
が好ましいが、レジストパターンを形成した後に行うこ
とも可能である。また、各溶液による処理は、浸漬によ
り行うのが普通であるが、噴霧等の他の方法を採用する
ことも可能である。
【0031】主に自然酸化膜およびウォーターマークを
除去することを処理目的とする第一の溶液としては、シ
リコン系材料を実質的に溶解せずに、酸化ケイ素を選択
的に溶解することができる溶液を用いる。この第一の溶
液としては、従来より自然酸化膜を除去して表面を清浄
化するための洗浄液として使用されてきた、フッ酸を含
む溶液を使用することができる。
【0032】但し、ウォーターマークの除去だけを目的
とする場合には、後述するSC1として知られるアンモ
ニア・過酸化水素洗浄液も有効である。この洗浄液を使
用すると、酸化しながらエッチングが進行するため、フ
ッ酸溶液を使用した場合よりウォーターマークの除去に
時間はかかるが、最終的にはウォーターマークを除去す
ることができる。
【0033】適当な第一の溶液の例は、フッ酸水溶液(H
F+H2O)およびバッファードフッ酸溶液 (HF+NH4F または
HF+NH4F+酢酸) である。フッ酸水溶液の濃度は 0.5〜10
質量%が好ましい。バッファードフッ酸溶液は、一般に
HF:NH4Fモル比が1:6程度であり、HF濃度は上記と同
じでよい。NH4Fの代わりに他の塩、特にフッ化物塩
(例、フッ化ナトリウム) を添加した溶液、或いはHFに
加えて塩酸、硫酸等の他の酸を添加した溶液も使用でき
よう。いずれの溶液も、酸化ケイ素を選択的に溶解する
溶液でなければならない。
【0034】第一の溶液による処理条件は、シリコン系
材料層の表面の自然酸化膜がその最大厚み部分において
も実質的に完全に除去されるように設定する。この条件
は、自然酸化膜の最大厚み、使用する第一の溶液の組成
によっても異なるが、一般に室温で10分以内、好ましく
は数分以内に処理を完了することが好ましい。
【0035】一般に、自然酸化膜なら厚みはせいぜい5
〜15Å程度であるのに対し、ウォーターマークは、膜質
は脆弱でも脆いものの、厚みは局所的には100 Å程度に
も達すると推定される。フッ酸水溶液の場合、自然酸化
膜に対しては常温で数十Å/min のエッチング速度であ
ると推測される。ウォーターマークは脆いため、エッチ
ング速度が自然酸化膜より高くなり、厚みが大きくても
数分以内に除去処理できると考えられる。
【0036】その後、第二の溶液による酸化処理を行
う。不均一な厚みの自然酸化膜やウォーターマークが生
成するのを防ぐため、第一の溶液の処理が済んだ後、乾
燥させずに、直ちに第二の溶液により処理することが好
ましい。第二の溶液で処理する前に、純水による洗浄は
行ってもよい。第二の溶液による処理は、シリコン系材
料層の表面を強制的に酸化して極薄の酸化膜を形成する
ことが目的である。従って、酸化剤を含有する溶液を使
用する。
【0037】酸化剤としては、酸化力が非常に強いもの
より、適度の酸化力を持つものが適している。好ましい
酸化剤は、酸化反応の生成物が水である過酸化水素であ
るが、希硝酸、各種の過酸なども使用可能である。
【0038】酸化剤として過酸化水素を使用する場合、
過酸化水素を含有する溶液としては、LSI製造工程で
洗浄液として従来より使用されている各種の過酸化水素
含有溶液を使用することができる。このような洗浄液の
例としては、塩酸・過酸化水素洗浄液 (濃塩酸1容+過
酸化水素水1〜2容+純水5〜7容) 、硫酸・過酸化水
素洗浄液 (濃硫酸2〜10容+過酸化水素水1容) 、アン
モニア・過酸化水素洗浄液 (30%アンモニア水1容+過
酸化水素水1〜2容+純水5〜7容) などがあり、それ
ぞれ市販されているので、市販品を使用してもよい
(例、米国RCA社より市販されているSC1、SC2)
。特に好ましい第二の溶液は、塩酸・過酸化水素洗浄
液 (市販品の例はSC2) である。
【0039】酸化剤を含有する第二の溶液による処理時
間は、所定の極薄の酸化膜がシリコン系材料層の表面に
形成するように設定する。酸化膜の厚みは、シリコン系
材料層を自然酸化に対して保護するのに十分であればよ
く、通常は1〜3nm程度が適当である。上述した過酸化
水素含有洗浄液の場合、従来より洗浄目的で使用されて
いるのとほぼ同じ条件で使用することができる。具体的
には、塩酸・過酸化水素洗浄液とアンモニア・過酸化水
素洗浄液では50〜70℃の温度で5〜15分程度であり、硫
酸・過酸化水素洗浄液の場合には120 ℃前後で約5分程
度である。
【0040】ウォーターマークだけを除去する目的で、
第一の溶液としてアンモニア・過酸化水素洗浄液を使用
した場合には、この洗浄液が酸化作用を有しているの
で、第二の溶液による酸化処理は必ずしも行う必要はな
い。しかし、この洗浄液だけで酸化させるには時間がか
かるので、第二の溶液による酸化を実施することが好ま
しい。
【0041】第二の溶液により酸化処理した後、通常は
水洗し、乾燥する。乾燥は加熱下で行ってもよいが、不
活性ガス雰囲気などの非酸化性雰囲気中で乾燥させるこ
とが好ましい。
【0042】その後、常法に従ってリソグラフィー技術
を利用してレジストパターンを形成すると、図2(a) に
示すように、下地 (図示例では、シリコン基板1上のゲ
ート酸化膜2) の上に形成されたシリコン系材料層3の
表面が、均一な厚みの薄い表面酸化膜4で覆われ、その
上にレジストパターン5が形成された構造となる。
【0043】この表面を適当なドライエッチング法によ
りプラズマ6でエッチングすると、レジスト5で覆われ
ていない部分では、まずブレークスルー段階で酸化膜4
が除去され (図2(b))、次にメインエッチング段階でシ
リコン系材料層3が除去されて、下地のゲート酸化膜2
が現れる (図2(c))。ゲート電極の場合には、さらに高
選択比でオーバーエッチングを行って、エッチング残渣
を除去する。このエッチングは、ウェットエッチングに
より行うことも可能であるが、既に説明したように、加
工精度の点からドライエッチングの方が好ましい。
【0044】第二の溶液による酸化処理で形成された酸
化膜4の厚みが均一であり、ウォーターマークも除去さ
れているため、エッチングのブレークスルー段階では酸
化膜を完全に除去することができ、残存酸化膜がエッチ
ングマスクになることによるエッチング残渣の発生が起
こらない。また、図2(b) に示すように、ブレークスル
ーで酸化膜を除去した後に現れたシリコン系材料層3の
表面は平坦で、シリコン系材料層は均一な厚みを有す
る。そのため、メインエッチング段階では、シリコン系
材料層が平坦な表面を保持したまま除去されるので、メ
インエッチング後には、図2(c) に示すように、表面が
平坦で厚みの均一な下地のゲート酸化膜が現れる。従っ
て、ゲート酸化膜が薄い場合にオーバーエッチングを行
っても、ゲート酸化膜の部分的な突抜けが防止され、そ
れによる性能劣化を確実に避けることができる。このド
ライエッチングの方法は特に制限されず、酸化膜とシリ
コン系材料層のエッチングが可能な任意のドライエッチ
ング方法を採用することができる。
【0045】ドライエッチングに用いる反応ガスも特に
制限されず、従来よりシリコン系材料のドライエッチン
グに用いられてきた1種または2種以上のガスを使用す
ることができる。適当な反応ガスの例としては、ハロゲ
ン系、ハロゲン系+酸素等があり、具体的にはCl系+F
系 (例、Cl2+SF6 、BCl3+SF6) 、Cl系+Br系 (+O2)、C
l系+O2 (例、Cl2+O2) 、Cl系+F系+O2 (例、Cl2+SF6
+O2) などが例示される。
【0046】ドライエッチング工程は、従来より知られ
ているように、酸化膜を除去するブレークスルー段階と
シリコン系材料層を除去するメインエッチング段階とで
それぞれ異なる条件を採用して行うことが好ましい。即
ち、最初のブレークスルー段階では酸化膜選択比 (Siの
エッチング速度/SiO2のエッチング速度の比) の小さい
条件を採用し、次のメインエッチング段階では酸化膜選
択比の大きい条件を採用すると、それぞれ目的とする被
エッチング材料 (ブレークスルーでは酸化膜、メインエ
ッチングではシリコン系材料) を効率よく除去すること
ができ、ゲート電極のように下地が酸化膜である場合に
は、下地損傷が低減する。
【0047】ウェットエッチングの場合には、ブレーク
スルー段階とメインエッチング段階とで異なるエッチン
グ液を使用すればよい。即ち、ブレークスルーには酸化
膜用のエッチング液 (これは本発明で使用する第一の溶
液と同様でよい) を使用し、メインエッチングにはシリ
コン系材料用のエッチング液 (例、フッ硝酸、アルカリ
等) を使用することができる。
【0048】メインエッチングの後、シリコン材料層の
残留を確実に防止するため、オーバーエッチングを行っ
てもよい。エッチングの終了後、常法に従って、レジス
トパターンを除去すると、シリコン系材料層に微細加工
が施された、シリコン系材料の微細パターンを持った目
的とする微細デバイスが得られる。
【0049】
【実施例】(実施例1)本実施例では、低抵抗のポリシ
リコン (polySi) 膜からなるMOSトランジスタのゲー
ト電極をドライエッチングでの微細加工により形成する
場合について例示する。なお、%は特に指定しない限り
質量%である。
【0050】リンを高濃度に拡散させた (低抵抗) poly
Si膜をゲート酸化膜の上に有するシリコンウェハを、ド
ライエッチングのためのリソグラフィー工程の直前に、
第一の溶液としての1%フッ酸 (HF) 溶液に室温 (約23
℃) で30秒間浸漬して、polySi膜の表面の自然酸化膜と
ウォーターマークを除去した。続いて、純水洗浄を5分
間行った後、乾燥を行わずに、直ちに第二の溶液による
処理を行った。第二の溶液としては、50℃に温度保持さ
れている塩酸・過酸化水素洗浄液SC2 (36%HCl:31%H2
O2:H2O容量比=1:1:7、米国RCA社製) を使用
し、この溶液にウェハを10分間浸漬して自然酸化膜が除
去されたpolySi膜表面を酸化させた。その後、ウェハを
純水で洗浄し、N2雰囲気の回転式リンサードライヤーで
乾燥した。このpolySi膜の表面をSEMで観察したとこ
ろ、第一の溶液で処理する前に存在していたウォータマ
ーク(SEMで水滴状にびっしり観察された)が完全に
除去されて、一様なきれいな表面となっていることが確
認できた。TEM等による観察によると、polySi膜の表
面に形成された酸化膜は、約2nmの均一な厚みを持って
いた。
【0051】その後、レジスト (住友化学社製PFI-38A)
を塗布し、i線ステッパー (365 nm光源) による露光と
現像とを行い、polySi膜上にドライエッチングのマスク
となるレジストパターンを形成した。
【0052】ドライエッチングは、Cl2+O2ガスを反応性
ガスとするECRプラズマエッチングにより行った。こ
のドライエッチングは、(1) 第1段として酸化膜選択比
の小さい条件でpolySi膜表面の酸化膜を除去するための
エッチング (ブレークスルー) を行い、polySi膜が露出
したところで、(2) 酸化膜選択比の高いエッチング条件
で低抵抗polySi膜のエッチング (メインエッチング) を
行った。最後に、下地ゲート酸化膜が露出したところ
で、(3) さらに酸化膜選択比が高いエッチング条件での
エッチング (オーバーエッチング) を行った。各段階の
エッチング終了は、Si−Cl結合の発光強度により判断し
た。
【0053】ドライエッチングの終了後、硫酸・過酸化
水素洗浄液 (SPMと呼ばれる) によりレジストを除去
して、目的とするpolySiゲート電極が下地ゲート酸化膜
の上に形成されたウェハを得た。このウェハのゲート電
極の周囲のゲート酸化膜の表面をSEMで観察したとこ
ろ、ゲート酸化膜表面にはエッチング残渣が全く発生し
ていなかった。また、断面SEM観察によると、ゲート
酸化膜の表面は平坦で、下地シリコン基板が露出するこ
とがなく、ゲート電極の側面が垂直で良好なエッチング
形状を示した。
【0054】なお、上記方法において、第二の溶液とし
て、塩酸・過酸化水素洗浄液SC2の代わりに、硫酸・
過酸化水素洗浄液SPMまたはアンモニア・過酸化水素
洗浄液SC1を使用した場合も、適宜条件を選ぶことに
より上とほぼ同様の結果を得ることができた。
【0055】(比較例1)フッ酸水溶液 (第一の溶液)
および塩酸・過酸化水素洗浄液 (第二の溶液) による浸
漬処理を実施しなかった点を除いて、実施例1と同様に
して、リソグラフィー工程とドライエッチング工程を行
った。
【0056】ドライエッチング工程では、自然酸化膜を
除去するために、メインエッチング前に、第1段として
酸化膜選択比の低い条件でブレークスルー用のエッチン
グを行ったにもかかわらず、エッチング後に得られたウ
ェハのSEM表面観察では、polySi膜が除去されて現れ
たゲート酸化膜の表面にはエッチング残渣が発生してい
た。また、SEM断面観察では、ゲート酸化膜が不均一
に残存しており、下地シリコン基板が部分的に露出する
か、もしくはエッチングが進行していた。
【0057】
【発明の効果】本発明の方法によれば、自然酸化膜やウ
ォーターマークをエッチング前に完全に除去した後、シ
リコン系材料層の表面に均一な厚みの酸化膜を形成して
からエッチングを行うため、エッチングで酸化膜を部分
的に残存させずに完全に除去することができ、エッチン
グ残渣を発生させずにエッチングすることができる。即
ち、自然酸化膜やウォーターマークに起因するエッチン
グ残渣の発生を防ぐことができる。
【0058】また、不要部分のシリコン系材料層を均一
にエッチングすることができ、エッチング後に現れた下
地層 (例、ゲート酸化膜) の表面 (エッチング面) が平
坦で、高速化のために下地層が薄膜化されていても、そ
の突抜けを防止することができる。従って、本発明によ
りエッチング残渣や下地層の突抜けによる特性劣化のな
い微細デバイスを確実に製造することが可能となり、微
細デバイスの信頼性が高まる。
【0059】本発明の方法は、半導体装置やマイクロマ
シンといった微細デバイスの製造に適用することができ
る。例えば、シリコン系材料がゲート電極である半導体
装置の製造に適用すると、下地ゲート酸化膜の突抜けが
防止され、膜厚均一性と平坦性が向上したゲート電極を
製造することができる。
【図面の簡単な説明】
【図1】シリコン基板のゲート酸化膜の上にシリコン系
材料のゲート電極を、従来法に従って前処理なしにドラ
イエッチングする微細加工により形成した場合の、(a)
エッチング前、(b) ブレークスルー用エッチングで酸化
膜を除去した後、および(c) メインエッチングでシリコ
ン系材料層を除去した後、の断面構造を示す説明図であ
る。
【図2】本発明に係る方法に従って第一の溶液と第二の
溶液により前処理した後でドライエッチングを実施した
場合の図1と同様の説明図である。
【符号の説明】
1:シリコン基板、2:ゲート酸化膜、3:シリコン系
材料層、4:本発明による均一な表面酸化膜、5:レジ
スト、6:プラズマ、7:不均一な自然酸化膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K057 DA20 DB06 DC10 DE01 DE04 DE06 DE11 DE20 DN01 5F004 AA01 DA04 DA10 DA11 DA18 DA26 DB01 DB03 EB02 FA07 FA08

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 シリコン系材料層をエッチングにより微
    細加工することを含む微細デバイスの製造方法であっ
    て、エッチングの前処理として、フッ酸を含む第一の溶
    液による酸化物除去処理と、続いて酸化剤を含む第二の
    溶液による酸化処理とを行うことを特徴とする、微細デ
    バイスの製造方法。
  2. 【請求項2】 エッチングがドライエッチングであり、
    このドライエッチングが、酸化膜選択比が小さい条件で
    ドライエッチングして前記酸化処理により形成された表
    面酸化膜を除去する段階と、その後の酸化膜選択比がよ
    り大きい条件でドライエッチングしてシリコン系材料層
    を除去する段階とを含む、請求項1に記載の微細デバイ
    スの製造方法。
  3. 【請求項3】 微細デバイスが半導体装置またはマイク
    ロマシンである、請求項1または2に記載の微細デバイ
    スの製造方法。
  4. 【請求項4】 表面にウォーターマークを有するシリコ
    ン系材料層をエッチングにより微細加工することを含む
    微細デバイスの製造方法であって、エッチングの前処理
    として、アンモニア・過酸化水素溶液による酸化物除去
    処理と、続いて酸化剤を含む第二の溶液による酸化処理
    とを行ってウォーターマークを除去することを特徴とす
    る、微細デバイスの製造方法。
JP2000035328A 2000-02-14 2000-02-14 微細デバイスの製造方法 Pending JP2001230236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000035328A JP2001230236A (ja) 2000-02-14 2000-02-14 微細デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000035328A JP2001230236A (ja) 2000-02-14 2000-02-14 微細デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2001230236A true JP2001230236A (ja) 2001-08-24

Family

ID=18559545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000035328A Pending JP2001230236A (ja) 2000-02-14 2000-02-14 微細デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2001230236A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002113700A (ja) * 2000-10-05 2002-04-16 Sony Corp マイクロマシン製造装置、マイクロマシンの製造方法、回折格子ライトバルブの製造方法および表示装置の製造方法
US7094355B2 (en) 2002-07-22 2006-08-22 Speedfam Co., Ltd. Local dry etching method
JP2006319282A (ja) * 2005-05-16 2006-11-24 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2012070418A (ja) * 2011-11-11 2012-04-05 Seiko Epson Corp 半導体装置
JP2012080557A (ja) * 2011-11-11 2012-04-19 Seiko Epson Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002113700A (ja) * 2000-10-05 2002-04-16 Sony Corp マイクロマシン製造装置、マイクロマシンの製造方法、回折格子ライトバルブの製造方法および表示装置の製造方法
US7094355B2 (en) 2002-07-22 2006-08-22 Speedfam Co., Ltd. Local dry etching method
JP2006319282A (ja) * 2005-05-16 2006-11-24 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2012070418A (ja) * 2011-11-11 2012-04-05 Seiko Epson Corp 半導体装置
JP2012080557A (ja) * 2011-11-11 2012-04-19 Seiko Epson Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP3887257B2 (ja) サリサイド構造の改良された形成方法
TWI356451B (en) Wet etch suitable for creating square cuts in si a
US6319801B1 (en) Method for cleaning a substrate and cleaning solution
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
JPH0621018A (ja) ドライエッチング方法
JPH06295898A (ja) 有機金属化合物および有機ケイ素化合物の残留物と損傷酸化物を選択的に除去するための方法
US7442652B2 (en) Method for removing contamination and method for fabricating semiconductor device
JP4162211B2 (ja) シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
JP3104689B2 (ja) シリサイド層の形成方法および半導体装置の製造方法
JP3607061B2 (ja) 半導体装置の製造方法
TWI316737B (en) Method for manufacturting gate electrode for use in semiconductor device
JP2001230236A (ja) 微細デバイスの製造方法
JP4358556B2 (ja) 半導体装置の製造方法
JPH06291107A (ja) 半導体集積回路の製造方法
JPH06168921A (ja) 半導体装置及び半導体装置の製造方法
KR100867086B1 (ko) 반도체 장치 제조 방법 및 장치
JP2004006819A (ja) 半導体装置の製造方法
JP2008147434A (ja) 半導体装置の製造方法
TWI313034B (ja)
JP2001156038A (ja) 半導体装置の製造方法
JP2003282869A (ja) 半導体装置の製造方法
JPH0766168A (ja) 半導体製造方法および半導体製造装置
JPH0637063A (ja) 半導体装置の製法
JP2000195767A (ja) 半導体基板のマーキング方法
US20030221703A1 (en) Method of removing germanium contamination on semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090609