KR970003641A - 잔류 폴리실리콘 제거 방법 - Google Patents

잔류 폴리실리콘 제거 방법 Download PDF

Info

Publication number
KR970003641A
KR970003641A KR1019950019154A KR19950019154A KR970003641A KR 970003641 A KR970003641 A KR 970003641A KR 1019950019154 A KR1019950019154 A KR 1019950019154A KR 19950019154 A KR19950019154 A KR 19950019154A KR 970003641 A KR970003641 A KR 970003641A
Authority
KR
South Korea
Prior art keywords
polysilicon
film
layer
insulating
forming
Prior art date
Application number
KR1019950019154A
Other languages
English (en)
Other versions
KR0150751B1 (ko
Inventor
윤용혁
이병석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950019154A priority Critical patent/KR0150751B1/ko
Publication of KR970003641A publication Critical patent/KR970003641A/ko
Application granted granted Critical
Publication of KR0150751B1 publication Critical patent/KR0150751B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 단차를 갖는 소정의 하부층이 형성된 상태의 웨이퍼 상에 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 상에 제1절연막을 형성하는 단계; 상기 제1 절연막 및 폴리실리콘막을 동일 마스크를 사용하여 차례로 건식식각하는 단계; 전체구조 상부에 제2절연막을 형성하는 단계; 상기 제2 절연막을 비등방성 전면식각하는 단계; 및 제1 절연막 및 제2절연막과 상기 폴리실리콘막 간의 식각선택비가 우수한 습식식각 용액으로 상기 폴리실리콘막의 패터닝시 하부층의 단차가 심한 부위에 발생한 잔류 폴리실리콘을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 잔류 폴리실리콘 제거 방법에 관한 것으로, 게이트 산화막과 같은 폴리실리콘막의 하부층에 손상을 주는 것을 방지하여 소자의 신뢰성 향상 및 제조 수율을 향상시키는 효과가 있다.

Description

잔류 폴리실리콘 제거 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명의 일실시예에 따른 폴리실리콘막 패턴 형성 공정도.

Claims (4)

  1. 단차를 갖는 소정의 하부층이 형성된 상태의 웨이퍼 상에 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 상에 제1 절연막을 형성하는 단계; 상기 제1 절연막 및 폴리실리콘막을 동일 마스크를 사용하여 차례로 건식식각하는단계; 전체구조 상부에 제2절연막을 형성하는 단계; 상기 제2 절연막을 비등방성 전면식각하는 단계; 및 제1 절연막 및 제2절연막과 상기 폴리실리콘막간의 습식식각으로 상기 폴리실리콘막의 패터닝시 하부층의 단차가 심한 부위에 발생한 잔류 폴리실리콘을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 잔류 폴리실리콘 제거 방법.
  2. 제1항에 있어서; 상기 제1 절연막 산화막 또는 질화막중 어느 하나인 것을 특징으로 하는 잔류 폴리실리콘제거 방법.
  3. 제2항에 있어서; 상기 제2 절연막 산화막 또는 질화막중 어느 하나인 것을 특징으로 하는 잔류 폴리실리콘제거 방법.
  4. 제3항에 있어서; 상기 습식식각 용액은 암모니아수(NH4OH+H2O) 용액인 것을 특징으로 하는 잔류 폴리실리콘 제거 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950019154A 1995-06-30 1995-06-30 잔류 폴리실리콘 제거 방법 KR0150751B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019154A KR0150751B1 (ko) 1995-06-30 1995-06-30 잔류 폴리실리콘 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019154A KR0150751B1 (ko) 1995-06-30 1995-06-30 잔류 폴리실리콘 제거 방법

Publications (2)

Publication Number Publication Date
KR970003641A true KR970003641A (ko) 1997-01-28
KR0150751B1 KR0150751B1 (ko) 1998-12-01

Family

ID=19419497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019154A KR0150751B1 (ko) 1995-06-30 1995-06-30 잔류 폴리실리콘 제거 방법

Country Status (1)

Country Link
KR (1) KR0150751B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489519B1 (ko) * 2002-09-07 2005-05-16 동부아남반도체 주식회사 반도체 소자의 컨트롤 게이트 식각 제조방법

Also Published As

Publication number Publication date
KR0150751B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR950010018A (ko) 절연재로 채워진 홈에 의해 형성되는 필드 절연영역을 갖는 반도체 몸체를 포함한 반도체 장치 제조방법
KR970003641A (ko) 잔류 폴리실리콘 제거 방법
KR960035829A (ko) 반도체 소자의 콘택홀 형성방법
KR930020577A (ko) 반도체소자의 매립형 콘택영역 형성방법
KR950021130A (ko) 반도체 소자의 콘택홀 제조방법
KR970077688A (ko) 불휘발성 메모리소자의 게이트 형성방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR960026610A (ko) 반도체 소자의 필드산화막 형성방법
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법
KR950004402A (ko) 콘택홀 경사식각에 의한 배선층 스텝커버리지 개선방법
KR960002569A (ko) 금속 배선 얼라인 키 형성 방법
KR950019933A (ko) 반도체 소자의 제조방법
KR970023736A (ko) 반도체장치의 콘택부 형성방법
KR970013035A (ko) 반도체 소자의 접촉창 형성방법
KR970052361A (ko) 반도체장치의 콘택형성방법
KR980005623A (ko) 반도체 소자의 콘택홀 형성방법
KR960026854A (ko) 반도체소자의 캐패시터 제조방법
KR970051889A (ko) 반도체 소자의 자기 정렬 마스크 형성방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR970052301A (ko) 반도체 소자의 게이트전극 형성방법
KR960006029A (ko) 반도체소자의 트랜치 제조방법
KR960026557A (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee